JPH0443391A - 操作部制御装置 - Google Patents

操作部制御装置

Info

Publication number
JPH0443391A
JPH0443391A JP2151331A JP15133190A JPH0443391A JP H0443391 A JPH0443391 A JP H0443391A JP 2151331 A JP2151331 A JP 2151331A JP 15133190 A JP15133190 A JP 15133190A JP H0443391 A JPH0443391 A JP H0443391A
Authority
JP
Japan
Prior art keywords
data
display data
clock signal
operation unit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2151331A
Other languages
English (en)
Inventor
Yoshihisa Ikuta
善久 生田
Yoshiaki Yanagida
柳田 義明
Hisanori Shimozaka
下坂 久紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Mita Industrial Co Ltd
Original Assignee
Mita Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mita Industrial Co Ltd filed Critical Mita Industrial Co Ltd
Priority to JP2151331A priority Critical patent/JPH0443391A/ja
Priority to US07/710,739 priority patent/US5296851A/en
Priority to EP91305116A priority patent/EP0460951A2/en
Publication of JPH0443391A publication Critical patent/JPH0443391A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Facsimiles In General (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、主制御部から表示データを操作部側に送信し
て表示させる操作部制御装置に係り、特に、上記表示デ
ータをシリアル送信して操作部でダイナミック表示させ
る操作部制御装置に関する。
〔従来の接輪〕 複写機やファクシミリ等では各種データの表示や操作キ
ー等による入力は操作部で行われており、しかも、この
操作部は機器本体の主制御部のマイクロプロセッサ(以
下、CPUという)により制御されるようになされてい
る。この操作部をスタティック方式にした場合、表示数
や操作キーの数だけ制御線が必要となり、操作部とSa
W本体の主制御部との間の配線処理やコネクタ等のスペ
ースの確保が困難になる。
このため、表示部や操作キーをマトリックス状に接続し
、これらの制御をダイナミックスキャン方式で行うよう
にしたものがある。このダイナミックスキャン方式では
上記スタティック方式に比べて制御線が少なくなるもの
の表示や操作キーの数が多くなると制御線が増加し、上
記スタティック方式と同様に配線処理やコネクタ等のス
ペースの確保が困難になる。また、CPUのプログラム
の負担が増大することになる。
この対策として、操作部側にCPUを設け、操作部と主
制御部との間のデータ伝送を非同期のシリアル通信で行
うようにした装置が提案されている(特開昭60−10
1561号公報)。この装置では、表示データに変更が
あった時のみ変更データを主制御部のCPUから操作部
のCPUにシリアルで伝送して記憶し、この後、操作部
のCPUにより記憶されているデータが表示されるよう
になされている。
このため、上記データの伝送途中にノイズ等が発生する
と、該データが操作部のcpu&−誤記憶されることに
なり、この結果、この誤ったデータが表示されることに
なる。そこで、かかる誤表示を防止するため、操作部の
CPUにデータの誤り検出を行わせ、誤りが検出される
と、この誤ったデータを記憶することなく、主制御部の
CPUにデータの再送を要求するようにしている。
〔発明が解決しようとする課題〕
ところが、特開昭60−101561号公報記載の装置
にあっては主制御部との園でデータ再送要求等の手順交
信を行う必要があり、処理が煩雑になるとともに、デー
タが表示されるまでに時間を要することになる。また、
操作部にCPUが設けられているので、コストアップを
招くとともに、該CPUの制御プログラムが必要になる
本発明は、上記問題に鑑みてなされたもので、操作部と
主制御部との間での交信処理を行わずに誤表示の影響を
軽減、あるいは誤表示を防止することができ、更に構成
の簡単な操作部制御装置を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、主制御部から表
示データを操作部に送信するとともに、受信した表示デ
ータを上記操作部にダイナミック表示させる操作部制御
1@習において、主制御部側は、表示データを記憶する
メモリと、同期り0ツク信号を生成する同期クロック生
成手段と、表示データを上記同期クロック信号に同期さ
せてシリアル送信する送信制御手段と、上記同期クロッ
ク信号を上記操作部に送信する同期クロック送信手段と
を備え、操作部側は受信した表示データを上記同期クロ
ック信号に基づいて表示させる表示駆動手段を備えたも
のである。
また、請求項2では、主制御部からの表示データを操作
部に送信するとともに、受信した表示データを上記操作
部にダイナミック表示させる操作部制御装置において、
主制御部側は、表示データおよびキーデータを記憶する
メモリと、同期クロック信号を生成する同期クロック生
成手段と、表示データを上記同期クロック信号に同期さ
せてシリアル送信する表示データ送信制御手段と、上記
同期クロック信号を上記操作部に送信する同期クロック
送信手段と、受信したキーデータを上記メモリに更新さ
せる更新手段とを備え、操作部側は、受信した表示デー
タを上記同期クロック信号に基づいて表示させる表示駆
動手段と、操作キーと、操作されたキーのキーデータを
上記同期クロック信号に同期させてシリアル送信するキ
ーデータ送信制御手段とを備えた。
さらに、請求項3では、主制御部から表示データを操作
部に送信するとともに、受信した表示データを上記操作
部にダイナミック表示させる操作部vJIIl装置にお
いて、主制御部側は、表示データを記憶するメモリと、
同期クロック信号を生成する同期クロック生成手段と、
表示データを上記同期クロック信号に同期させてシリア
ル送信する送信制御手段と、上記同期クロック信号を上
記操作部に送信する同期クロック送信手段とを備え、操
件部側は、受信した表示データを上記同期クロック信号
に基づいて表示させる表示駆動手段と、受信した表示デ
ータに対応する表示素子を指定する指定手段とを備えた
また、請求項4では、主制御部からの表示データを操作
部に送信するとともに、受信した表示データを上記操作
部にダイナミック表示させる操作部制御装置において、
主制御部側は、表示データを記憶するメモリと、同期ク
ロック信号を生成する同期クロック生成手段と、表示デ
ータを上記同期クロック信号に同期させてシリアル送信
する送信制御手段と、上記同期クロック信号を上記操作
部に送信する同期クロック送信手段と、アドレスを生成
するスキャンアドレス生成手段と、上記アドレスデータ
を上記表示データに付加するアドレス付加手段とを備え
、操作部側は、受信した表示データを上記同期クロック
信号に基づいて表示させる表示駆動手段と、受信したア
ドレスデータから受信した表示データに対応する表示素
子を指定する指定手段とを備えた。
さらに、請求項5では、主11 a ifから表示デー
タを操作部に送信するとともに、受信した表示データを
上記操作部にダイナミック表示させる操作aIl製鯉装
蹟において、主1iIJI11部側は、表示データを記
憶するメモリと、同期りOツク信号を生成する同期クロ
ック生成手段と、表示データを上記同期クロック信号に
同期させてシリアル送信する送信制御手段と、上記同期
クロック信号を上記操作部に送信する同期クロック送信
手段と、誤り検出符号を送信される表示データに付加す
る付加手段とを備え、操作部側は、受信した表示データ
を上記同期クロック信号に基づいて表示させる表示駆動
手段と、受信されたデータから上記表示データの正誤を
検出する検出手段と、該検出手段により誤りが検出され
たときは上記表示データの表示を禁止する禁止手段とを
備えた。
また、請求項6では、請求項2記載の操作部制御装置に
おいて、操作部側は受信した表示データに対応する表示
素子を指定する指定手段を備えた。
さらに、請求項7では、請求項2記載の操作部制御m装
置において、操作部側は誤り検出符号を送信されるキー
データに付加する付加手段を備え、主制御部側は、受信
したデータから上記キーデータの正誤を検出する検出手
段と、該検出手段により誤りが検出されたときは受信し
たキーデータの前記メモリへの更新を禁止する禁止手段
とを備えた。
また、請求項8では、請求項2記載の操作部制御装置に
おいて、主制御部側は、アドレスを生成するスキャンア
ドレス生成手段と、上記アドレスデータを表示データに
付加するアドレス付加手段とを備え、操作部側は受信し
たアドレスデータがら受信した表示データのアドレスに
対応する表示素子を指定する指定手段を備えた。
さらに、請求項9では、請求項5記載の操作部制御m装
置において、操作部側は受信した表示データのアドレス
に対応する表示素子を指定する指定手段を備えた。
また、請求l110では、請求項5記載の操作部制御装
置において、主制御部側は、アドレスを生成するスキャ
ンアドレス生成手段と、L記アドレスデータを表示デー
タに付加するアドレス付加手段とを備え、操作部側は受
信したアドレスデータから受信した表示データのアドレ
スに対応する表示素子を指定する指定手段を備えた。
〔作用〕
上記構成の操作部i制御装Uによれば、主制御部側で、
表示データがメモリに記憶され、同期クロック信号が生
成され、表示データが上記同期クロック信号に同期させ
てシリアル送信され、更に上記同期クロック信号が操作
部に送信される。一方、操作部側で、受信した表示デー
タが上記同期クロック信号に基づいて表示される。
また、請求項2では、王制my、側で、表示データおよ
びキーデータがメモリに記憶され、同期クロック信号が
生成され、表示データが上記同期クロック信号に同期さ
れてシリアル送信され、上記同期クロック信号が操作部
に送信され、更に受信したキーデータで上記メモリが更
新される。一方、操作部側で、受信した表示データが上
記同期りOツク信号に基づいて表示され、操作された操
作キーのキーデータが上記同期クロック信号に同期され
て主嗣御部にシリアル送信される。
さらに、請求項3では、主制御部側で、表示データが記
憶され、同期クロック信号が生成され、表示データが上
記同期クロック信号に同期されてシリアル送信され、上
記同期り0ツク信号が上記操作部に送信される。一方、
操作部側で、受信した表示データを上記同期クロック信
号に基づいて表示すべく、受信した表示データに対応す
る表示素子が指定され、この表示素子に表示される。
また、請求項4では、主制御部側で、表示データが記憶
され、同期クロック信号が生成され、表示データが上記
同期クロック信号に同期されてシリアル送信され、上記
同期クロック信号が操作部に送信され、アドレスが生成
され、上記アドレスデータが上記表示データに付加され
る。一方、操作部側で、受信した表示データを上記アド
レスデータに基づいて表示すべく、受信したアドレスデ
ータから受信した表示データに対応する表示素子が指定
され、この表示素子に表示される。
さらに、請求項5では、主制御部側で、表示データが記
憶され、同期クロック信号が生成され、表示データが上
記同期クロック信号に同期されてシリアル送信され、上
記同期クロック信号が操作部に送信され、誤り検出符号
が送信される表示データに付加される。一方、操作部側
で、受信した表示データが上記同期クロック信号に基づ
いて表示され、受信されたデータから上記表示データの
正誤が検出され、該受信されたデータが正しいときは上
記表示データが表示され、誤りが検出されたときは上記
表示データの表示が禁止される。
また、請求項6では、請求項2記載の操作部制御装置に
おいて、操作部側で、受信した表示データに対応する表
示素子が指定される。
さらに、請求項7では、請求項2記載の操作部制御装置
において、操作部側で、誤り検出符号が送信されるキー
データに付加され、主制御部側で受信されたデータから
上記キーデータの正誤が検出され、該受信されたデータ
が正しいときは受信したキーデータでメモリが更新され
、誤りが検出されたときは受信したキーデータのメモリ
への更新が禁止される。
また、請求項8では、請求項2記載の操作部制御装置に
おいて、主制御部側で、アドレスが生成され、上記アド
レスデータが表示データに付加され、操作部側で受信し
たアドレスデータから受信した表示データのアドレスに
対応する表示素子が指定される。
さらに、請求項9では、請求項5記載の操作部制御装置
において、操作部側で、受信した表示データのアドレス
に対応する表示素子が指定される。
また、請求項10では、請求項5記載の操作部制御装置
において、主制御部側で、アドレスが生成され、上記ア
ドレスデータが表示データに付加され、操作部側で、受
信したアドレスデータから受信された表示データのアド
レスに対応する表示素子が指定される。
〔実施例〕
第1図は本発明に係る操作部制御装置の主制御部側の構
成を示すブロック図である。
1制wJ811(以下、CPUという)1は機器全体を
制御するものである。インターフェイス回路2はCPU
1からの表示データを表示メモリ3に導くとともに、キ
ー人力メモリ4からのキーデータをCPU1に導くもの
である。表示メモリ3はインターフェイス回路2からの
表示データを記憶するものである。アドレス生成部5は
表示メモリ3へのデータ記憶の際にアドレスを出力する
ものである。また、アドレス生成部5は表示メモリ3に
記憶されている表示データをシフトレジスタ6に読み出
す際のアドレスを出力するようにしている。
タイミング生成部7はクロック信号および同期クロック
信号を生成してタイミングコントローラ13(第2図)
へ送出するものである。また、クロック信号はアドレス
生成部5へ導かれ、これにより表示メモリ3およびキー
人力メモリ4に前述したようにアドレスが出力される。
さらにりOツク信号および同期クロック信号はシフトレ
ジスタ6へ導かれ、これによりシフトレジスタ6からの
シリアルデータの同期が取られる。また、タイミング生
成部7は同期符号を生成してシフトレジスタ6に出力す
るようにしている。
シフトレジスタ6は表示メモリ3からの表示データをシ
フトレジスタ11(第2図)へシリアル伝送するもので
、表示データはタイミング生成部7からのりOツク信号
に同期してシリアルデータの形で伝送されるようになさ
れている。シフトレジスタ8はシフトレジスタ15(第
2図)からのシリアルデータをパラレルのキーデータに
戻してキー人力メモリ4に出力するものである。キー人
力メモリ4はシフトレジスタ8からのキーデータをアド
レス生成部5からのアドレスに対応させて記憶するもの
である。そして、このキーデータはアドレス生成部5か
らのアドレスによりインターフェイス回路2に出力され
る。
次に、本発明に係る操作部制御装置の操作部側の構成を
第2図を用いて説明する。
シフトレジスタ11はシフトレジスタ6からのシリアル
データをタイミングコントローラ13からの同期信号に
同期させてパラレルの表示データで表示ドライバ12に
出力するものである。表示ドライバ12はアドレスデコ
ーダ18からのアドレスに基づいて表示手段12aの図
示しない複数個の7セグメントやLED等の表示素子を
、順次駆動してシフトレジスタ11からの表示データを
ダイナミック表示させるものである。
タイミングコントローラ13はタイミング生成部7から
のクロック信号および同期クロック信号に基づいて同期
信号を生成し、シフトレジスタ11.15およびアドレ
ス生成部17に出力するものである。同期符号検出部1
6はシフトレジスタ11からのデータより同期符号を検
出してアドレス生成部17に出力するものである。アド
レス生成部17はタイミングコントローラ13からの同
期信号および同期符号検出部16からの同期符号に基づ
いてスキャンアドレスを生成してアドレスデコーダ18
に出力するものである。アドレスデコーダ18はアドレ
ス生成部17からのスキャンアドレスに基づいて駆動す
べき前記表示手段12aの7セグメントやLED等の表
示素子を順次駆動させるものである。
キー人力バッファ14は、操作キー14aの操作状態を
検出してキーデータとしてシフトレジスタ15に出力す
るものである。シフトレジスタ15はキー人力バッファ
14からのキーデータをタイミングコントローラ13か
らの同期信号およびタイミング生成部7からのクロック
信号に同期してシリアルデータに変換し、シフトレジス
タ8にシリアル伝送するものである。
次に、上記構成の操作部−制御装置の動作について第3
図を用いて説明する。なお、M OH〜“7′の表示デ
ータが操作部に順次伝送されてダイナミック表示される
ものとする。また、シリアルデータの各ビットはクロッ
ク信号に同期して出力し、各シリアルデータは同期クロ
ック信号に同期して出力するようになされている。さら
に、シリアルデータがO″′のときに同期符号“1″が
付加され、シリアルデータが“1”〜“7”のときに同
期符号“0”が付加されるようになされている。
すなわち、CPU1はインターフェイス回路2を通して
表示データ“O”〜“7″を順次表示メモリ3に出力し
て記憶する。一方、タイミング生成部7によりクロック
信号、同期クロック信号および同期符号(同期データ)
が生成され、上記クロック信号および同期クロック信号
がシフトレジスタ6に入力される。上記表示データ“O
Nはシフトレジスタ6からシリアルデータ“0″の形で
出力され、更に同期符号“1”が付加され、上記同期ク
ロック信号に同期してシフトレジスタ11にシリアル伝
送される。
そして、表示データ“O”がシフトレジスタ11から出
力される。一方、同期符号検出部16により上記同期符
号“1”が検出され、この同期符号″1″に基づいてア
ドレス生成部17により表示データ“O”を表示するア
ドレスが生成され、このアドレスに対応する表示手段1
2aの内、例えば1桁目の7セグメントの表示素子が駆
動され、ダイナミック表示される。次に、表示データ“
1′″がシフトレジスタ6からシリアルデータ“1″の
形で出力され、同期符号“0”が付加され、同期クロッ
ク信号に同期してシフトレジスタ11に伝送される。そ
して、表示データ“1″′を表示するアドレスが生成さ
れ、このアドレスに対応する、例えば2桁目の7セグメ
ントの表示素子が駆動され、ダイナミック表示される。
同様に、表示データ“2″〜“7”および各表示データ
“2”〜“7”にそれぞれ付加された同期符号“0″が
、順次同期クロック信号に同期してシフトレジスタ11
に順次伝送され、各表示データに対応する表示手段12
aの表示素子にダイナミック表示される。すなわち、表
示データ“0”〜“7″の表示操作が繰り返され、表示
状態が維持される。
次に、操作キーの検出動作について説明する。
キー人力バッファ14により操作キー14aが操作、例
えば操作キー14aが押されたことが検出されると、キ
ーデータとしてシフトレジスタ15に出力される。上記
キーデータはシフトレジスタ15によりシリアルデータ
の形で出力され、同期クロック信号に同期してシフトレ
ジスタ8に伝送される。
上記伝送されたシリアルデータはシフトレジスタ8によ
りクロック信号および同期クロック信号に基づいてキー
データに戻され、アドレス生成部5からのアドレスに対
応してキー人力メモリ4に記憶される。このキーデータ
はインターフェイス回路2を通してCPU1に入力され
る。CPU1は入力されたキーデータに基づいて必要な
キー人力状態の処理を行う。そして、上記キー人力状態
の処理の結果、例えば、表示を更新する場合には、更新
後の表示データがCPU1からインターフェイス回路2
へ出力され、表示メモリ3の内容が更新される。そして
、前述同様、シフトレジスタ6からシフトにジスタ11
へ表示データが伝送された後、7セグメントの表示素子
にダイナミック表示される。
次に、本発明に係る操作部制m装置の主IIJ11部側
の他の構成例を第4図を用いて説明する。なお、図中、
第1図と同一符号を付したものは同一機能を果たすもの
である。
表示メモリ31は表示データを記憶するとともに、アド
レス生成部5からのスキャンアドレスデータを表示デー
タに付加してシフトレジスタ61に出力するものである
。シフトレジスタ61は表示メモリ31からの表示デー
タおよび付加されたスキャンアドレスデータをシリアル
データの形で出力するもので、タイミング生成部7から
の同期クロック信号に同期してシフトレジスタ111(
第5図)に伝送されるようにしている。シフトレジスタ
81は操作部側のシフトレジスタ151からのシリアル
データを表示データおよびアドレスデータに戻してキー
人力メモリ4に出力するものである。
誤検出部9はシフトレジスタ61からのシリアルデータ
に誤検出用のデータを付加するものである。誤検出部1
0はシフトレジスタ151からのシリアルデータに誤り
がないかどうかを誤検出用のデータを照合して判別する
ものである。そして、誤検出部10は上記シフトレジス
タ151からのシリアルデータに誤りがあれば、キー人
力メモリ4に制御信号を出力してキーデータの記憶を禁
止するようにしている。すなわち、例えばノイズの影響
により誤検出用のデータに不一致があれば、キーデータ
に誤りが発生しているとみなし、キー人力メモリ4に制
御信号を出力して、誤ったキーデータによる誤動作を防
止している。
なお、誤検出用のデータとして、例えばパリティピット
を付加し、誤検出部10はパリティチエツクを行うよう
にしてもよい。
次に、本発明に係る操作部制御ml装置の操作部側の他
の構成例を第5図を用いて説明する。なお、図中、第2
図と同一符号を付したものは同一機能を果たすものであ
る。
シフトレジスタ111はシフトレジスタ61がらのシリ
アルデータをタイミング生成部7がらのクロック信号お
よび同期クロック信号に基づいて表示データおよびスキ
ャンアドレスデータに変換するものである。アドレスデ
コーダ181はシフトレジスタ111からのスキャンア
ドレスデータに基づいて駆動すべき表示手段12aの7
セグメントやLED等の表示素子を順次選択するもので
ある。シフトレジスタ151はキー人力バッフ714か
らのキーデータをシフトレジスタ111からのスキャン
アドレスデータとともに同期クロック信号に同期させて
シリアルデータの形でシフトレジスタ81に伝送するも
のである。
誤検出部19はシフトレジスタ61からのシリアルデー
タに誤りがないかどうかを誤検出用のデータを照合して
判別するものである。そして、誤検出部19は上記シフ
トレジスタ61からのシリアルデータに誤りがあれば、
表示ドライバ12に制御信号を出力して表示を禁止する
ようにしている。すなわち、例えばノイズの影響により
誤検出用のデータに不一致があれば、表示データに誤り
が発生しているとみなし、制御信号を出力して表示を禁
止するようにしている。誤検出部20はシフトレジスタ
151からのシリアルデータに誤検出用のデータを付加
するものである。
なお、誤検出部19は誤検出部9で付加したパリティビ
ットに基づいてパリティチエツクを行うようにしてもよ
い。
次に、上記第4図および第5図の操作部制御装置の動作
について説明する。
例えば表示データ“0”がCPLllから出力されて表
示メモリ31に記憶されると、上記表示データ“0″は
シフトレジスタ61に読み出され、アドレス生成部5か
らのスキャンアドレスデータを付加された後、同期クロ
ック信号に同期してシリアルデータの形でシフトレジス
タ111に伝送される。また、このとき、上記シリアル
データは誤検出部9により誤検出用のデータが付加され
る。
上記伝送されたシリアルデータはシフトレジスタ111
により表示データ“0″に戻され、更にスキャンアドレ
スに戻される。一方、誤検出部19により上記誤検出用
のデータが検出され、上記誤検出用のデータが一致すれ
ば、上記表示データ“O”が上記スキャンアドレスに基
づいて表示手段12aの内、指定された例えば1桁目の
7セグメントの表示素子がダイナミック表示される。
一方、上記誤検出用のデータに不一致があれば、表示ド
ライバ12に制御信号が出力されて表示が禁止される。
このように、操作部に伝送された誤検出用のデータに不
一致があれば、該誤検出時の表示データの表示が禁止さ
れるが、通常ダイナミック表示のサイクルは数−8と短
いため、残像効果によりその前後の正しいデータの表示
に不自然さを与えることがない。
次に、上記構成の操作部制御装置の操作部側の動作につ
いて第3図を用いて説明する。
キー人力バッファ14により操作キー14aの操作状態
が検出され、キーデータとしてシフトレジスタ151に
出力される。このとき、シフトレジスタ111からのア
ドレスが付加された後、同期クロック信号に同期してシ
リアルデータの形でシフトレジスタ81に伝送される。
また、このとき、上記シリアルデータは誤検出部20に
より誤検出用のデータが付加される。
上記伝送されたシリアルデータはシフトレジスタ81に
よりキーデータに戻され、更にアドレスに戻される。一
方、誤検出部10により上記誤検出用のデータが検出さ
れる。そして、上記誤検出用のデータが一致すれば、上
記キープ・−タが上記アドレスに対応したキー人力メモ
リ4に更新される。
一方、上記誤検出用のデータに不一致があれば、キー人
力メモリ4に制御信号が出力されて上記キーデータの記
憶が禁止される。
このように、主制御部に伝送された誤検出用のデータに
不一致があれば、該誤検出用のデータに対応するキーデ
ータの更新が禁止され、CPU 1に出力されないが、
通常操作キーの押されている期間はキー検出のサイクル
に比べ長いため、その前後の正しい検出により正確な操
作キー14aの操作状態をCPUIに出力することがで
きる。
なお、第1図および第2図の構成に前述した誤検出部を
それぞれ設け、表示データおよびキーデータに係るシリ
アルデータに誤検出用のデータを付加して伝送し、表示
データの誤検出用のデータに不一致があれば、該誤検出
用のデータに対応する表示を禁止し、一方、キーデータ
の誤検出用のデータに不一致があれば、該誤検出用のデ
ータに対応するキーデータのキー人力メモリ4への記憶
が禁止されるようにしてもよい。
〔発明の効果) 本発明は、表示データもしくはキーデータを同期クロッ
ク信号に同期させてシリアル送信し、受信した表示デー
タもしくはキーデータを上記同期クロック信号に基づい
て表示もしくは更新させるので、非同期でシリアル送信
する場合のように操作部側にCPUを必要とせず、構成
を簡単にできるとともにプログラムを軽減することがで
きる。
従って、低コスト化を図ることができる。
また、操作部側で受信した表示データに対応する表示素
子を指定するので、主制御部の構成をより簡単にでき、
更に主制御部のCPUのプログラムを軽減することがで
きる。
さらに、主制御部でアドレスデータを表示データに付加
して操作部側にシリアル送信するので、操作部側の構成
をより簡単にすることができる。
また、誤り検出符号を表示データもしくはキーデータに
付加して送信し、受信された表示データに誤りが検出さ
れたときは表示データの表示が禁止され、受信されたキ
ーデータに誤りが検出されたときは受信したキーデータ
のメモリへの更新が禁止されるので、−時的なノイズに
よる誤表示もしくは誤動作を防止することができる。ま
た、−時的に表示が禁止されても残像効果により表示の
チラッキが軽減され、正確な表示を確認することができ
る。
【図面の簡単な説明】
第1図は本発明に係る操作部#JIIl装置の主制御部
側のブロック図、第2図は本発明に係る操作部制御装置
の操作部側のブロック図、第3図は動作を説明するため
のタイミングチャート、第4図は本発明に係る操作部制
御装置の主制御部側の他の実施例のブロック図、15図
は本発明に係る操作部制御装置の操作部側の他の実施例
のブロック図である。 1・・・主制御部、2・・・インターフェイス回路、3
゜31・・・表示メモリ、4・・・キー人力メモリ、5
.17・・・アドレス生成部、6.8.11.15.6
1゜81.111.151・・・シフトレジスタ、7・
・・タイミング生成部、9,10.19.20・・・誤
検出部、12・・・表示ドライバ、13・・・タイミン
グコントローラ、14・・・キー人力バッファ、16・
・・同期符号検出部、17・・・アドレス生成部、18
,181・・・アドレスデコーダ。 特許出願人   三田工業株式会社 代 理 人    弁理士  小書 悦司同     
 弁理士  長1) 正 向      弁理士  伊藤 孝夫 第 図 第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 1、主制御部から表示データを操作部に送信するととも
    に、受信した表示データを上記操作部にダイナミック表
    示させる操作部制御装置において、主制御部側は、表示
    データを記憶するメモリと、同期クロック信号を生成す
    る同期クロック生成手段と、表示データを上記同期クロ
    ック信号に同期させてシリアル送信する送信制御手段と
    、上記同期クロック信号を上記操作部に送信する同期ク
    ロック送信手段とを備え、操作部側は受信した表示デー
    タを上記同期クロック信号に基づいて表示させる表示駆
    動手段を備えたことを特徴とする操作部制御装置。 2、主制御部からの表示データを操作部に送信するとと
    もに、受信した表示データを上記操作部にダイナミック
    表示させる操作部制御装置において、主制御部側は、表
    示データおよびキーデータを記憶するメモリと、同期ク
    ロック信号を生成する同期クロック生成手段と、表示デ
    ータを上記同期クロック信号に同期させてシリアル送信
    する表示データ送信制御手段と、上記同期クロック信号
    を上記操作部に送信する同期クロック送信手段と、受信
    したキーデータを上記メモリに更新させる更新手段とを
    備え、操作部側は、受信した表示データを上記同期クロ
    ック信号に基づいて表示させる表示駆動手段と、操作キ
    ーと、操作されたキーのキーデータを上記同期クロック
    信号に同期させてシリアル送信するキーデータ送信制御
    手段とを備えたことを特徴とする操作部制御装置。 3、主制御部から表示データを操作部に送信するととも
    に、受信した表示データを上記操作部にダイナミック表
    示させる操作部制御装置において、主制御部側は、表示
    データを記憶するメモリと、同期クロック信号を生成す
    る同期クロック生成手段と、表示データを上記同期クロ
    ック信号に同期させてシリアル送信する送信制御手段と
    、上記同期クロック信号を上記操作部に送信する同期ク
    ロツク送信手段とを備え、操作部側は、受信した表示デ
    ータを上記同期クロック信号に基づいて表示させる表示
    駆動手段と、受信した表示データに対応する表示素子を
    指定する指定手段とを備えたことを特徴とする操作部制
    御装置。 4、主制御部からの表示データを操作部に送信するとと
    もに、受信した表示データを上記操作部にダイナミック
    表示させる操作部制御装置において、主制御部側は、表
    示データを記憶するメモリと、同期クロック信号を生成
    する同期クロック生成手段と、表示データを上記同期ク
    ロック信号に同期させてシリアル送信する送信制御手段
    と、上記同期クロック信号を上記操作部に送信する同期
    クロック送信手段と、アドレスを生成するスキャンアド
    レス生成手段と、上記アドレスデータを上記表示データ
    に付加するアドレス付加手段とを備え、操作部側は、受
    信した表示データを上記同期クロック信号に基づいて表
    示させる表示駆動手段と、受信したアドレスデータから
    受信した表示データに対応する表示素子を指定する指定
    手段とを備えたことを特徴とする操作部制御装置。 5、主制御部から表示データを操作部に送信するととも
    に、受信した表示データを上記操作部にダイナミック表
    示させる操作部制御装置において、主制御部側は、表示
    データを記憶するメモリと、同期クロック信号を生成す
    る同期クロック生成手段と、表示データを上記同期クロ
    ック信号に同期させてシリアル送信する送信制御手段と
    、上記同期クロック信号を上記操作部に送信する同期ク
    ロック送信手段と、誤り検出符号を送信される表示デー
    タに付加する付加手段とを備え、操作部側は、受信した
    表示データを上記同期クロック信号に基づいて表示させ
    る表示駆動手段と、受信したデータから上記表示データ
    の正誤を検出する検出手段と、該検出手段により誤りが
    検出されたときは上記表示データの表示を禁止する禁止
    手段とを備えたことを特徴とする操作部制御装置。 6、請求項2記載の操作部制御装置において、操作部側
    は受信した表示データに対応する表示素子を指定する指
    定手段を備えたことを特徴とする操作部制御装置。 7、請求項2記載の操作部制御装置において、操作部側
    は誤り検出符号を送信されるキーデータに付加する付加
    手段を備え、主制御部側は、受信したデータから上記キ
    ーデータの正誤を検出する検出手段と、該検出手段によ
    り誤りが検出されたときは受信したキーデータの前記メ
    モリへの更新を禁止する禁止手段とを備えたことを特徴
    とする操作部制御装置。 8、請求項2記載の操作部制御装置において、主制御部
    側は、アドレスを生成するスキャンアドレス生成手段と
    、上記アドレスデータを表示データに付加するアドレス
    付加手段とを備え、操作部側は受信したアドレスデータ
    から受信した表示データのアドレスに対応する表示素子
    を指定する指定手段を備えたことを特徴とする操作部制
    御装置。 9、請求項5記載の操作部制御装置において、操作部側
    は受信した表示データのアドレスに対応する表示素子を
    指定する指定手段を備えたことを特徴とする操作部制御
    装置。 10、請求項5記載の操作部制御装置において、主制御
    部側は、アドレスを生成するスキャンアドレス生成手段
    と、上記アドレスデータを表示データに付加するアドレ
    ス付加手段とを備え、操作部側は受信したアドレスデー
    タから受信した表示データのアドレスに対応する表示素
    子を指定する指定手段を備えたことを特徴とする操作部
    制御装置。
JP2151331A 1990-06-08 1990-06-08 操作部制御装置 Pending JPH0443391A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2151331A JPH0443391A (ja) 1990-06-08 1990-06-08 操作部制御装置
US07/710,739 US5296851A (en) 1990-06-08 1991-06-03 Signal communication system
EP91305116A EP0460951A2 (en) 1990-06-08 1991-06-06 A signal communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2151331A JPH0443391A (ja) 1990-06-08 1990-06-08 操作部制御装置

Publications (1)

Publication Number Publication Date
JPH0443391A true JPH0443391A (ja) 1992-02-13

Family

ID=15516255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2151331A Pending JPH0443391A (ja) 1990-06-08 1990-06-08 操作部制御装置

Country Status (1)

Country Link
JP (1) JPH0443391A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120143A (ja) * 1985-11-20 1987-06-01 Matsushita Electric Ind Co Ltd 信号伝送装置
JPS6363093A (ja) * 1986-09-03 1988-03-19 キヤノン株式会社 表示装置
JPH01123291A (ja) * 1987-11-09 1989-05-16 Okaya Electric Ind Co Ltd 表示装置
JPH01255893A (ja) * 1988-04-05 1989-10-12 Nec Corp プラズマディスプレイの駆動方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120143A (ja) * 1985-11-20 1987-06-01 Matsushita Electric Ind Co Ltd 信号伝送装置
JPS6363093A (ja) * 1986-09-03 1988-03-19 キヤノン株式会社 表示装置
JPH01123291A (ja) * 1987-11-09 1989-05-16 Okaya Electric Ind Co Ltd 表示装置
JPH01255893A (ja) * 1988-04-05 1989-10-12 Nec Corp プラズマディスプレイの駆動方式

Similar Documents

Publication Publication Date Title
US7627799B2 (en) Panel driving circuit that generates panel test pattern and panel test method thereof
US4368534A (en) Keyboard controlled vital digital communication system
JPS5968783A (ja) 文章表示装置
JP3076272B2 (ja) 液晶駆動回路及びその制御方法
JP3315632B2 (ja) メモリー制御装置とこれを用いた液晶表示装置
JPH113070A (ja) 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置
KR100221027B1 (ko) 컴퓨터 모니터링장치 및 그의 제어방법
JPH0443391A (ja) 操作部制御装置
EP0729129B1 (en) Display system and method comprising image conversion processing that can be inspected without a visual check
JP2000250526A (ja) 画像表示制御方法及び装置
EP0460951A2 (en) A signal communication system
EP0344299B1 (en) Timing control for display system
JP2532732B2 (ja) 伝送制御装置
JP2578996B2 (ja) 液晶表示装置
JP2533228B2 (ja) 操作部制御装置
JPH05257432A (ja) 表示装置
JP2979814B2 (ja) シリアルデータ転送装置
EP2308712A1 (en) Method of displaying information about an operating state of a vehicle, in particular a rail vehicle, respective arrangement and rail vehicle comprising such an arrangement
JPH0463035A (ja) モデムの伝送方式識別方法
JP2735760B2 (ja) パターン検出回路
JP3352502B2 (ja) 画像表示制御装置
JP2001119448A (ja) データ通信装置の制御方法、及びデータ通信装置
JPH0950268A (ja) 表示システム
JPH0588929A (ja) 画像処理装置
JPH10228388A (ja) データ誤り検出回路