JPH10228388A - データ誤り検出回路 - Google Patents
データ誤り検出回路Info
- Publication number
- JPH10228388A JPH10228388A JP9029102A JP2910297A JPH10228388A JP H10228388 A JPH10228388 A JP H10228388A JP 9029102 A JP9029102 A JP 9029102A JP 2910297 A JP2910297 A JP 2910297A JP H10228388 A JPH10228388 A JP H10228388A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- error detection
- detection circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 34
- 230000015654 memory Effects 0.000 claims abstract description 12
- 230000006870 function Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ２ビット以上の誤りに対してもチェックでき
るデータ誤り検出回路を得る。 【解決手段】 誤り検出・訂正回路６のチェックを行う
場合、メモリー２及び３から読み出されるチェックビッ
トを含むデータを、それぞれのすべてのビットデータに
ついて任意にセレクト信号を基に、データセレクタ５に
よって反転することで、１ビット誤りでも、２ビット誤
りでも、それ以上でも任意の擬似的な誤りを含むデータ
を作り出すことができ、この擬似的な誤りを正しく誤り
検出・訂正回路６が検出するかどうかをチェックするこ
とにより、誤り検出・訂正回路６が正常に動作している
かどうかをチェックすることができる。
るデータ誤り検出回路を得る。 【解決手段】 誤り検出・訂正回路６のチェックを行う
場合、メモリー２及び３から読み出されるチェックビッ
トを含むデータを、それぞれのすべてのビットデータに
ついて任意にセレクト信号を基に、データセレクタ５に
よって反転することで、１ビット誤りでも、２ビット誤
りでも、それ以上でも任意の擬似的な誤りを含むデータ
を作り出すことができ、この擬似的な誤りを正しく誤り
検出・訂正回路６が検出するかどうかをチェックするこ
とにより、誤り検出・訂正回路６が正常に動作している
かどうかをチェックすることができる。
Description
【０００１】
【発明の属する技術分野】本発明はデータ誤り検出回路
に関し、特にデータ誤り検出回路の正常性チェック回路
に関する。
に関し、特にデータ誤り検出回路の正常性チェック回路
に関する。
【０００２】
【従来の技術】例えば画像データのような大型のデータ
に、例えば内符号及び外符号で構成されるチェックビッ
トを付加してメモリーに記憶し、メモリーからの読み出
し時にチェックビットにより、データ誤り検出回路でデ
ータ誤りを検出し、訂正することがしばしば行われる。
に、例えば内符号及び外符号で構成されるチェックビッ
トを付加してメモリーに記憶し、メモリーからの読み出
し時にチェックビットにより、データ誤り検出回路でデ
ータ誤りを検出し、訂正することがしばしば行われる。
【０００３】また、このデータ誤り検出回路の動作の正
常性をチェック（検証）する必要もしばしば発生する。
常性をチェック（検証）する必要もしばしば発生する。
【０００４】特開平５−２５７７２４号公報には、デー
タ誤り検出回路の入力データを１ビット反転して、デー
タ誤り検出回路の正常性をチェック（検証）する方法が
提案されている。
タ誤り検出回路の入力データを１ビット反転して、デー
タ誤り検出回路の正常性をチェック（検証）する方法が
提案されている。
【０００５】
【発明が解決しようとする課題】特開平５−２５７７２
４号公報記載の提案では、１ビットのみの誤りに対する
データ誤り検出回路の動作をチェックすることはできる
が、２ビット以上の誤りに対する動作をチェックするこ
とはできない。
４号公報記載の提案では、１ビットのみの誤りに対する
データ誤り検出回路の動作をチェックすることはできる
が、２ビット以上の誤りに対する動作をチェックするこ
とはできない。
【０００６】本発明の目的は、２ビット以上の誤りに対
してもチェックできるデータ誤り検出回路を提供するこ
とである。
してもチェックできるデータ誤り検出回路を提供するこ
とである。
【０００７】
【課題を解決するための手段】本発明によれば、チェッ
クビットを含む入力データの誤りを検出する誤り検出手
段を含むデータ誤り検出回路であって、前記チェックビ
ットを含む入力データの全てのビットについて、正転及
び反転のいずれかを外部信号に応じて選択して出力する
選択手段を含み、この選択手段の出力を前記誤り検出手
段へ供給するようにしたことを特徴とするデータ誤り検
出回路が得られる。
クビットを含む入力データの誤りを検出する誤り検出手
段を含むデータ誤り検出回路であって、前記チェックビ
ットを含む入力データの全てのビットについて、正転及
び反転のいずれかを外部信号に応じて選択して出力する
選択手段を含み、この選択手段の出力を前記誤り検出手
段へ供給するようにしたことを特徴とするデータ誤り検
出回路が得られる。
【０００８】本発明の作用は次の通りである。誤り検出
・訂正回路の入力側のすべての（データ）ビットについ
て、インバータとセレクタを設け、すべての（データ）
ビットについてインバートしたのとしないのとのデータ
を任意に選択して、入力できるようにした。
・訂正回路の入力側のすべての（データ）ビットについ
て、インバータとセレクタを設け、すべての（データ）
ビットについてインバートしたのとしないのとのデータ
を任意に選択して、入力できるようにした。
【０００９】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１０】図１は本発明によるデータ誤り検出回路の
実施例の構成を示すブロック図である。図１において、
入力データはメモリー２へ入力されて記憶されると共
に、チェックビット生成回路１へ供給される。このチェ
ックビット生成回路１では、入力データからチェックビ
ットを生成するものであり、この生成されたチェックビ
ットはメモリー３へ入力されて記憶される。
実施例の構成を示すブロック図である。図１において、
入力データはメモリー２へ入力されて記憶されると共
に、チェックビット生成回路１へ供給される。このチェ
ックビット生成回路１では、入力データからチェックビ
ットを生成するものであり、この生成されたチェックビ
ットはメモリー３へ入力されて記憶される。
【００１１】これ等メモリー２及び３の各読出しデータ
のビットの全ては、データセレクタ５に対して直接（正
転）及びインバータ４−１〜４−ｍ〜４−ｎを夫々介し
て（反転）入力されている。このデータセレクタ５は入
力された各ビットの正転及び反転ビットを、外部からの
セレクト信号に従って夫々択一的に導出するものであ
る。これ等択一的に導出された各ビットは誤り検出・訂
正回路６へ入力されて、誤り検出訂正が行われる。
のビットの全ては、データセレクタ５に対して直接（正
転）及びインバータ４−１〜４−ｍ〜４−ｎを夫々介し
て（反転）入力されている。このデータセレクタ５は入
力された各ビットの正転及び反転ビットを、外部からの
セレクト信号に従って夫々択一的に導出するものであ
る。これ等択一的に導出された各ビットは誤り検出・訂
正回路６へ入力されて、誤り検出訂正が行われる。
【００１２】本発明の実施例の動作は、例えばＭＰＵ
（マイクロプロセサ）等からデータがメモリーに書き込
まれる（データライト）場合は、データがメモリー２に
直接格納される。また同時に、データはチェックビット
生成回路１に入力され、チェックビット生成回路１は入
力されたデータを基にチェックビットを発生し、メモリ
ー３に格納する。
（マイクロプロセサ）等からデータがメモリーに書き込
まれる（データライト）場合は、データがメモリー２に
直接格納される。また同時に、データはチェックビット
生成回路１に入力され、チェックビット生成回路１は入
力されたデータを基にチェックビットを発生し、メモリ
ー３に格納する。
【００１３】誤り検出・訂正回路６のチェックを行わな
い場合は、セレクト信号によってデータセレクタ５を制
御し、反転されていない方の正転ビット入力Ａ1 〜Ａm
〜Ａn を出力（Ｑ1 〜Ｑm 〜Ｑn ）し、誤り検出・訂正
回路６に入力する（試験機能無効）。
い場合は、セレクト信号によってデータセレクタ５を制
御し、反転されていない方の正転ビット入力Ａ1 〜Ａm
〜Ａn を出力（Ｑ1 〜Ｑm 〜Ｑn ）し、誤り検出・訂正
回路６に入力する（試験機能無効）。
【００１４】誤り検出・訂正回路６のチェックを行う場
合、メモリー２及び３から読み出されるチェックビット
を含むデータを、それぞれのすべてのビットデータにつ
いて任意にセレクト信号を基に、データセレクタ５によ
って反転（該当する例えばビットデータ出力Ｑm につい
て、入力Ａm から反転された入力Ｂm に切り替える）す
ることで、１ビット誤りでも、２ビット誤りでも、それ
以上でも任意の擬似的な誤りを含むデータを作り出すこ
とができ、この擬似的な誤りを正しく誤り検出・訂正回
路６が検出するかどうかをチェックすることにより、誤
り検出・訂正回路６が正常に動作しているかどうかをチ
ェック（検証）することができる。
合、メモリー２及び３から読み出されるチェックビット
を含むデータを、それぞれのすべてのビットデータにつ
いて任意にセレクト信号を基に、データセレクタ５によ
って反転（該当する例えばビットデータ出力Ｑm につい
て、入力Ａm から反転された入力Ｂm に切り替える）す
ることで、１ビット誤りでも、２ビット誤りでも、それ
以上でも任意の擬似的な誤りを含むデータを作り出すこ
とができ、この擬似的な誤りを正しく誤り検出・訂正回
路６が検出するかどうかをチェックすることにより、誤
り検出・訂正回路６が正常に動作しているかどうかをチ
ェック（検証）することができる。
【００１５】なお、セレクト信号をレジスタを用いて制
御することによって、プログラム（ソフトウエア）によ
って自動的に誤り検出・訂正回路６の機能を検証（チェ
ック）する事ができる。
御することによって、プログラム（ソフトウエア）によ
って自動的に誤り検出・訂正回路６の機能を検証（チェ
ック）する事ができる。
【００１６】
【発明の効果】以上説明したように本発明は、１ビット
誤り、２ビット誤り、あるいはそれ以上の任意の擬似的
な誤りを含むデータを作成することによって、この擬似
的な誤りを正しく誤り検出・訂正回路が検出するかどう
かをチェックすることで、誤り検出・訂正回路が正常に
動作しているかどうかをチェックすることができる効果
がある。
誤り、２ビット誤り、あるいはそれ以上の任意の擬似的
な誤りを含むデータを作成することによって、この擬似
的な誤りを正しく誤り検出・訂正回路が検出するかどう
かをチェックすることで、誤り検出・訂正回路が正常に
動作しているかどうかをチェックすることができる効果
がある。
【００１７】なお、セレクト信号をレジスタを用いて制
御することによって、プログラム（ソフトウエア）によ
って自動的に誤り検出・訂正回路の機能を検証（チェッ
ク）することができる効果もある。
御することによって、プログラム（ソフトウエア）によ
って自動的に誤り検出・訂正回路の機能を検証（チェッ
ク）することができる効果もある。
【図１】本発明の実施例のブロック図である。
１ チェックビット生成回路 ２，３ メモリー ４−１〜４−ｎ インバータ ５ データセレクタ ６ 誤り検出・訂正回路
Claims (3)
- 【請求項１】 チェックビットを含む入力データの誤り
を検出する誤り検出手段を含むデータ誤り検出回路であ
って、前記チェックビットを含む入力データの全てのビ
ットについて、正転及び反転のいずれかを外部信号に応
じて選択して出力する選択手段を含み、この選択手段の
出力を前記誤り検出手段へ供給するようにしたことを特
徴とするデータ誤り検出回路。 - 【請求項２】 前記チェックビットを含む入力データは
メモリーからの読出しデータであり、前記誤り検出手段
はこのメモリーの読出しデータの誤り検出をなすことを
特徴とする請求項１記載のデータ誤り検出回路。 - 【請求項３】 前記誤り検出手段は検出誤りの訂正をな
す機能を有することを特徴とする請求項１または２記載
のデータ誤り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029102A JPH10228388A (ja) | 1997-02-13 | 1997-02-13 | データ誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029102A JPH10228388A (ja) | 1997-02-13 | 1997-02-13 | データ誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10228388A true JPH10228388A (ja) | 1998-08-25 |
Family
ID=12266992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9029102A Withdrawn JPH10228388A (ja) | 1997-02-13 | 1997-02-13 | データ誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10228388A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017004588A (ja) * | 2015-06-10 | 2017-01-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | 誤り訂正能力をテストするための回路および方法 |
-
1997
- 1997-02-13 JP JP9029102A patent/JPH10228388A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017004588A (ja) * | 2015-06-10 | 2017-01-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | 誤り訂正能力をテストするための回路および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3570388B2 (ja) | メモリ診断装置及び診断方法 | |
| JPH10228388A (ja) | データ誤り検出回路 | |
| JPH11175410A (ja) | 誤り訂正機能内蔵ｐｒｏｍ及びこれを内蔵したマイクロコンピュータ | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JP3190867B2 (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH11296441A (ja) | 誤り訂正回路 | |
| JP4108462B2 (ja) | メモリチェック回路 | |
| JP2567986B2 (ja) | データ処理システム | |
| JPH054265U (ja) | メモリ装置 | |
| JP2002150795A (ja) | 半導体集積回路 | |
| JPH10312337A (ja) | 記憶装置の試験回路 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JP2000099410A (ja) | メモリ制御回路と情報処理装置 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH0793505A (ja) | 計数積算装置 | |
| JP3270357B2 (ja) | 記憶装置の診断システム | |
| JPH10228389A (ja) | 故障検出診断装置 | |
| JP3990022B2 (ja) | メモリー回路及びその書込み／読出しエラーの検出方法 | |
| JPH11194975A (ja) | メモリシステム | |
| JPH05225070A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |