JPH0454789A - テレビ画像表示装置 - Google Patents
テレビ画像表示装置Info
- Publication number
- JPH0454789A JPH0454789A JP2165126A JP16512690A JPH0454789A JP H0454789 A JPH0454789 A JP H0454789A JP 2165126 A JP2165126 A JP 2165126A JP 16512690 A JP16512690 A JP 16512690A JP H0454789 A JPH0454789 A JP H0454789A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- buffer memory
- address
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000005070 sampling Methods 0.000 abstract description 17
- 230000006870 function Effects 0.000 abstract description 6
- 230000004044 response Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 6
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 101100248200 Arabidopsis thaliana RGGB gene Proteins 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/903—Modular display
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、大画面ディスプレイ等のディスプレイを有
しテレビ画像を表示するテレビ画像表示装置に関するも
のである。
しテレビ画像を表示するテレビ画像表示装置に関するも
のである。
第６図は例えば特開昭５６〜４１８５号公報に記載され
た従来の大画面ディスプレイ等の平面ディスプレイにお
ける画素駆動部を示す回路図である。第６図において、
１２はダウンカウンタ、１３はフリップフロップ、１４
は画素、１５はデータ入力線、１６はクロックパルス入
力線、１７はセットパルス入力線である。
た従来の大画面ディスプレイ等の平面ディスプレイにお
ける画素駆動部を示す回路図である。第６図において、
１２はダウンカウンタ、１３はフリップフロップ、１４
は画素、１５はデータ入力線、１６はクロックパルス入
力線、１７はセットパルス入力線である。
これらは、第７図に示すようにマトリクス状に多数配列
され、一つのディスプレイ１９が構成される。さらにこ
こで、各部への画像情報の伝送の効率化を図るために、
第８図に示すように所定の画素数でモジュール８を構成
し、さらに幾つかのモジュール８をまとめてモジュール
群２１．２２２３とし、モジュール群２１，２２．２３
毎に個別にデータを伝送する方式がとられる。なお、同
図において、７はバッファ、９は終端部を示している。
され、一つのディスプレイ１９が構成される。さらにこ
こで、各部への画像情報の伝送の効率化を図るために、
第８図に示すように所定の画素数でモジュール８を構成
し、さらに幾つかのモジュール８をまとめてモジュール
群２１．２２２３とし、モジュール群２１，２２．２３
毎に個別にデータを伝送する方式がとられる。なお、同
図において、７はバッファ、９は終端部を示している。
次に動作について説明する。第８図において、テレビ画
像の有効区間はサンプリング部２にて所定のビット数（
ここでは６ビツトとして説明を進める。）のディジタル
信号に変換され、タイミング発生回路３より与えられる
所定のタイミング信号にもとづいて、ディスプレイ１９
の画素数に応じたデータのサンプリング処理が施される
。サンプリングによって得られたデータは、第１のバス
１０を介して各バッファメモリ６１へ伝送され、−旦格
納される。各バッファメモリ６１は１走査線中の所定の
期間におけるデータを格納できればよく、容量は小さく
てよい。バッファメモリ６１は、第１のバス１０から入
力されるデータの入力速度に対して低速に変換してデー
タを各モジュール群２１，２２．２３へ伝送する。第９
図にバッファメモリ６１における伝送速度の変換の概念
図を示す。例えば、１走査線（ＩＨ）の有効な信号を３
分割しく第９図中、Ｈ，、Ｈ，、Ｈｆｆで示す、）、分
割された信号Ｈ１，Ｈ２、Ｈ３をそれぞれＷ、、Ｗ、、
Ｗ、の期間にバッファメモリ６１に格納されるようにし
ておく。バッファメモリ６１への書き込みは、前走査線
における信号Ｈｌ＋Ｈ２，Ｈ３の書き込み完了後それぞ
れｐ、、Ｐ、。
像の有効区間はサンプリング部２にて所定のビット数（
ここでは６ビツトとして説明を進める。）のディジタル
信号に変換され、タイミング発生回路３より与えられる
所定のタイミング信号にもとづいて、ディスプレイ１９
の画素数に応じたデータのサンプリング処理が施される
。サンプリングによって得られたデータは、第１のバス
１０を介して各バッファメモリ６１へ伝送され、−旦格
納される。各バッファメモリ６１は１走査線中の所定の
期間におけるデータを格納できればよく、容量は小さく
てよい。バッファメモリ６１は、第１のバス１０から入
力されるデータの入力速度に対して低速に変換してデー
タを各モジュール群２１，２２．２３へ伝送する。第９
図にバッファメモリ６１における伝送速度の変換の概念
図を示す。例えば、１走査線（ＩＨ）の有効な信号を３
分割しく第９図中、Ｈ，、Ｈ，、Ｈｆｆで示す、）、分
割された信号Ｈ１，Ｈ２、Ｈ３をそれぞれＷ、、Ｗ、、
Ｗ、の期間にバッファメモリ６１に格納されるようにし
ておく。バッファメモリ６１への書き込みは、前走査線
における信号Ｈｌ＋Ｈ２，Ｈ３の書き込み完了後それぞ
れｐ、、Ｐ、。
Ｐ、の期間をおいて行われる。そして、Ｗｌ、Ｗｚ。
Ｗ、の書き込み期間に対して、Ｐ＋ 、Ｐｇ 、Ｐ。
の読み出し期間が確保できる。ここで、第１のバス１０
はテレビ画像をＡ−Ｄ変換した信号が直接通過する高速
データバスであるのに対し、第２のバス１１は、データ
伝送速度が低速化されたハスである。このため、フラッ
トケーブルの使用が可能となっている。第２のバス１１
においてはバッファメモリ６１より先頭アドレスが指定
され、順次後続データが伝送される。モジュール８では
、アドレスをもとに所定のデータを受信し、データは各
画素に対応する所定のデータ記憶部１８で保持される。
はテレビ画像をＡ−Ｄ変換した信号が直接通過する高速
データバスであるのに対し、第２のバス１１は、データ
伝送速度が低速化されたハスである。このため、フラッ
トケーブルの使用が可能となっている。第２のバス１１
においてはバッファメモリ６１より先頭アドレスが指定
され、順次後続データが伝送される。モジュール８では
、アドレスをもとに所定のデータを受信し、データは各
画素に対応する所定のデータ記憶部１８で保持される。
第６図は、データ記憶部１８の一例としてダウンカウン
タ１２のプリセット部を利用した例を示すものである。
タ１２のプリセット部を利用した例を示すものである。
セット信号によりフリップフロップ１３がＯＮになると
同時に、６ビツトのテレビ信号がダウンカウンタ１２に
ロードされる。直ちに、ダウンカウンタ１２は、クロッ
クを計数し、ロードされたデータに対応する時点でポロ
ー信号を出力する。ここでフリップフロップ１３がＯＦ
Ｆになり、ダウンカウンタ１２が計数を終了する。
同時に、６ビツトのテレビ信号がダウンカウンタ１２に
ロードされる。直ちに、ダウンカウンタ１２は、クロッ
クを計数し、ロードされたデータに対応する時点でポロ
ー信号を出力する。ここでフリップフロップ１３がＯＦ
Ｆになり、ダウンカウンタ１２が計数を終了する。
フリップフロップ１３はデータに応じて６４段階の時間
幅でＯＮの状態をとり、画素を駆動する。
幅でＯＮの状態をとり、画素を駆動する。
第１０図は、テレビ信号の走査線と画素との対応関係を
示す説明図である。一般に、テレビ信号は十分な情報量
を有しており、ディスプレイ１９は、テレビ信号を間引
き処理して、ディスプレイ１９が有する画素数に対応し
たデータ量となったものを利用している。第１Ｏ図に示
した例では、スクリーンの垂直方向の画素数に対応して
、走査線（３，３ｅ）が間引かれている。水平方向に対
しても同様の間引き、あるいは、サンプリング周期の変
更により、スクリーンの水平方向の画素数に対応させる
処理が行われる。各画素のデータは、テレビ信号に同期
して１フイールド（ＮＴＳＣの場合１／６０秒）毎に更
新されるため、各画素毎に前述した動作を繰り返すこと
により、ディスプレイには６４階調のテレビ画像が表示
される。
示す説明図である。一般に、テレビ信号は十分な情報量
を有しており、ディスプレイ１９は、テレビ信号を間引
き処理して、ディスプレイ１９が有する画素数に対応し
たデータ量となったものを利用している。第１Ｏ図に示
した例では、スクリーンの垂直方向の画素数に対応して
、走査線（３，３ｅ）が間引かれている。水平方向に対
しても同様の間引き、あるいは、サンプリング周期の変
更により、スクリーンの水平方向の画素数に対応させる
処理が行われる。各画素のデータは、テレビ信号に同期
して１フイールド（ＮＴＳＣの場合１／６０秒）毎に更
新されるため、各画素毎に前述した動作を繰り返すこと
により、ディスプレイには６４階調のテレビ画像が表示
される。
ところで、カラーディスプレイの場合には、Ｒ（赤）Ｇ
（緑）Ｂ（青）３種類の画素が規則的に配列され、入力
されたテレビ信号に応じて各画素が駆動されることによ
りカラー表示が実現される。
（緑）Ｂ（青）３種類の画素が規則的に配列され、入力
されたテレビ信号に応じて各画素が駆動されることによ
りカラー表示が実現される。
テレビ信号とＲＧＢデータとの関係を第１１図に、そし
て、カラーディスプレイの場合の代表的な画素配列をデ
ィスプレイの一旦について示したものを第１２図に示す
。
て、カラーディスプレイの場合の代表的な画素配列をデ
ィスプレイの一旦について示したものを第１２図に示す
。
第１１図（ａ）はアナログのテレビ信号を、第１１図（
ｂ）はテレビ信号がサンプリングクロックでサンプリン
グされかつＡ−Ｄ変換された後のディジタル信号、つま
り、第１のバスｌＯを通過する信号をそれぞれ示してい
る。また、第１１図（ｃ）はディジタル信号を時間方向
に拡大したものを示し、第１１図（ｄ）は第１１図（ｃ
）に示したものと同スケールで拡大されたサンプリング
クロックを示している。つまり、第１１図（ｂ）に示す
ディジタル信号は、サンプリングクロックに同期した各
ＲＧＢデータである。ここで、ＲＯｌｏｌ、Ｇｏｌｏｌ
、ＢＯＩＯＩは、第１フイールドの第１番目のＲＯＢデ
ータを示している。
ｂ）はテレビ信号がサンプリングクロックでサンプリン
グされかつＡ−Ｄ変換された後のディジタル信号、つま
り、第１のバスｌＯを通過する信号をそれぞれ示してい
る。また、第１１図（ｃ）はディジタル信号を時間方向
に拡大したものを示し、第１１図（ｄ）は第１１図（ｃ
）に示したものと同スケールで拡大されたサンプリング
クロックを示している。つまり、第１１図（ｂ）に示す
ディジタル信号は、サンプリングクロックに同期した各
ＲＧＢデータである。ここで、ＲＯｌｏｌ、Ｇｏｌｏｌ
、ＢＯＩＯＩは、第１フイールドの第１番目のＲＯＢデ
ータを示している。
第１２図において、例えばＢＯＩＯＩのｒＢ。
はその点における画素の種類を示しｒｏｌｏｌ」は第１
フイールドの第１データが表示されていることを示す。
フイールドの第１データが表示されていることを示す。
第１２図（ａ）に示したものは、ディスプレイ１９の各
画素をそれぞれ独立した画素とみなし、それぞれの位置
に対応したＲＧＢデータのうちの１つ（Ｒデータ、Ｇデ
ータまたはＢデータ）によって各画素が駆動されている
。例えば、ディスプレイの第１行の第１画素は、第１１
図（ｃ）に示す第１データに対応し、かつ、この画素は
ｒ１３Ｊ画素であるからＢＯＩＯＩデータがこの画素に
対応したものとなる。同様に、第１行の第２画素は、第
２データに対応し、かつ、この画素は「Ｇ」画素である
からＧＯ１０２データがこの画素に対応したものとなる
。このように、各ＲＧＢデータについて１色のデータの
みが選択され、選択されなかった色データは捨てられる
。以下、この方式を第１の方式と呼ぶ。この方式は、よ
り少ない画素数で高品質の表示を得たいときに採用され
る方法で、約６４０Ｘ４８０画素までのディスプレイに
適用可能である。例えば、テレビ信号がＮＴＳＣ信号の
場合には、行方向に６４０個のデータを得るために必要
なサンプリングクロックの周波数は約１２．５ＭＨｚで
ある。従って、これ以上の大きな画素数に対応するため
には、サンプリングクロックをより高速にしなければな
らない。
画素をそれぞれ独立した画素とみなし、それぞれの位置
に対応したＲＧＢデータのうちの１つ（Ｒデータ、Ｇデ
ータまたはＢデータ）によって各画素が駆動されている
。例えば、ディスプレイの第１行の第１画素は、第１１
図（ｃ）に示す第１データに対応し、かつ、この画素は
ｒ１３Ｊ画素であるからＢＯＩＯＩデータがこの画素に
対応したものとなる。同様に、第１行の第２画素は、第
２データに対応し、かつ、この画素は「Ｇ」画素である
からＧＯ１０２データがこの画素に対応したものとなる
。このように、各ＲＧＢデータについて１色のデータの
みが選択され、選択されなかった色データは捨てられる
。以下、この方式を第１の方式と呼ぶ。この方式は、よ
り少ない画素数で高品質の表示を得たいときに採用され
る方法で、約６４０Ｘ４８０画素までのディスプレイに
適用可能である。例えば、テレビ信号がＮＴＳＣ信号の
場合には、行方向に６４０個のデータを得るために必要
なサンプリングクロックの周波数は約１２．５ＭＨｚで
ある。従って、これ以上の大きな画素数に対応するため
には、サンプリングクロックをより高速にしなければな
らない。
しかし、その場合には、第１のハス１０を通過するデー
タもより高速になる。そのような高速データを第１のバ
ス１０で伝送するには困難な問題があり、サンプリング
クロックの高速化による画素数増大への対応は難しい。
タもより高速になる。そのような高速データを第１のバ
ス１０で伝送するには困難な問題があり、サンプリング
クロックの高速化による画素数増大への対応は難しい。
一方、第１２図（ｂ）に示したものは、ＲＧＧＢ４画素
を１組として、１サンプリング点におけるＲＧＢデータ
をその４画素に割り当てて各画素が駆動されている。こ
の場合には、各サンプリング点における情報はすべて有
効に使用される。また、第１の方式におけるサンプリン
グ周期と同じサンプリング周期を用いた場合には、第１
の方式によって駆動可能なディスプレイ１９に比べて４
倍の画素数のディスプレイ１９に適用可能である。以下
、この方法を第２の方式と呼ぶ。
を１組として、１サンプリング点におけるＲＧＢデータ
をその４画素に割り当てて各画素が駆動されている。こ
の場合には、各サンプリング点における情報はすべて有
効に使用される。また、第１の方式におけるサンプリン
グ周期と同じサンプリング周期を用いた場合には、第１
の方式によって駆動可能なディスプレイ１９に比べて４
倍の画素数のディスプレイ１９に適用可能である。以下
、この方法を第２の方式と呼ぶ。
ところで、平面ディスプレイは、設置環境に応じて様々
なスクリーンサイズが要求される。例えば、競馬場等の
屋外用途としては、一般に大画面サイズが要求される。
なスクリーンサイズが要求される。例えば、競馬場等の
屋外用途としては、一般に大画面サイズが要求される。
これに対して、体育館等の屋内用途としては、比較的小
規模な画面サイズでよい。両者の画面サイズに応じて、
つまり画素数に応じて、処理すべき情報量は異なったも
のとなる。従って、小画面サイズのディスプレイ１９を
用いた場合には第１の方式が適用され、大画面サイズの
ディスプレイ１９を用いた場合には第２の方式が適用さ
れる。
規模な画面サイズでよい。両者の画面サイズに応じて、
つまり画素数に応じて、処理すべき情報量は異なったも
のとなる。従って、小画面サイズのディスプレイ１９を
用いた場合には第１の方式が適用され、大画面サイズの
ディスプレイ１９を用いた場合には第２の方式が適用さ
れる。
従来のテレビ画像表示装置は以上のように構成されてい
るので、小画面サイズのディスプレイ１９を用いた場合
には第１の方式による画像処理装置が必要とされ、一方
式画面サイズのディスプレイ１９を用いた場合には第２
の方式による画像処理装置が必要とされ、画面サイズが
異なるディスプレイ１９を同一の画像処理装置で制御す
ることができず、ディスプレイ１９に応じて異なる画像
処理装置を用意しなければならず、画像表示システムが
複雑化するとともに高コストとなっているという課題が
あった。
るので、小画面サイズのディスプレイ１９を用いた場合
には第１の方式による画像処理装置が必要とされ、一方
式画面サイズのディスプレイ１９を用いた場合には第２
の方式による画像処理装置が必要とされ、画面サイズが
異なるディスプレイ１９を同一の画像処理装置で制御す
ることができず、ディスプレイ１９に応じて異なる画像
処理装置を用意しなければならず、画像表示システムが
複雑化するとともに高コストとなっているという課題が
あった。
この発明は上記のような課題を解消するためになされた
もので、１つの画像処理装置により、比較的小画面サイ
ズのディスプレイから大画面サイズのディスプレイまで
制御でき、広範な用途に対応可能なテレビ画像表示装置
を得ることを目的とする。
もので、１つの画像処理装置により、比較的小画面サイ
ズのディスプレイから大画面サイズのディスプレイまで
制御でき、広範な用途に対応可能なテレビ画像表示装置
を得ることを目的とする。
この発明に係るテレビ画像表示装置は、Ｒ，Ｇ、８３種
類の画素が規則的に配列されているディスプレイと、デ
ィスプレイの所定の領域に対応したバッファメモリ部を
有し、入力されたテレビ信号をサンプリングして得た各
ＲＧＢデータを一旦各ハッファメモリ部に格納するとと
もにこのバッファメモリ部内の各ＲＧＢデータをディス
プレイに与えることによりディスプレイにテレビ画像を
表示させる画像処理装置とを備えたものにおいて、各バ
ッファメモリ部は、ＲＧＢデータを格納するメモリと、
外部から与えられた指令が第１の状態を示しているとき
には、メモリ内の各ＲＧＢデータにおけるＲ、Ｇ、また
はＧデータ（ディスプレイにおいて二〇ＲＧＢデータが
表示されるべき位置の画素種類に対応した色データ）を
ディスプレイに出力し、指令が第２の状態を示している
ときには、メモリ内の各ＲＧＢデータにもとづいて、指
令が第１の状態を示している場合に出力されるデータよ
りも多いデータであってディスプレイの複数の画素を１
組として考えた場合にそのＩＭ（ディスプレイにおいて
このＲＧＢデータが表示されるべき位置にある組）の中
の各画素の種類に対応したデータを作成して、作成され
たデータをディスプレイに出力するデータ配列変換部と
を有するものである。
類の画素が規則的に配列されているディスプレイと、デ
ィスプレイの所定の領域に対応したバッファメモリ部を
有し、入力されたテレビ信号をサンプリングして得た各
ＲＧＢデータを一旦各ハッファメモリ部に格納するとと
もにこのバッファメモリ部内の各ＲＧＢデータをディス
プレイに与えることによりディスプレイにテレビ画像を
表示させる画像処理装置とを備えたものにおいて、各バ
ッファメモリ部は、ＲＧＢデータを格納するメモリと、
外部から与えられた指令が第１の状態を示しているとき
には、メモリ内の各ＲＧＢデータにおけるＲ、Ｇ、また
はＧデータ（ディスプレイにおいて二〇ＲＧＢデータが
表示されるべき位置の画素種類に対応した色データ）を
ディスプレイに出力し、指令が第２の状態を示している
ときには、メモリ内の各ＲＧＢデータにもとづいて、指
令が第１の状態を示している場合に出力されるデータよ
りも多いデータであってディスプレイの複数の画素を１
組として考えた場合にそのＩＭ（ディスプレイにおいて
このＲＧＢデータが表示されるべき位置にある組）の中
の各画素の種類に対応したデータを作成して、作成され
たデータをディスプレイに出力するデータ配列変換部と
を有するものである。
この発明における各バッファメモリ部を有する画像処理
装置は、コマンドが第１の状態を示しているときには上
述した第１の方式を実現するとともにコマンドが第２の
状態を示しているときには上述した第２の方式を実現し
、ディスプレイの画面サイズに応じた量のデータを出力
する。
装置は、コマンドが第１の状態を示しているときには上
述した第１の方式を実現するとともにコマンドが第２の
状態を示しているときには上述した第２の方式を実現し
、ディスプレイの画面サイズに応じた量のデータを出力
する。
以下、この発明の一実施例を図について説明する。第１
図において、４は外部から与えられる制御指令の入力端
子、５は外部から与えられた制御指令にもとづいて第１
の状態または第２の状態を示すコマンドを生成するコマ
ンド発生部、６はサンプリング部２が出力したＡ−Ｄ変
換されたＲＧＢデータにもとづいてＲ，Ｇ、またはＢデ
ータを出力するバッファメモリ部、３０は画像゛処理装
置である。その他のものは同一符号を付して第８図に示
したものと同一のものである。
図において、４は外部から与えられる制御指令の入力端
子、５は外部から与えられた制御指令にもとづいて第１
の状態または第２の状態を示すコマンドを生成するコマ
ンド発生部、６はサンプリング部２が出力したＡ−Ｄ変
換されたＲＧＢデータにもとづいてＲ，Ｇ、またはＢデ
ータを出力するバッファメモリ部、３０は画像゛処理装
置である。その他のものは同一符号を付して第８図に示
したものと同一のものである。
また、第２図はバッファメモリ部６の構成を示すブロッ
ク図であり、図において、３１はバッファ、３２はメモ
リ３５の書込開始アドレスおよび書込終了アドレスが設
定されたＸアドレス設定部、３３は書込アドレスを出力
するＸアドレスカウンタ、３４はＸアドレスカウンタ３
３の計数値とＸアドレス設定部３２の設定値とを比較す
るコンパレータ、３５はＲＧＢデータが一旦格納される
メモリ、３６は続出アドレスを出力する続出アドレスカ
ウンタ、３７は書き込みと読み出しとを切換えるセレク
タ、３８はメモリ３５のデータ入出力制御等を行う転送
制御部、３９はメモリ３５から読み出されたＲＧＢデー
タからディスプレイ１９における画素配列に応じたＲ、
Ｇ、またはＢデータを作成するデータ配列変換部、４０
はパスバッファ、４１はディスプレイ１９における列方
向のアドレス（Ｙアドレス）を出力するＹアドレスカウ
ンタ、４２は色データやＹアドレスを多重化する多重化
部である。
ク図であり、図において、３１はバッファ、３２はメモ
リ３５の書込開始アドレスおよび書込終了アドレスが設
定されたＸアドレス設定部、３３は書込アドレスを出力
するＸアドレスカウンタ、３４はＸアドレスカウンタ３
３の計数値とＸアドレス設定部３２の設定値とを比較す
るコンパレータ、３５はＲＧＢデータが一旦格納される
メモリ、３６は続出アドレスを出力する続出アドレスカ
ウンタ、３７は書き込みと読み出しとを切換えるセレク
タ、３８はメモリ３５のデータ入出力制御等を行う転送
制御部、３９はメモリ３５から読み出されたＲＧＢデー
タからディスプレイ１９における画素配列に応じたＲ、
Ｇ、またはＢデータを作成するデータ配列変換部、４０
はパスバッファ、４１はディスプレイ１９における列方
向のアドレス（Ｙアドレス）を出力するＹアドレスカウ
ンタ、４２は色データやＹアドレスを多重化する多重化
部である。
次に動作について説明する。外部からの制御指令が第１
の状態を示しているときには、コマンド発生部５は第１
の状態を示すコマンドを出力する。
の状態を示しているときには、コマンド発生部５は第１
の状態を示すコマンドを出力する。
この第１の状態に応じてバッファメモリ部６は、第１の
方式を実現する。第１の方式では、各バッファメモリ部
６は、第３図（ｃ）に示すＴＷ Ｉ。
方式を実現する。第１の方式では、各バッファメモリ部
６は、第３図（ｃ）に示すＴＷ Ｉ。
ＴＷ、、・・・ＴＷｌ、のそれぞれの期間内におけるＲ
ＧＢデータを入力する。例えば、第１番目のバッファメ
モリ部（ＢＭＩ ）６の場合には、ＴＷ、の期間内にお
けるＲＧＢデータを入力する。また、この場合には、Ｘ
アドレス設定部３２には期間ＴＷ、の開始位置および終
了位置を示す値が設定されている。そして、Ｘアドレス
カウンタ３３は、水平同期信号（Ｈ）でクリアされた後
、サンプリングクロックを計数し計数値を出力する。コ
ンパレータ３４は、Ｘアドレス設定部３２の設定値とＸ
アドレスカウンタ３３の計数値とを比較し、計数値が開
始位置と終了位置との間の値であれば書込有効信号をオ
ンする。二〇書込有効信号を受けたセレクタ３７は、Ｘ
アドレスカウンタ３３の計数値を書込アドレスとしてメ
モリ３５に与える。
ＧＢデータを入力する。例えば、第１番目のバッファメ
モリ部（ＢＭＩ ）６の場合には、ＴＷ、の期間内にお
けるＲＧＢデータを入力する。また、この場合には、Ｘ
アドレス設定部３２には期間ＴＷ、の開始位置および終
了位置を示す値が設定されている。そして、Ｘアドレス
カウンタ３３は、水平同期信号（Ｈ）でクリアされた後
、サンプリングクロックを計数し計数値を出力する。コ
ンパレータ３４は、Ｘアドレス設定部３２の設定値とＸ
アドレスカウンタ３３の計数値とを比較し、計数値が開
始位置と終了位置との間の値であれば書込有効信号をオ
ンする。二〇書込有効信号を受けたセレクタ３７は、Ｘ
アドレスカウンタ３３の計数値を書込アドレスとしてメ
モリ３５に与える。
従って、ＲＧＢデータはバッファ３１を介してメモリ３
５に書き込まれる。Ｘアドレスカウンタ３３の計数値が
Ｘアドレス設定部３２の設定値（終了値ＩＦ）を越える
と、コンパレータ３４は書込有効信号をオフにする。書
込有効信号がオフになると、セレクタ３７はメモリ３５
への書き込みを禁止する。同時に、転送制御部３８はメ
モリ３５の読出制御を開始する。つまり、続出アドレス
カウンタ３６をクリアする。すると、続出アドレスカウ
ンタは、転送制御部３８から与えられるクロックの計数
を開始する。このクロックは、ディスプレイ１９の各モ
ジュール８への書込信号（ＤＷＴ）と同じものであり、
サンプリングクロックの速度よりも遅いクロックである
。続出アドレスカウンタ３６の計数値は、セレクタ３７
を介してメモリ３５に続出アドレスとして与えられる。
５に書き込まれる。Ｘアドレスカウンタ３３の計数値が
Ｘアドレス設定部３２の設定値（終了値ＩＦ）を越える
と、コンパレータ３４は書込有効信号をオフにする。書
込有効信号がオフになると、セレクタ３７はメモリ３５
への書き込みを禁止する。同時に、転送制御部３８はメ
モリ３５の読出制御を開始する。つまり、続出アドレス
カウンタ３６をクリアする。すると、続出アドレスカウ
ンタは、転送制御部３８から与えられるクロックの計数
を開始する。このクロックは、ディスプレイ１９の各モ
ジュール８への書込信号（ＤＷＴ）と同じものであり、
サンプリングクロックの速度よりも遅いクロックである
。続出アドレスカウンタ３６の計数値は、セレクタ３７
を介してメモリ３５に続出アドレスとして与えられる。
従って、第４図（ａ）に示すように、メモリ３５からＲ
ＧＢデータがデータ配列変換部３９に出力される。また
、データ配列変換部３９には続出アドレスカウンタ３６
の計数値も入力される。データ配列変換部３９は続出ア
ドレスカウンタ３６の計数値からディスプレイ１９にお
ける画素位置を知ることができるので、その位置に応じ
た色データを、メモリ３５から出力されたＲＧＢデータ
から選択するや例えば、続出アドレスが「ＯＪの場合に
は、第４図軸）に示す第１行目の第１列目に位置する画
素（８画素である。）にデータを与えることを示してい
るので（計数値は「０」から有効な値となっているとす
る。）、ＲＧＢデータからＢデータが選択される。この
ように、データ配列変換部３９は、メモリ３５から読み
出されたＲＧＢデータからディスプレイ１９の画素に応
した色データを出力する。
ＧＢデータがデータ配列変換部３９に出力される。また
、データ配列変換部３９には続出アドレスカウンタ３６
の計数値も入力される。データ配列変換部３９は続出ア
ドレスカウンタ３６の計数値からディスプレイ１９にお
ける画素位置を知ることができるので、その位置に応じ
た色データを、メモリ３５から出力されたＲＧＢデータ
から選択するや例えば、続出アドレスが「ＯＪの場合に
は、第４図軸）に示す第１行目の第１列目に位置する画
素（８画素である。）にデータを与えることを示してい
るので（計数値は「０」から有効な値となっているとす
る。）、ＲＧＢデータからＢデータが選択される。この
ように、データ配列変換部３９は、メモリ３５から読み
出されたＲＧＢデータからディスプレイ１９の画素に応
した色データを出力する。
一方、Ｙアドレスカウンタ４１は、垂直同期信号（Ｖ）
で−旦リセットされた後、水平同期信号（Ｈ）を計数す
る。従って、Ｙアドレスカウンタ４１の計数値は、ディ
スプレイ１９における行番号を示す。多重化部４２は、
Ｙアドレスカウンタ４１の計数値を先頭アドレスとして
設定し、第４図（ｂ）に示すように、順次データ配列変
換部３９から出力されたデータを出力する。一方、転送
制御部３８は、多重化部４２から送出された先頭アドレ
スおよびデータに同期して、アドレスラッチイネーブル
信号（ＡＬＥ）およびＤＷＴを含むタイミング信号を出
力する。
で−旦リセットされた後、水平同期信号（Ｈ）を計数す
る。従って、Ｙアドレスカウンタ４１の計数値は、ディ
スプレイ１９における行番号を示す。多重化部４２は、
Ｙアドレスカウンタ４１の計数値を先頭アドレスとして
設定し、第４図（ｂ）に示すように、順次データ配列変
換部３９から出力されたデータを出力する。一方、転送
制御部３８は、多重化部４２から送出された先頭アドレ
スおよびデータに同期して、アドレスラッチイネーブル
信号（ＡＬＥ）およびＤＷＴを含むタイミング信号を出
力する。
ディスプレイ１９の各モジュール８は、ＡＬＥにより先
頭アドレスを受信し、自身に割り当てられた先頭アドレ
スであることを知ったモジュール８は、それに続くデー
タを受信してそのデータにより画素を駆動する。このよ
うにして、第１番目のバッファメモリ部６では、第３図
（ｄ）に示す期間Ｐ、においてメモリ３５内のデータを
ディスプレイ１９に与える。他のバッファメモリ部６も
同様に動作して、ディスプレイ１９にデータを与え、結
局、ディスプレイ１９には、第４図（ｇ）に示すような
表示がなされる。
頭アドレスを受信し、自身に割り当てられた先頭アドレ
スであることを知ったモジュール８は、それに続くデー
タを受信してそのデータにより画素を駆動する。このよ
うにして、第１番目のバッファメモリ部６では、第３図
（ｄ）に示す期間Ｐ、においてメモリ３５内のデータを
ディスプレイ１９に与える。他のバッファメモリ部６も
同様に動作して、ディスプレイ１９にデータを与え、結
局、ディスプレイ１９には、第４図（ｇ）に示すような
表示がなされる。
また、外部からの制御指令が第２の状態を示していると
きには、コマンド発生部５は第２の状態を示すコマンド
を出力する。このコマンドに応じてバッファメモリ部６
は第２の方式を実現する。
きには、コマンド発生部５は第２の状態を示すコマンド
を出力する。このコマンドに応じてバッファメモリ部６
は第２の方式を実現する。
ここでは、１つのＲＧＢデータをディスプレイ１９の４
画素に剖り当てる場合について説明する。
画素に剖り当てる場合について説明する。
つまり、４画素を１組として考える。この場合には、各
バッファメモリ部６は、第３図（ｅ）に示すｔｗ、、ｔ
ｗ、、・・・ｔｗ、、のそれぞれの期間内におけるＲＯ
Ｂデータを入力する。そして、例えば１番目のバッファ
メモリ部（ＢＭＩ ）６の場合には、ｔｗ、の期間内に
おけるＲＧＢデータを入力する。ここで、コマンドに応
じてＸアドレス設定部３２には、第１の状態における開
始位置およびるには、第１の状態における各設定値が２
進数で設定されているならば、それらの値を１ビット分
下位側にシフトすればよい。このように設定することに
より、第１の状態における書き込みの期間ＴＷ、の半分
の期間ｔｗ＋ において、第１の状態でメモリ３５に書
き込まれたＲＧＢデータの半分のデータがメモリ３５に
書き込まれる。書き込みが終了すると、転送制御部３８
は読み出しの制御を開始する。つまり、続出アドレスカ
ウンタ３６は、転送制御部３８から与えられるクロック
を計数する。このクロックは、第４図（ｄ）、 （ｆ）
かられかるようにＤＷＴの速度の７でよい。そして、計
数値はセレクタ３７を介してメモリ３５に読出アドレス
として与えられる。従って、第４図（ｄ）に示すように
、メモリ３５からＲＧＢデータがデータ配列変換部３９
に出力される。データ配列変換部３９は、ＲＧＢデータ
から、１組の画素ＲＧＧＢに対応したＲ、Ｇ、Ｇ、Ｒデ
ータを選択し、選択された各データを出力する（第４図
（ｅ）参照）。
バッファメモリ部６は、第３図（ｅ）に示すｔｗ、、ｔ
ｗ、、・・・ｔｗ、、のそれぞれの期間内におけるＲＯ
Ｂデータを入力する。そして、例えば１番目のバッファ
メモリ部（ＢＭＩ ）６の場合には、ｔｗ、の期間内に
おけるＲＧＢデータを入力する。ここで、コマンドに応
じてＸアドレス設定部３２には、第１の状態における開
始位置およびるには、第１の状態における各設定値が２
進数で設定されているならば、それらの値を１ビット分
下位側にシフトすればよい。このように設定することに
より、第１の状態における書き込みの期間ＴＷ、の半分
の期間ｔｗ＋ において、第１の状態でメモリ３５に書
き込まれたＲＧＢデータの半分のデータがメモリ３５に
書き込まれる。書き込みが終了すると、転送制御部３８
は読み出しの制御を開始する。つまり、続出アドレスカ
ウンタ３６は、転送制御部３８から与えられるクロック
を計数する。このクロックは、第４図（ｄ）、 （ｆ）
かられかるようにＤＷＴの速度の７でよい。そして、計
数値はセレクタ３７を介してメモリ３５に読出アドレス
として与えられる。従って、第４図（ｄ）に示すように
、メモリ３５からＲＧＢデータがデータ配列変換部３９
に出力される。データ配列変換部３９は、ＲＧＢデータ
から、１組の画素ＲＧＧＢに対応したＲ、Ｇ、Ｇ、Ｒデ
ータを選択し、選択された各データを出力する（第４図
（ｅ）参照）。
従って、平面ディスプレイ１９に与えられる情報量は、
第１の状態のときに比べて４倍になる。メモリ３５に格
納されたＲＧＢデータの量は、第１の量は、第１の状態
のときの１であるから、この場合のＤＷＴの速度は、第
１の状態のときの２倍であれば、第３図（ｅ）に示す期
間ｐＨ内において、４倍のデータをディスプレイ１９に
転送できる。多重化部４２は、第１の状態のときと同様
に、Ｙアドレスカウンタ４１の計数値を先頭アドレスと
して設定し、第４図（ｅ）に示すように、順次データ配
列変換部３９から出力されたデータを出力する。
第１の状態のときに比べて４倍になる。メモリ３５に格
納されたＲＧＢデータの量は、第１の量は、第１の状態
のときの１であるから、この場合のＤＷＴの速度は、第
１の状態のときの２倍であれば、第３図（ｅ）に示す期
間ｐＨ内において、４倍のデータをディスプレイ１９に
転送できる。多重化部４２は、第１の状態のときと同様
に、Ｙアドレスカウンタ４１の計数値を先頭アドレスと
して設定し、第４図（ｅ）に示すように、順次データ配
列変換部３９から出力されたデータを出力する。
ディスプレイ１９の各モジュール８は、先頭アドレスを
受信したら、自身に割り当てられた先頭アドレスである
ことを知ったモジュール８は、それに続くデータを受信
してそのデータにより画素を駆動する。なお、この場合
には、第４図（ｅ）。
受信したら、自身に割り当てられた先頭アドレスである
ことを知ったモジュール８は、それに続くデータを受信
してそのデータにより画素を駆動する。なお、この場合
には、第４図（ｅ）。
（ｈ）かられかるように、一連のデータ列中にはディス
プレイ１９の２行分のデータが含まれているので、この
一連のデータ列をディスプレイ１９側で２行分と認識し
なければならない。そこで、多重化部４２で、コマンド
もディスプレイ１９側に送るようにする。先頭アドレス
とコマンドとを受信したモジュール８は、これらにもと
づいて第１番目の行に関する先頭アドレスと第２番目の
行に関する先頭アドレスとを容易に生成でき、生成され
た先頭アドレスにもとづいて、受信したデータにより画
素を駆動する。このようにして、データ配列変換部３９
がＲＧＢデータからＲ，Ｇ、Ｇ、Ｂ各データを設定する
場合には、第５図に示すように、第１の状態における画
面サイズ（第５図（ａ）に示す。）の４倍の画面サイズ
（第５図（ｂ）に示す。）のディスプレイ１９を用いる
ことができる。
プレイ１９の２行分のデータが含まれているので、この
一連のデータ列をディスプレイ１９側で２行分と認識し
なければならない。そこで、多重化部４２で、コマンド
もディスプレイ１９側に送るようにする。先頭アドレス
とコマンドとを受信したモジュール８は、これらにもと
づいて第１番目の行に関する先頭アドレスと第２番目の
行に関する先頭アドレスとを容易に生成でき、生成され
た先頭アドレスにもとづいて、受信したデータにより画
素を駆動する。このようにして、データ配列変換部３９
がＲＧＢデータからＲ，Ｇ、Ｇ、Ｂ各データを設定する
場合には、第５図に示すように、第１の状態における画
面サイズ（第５図（ａ）に示す。）の４倍の画面サイズ
（第５図（ｂ）に示す。）のディスプレイ１９を用いる
ことができる。
また、第２のバス１１を通過するデータの伝送速度は十
分低速化されているので、伝送速度が第１の状態におけ
る伝送速度の高々２倍となる程度では伝送に支障をきた
すことはない。
分低速化されているので、伝送速度が第１の状態におけ
る伝送速度の高々２倍となる程度では伝送に支障をきた
すことはない。
このようにして、平面ディスプレイ１９が異なる画面サ
イズのものとなっても、画像処理装置３０は何ら変更を
要しないことになる。ただし、上記実施例による画像処
理装置３０においでは、バッファメモリ部６の個数は変
更を要するが、最大画面サイズのディスプレイ１９に適
合した個数分用意しておけば問題はない。または、バッ
ファメモリ部６をカード化しておき、適宜カードを追加
挿入できるように画像処理装置３０を構成してもよい。
イズのものとなっても、画像処理装置３０は何ら変更を
要しないことになる。ただし、上記実施例による画像処
理装置３０においでは、バッファメモリ部６の個数は変
更を要するが、最大画面サイズのディスプレイ１９に適
合した個数分用意しておけば問題はない。または、バッ
ファメモリ部６をカード化しておき、適宜カードを追加
挿入できるように画像処理装置３０を構成してもよい。
なお、上記実施例ではＲＧＢデータから４つのデータを
設定する場合について説明したが、ＲＧＢ３画素を１組
と考えるなどして、３つのデータを設定するなど４つ以
外のデータを設定することもできる。さらに、画像処理
装置３ｏは、外部かから与えられる指令により機能の切
換えを実現しているので、テレビ画像を拡大表示するな
どの多様な機能を実現することができる。
設定する場合について説明したが、ＲＧＢ３画素を１組
と考えるなどして、３つのデータを設定するなど４つ以
外のデータを設定することもできる。さらに、画像処理
装置３ｏは、外部かから与えられる指令により機能の切
換えを実現しているので、テレビ画像を拡大表示するな
どの多様な機能を実現することができる。
以上のように、この発明によれば、テレビ画像表示装置
を、画像処理ｉｔで外部からのコマンドに応じて、ＲＧ
Ｂデータから画素に応して１つの色データを選択してそ
の画素に供給する機能と、１つのＲＧＢデータを１組の
複数の画素に割り当てる機能とを、切換えて実現するよ
うに構成したので、ハードウェアの交換や大規模化を要
さずに、小画面サイズから大画面サイズまでのディスプ
レイを使用できるものが得られる効果がある。
を、画像処理ｉｔで外部からのコマンドに応じて、ＲＧ
Ｂデータから画素に応して１つの色データを選択してそ
の画素に供給する機能と、１つのＲＧＢデータを１組の
複数の画素に割り当てる機能とを、切換えて実現するよ
うに構成したので、ハードウェアの交換や大規模化を要
さずに、小画面サイズから大画面サイズまでのディスプ
レイを使用できるものが得られる効果がある。
第１図はこの発明の一実施例によるテレビ画像表示装置
を示すブロック図、第２図はバッファメモリ部の構成を
示すブロック図、第３図はテレビ信号とバッファメモリ
部のデータ入出力との関係を示すタイミング図、第４図
はメモリから出力されたデータ、第２のバス上のデータ
、および画素の関係を示す説明図、第５図は画面表示の
関係を示す説明図、第６図は画素の駆動部の一例を示す
回路図、第７図および第８図はそれぞれ大画面ディスプ
レイの基本構成の一例を示すブロック図、第９図は従来
のテレビ信号とバッファメモリのデータ入出力との関係
を示すタイミング図、第１０図はテレビ信号の処理を示
す説明図、第１１図はテレビ信号と第１のパス上のデー
タとの関係を示す説明図、第１２図は画素配列と表示デ
ータの割り当てとの関係を示す説明図。 ２はサンプリング部、３はタイミング発生回路、５はコ
マンド発生部、６はバッファメモリ部、８はモジュール
、１０は第１のハス、１１は第２のハス、１４は画素、
１９はディスプレイ、２１２２、・・・、２ｎはモジュ
ール群、３ｏは画像処理装置、３１はバッファ、３２は
Ｘアドレス設定部、３３はＸアドレスカウンタ、３４は
コンパレータ、３５はメモリ、３６は続出アドレスカウ
ンタ、３７はセレクタ、３８は転送制御部、３９はデー
タ配列変換部、４０はパスハソファ、４１はＸアドレス
カウンタ。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図はバッファメモリ部の構成を
示すブロック図、第３図はテレビ信号とバッファメモリ
部のデータ入出力との関係を示すタイミング図、第４図
はメモリから出力されたデータ、第２のバス上のデータ
、および画素の関係を示す説明図、第５図は画面表示の
関係を示す説明図、第６図は画素の駆動部の一例を示す
回路図、第７図および第８図はそれぞれ大画面ディスプ
レイの基本構成の一例を示すブロック図、第９図は従来
のテレビ信号とバッファメモリのデータ入出力との関係
を示すタイミング図、第１０図はテレビ信号の処理を示
す説明図、第１１図はテレビ信号と第１のパス上のデー
タとの関係を示す説明図、第１２図は画素配列と表示デ
ータの割り当てとの関係を示す説明図。 ２はサンプリング部、３はタイミング発生回路、５はコ
マンド発生部、６はバッファメモリ部、８はモジュール
、１０は第１のハス、１１は第２のハス、１４は画素、
１９はディスプレイ、２１２２、・・・、２ｎはモジュ
ール群、３ｏは画像処理装置、３１はバッファ、３２は
Ｘアドレス設定部、３３はＸアドレスカウンタ、３４は
コンパレータ、３５はメモリ、３６は続出アドレスカウ
ンタ、３７はセレクタ、３８は転送制御部、３９はデー
タ配列変換部、４０はパスハソファ、４１はＸアドレス
カウンタ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- Ｒ、Ｇ、Ｂ３種類の画素が規則的に配列され、テレビ画
像を表示するディスプレイと、前記ディスプレイの所定
の領域に対応した各バッファメモリ部を有し、入力され
たテレビ信号をサンプリングして得た各ＲＧＢデータを
一旦前記各バッファメモリ部に格納するとともに、この
バッファメモリ部内の各ＲＧＢデータを前記ディスプレ
イに与える画像処理装置とを備えたテレビ画像表示装置
において、前記各バッファメモリ部は、前記各ＲＧＢデ
ータを格納するメモリと、外部から与えられた指令が第
１の状態を示しているときには、前記メモリ内の各ＲＧ
ＢデータからそのＲＧＢデータに対応した前記ディスプ
レイの画素の種類に応じたデータを選択して前記ディス
プレイに出力し、前記指令が第２の状態を示していると
きには、前記メモリ内の各ＲＧＢデータにもとづいて前
記第１の状態の場合よりも多いデータであって前記ディ
スプレイの複数の画素を１組とした場合にその１組中の
各画素の種類に応じたデータを作成して、作成されたデ
ータを前記ディスプレイに出力するデータ配列変換部と
を有することを特徴とするテレビ画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165126A JP2609478B2 (ja) | 1990-06-22 | 1990-06-22 | テレビ画像表示装置 |
| DE69115366T DE69115366T2 (de) | 1990-06-22 | 1991-06-20 | Fernsehbildverarbeitungsvorrichtung |
| EP91305634A EP0465063B1 (en) | 1990-06-22 | 1991-06-20 | Television image processing apparatus |
| US08/390,946 US5633655A (en) | 1990-06-22 | 1995-02-21 | Television image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165126A JP2609478B2 (ja) | 1990-06-22 | 1990-06-22 | テレビ画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454789A true JPH0454789A (ja) | 1992-02-21 |
| JP2609478B2 JP2609478B2 (ja) | 1997-05-14 |
Family
ID=15806406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2165126A Expired - Lifetime JP2609478B2 (ja) | 1990-06-22 | 1990-06-22 | テレビ画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5633655A (ja) |
| EP (1) | EP0465063B1 (ja) |
| JP (1) | JP2609478B2 (ja) |
| DE (1) | DE69115366T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489952A (en) * | 1993-07-14 | 1996-02-06 | Texas Instruments Incorporated | Method and device for multi-format television |
| US6243059B1 (en) * | 1996-05-14 | 2001-06-05 | Rainbow Displays Inc. | Color correction methods for electronic displays |
| US6348931B1 (en) * | 1997-06-10 | 2002-02-19 | Canon Kabushiki Kaisha | Display control device |
| JP3812126B2 (ja) * | 1998-02-26 | 2006-08-23 | セイコーエプソン株式会社 | 画像表示装置 |
| JP2001312246A (ja) * | 2000-05-01 | 2001-11-09 | Sony Corp | 変調回路およびこれを用いた画像表示装置 |
| JP5448576B2 (ja) * | 2008-06-03 | 2014-03-19 | キヤノン株式会社 | 表示制御装置、表示制御方法及びプログラム |
| US8582028B2 (en) * | 2010-04-06 | 2013-11-12 | Synaptics Incorporated | Multi-monitor control |
| CN106507075A (zh) * | 2016-11-18 | 2017-03-15 | 海信集团有限公司 | 一种投影图像处理方法、装置及投影显示系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881386A (ja) * | 1981-11-10 | 1983-05-16 | Sony Corp | テレビジヨン受像機 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4121283A (en) * | 1977-01-17 | 1978-10-17 | Cromemco Inc. | Interface device for encoding a digital image for a CRT display |
| JPS564185A (en) * | 1979-06-23 | 1981-01-17 | Mitsubishi Electric Corp | Display device |
| JPH0614719B2 (ja) * | 1984-05-11 | 1994-02-23 | 三菱電機株式会社 | 表示装置 |
| JPH0614718B2 (ja) * | 1984-05-11 | 1994-02-23 | 三菱電機株式会社 | 映像デ−タ転送方式 |
| US4631692A (en) * | 1984-09-21 | 1986-12-23 | Video-7 Incorporated | RGB interface |
| DE3680693D1 (de) * | 1985-03-20 | 1991-09-12 | Yamaha Corp | Anzeigesteuergeraet. |
| JPH084340B2 (ja) * | 1985-08-07 | 1996-01-17 | セイコーエプソン株式会社 | インタ−フエイス装置 |
| US4746981A (en) * | 1986-06-16 | 1988-05-24 | Imtech International, Inc. | Multiple screen digital video display |
| JPH074008B2 (ja) * | 1986-08-18 | 1995-01-18 | 三菱電機株式会社 | 表示装置 |
| JPS6321693A (ja) * | 1986-07-15 | 1988-01-29 | 三菱電機株式会社 | 表示装置 |
| KR900008072B1 (ko) * | 1986-07-15 | 1990-10-31 | 미쓰비시전기 주식회사 | 표시장치 |
| US4771278A (en) * | 1986-07-28 | 1988-09-13 | Charles Pooley | Modular large-size forming lamp matrix system |
| JPH0362090A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | フラットパネル表示制御回路 |
| JP2708981B2 (ja) * | 1990-09-28 | 1998-02-04 | 三洋電機株式会社 | 多画面表示装置 |
| US5189401A (en) * | 1991-06-14 | 1993-02-23 | Unisys Corporation | AX and EGA video display apparatus utilizing a VGA monitor |
-
1990
- 1990-06-22 JP JP2165126A patent/JP2609478B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-20 DE DE69115366T patent/DE69115366T2/de not_active Expired - Fee Related
- 1991-06-20 EP EP91305634A patent/EP0465063B1/en not_active Expired - Lifetime
-
1995
- 1995-02-21 US US08/390,946 patent/US5633655A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881386A (ja) * | 1981-11-10 | 1983-05-16 | Sony Corp | テレビジヨン受像機 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0465063A2 (en) | 1992-01-08 |
| DE69115366T2 (de) | 1996-05-15 |
| EP0465063A3 (en) | 1992-10-28 |
| US5633655A (en) | 1997-05-27 |
| EP0465063B1 (en) | 1995-12-13 |
| DE69115366D1 (de) | 1996-01-25 |
| JP2609478B2 (ja) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534883A (en) | Video signal interface | |
| US5109281A (en) | Video printer with separately stored digital signals printed in separate areas to form a print of multiple images | |
| AU717386B2 (en) | Data transfer method, display driving circuit using the method, and image display apparatus | |
| US4901155A (en) | Signal processing system for large screen display apparatus | |
| US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
| EP0139932B1 (en) | Apparatus for generating the display of a cursor | |
| GB2100953A (en) | System and method for converting a non-interlaced video signal into an interlaced video signal | |
| KR20000077461A (ko) | 영상표시장치 | |
| JPH0454789A (ja) | テレビ画像表示装置 | |
| EP0655723A1 (en) | Digital memory for display system using spatial light modulator | |
| CN1021151C (zh) | 光栅扫描数字显示系统 | |
| JPH02312380A (ja) | 表示装置 | |
| USH996H (en) | High resolution page image display system | |
| US5644757A (en) | Apparatus for storing data into a digital-to-analog converter built-in to a microcontroller | |
| JP3084729B2 (ja) | デジタルオシロスコープ | |
| JP2853743B2 (ja) | ビデオプリンタ | |
| JPS62177592A (ja) | 画像表示装置 | |
| JP2989376B2 (ja) | 画像処理装置 | |
| JP3548666B2 (ja) | 液晶コントローラおよび液晶表示装置 | |
| JPS62229286A (ja) | 画像表示制御装置 | |
| KR0159373B1 (ko) | 피디피 티브이의 데이타 재배열을 위한 로드 클럭 생성기 | |
| JP2994928B2 (ja) | ビデオプリンタ | |
| CN115909988A (zh) | 一种oled时序转换方法及装置 | |
| SU1539826A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JP2001202072A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |