JP2989376B2

JP2989376B2 - 画像処理装置

Info

Publication number: JP2989376B2
Application number: JP4125828A
Authority: JP
Inventors: 昭裕山下
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1992-05-19
Filing date: 1992-05-19
Publication date: 1999-12-13
Anticipated expiration: 2014-12-13
Also published as: JPH05328392A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、イメージスキャナ等
の入力装置から入力された画像データを処理する画像処
理装置に関するものである。

【０００２】

【従来の技術】最近研究が進められているハイビジョン
は、従来テレビと比較してその情報量は５倍以上あると
いわれ、その画像の鮮明さからテレビ放送以外にも様々
な分野でその応用が試みられている。特に美術館では、
その所蔵品をハイビジョン静止画像データとして光ディ
スク等の記憶媒体に取り込み、解説しながらハイビジョ
ンモニタに表示するハイビジョン静止画像展示システム
が採用され始めている。

【０００３】このハイビジョン静止画像展示システムで
は、例えばスライドイン、スクロール、デゾルブ等の種
々の画像表示効果を行い、ある種のストーリーを構成し
ているのが通常である。また、ストーリーを構成する以
外にも身近な画像をイメージスキャナ等の入力装置を使
って、ハイビジョン静止画像データとしてハイビジョン
静止画像展示システムに取り込み、ハイビジョンモニタ
に表示させる要望がでてきた。

【０００４】このハイビジョン静止画像展示システムに
おいて、ハイビジョン静止画像データの情報量を可能な
限り少なくするために、通常画像データは、色信号形式
（例えばＲＧＢ信号形式）ではなく、輝度・色差信号形
式（例えばＹＰｂＰｒ信号形式）で記憶媒体に記憶され
ている。

【０００５】この形式では、２個の色差信号（Ｐｂ信
号、Ｐｒ信号）の情報量を輝度信号（Ｙ信号）の情報量
の半分にし、全体の情報量をＲＧＢ信号形式のハイビジ
ョン静止画像データの３分の２に削減している。なお、
視覚特性上、ＹＰｂＰｒ信号形式のハイビジョン静止画
像データをハイビジョンモニタに表示した画像と、ＲＧ
Ｂ信号形式のハイビジョン静止画像データをハイビジョ
ンモニタに表示した画像の差はない。このためハイビジ
ョン静止画像展示システム内の画像メモリも、ＹＰｂＰ
ｒ信号形式のハイビジョン静止画像データを記憶できる
だけの容量である場合が多い。

【０００６】ところが、イメージスキャナ等の入力装置
から入力されたハイビジョン静止画像データはＲＧＢ信
号形式である。このため、このＲＧＢ信号形式のハイビ
ジョン静止画像データを画像メモリに入力するには、ま
ず、ＲＧＢ信号形式のハイビジョン静止画像データをＹ
ＰｂＰｒ信号形式のハイビジョン静止画像データに形式
変換して、入力する手法が一般的であった。

【０００７】

【発明が解決しようとする課題】しかし、原画像データ
という意味では、ＲＧＢ信号形式のハイビジョン静止画
像データの優位性は変わらなく、ＲＧＢ信号形式のハイ
ビジョン静止画像データのまま、画像メモリに記憶させ
たいという要望が必然的に生じてくる。ＲＧＢ信号形式
のハイビジョン静止画像データを上述した画像メモリに
記憶させるには、画像メモリの容量が不足し、１個の画
像メモリに記憶させることはできないという不都合があ
る。

【０００８】本発明は、上述の不都合に鑑みて為された
ものであり、画像データの形式変換を行うことなく画像
データを画像メモリに入力し、さらに簡単に上記画像デ
ータの出力を行う画像処理装置を提供することを目的と
する。

【０００９】本発明の画像処理装置は、画像データを記
憶する複数の画像メモリと、複数のデータ表現形式に対
応した複数のメモリ制御手段とから成るものである。本
発明の画像処理装置は、画像データを記憶する複数の画
像メモリと、データ表現形式に対応して一枚のフレーム
メモリへ記憶するか、あるいは複数の画像メモリへ分割
して記憶するメモリ制御手段とから成る。本発明の画像
処理装置は、画像データを記憶する複数の画像メモリ
と、画像データを複数の画像メモリへ分割して記憶する
際、奇数アドレスの画像データと偶数アドレスの画像デ
ータを異なる画像メモリへ記憶するメモリ制御手段とか
ら成る。本発明の画像処理装置は、画像データを記憶す
る複数の画像メモリと、前記画像メモリから所望の画像
データを読み書きする際、データ形式に従い所定の画像
メモリを指定し、読み書きを行うメモリ制御手段とから
成る。本発明の画像処理装置は、画像データを記憶する
複数の画像メモリと、上記画像データを上記複数の画像
メモリのそれぞれに一画素に対応する上記画像データ毎
に順次記憶される記憶制御手段と、上記複数の画像メモ
リのそれぞれから一画素に対応する上記画像データ毎に
順次読み出す読み出し制御手段と、から成るものであ
る。

【００１０】本発明によれば、画像データを記憶する複
数の画像メモリを、処理対象とするデータ表現形式に応
じたメモリ制御手段により制御する。本発明によれば、
画像データを記憶する複数の画像メモリを、データ表現
形式に対応して一枚のフレームメモリへ記憶するか、あ
るいは複数の画像メモリへ分割して記憶するメモリ制御
手段により制御する。本発明によれば、画像データを記
憶する複数の画像メモリを、画像データを複数の画像メ
モリへ分割して記憶する際、奇数アドレスの画像データ
と偶数アドレスの画像データを異なる画像メモリへ記憶
するメモリ制御手段により制御する。本発明によれば、
画像データを記憶する複数の画像メモリを、前記画像メ
モリから所望の画像データを読み書きする際、データ形
式に従い所定の画像メモリを指定し、読み書きを行うメ
モリ制御手段により制御する。本発明によれば、画像デ
ータを上記複数の画像メモリのそれぞれに一画素に対応
する上記画像データ毎に順次記憶し、上記複数の画像メ
モリのそれぞれから上記画像データを出力し、切り替え
信号により、出力される上記画像データを一画素毎に選
択する。

【００１１】

【実施例】本発明の画像処理装置の一実施例を図１〜図
８を用いて説明する。

【００１２】図１は本発明の画像処理装置の一実施例を
示すブロック図である。本発明装置では画像メモリを２
個用いているが、これは適宜設定すればよい。

【００１３】１と２は画像メモリ、３と６は輝度信号領
域（例えばＹ信号領域）、４と７は第１の色差信号領域
（例えばＰｂ信号領域）、５と８は第２の色差信号領域
（例えばＰｒ信号領域）、９と１０と１１はマルチプレ
クサ、１２は画像表示部、１３は画像データ入力制御
部、１４は画像データ出力制御部、１５は切り替え信号
発生部である。

【００１４】画像メモリ１は、Ｙ信号領域３とＰｂ信号
領域４とＰｒ信号領域５で構成され、画像メモリ２も同
様にＹ信号領域６とＰｂ信号領域７とＰｒ信号領域８で
構成される。

【００１５】カラーイメージスキャナ等の外部入力装置
から、赤信号（以下Ｒ信号）、次に緑信号（以下Ｇ信
号）、次に青信号（以下Ｂ信号）の順で入力された色信
号形式の画像データ（以下ＲＧＢ信号形式の画像デー
タ）は、画像データ入力制御部１３の出力により、画像
メモリ（１、２）に分割されて記憶される。

【００１６】これらの分割されたＲＧＢ信号形式の画像
データは、画像データ出力制御部１４により、同期をと
って、画像メモリ（１、２）のＹ信号領域（３、６）、
Ｐｂ信号領域（４、７）、Ｐｒ信号領域（５、８）から
一斉に出力され、マルチプレクサ（９，１０，１１）に
入力される。

【００１７】マルチプレクサ（９，１０，１１）では、
切り替え信号発生部１５から出力される切り替え信号が
入力され、この切り替え信号に基づいて、画像メモリ
（１、２）から出力される分割されたＲＧＢ信号形式の
画像データが選択される。

【００１８】これによって元のＲＧＢ信号形式の画像デ
ータを生成され、これが画像表示部１２に出力される。
また、図示はしていないが、ＲＧＢ信号形式で画像デー
タを光ディスク等の記憶装置に記憶するために、このＲ
ＧＢ信号形式の画像データをディスク駆動装置に入力す
る構成にしてもよい。

【００１９】これに対し、通常、光ディスクから輝度信
号（例えばＹ信号）、次に第１の色差信号（例えばＰｂ
信号）、次に第２の色差信号（例えばＰｒ信号）の順で
入力された輝度・色差信号形式の画像データ（以下ＹＰ
ｂＰｒ信号形式の画像データ）は、画像データ入力制御
部１３により、画像メモリ（１，２）に記憶される。

【００２０】このＹＰｂＰｒ信号形式の画像データは、
画像データ出力制御部１４により、同期をとって、画像
メモリ（１、２）のＹ信号領域（３、６）、Ｐｂ信号領
域（４、７）、Ｐｒ信号領域（５、８）から一斉に出力
され、マルチプレクサ（９，１０，１１）に入力され
る。

【００２１】マルチプレクサ（９，１０，１１）では、
切り替え信号発生部１５から出力される切り替え信号が
入力され、この切り替え信号に基づいて、上記出力され
るＹＰｂＰｒ信号形式の画像データが選択される。

【００２２】これによってＹＰｂＰｒ信号形式の画像デ
ータが、画像表示部１２に出力される。

【００２３】図２は、画像メモリ（１、２）のアドレス
の設定図である。

【００２４】本発明装置では、例えば１画素８ビット、
横２０４８画素、縦１０２４画素のＹＰｂＰｒ信号形式
の画像データを記憶できるように、画像メモリ（１、
２）を、例えば２Ｍｂｙｔｅ（２０４８×１０２４×８
ｂｉｔ）の容量のＹ信号領域（３、６）と１Ｍｂｙｔｅ
（２０４８×１０２４×８×１／２ｂｉｔ）の容量のＰ
ｂ信号領域（４、７）と１Ｍｂｙｔｅ（２０４８×１０
２４×８×１／２ｂｉｔ）の容量のＰｒ信号領域（５、
８）で構成する。即ち画像メモリ（１、２）は４Ｍｂｙ
ｔｅの容量である。

【００２５】画像メモリ（１、２）のＹ信号領域（３、
６）は、図２の（ａ）の２４ビットのアドレスで指定さ
れ、Ｐｂ信号領域（４、７）とＰｒ信号領域（５、８）
は、図２の（ｂ）の２３ビットのアドレスで指定され
る。

【００２６】最上位ビットＡ₂₃が’０’のとき、画像メ
モリ１が指定され、’１’のとき、画像メモリ２が指定
される。またＡ₂₂、Ａ₂₁が’００’のとき、Ｙ信号領域
（３、６）が指定され、’０１’のとき、Ｐｂ信号領域
（４、７）が指定され、’１０’のとき、Ｐｒ信号領域
（５、８）が指定される。Ｙ信号領域（３、６）では、
Ａ₂₀〜Ａ₀₀で各アドレスが指定され、Ｐｂ信号領域
（４、７）とＰｒ信号領域（５、８）では、Ａ₂₀〜Ａ₀₁
で各領域の各アドレスが指定される。

【００２７】図３は、画像メモリ１と画像メモリ２のメ
モリマップである。

【００２８】図２の（ａ）のアドレス設定に従ってメモ
リマップを作成すると、図３のようになる。Ｐｂ信号領
域（４、７）とＰｒ信号領域（５、８）は、アドレスが
Ａ₂₃〜Ａ₀₁で設定されているため、Ａ₀₀が変動しても無
視され、Ａ₀₁が変動したときに初めて、Ｐｂ信号領域
（４、７）とＰｒ信号領域（５、８）のアドレスが更新
される。

【００２９】またＥ０００００ＨからＦＦＦＦＦＦＨま
でのアドレスは、画像メモリ（１、２）のＹ信号領域
（３、６）とＰｂ信号領域（４、７）とＰｒ信号領域
（５、８）の各画素を一斉に出力するための読み出し専
用アドレスである。

【００３０】［１］以下に画像データを画像メモリに書
き込む様子を説明する。

【００３１】図４は画像データ入力制御部１３のブロッ
ク構成図である。１６は制御部、１７と１８と１９はレ
ジスタ、２０と２２はマルチプレクサ、２１はアドレス
カウンタである。

【００３２】制御部１６では、アドレスカウンタ２１に
対する歩進クロックと、画像メモリ（１、２）に対する
メモリライト信号と、マルチプレクサ２２に対する第１
の選択信号が発生される。また、レジスタ１７には図２
のアドレスの最上位ビットＡ ₂₃の値’０’が記憶され、
レジスタ１８には図２のアドレスの最上位ビットＡ₂₃の
値’１’が記憶される。またレジスタ１９には画像メモ
リ１を表す’０’、あるいは画像メモリ２を表す’１’
が記憶される。

【００３３】アドレスカウンタ２１には、制御部１６か
ら出力される歩進クロックが入力され、１個の歩進クロ
ックで１アドレスがカウントされ、アドレスの最上位ビ
ットＡ₂₃を除いたアドレスＡ₂₂〜Ａ₀₀が発生される。ま
た、マルチプレクサ２２に対して、アドレスの最下位ビ
ットＡ₀₀が出力される。

【００３４】マルチプレクサ２２には、レジスタ１９
と、アドレスカウンタ２１から出力されるアドレスの最
下位ビットＡ₀₀が入力され、制御部１６から出力される
第１の選択信号が’０’のときレジスタ１９の値が選択
され、’１’のときアドレスカウンタ２１の最下位ビッ
トＡ₀₀が選択され、マルチプレクサ２０に第２の選択信
号として選択されたものが出力される。

【００３５】マルチプレクサ２０では、マルチプレクサ
２２から出力される第２の選択信号が’０’のとき、レ
ジスタ１７の値が選択され、’１’のとき、レジスタ１
８の値が選択される。

【００３６】以上より、アドレスカウンタ２１から出力
されるアドレスＡ₂₂〜Ａ₀₀と、マルチプレクサ２０から
出力されるアドレスの最上位ビットＡ₂₃が合わされて、
画像メモリ（１、２）にアドレス信号Ａ₂₃〜Ａ₀₀が出力
される。出力されたアドレスＡ₂₃〜Ａ₀₀は画像メモリ
（１、２）内でアドレスデコードされ、指定されたアド
レスに画像データが記憶される。

【００３７】［１−１］図５はＲＧＢ信号形式の画像デ
ータの書き込みのときのタイムチャートを示す図であ
る。

【００３８】ＲＧＢ信号形式の画像データ１が面順次で
画像メモリ（１、２）に入力される場合を説明する。Ｒ
信号の画像データ１は２Ｍｂｙｔｅ、Ｇ信号の画像デー
タ１は２Ｍｂｙｔｅ、Ｂ信号の画像データ１は２Ｍｂｙ
ｔｅの画像データである。

【００３９】２ＭｂｙｔｅのＲ信号の画像データが入力
されると、制御部１６は、アドレスカウンタ２１を図３
のアドレス００００００Ｈに初期設定する。また、第１
の選択信号を’１’にして、マルチプレクサ２２に第１
の選択信号が入力されると、アドレスカウンタ２１から
出力されるアドレスの最下位ビットＡ00が選択される。
これにより、第２の選択信号として最下位ビットＡ00が
マルチプレクサ２０に入力される。アドレスカウンタ２
１でアドレスＡ22〜Ａ00が出力されて、アドレスが１カ
ウントされるごとに、レジスタ１７とレジスタ１８がマ
ルチプレクサ２０において交互に選択される。すなわち
アドレスの最下位ビットＡ00が’０’のときは、画像メ
モリ１のＹ信号領域３が選択され、Ａ00が’１’のとき
は、画像メモリ２のＹ信号領域６が選択される。

【００４０】また、Ｙ信号領域（３、６）は、アドレス
がＡ₂₃〜Ａ₀₀で設定されているため、アドレスカウンタ
２１でアドレスが１カウントされると、Ｙ信号領域
（３、６）の１アドレスが更新される。このため、制御
部１６は、図５に示すように、Ｒ信号の画像データの１
画素分に対して、１個のメモリライト信号と１個の歩進
クロックを発生させることで、１アドレスおきにＲ信号
の１画素の画像データが、画像メモリ１のＹ信号領域３
と、画像メモリ２のＹ信号領域６に交互に記憶される。

【００４１】例えば、Ｒ信号の画像データＤ０はアドレ
ス００００００Ｈに記憶され、Ｒ信号の画像データＤ１
はアドレス８００００１Ｈに記憶され、Ｒ信号の画像デ
ータＤ２はアドレス０００００２Ｈに記憶され、Ｒ信号
の画像データＤ３はアドレス８００００３Ｈに記憶さ
れ、Ｒ信号の画像データＤ４はアドレス０００００４Ｈ
に記憶される。

【００４２】これにより、それぞれ２Ｍｂｙｔｅの容量
のＹ信号領域（３、６）に１アドレスおきで交互に２Ｍ
ｂｙｔｅのＲ信号の画像データが記憶される。

【００４３】Ｒ信号の画像データの記憶が終了され、２
ＭｂｙｔｅのＧ信号の画像データが入力されると、制御
部１６は、アドレスカウンタ２１を図３のアドレス２０
００００Ｈに初期設定する。次に上記と同様に第１の選
択信号を’１’にして、第一の選択信号がマルチプレク
サ２２に入力されると、マルチプレクサ２２でアドレス
カウンタ２２の最下位ビットＡ₀₀が選択される。これに
より、第２の選択信号として最下位ビットＡ₀₀がマルチ
プレクサ２１に入力される。

【００４４】またＰｂ信号領域（４、７）は、アドレス
がＡ₂₃〜Ａ₀₁で設定されているため、アドレスカウンタ
２１がアドレスを２カウントするごとに、Ｐｂ信号領域
（４、７）のアドレスが１アドレス更新される。このた
め制御部１６は、図５に示すように、Ｇ信号の画像デー
タの１画素分に対して、１個のメモリライト信号と１個
の歩進クロックを発生させることで、Ｇ信号の１画素の
画像データが、画像メモリ１のＰｂ信号領域４と、画像
メモリ２のＰｒ信号領域７に交互に記憶される。

【００４５】例えば、Ｇ信号の画像データＤ０はアドレ
ス２０００００Ｈ、Ｇ信号の画像データＤ１はアドレス
Ａ００００１Ｈに記憶され、Ｇ信号の画像データＤ２は
アドレス２００００２Ｈに記憶され、Ｇ信号の画像デー
タＤ３はアドレスＡ００００３Ｈに記憶される。

【００４６】しかし、Ｐｂ信号領域（４、７）では、ア
ドレスカウンタ２１から出力されるアドレスの最下位ビ
ットＡ₀₀が受け付けられていないので、Ｇ信号の画像デ
ータＤ０がＰｂ信号領域４の先頭のアドレス（アドレス
２０００００Ｈの最下位ビットＡ₀₀を除いたアドレス）
に記憶され、Ｇ信号の画像データＤ２がＰｂ信号領域４
の２番目のアドレス（アドレス２００００２Ｈの最下位
ビットＡ₀₀を除いたアドレス）に記憶される。

【００４７】また、Ｐｂ信号領域７では、Ｇ信号の画像
データＤ１がＰｂ信号領域７の先頭のアドレス（アドレ
スＡ００００１Ｈの最下位ビットＡ₀₀を除いたアドレ
ス）に記憶され、Ｇ信号の画像データＤ３がＰｂ信号領
域７の２番目のアドレス（アドレスＡ００００３Ｈの最
下位ビットＡ₀₀を除いたアドレス）に記憶される。

【００４８】これにより、それぞれ１Ｍｂｙｔｅの容量
のＰｂ信号領域（４、７）に２ＭｂｙｔｅのＧ信号の画
像データが交互に記憶される。

【００４９】Ｇ信号の画像データの記憶が終了され、２
ＭｂｙｔｅのＢ信号の画像データが入力されると、Ｇ信
号の画像データと同様にして、それぞれ１Ｍｂｙｔｅの
容量のＰｒ信号領域（５、８）に２ＭｂｙｔｅのＢ信号
の画像データが交互に記憶される。

【００５０】［１−２］図６はＹＰｂＰｒ信号形式の画
像データの書き込みのときのタイムチャートを示す図で
ある。

【００５１】ＹＰｂＰｒ信号形式の画像データが面順次
で画像メモリ１に入力される場合を説明する。Ｙ信号の
画像データは２Ｍｂｙｔｅ、Ｐｂ信号の画像データは１
Ｍｂｙｔｅ、Ｐｒ信号の画像データは１Ｍｂｙｔｅの画
像データである。

【００５２】２ＭｂｙｔｅのＹ信号の画像データが入力
されると、制御部１６は、アドレスカウンタ２１を００
００００Ｈに初期設定する。またレジスタ１９を画像メ
モリ１を示す’０’に設定する。さらに第１の選択信号
を’０’にして、マルチプレクサ２２に第１の選択信号
が入力され、マルチプレクサ２２でレジスタ１９の値が
選択される。第２の選択信号としてレジスタ１９の値’
０’がマルチプレクサ２０に入力され、マルチプレクサ
２０においてレジスタ１７の値が選択される。

【００５３】また、アドレスカウンタ２１では、１個の
歩進クロックで１アドレスがカウントされ、Ｙ信号領域
３は、アドレスがＡ₂₃〜Ａ₀₀で設定されているため、ア
ドレスカウンタ２１でアドレスが１カウントされると、
Ｙ信号領域３の１アドレスが更新される。このため、制
御部１６は、図６の（ａ）に示すように、Ｙ信号の画像
データの１画素分に対して、１個のメモリライト信号と
１個の歩進クロックを発生させて、２ＭｂｙｔｅのＹ信
号の画像データが２Ｍｂｙｔｅの容量をもつＹ信号領域
３に記憶される。

【００５４】Ｙ信号の画像データの記憶が終了され、１
ＭｂｙｔｅのＰｂ信号の画像データが入力されると、制
御部１６は、アドレスカウンタ２１をＰｂ信号領域４の
先頭に初期設定する。同様にしてマルチプレクサ２０に
おいてレジスタ１７の値が選択される。

【００５５】また、アドレスカウンタ２１では、１個の
歩進クロックで１アドレスがカウントされるが、Ｐｂ信
号領域４は、アドレスがＡ₂₃〜Ａ₀₁で設定されているた
め、アドレスカウンタ２１でアドレスが２カウントされ
ると、Ｐｂ信号領域４の１アドレスが更新される。この
ため制御部１６は、図６の（ｂ）に示すように、Ｐｂ信
号の画像データの１画素分に対して、１個のメモリライ
ト信号と２個の歩進クロックを発生させ、１Ｍｂｙｔｅ
のＰｂ信号の画像データが１Ｍｂｙｔｅの容量をもつＰ
ｂ信号領域４に記憶される。

【００５６】Ｐｂ信号の画像データの記憶が終了され、
１ＭｂｙｔｅのＰｒ信号の画像データが入力されると、
制御部１６は、アドレスカウンタ２１をＰｒ信号領域５
の先頭に初期設定する。その後の動作はＰｂ信号の場合
と同様である。

【００５７】また、画像データはメモリライト信号の立
ち上がりで画像メモリ１に記憶される。またこの記憶タ
イミングは適宜設定すればよい。

【００５８】［１−３］次にＹＰｂＰｒ信号形式の画像
データが面順次で画像メモリ２に入力される場合を説明
する。Ｙ信号の画像データが入力されると、制御部１６
は、アドレスカウンタ２１を８０００００Ｈに初期設定
する。またレジスタ１９を画像メモリ２を示す’１’に
設定する。さらに第１の選択信号を’０’にしてマルチ
プレクサ２２に第１の選択信号が入力され、マルチプレ
クサ２２でレジスタ１９の値が選択される。これによ
り、第２の選択信号としてレジスタ１９の値’１’がマ
ルチプレクサ２０に入力され、マルチプレクサ２０にお
いてレジスタ１８が選択される。その後の動作は、上記
画像メモリ１に画像データが入力される場合と同様であ
る。

【００５９】［２］以下に画像データを画像メモリから
読み出す様子を説明する。

【００６０】図７は画像データ出力制御部１４と切り替
え信号発生部１５のブロック構成図である。

【００６１】２３は同期信号発生回路、２４はアドレス
カウンタ、２５はマルチプレクサ、２６はレジスタ、２
７は制御部である。

【００６２】画像データ出力制御部１４は、同期信号発
生回路２３とアドレスカウンタ２４と制御部２７で構成
され、切り替え信号発生部１５は、マルチプレクサ２５
とレジスタ２６と制御部２７で構成される。

【００６３】制御部２７から、アドレスカウンタ２４に
対する歩進クロックと、画像メモリ（１、２）に対する
メモリリード信号と、マルチプレクサ２６に対する第３
の選択信号が発生される。またレジスタ２６に画像メモ
リ１を表す’０’、あるいは画像メモリ２を表す’１’
を記憶させる。

【００６４】アドレスカウンタ２４には、制御部２７か
ら出力される歩進クロックが入力され、１個の歩進クロ
ックで１アドレスがカウントされ、アドレスＡ₂₃〜Ａ₀₀
が発生される。

【００６５】マルチプレクサ２５には、レジスタ２６
と、アドレスカウンタ２４から出力されるアドレスの最
下位ビットＡ₀₀が入力され、マルチプレクサ２５では、
制御部２７から出力される第３の選択信号が’０’のと
き、レジスタ２６の値が選択され、’１’のとき、アド
レスカウンタ２４から出力されるアドレスの最下位ビッ
トＡ₀₀が選択される。ここで選択された値がマルチプレ
クサ（９、１０、１１）に切り替え信号として出力され
る。こうして、アドレスカウンタ２４からアドレス信号
Ａ₂₃〜Ａ₀₀が画像メモリ（１、２）に出力される。出力
されたアドレスＡ ₂₃〜Ａ₀₀は画像メモリ（１、２）内で
アドレスデコードされて、画像データが画像メモリ
（１、２）から読み出される。

【００６６】また、図１のマルチプレクサ（９、１０、
１１）では、切り替え信号が’０’のとき、画像メモリ
１の出力が選択され、’１’のとき、画像メモリ２の出
力が選択される。以上により画像メモリ（１、２）に記
憶された画像データが読み出される。

【００６７】画像表示部１２で画像表示処理されたＹＰ
ｂＰｒ信号形式の画像データあるいはＲＧＢ信号形式の
画像データをハイビジョンモニタに出力する際に、同期
信号発生回路２３から出力される同期信号を共にハイビ
ジョンモニタに出力して、ハイビジョンモニタに映像を
映し出す。このときに４ＭｂｙｔｅのＹＰｂＰｒ信号形
式の画像データ、あるいは６ＭｂｙｔｅのＲＧＢ信号形
式の画像データが、同期信号に対応して、１フレーム毎
に、画像メモリ（１、２）から読み出される。このフレ
ーム毎の読み出しタイミングで、アドレスカウンタ２４
でアドレスカウントが開始される。

【００６８】［２−１］図８はＲＧＢ信号形式の画像デ
ータの読み出しのときのタイミングチャートを示す図で
ある。

【００６９】画像メモリ（１、２）に記憶されたＲＧＢ
信号形式の画像データを読み出す場合を説明する。制御
部２７は、アドレスカウンタ２４を図３のＥ０００００
Ｈに初期設定する。また制御部２７は、マルチプレクサ
２５に第３の選択信号として’１’を出力する。これに
よりマルチプレクサ２５では、アドレスカウンタ２４か
ら出力されるアドレスの最下位ビットＡ₀₀が選択され、
これが切り替え信号としてマルチプレクサ（９、１０、
１１）に出力される。

【００７０】また、制御部２７から出力される歩進クロ
ックにしたがって、アドレスカウンタ２４では、図３の
読みだし専用アドレスのアドレスＥ０００００Ｈから１
アドレスづつアドレスが更新される。これにより、画像
メモリ（１、２）内でアドレスデコードされて、画像メ
モリ（１、２）のアドレスＡ₂₀〜Ａ₀₀を共通とするＹ信
号領域３のアドレス（０００Ａ₂₀〜Ａ₀₀）、Ｐｂ信号領
域４のアドレス（００１Ａ₂₀〜Ａ₀₀）、Ｐｒ信号領域５
のアドレス（０１０Ａ₂₀〜Ａ₀₀）、Ｙ信号領域６のアド
レス（１００Ａ₂₀〜Ａ₀₀）、Ｐｂ信号領域７のアドレス
（１０１Ａ₂₀〜Ａ₀₀）、Ｐｒ信号領域８のアドレス（１
１０Ａ₂₀〜Ａ₀₀）が一斉に指定され、各領域の画像デー
タが一斉に読み出される。

【００７１】例えばアドレスカウンタ２４によって、ア
ドレスＥ０００００Ｈが指定されると、アドレスデコー
ドされて図８のように、アドレス００００００Ｈ、２０
００００Ｈ、４０００００Ｈ，８０００００Ｈ、Ａ００
０００Ｈ、Ｃ０００００Ｈに記憶されている画像デー
タ、すなわちＲ０、Ｇ０、Ｂ０、不定、Ｇ１、Ｂ１が一
斉にマルチプレクサ（９、１０、１１）に出力される。
このとき切り替え信号、すなわちアドレスの最下位ビッ
トＡ00が’０’であるため、マルチプレクサ（９、１
０、１１）で画像メモリ１の出力すなはちＲ０、Ｇ０、
Ｂ０が選択され、画像表示部１２に出力される。

【００７２】次にアドレスカウンタ２４が１アドレス更
新されて、アドレスＥ００００１Ｈが指定されると、ア
ドレスデコードされて、アドレス０００００１Ｈ、２０
０００１Ｈ、４００００１Ｈ、８００００１Ｈ、Ａ００
００１Ｈ、Ｃ００００１Ｈに記憶されている画像デー
タ、すなわち不定、Ｇ０、Ｂ０、Ｒ１、Ｇ１、Ｂ１が一
斉にマルチプレクサ（９、１０、１１）に出力される。
このとき切り替え信号、すなわちアドレスの最下位ビッ
トＡ₀₀が’１’であるため、マルチプレクサ（９、１
０、１１）で画像メモリ２の出力すなわちＲ１、Ｇ１、
Ｂ１が選択され、画像表示部１２に出力される。

【００７３】ここでＰｂ信号領域（４、７）およびＰｒ
信号領域（５、８）は、アドレスＡ ₂₃〜Ａ₀₁で設定され
ているため、アドレス２０００００Ｈから読み出される
画像データは、アドレス２００００１Ｈと同じ画像デー
タであり、アドレス４０００００Ｈから読み出される画
像データは、アドレス４００００１Ｈから読み出される
画像データと同じ画像データである。すなわち同じアド
レスから読み出している。Ａ０００００ＨとＡ００００
１ＨおよびＣ０００００ＨとＣ００００１Ｈも同様であ
る。

【００７４】以後これを繰り返すことで、画像メモリ
（１、２）に分割されて記憶されたＲ信号とＧ信号とＢ
信号が一画素毎に順次画像表示部１２に読み出される。

【００７５】［２−２］次に、画像メモリ１に記憶され
たＹＰｂＰｒ信号形式の画像データを読み出す場合を説
明する。

【００７６】制御部２７は、アドレスカウンタ２４を図
３のＥ０００００Ｈに初期設定する。また制御部２７
は、レジスタ２６に画像メモリ１を表す’０’を設定
し、さらにマルチプレクサ２５に第３の選択信号とし
て’０’を出力する。

【００７７】マルチプレクサ２５では、レジスタ２６に
記憶された値’０’が選択され、これが、常に切り替え
信号としてマルチプレクサ（９、１０、１１）に出力さ
れる。また、上記と同様に画像メモリ（１、２）から一
斉に画像データが、マルチプレクサ（９、１０、１１）
に出力される。

【００７８】マルチプレクサ（９、１０、１１）では、
切り替え信号が常に’０’であるため、画像メモリ１の
出力が常に選択される。こうして画像メモリ１に記憶さ
れたＹ信号とＰｂ信号とＰｒ信号が画像表示部１２に読
み出される。

【００７９】［２−３］次に、画像メモリ２に記憶され
たＹＰｂＰｒ信号形式の画像データを読み出す場合を説
明する。

【００８０】制御部２７は、アドレスカウンタ２４を図
３のＥ０００００Ｈに初期設定する。また制御部２７
は、レジスタ２６に画像メモリ２を表す’１’を設定
し、さらにマルチプレクサ２５に第３の選択信号とし
て’０’を出力する。

【００８１】マルチプレクサ２５では、レジスタ２６に
記憶された値’１’が、常に切り替え信号としてマルチ
プレクサ（９、１０、１１）に出力される。また上記と
同様に画像メモリ（１、２）から一斉に画像データが、
マルチプレクサ（９、１０、１１）に出力される。

【００８２】マルチプレクサ（９、１０、１１）では、
切り替え信号が常に’１’であるため、画像メモリ２の
出力が常に選択される。こうして画像メモリ２に記憶さ
れたＹ信号とＰｂ信号とＰｒ信号が画像表示部１２に読
み出される。

【００８３】本発明によれば、画像データを記憶する複
数の画像メモリを、処理対象とするデータ表現形式に応
じて制御することが可能である。本発明によれば、画像
データを記憶する複数の画像メモリを、データ表現形式
に対応して一枚のフレームメモリへ記憶するか、あるい
は複数の画像メモリへ分割して記憶するように制御する
ことが可能である。本発明によれば、画像データを記憶
する複数の画像メモリを、画像データを複数の画像メモ
リへ分割して記憶する際、奇数アドレスの画像データと
偶数アドレスの画像データを異なる画像メモリへ記憶す
るように制御することが可能である。本発明によれば、
画像データを記憶する複数の画像メモリを、前記画像メ
モリから所望の画像データを読み書きする際、データ形
式に従い所定の画像メモリを指定し、読み書きを行うよ
うに制御することが可能である。本発明によれば、画像
データ形式の変換を行うことなく画像データを画像メモ
リに入力でき、さらに選択信号による切り替えを行うだ
けで上記画像データを出力することが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック構成図である。

【図２】本発明の一実施例のアドレス設定図である。

【図３】本発明の一実施例のメモリマップを示す図であ
る。

【図４】本発明の一実施例の画像メモリ制御部のブロッ
ク図である。

【図５】本発明の一実施例のタイミングチャートを示す
図である。

【図６】本発明の一実施例のタイミングチャートを示す
図である。

【図７】本発明の一実施例の画像メモリ制御部のブロッ
ク図である。

【図８】本発明の一実施例のタイミングチャートを示す
図である。

【符号の説明】

１画像メモリ２画像メモリ３Ｙ信号領域４Ｐｂ信号領域５Ｐｒ信号領域６Ｙ信号領域７Ｐｂ信号領域８Ｐｒ信号領域９マルチプレクサ１０マルチプレクサ１１マルチプレクサ１２画像表示部１３画像データ入力制御部１４画像データ出力制御部１５切り替え信号発生部１６制御部１７レジスタ１８レジスタ１９レジスタ２０マルチプレクサ２１アドレスカウンタ２２マルチプレクサ２３同期信号発生回路２４アドレスカウンタ２５マルチプレクサ２６レジスタ２７制御部

Claims

(57)【特許請求の範囲】

【請求項１】それぞれが少なくとも１フレーム分のＹ
ＰｂＰｒ信号形式の画像データを記憶するためのＹ信号
領域、Ｐｂ信号領域およびＰｒ信号領域を有する２つの
メモリ手段と、このメモリ手段に対する画像データの入
力を制御する画像データ入力制御部と、前記メモリ手段
からの画像データの出力を制御する画像データ出力制御
部とを備え、ＹＰｂＰｒ信号形式の画像データを処理する際には、前
記画像データ入力制御部および画像データ出力制御部
は、２フレーム分の画像データが１フレーム分ずつ前記
２つのメモリ手段にそれぞれ記憶および再生されるよう
に制御し、ＲＧＢ信号形式の画像データを処理する際には、前記画
像データ入力制御部および画像データ出力制御部は、１
フレーム分の画像データの各画素データが前記２つのメ
モリ手段に交互に分割して記憶および再生されるように
制御することを特徴とする画像処理装置。
【請求項２】請求項１において、前記ＲＧＢ信号形式
の画像データを処理する際、前記画像データ入力制御部
および画像データ出力制御部は、１フレーム分のＲ信
号、Ｇ信号、Ｂ信号の何れかの画素データが前記２つの
Ｙ信号領域上で１アドレスおきとなるように交互に記憶
および再生されるよう制御し、且つ、１フレーム分のＲ
信号、Ｇ信号、Ｂ信号の残りの何れかの画素データが前
記２つのＰｂ信号領域およびＰｒ信号領域の何れかの領
域上で１アドレスおきとなるように交互に記憶および再
生されるように制御することを特徴とする画像処理装
置。