JP3077272B2 - 画像表示方法 - Google Patents
画像表示方法Info
- Publication number
- JP3077272B2 JP3077272B2 JP03187253A JP18725391A JP3077272B2 JP 3077272 B2 JP3077272 B2 JP 3077272B2 JP 03187253 A JP03187253 A JP 03187253A JP 18725391 A JP18725391 A JP 18725391A JP 3077272 B2 JP3077272 B2 JP 3077272B2
- Authority
- JP
- Japan
- Prior art keywords
- clut
- data
- rgb data
- resolution
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルディスクな
どの記録媒体に画像情報を記録し再生する方式に関し、
特に通常解像度時に比較して水平方向の解像度を高解像
度化する画像表示方法に関する。
どの記録媒体に画像情報を記録し再生する方式に関し、
特に通常解像度時に比較して水平方向の解像度を高解像
度化する画像表示方法に関する。
【０００２】
【従来の技術】従来の２値化された映像信号を再生する
際の水平解像度の２倍化方式の公知例としては、フィリ
ップス社製Ｖｉｄｅｏ ａｎｄ Ｓｙｓｔｅｍ Ｃｏｎ
ｔｒｏｌｌｅｒ ＳＣＣ６６４７０ のユ−ザ−マニュ
アル１９９０ に示されるように、１画素あたり８ｂｉ
ｔ構成時にはビデオ用メモリ−との１６ｂｉｔのデ−タ
バスを上位８ｂｉｔ下位８ｂｉｔと２分割使用し、７．
５ＭＨｚの画素デ−タ転送レ−トを得る。一方、水平方
向の解像度を２倍化するときは、ビデオデ−タを１画素
あたり４ｂｉｔの構成とし、ビデオ用メモリ−との１６
ｂｉｔのデ−タバスを４分割使用することにより１５Ｍ
Ｈｚの画素デ−タ転送レ−トを得、１画素あたり８ｂｉ
ｔ構成時に比較して水平方向の解像度の２倍化を実現し
ている。
際の水平解像度の２倍化方式の公知例としては、フィリ
ップス社製Ｖｉｄｅｏ ａｎｄ Ｓｙｓｔｅｍ Ｃｏｎ
ｔｒｏｌｌｅｒ ＳＣＣ６６４７０ のユ−ザ−マニュ
アル１９９０ に示されるように、１画素あたり８ｂｉ
ｔ構成時にはビデオ用メモリ−との１６ｂｉｔのデ−タ
バスを上位８ｂｉｔ下位８ｂｉｔと２分割使用し、７．
５ＭＨｚの画素デ−タ転送レ−トを得る。一方、水平方
向の解像度を２倍化するときは、ビデオデ−タを１画素
あたり４ｂｉｔの構成とし、ビデオ用メモリ−との１６
ｂｉｔのデ−タバスを４分割使用することにより１５Ｍ
Ｈｚの画素デ−タ転送レ−トを得、１画素あたり８ｂｉ
ｔ構成時に比較して水平方向の解像度の２倍化を実現し
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術では、水平方向の解像度を２倍化するため
に、画素デ−タの転送レ−トを２倍に上げる必要がり、
ＣＬＵＴにより所定の色にデ−タ変換を行なうときのＣ
ＬＵＴのアクセス時間が１／２となり、高速なＣＬＵＴ
メモリ−が必要になる、という問題点を有していた。
た従来技術では、水平方向の解像度を２倍化するため
に、画素デ−タの転送レ−トを２倍に上げる必要がり、
ＣＬＵＴにより所定の色にデ−タ変換を行なうときのＣ
ＬＵＴのアクセス時間が１／２となり、高速なＣＬＵＴ
メモリ−が必要になる、という問題点を有していた。
【０００４】本発明は、上記問題点を解決するため、水
平方向の解像度を２倍化もしくは複数倍化するときに、
通常解像度時のときと同一のＣＬＵＴメモリ−のアクセ
ス時間でデ−タ処理を行なえる手法を提供するものであ
る。
平方向の解像度を２倍化もしくは複数倍化するときに、
通常解像度時のときと同一のＣＬＵＴメモリ−のアクセ
ス時間でデ−タ処理を行なえる手法を提供するものであ
る。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
め、本発明の水平解像度の高解像度化方式においては、
水平方向の解像度を高解像度化するときは、デ−タの記
録時にＣＬＵＴを構成するＲＧＢの各々のデ−タを時分
割して使用することとし、１回のＣＬＵＴの出力で水平
方向の複数画素分のデ−タを再生し、複数画素分のデ−
タを１画素ずつ選択し表示する構成とし、水平方向の解
像度を高解像度化しないときは、１回のＣＬＵＴの出力
で水平方向の１画素分のデ−タを再生する構成とし、各
々の水平方向の表示解像度を識別する信号により所定の
デ−タを選択しうるようにしたものである。
め、本発明の水平解像度の高解像度化方式においては、
水平方向の解像度を高解像度化するときは、デ−タの記
録時にＣＬＵＴを構成するＲＧＢの各々のデ−タを時分
割して使用することとし、１回のＣＬＵＴの出力で水平
方向の複数画素分のデ−タを再生し、複数画素分のデ−
タを１画素ずつ選択し表示する構成とし、水平方向の解
像度を高解像度化しないときは、１回のＣＬＵＴの出力
で水平方向の１画素分のデ−タを再生する構成とし、各
々の水平方向の表示解像度を識別する信号により所定の
デ−タを選択しうるようにしたものである。
【０００６】
【作用】本発明は、上記した構成により、水平方向の解
像度を高解像度化するときに、通常解像度時と同一のＣ
ＬＵＴメモリ−のアクセス時間でデ−タ処理を行うこと
ができる。
像度を高解像度化するときに、通常解像度時と同一のＣ
ＬＵＴメモリ−のアクセス時間でデ−タ処理を行うこと
ができる。
【０００７】
【実施例】以下本発明の一実施例を図面を用いて説明す
る。
る。
【０００８】図１は本発明の一実施例の構成を示すブロ
ック図である。図１において１はスリ−ステ−ト素子、
２はビデオ用メモリ−、３、５、７はラッチ回路、４は
ＣＬＵＴ、６は３入力１出力選択器、８はビデオ用ディ
ジタルアナログ変換器である。まず、入力されるビデオ
デ−タは通常解像度のときは１画素あたり８ｂｉｔでＣ
ＬＵＴ４のアドレスとなる。ＣＬＵＴ４の出力はＲＧＢ
各々４ｂｉｔとする。また、水平方向の解像度を２倍化
するときは、１画素あたり８ｂｉｔでＣＬＵＴ４のアド
レスとなる。ＣＬＵＴ４の出力はＲＧＢ各々４ｂｉｔと
し、各上位２ｂｉｔは先行して表示する画素、各下位２
ｂｉｔは続いて表示する画素の表示色に割り当てられて
いる。また、装置においては、通常解像度による表示デ
−タか水平方向の解像度を２倍化する表示デ−タである
かは別途識別しうる信号があたえられている。まず、入
力デ−タは装置が制御する書き込みタイミングにおいて
１バイト単位にスリ−ステ−ト素子１を介してビデオ用
メモリ−２に書き込まれる。装置が制御する読みだしタ
イミングにおいては、ビデオ用メモリ−２からデ−タは
１バイト単位で読みだされラッチ回路３に入力され、Ｃ
ＬＵＴ４のアドレスとなる。ＣＬＵＴ４の出力デ−タは
ラッチ回路５を介して、３入力１出力選択器６に入力さ
れる。３入力１出力選択器６において表示デ−タの種類
に応じてデ−タの選択が行なわれ、ラッチ回路７によっ
て所定のタイミングでビデオ用ディジタルアナログ変換
器８に入力され、アナログの映像信号に変換される。図
２に水平方向の解像度を２倍化するときのＣＬＵＴの構
成を示す。本実施例においては、ＲＧＢ各々４ｂｉｔと
し、上位各２ｂｉｔは先行して表示する画素の色を、下
位２ｂｉｔは続いて表示する画素の色を示す構成にして
いる。ＣＬＵＴ４から読みだされたデ−タはＲＧＢ信号
９で示す構成である。選択器６においては先行する表示
デ−タ１０（Ａ）として、ＲＧＢ信号９の各上位２ｂｉ
ｔを選択し各下位２ｂｉｔに０を挿入してラッチ回路７
に出力する。次に続いて表示する表示デ−タ１０（Ｂ）
として、ＲＧＢ信号９の各下位２ｂｉｔを選択し各下位
２ｂｉｔに０を挿入してラッチ回路７に出力する。表示
デ−タ１０（Ａ）、１０（Ｂ）の出力時間は等しくなる
ように選択器６を切り換える。図３は図２に図示したＲ
ＧＢデ−タの表示画面１１上の状態を示している。画素
１２は１回のＣＬＵＴ４の読みだしによって構成される
画素を示している。本例では先行する画素は表示デ−タ
１０（Ａ）であり、ＲＧＢコ−ドより赤を表示し、続い
て表示する画素は表示デ−タ１０（Ｂ）であり、ＲＧＢ
コ−ドより緑を表示する。図示せずも、通常解像度の場
合には、選択器６にてＣＬＵＴ４の出力を変換すること
なく通過するように選択すればよい。本実施例では、色
の使用可能数は通常解像度時４０９６色中の２５６色、
水平方向の解像度を２倍化する時は各画素につき６４色
であり４０９６通り中の２５６通りの組合せで２つの画
素の色を表現できる。
ック図である。図１において１はスリ−ステ−ト素子、
２はビデオ用メモリ−、３、５、７はラッチ回路、４は
ＣＬＵＴ、６は３入力１出力選択器、８はビデオ用ディ
ジタルアナログ変換器である。まず、入力されるビデオ
デ−タは通常解像度のときは１画素あたり８ｂｉｔでＣ
ＬＵＴ４のアドレスとなる。ＣＬＵＴ４の出力はＲＧＢ
各々４ｂｉｔとする。また、水平方向の解像度を２倍化
するときは、１画素あたり８ｂｉｔでＣＬＵＴ４のアド
レスとなる。ＣＬＵＴ４の出力はＲＧＢ各々４ｂｉｔと
し、各上位２ｂｉｔは先行して表示する画素、各下位２
ｂｉｔは続いて表示する画素の表示色に割り当てられて
いる。また、装置においては、通常解像度による表示デ
−タか水平方向の解像度を２倍化する表示デ−タである
かは別途識別しうる信号があたえられている。まず、入
力デ−タは装置が制御する書き込みタイミングにおいて
１バイト単位にスリ−ステ−ト素子１を介してビデオ用
メモリ−２に書き込まれる。装置が制御する読みだしタ
イミングにおいては、ビデオ用メモリ−２からデ−タは
１バイト単位で読みだされラッチ回路３に入力され、Ｃ
ＬＵＴ４のアドレスとなる。ＣＬＵＴ４の出力デ−タは
ラッチ回路５を介して、３入力１出力選択器６に入力さ
れる。３入力１出力選択器６において表示デ−タの種類
に応じてデ−タの選択が行なわれ、ラッチ回路７によっ
て所定のタイミングでビデオ用ディジタルアナログ変換
器８に入力され、アナログの映像信号に変換される。図
２に水平方向の解像度を２倍化するときのＣＬＵＴの構
成を示す。本実施例においては、ＲＧＢ各々４ｂｉｔと
し、上位各２ｂｉｔは先行して表示する画素の色を、下
位２ｂｉｔは続いて表示する画素の色を示す構成にして
いる。ＣＬＵＴ４から読みだされたデ−タはＲＧＢ信号
９で示す構成である。選択器６においては先行する表示
デ−タ１０（Ａ）として、ＲＧＢ信号９の各上位２ｂｉ
ｔを選択し各下位２ｂｉｔに０を挿入してラッチ回路７
に出力する。次に続いて表示する表示デ−タ１０（Ｂ）
として、ＲＧＢ信号９の各下位２ｂｉｔを選択し各下位
２ｂｉｔに０を挿入してラッチ回路７に出力する。表示
デ−タ１０（Ａ）、１０（Ｂ）の出力時間は等しくなる
ように選択器６を切り換える。図３は図２に図示したＲ
ＧＢデ−タの表示画面１１上の状態を示している。画素
１２は１回のＣＬＵＴ４の読みだしによって構成される
画素を示している。本例では先行する画素は表示デ−タ
１０（Ａ）であり、ＲＧＢコ−ドより赤を表示し、続い
て表示する画素は表示デ−タ１０（Ｂ）であり、ＲＧＢ
コ−ドより緑を表示する。図示せずも、通常解像度の場
合には、選択器６にてＣＬＵＴ４の出力を変換すること
なく通過するように選択すればよい。本実施例では、色
の使用可能数は通常解像度時４０９６色中の２５６色、
水平方向の解像度を２倍化する時は各画素につき６４色
であり４０９６通り中の２５６通りの組合せで２つの画
素の色を表現できる。
【０００９】以上のように本実施例によれば、表示デ−
タ１０（Ａ）と１０（Ｂ）のデ−タはＣＬＵＴ４の１回
のアクセスでデ−タの読みだしが完了するので、ＣＬＵ
Ｔのアクセス速度を上げることなく、通常解像度時に比
較して水平方向の解像度を２倍化することができる。
タ１０（Ａ）と１０（Ｂ）のデ−タはＣＬＵＴ４の１回
のアクセスでデ−タの読みだしが完了するので、ＣＬＵ
Ｔのアクセス速度を上げることなく、通常解像度時に比
較して水平方向の解像度を２倍化することができる。
【００１０】また、本発明によれば、ＣＬＵＴ４のＲＧ
Ｂデ−タの構成を変え、１回のＣＬＵＴ４のアクセスに
より読みだしたＲＧＢのデ−タを選択器６により、３分
割、４分割というように時分割して使用することによ
り、ＣＬＵＴのアクセス速度を上げることなく、水平方
向の解像度を３倍化、４倍化することができる。
Ｂデ−タの構成を変え、１回のＣＬＵＴ４のアクセスに
より読みだしたＲＧＢのデ−タを選択器６により、３分
割、４分割というように時分割して使用することによ
り、ＣＬＵＴのアクセス速度を上げることなく、水平方
向の解像度を３倍化、４倍化することができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
ＣＬＵＴの１回のアクセスで複数の画素デ−タの読みだ
しを完了させることができ、選択器により所定の画素デ
−タを選択し出力することができるので、ＣＬＵＴのア
クセス速度を上げることなく、通常解像度時に比較して
水平方向の解像度を高解像度化することができる。
ＣＬＵＴの１回のアクセスで複数の画素デ−タの読みだ
しを完了させることができ、選択器により所定の画素デ
−タを選択し出力することができるので、ＣＬＵＴのア
クセス速度を上げることなく、通常解像度時に比較して
水平方向の解像度を高解像度化することができる。
【図１】本発明の一実施例の構成を示すブロック図、
【図２】本発明の一実施例のＲＧＢデ−タの構成及び処
理方法を示す図、
理方法を示す図、
【図３】表示画面におけるデ−タの状態を示す図。
１…スリ−ステ−ト素子、 ２…ビデオ用メモリ−、 ３，５，７…ラッチ回路、 ４…ＣＬＵＴ、 ６…３入力１出力選択器、 ８…ビデオ用ディジタルアナログ変換器、 ９…水平方向解像度の２倍化時のＲＧＢ信号の構成、 １０…先行する表示デ−タ及び続いて表示する表示デ−
タの構成、 １１…表示画面、 １２…１回のＣＬＵＴのアクセスにより表示される画
素。
タの構成、 １１…表示画面、 １２…１回のＣＬＵＴのアクセスにより表示される画
素。
Claims (2)
- 【請求項１】 水平方向の同期信号の１周期期間内の所
定の表示期間内にカラールックアップテーブル（以下、
ＣＬＵＴと略す）の出力により映像信号を表示する画像
表示方法であって、前記ＣＬＵＴ内のＲＧＢデータのそれぞれを分割して得
られる上位ＲＧＢデータを選択し、該上位ＲＧＢデータ
を用いて作成された映像信号を先行して表示した後、 前記ＣＬＵＴ内のＲＧＢデータのそれぞれを分割して得
られる下位ＲＧＢデータを選択し、該下位ＲＧＢデータ
を用いて作成された映像信号を続いて表示することを特
徴とする画像表示方法。 - 【請求項２】 水平方向の同期信号の１周期期間内の所
定の表示期間内にカラールックアップテーブル（以下、
ＣＬＵＴと略す）の出力により映像信号を表示する画像
表示方法であって、 前記ＣＬＵＴ内のＲＧＢデータのそれぞれを２分割して
得られる上位ＲＧＢデータを選択し、該上位ＲＧＢデー
タを用いて作成された映像信号を先行して表示した後、 前記ＣＬＵＴ内のＲＧＢデータのそれぞれを２分割して
得られる下位ＲＧＢデータを選択し、該下位ＲＧＢデー
タを用いて作成された映像信号を続いて表示することを
特徴とする画像表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03187253A JP3077272B2 (ja) | 1991-07-26 | 1991-07-26 | 画像表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03187253A JP3077272B2 (ja) | 1991-07-26 | 1991-07-26 | 画像表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537958A JPH0537958A (ja) | 1993-02-12 |
| JP3077272B2 true JP3077272B2 (ja) | 2000-08-14 |
Family
ID=16202735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03187253A Expired - Fee Related JP3077272B2 (ja) | 1991-07-26 | 1991-07-26 | 画像表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077272B2 (ja) |
-
1991
- 1991-07-26 JP JP03187253A patent/JP3077272B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537958A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0212359B1 (en) | Graphic decoder circuit | |
| JPS6344687A (ja) | 画像表示装置 | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| JPS60258589A (ja) | 文字図形表示回路 | |
| JP3077272B2 (ja) | 画像表示方法 | |
| KR910003195B1 (ko) | 라스터 주사 표시 장치 구동용 디지탈 표시 시스템 | |
| US4901062A (en) | Raster scan digital display system | |
| JP2989376B2 (ja) | 画像処理装置 | |
| JPS63185174A (ja) | 液晶表示制御装置 | |
| JP3306060B2 (ja) | 画像データ処理装置 | |
| JP3017093B2 (ja) | パレット回路 | |
| JPS6052438B2 (ja) | カ−ソルの制御方式 | |
| EP0161319A1 (en) | Apparatus for controlling writing and reading in relation to graphic memory | |
| JP3270029B2 (ja) | 画像再生装置及びそれを用いた携帯電子機器 | |
| RU1637638C (ru) | Формирователь сигналов телевизионных изображений | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS6231351B2 (ja) | ||
| JPH06301365A (ja) | 画像再生装置 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPS62160490A (ja) | 表示回路 | |
| JPS63167392A (ja) | 表示信号処理装置 | |
| JPH02250087A (ja) | 表示制御装置 | |
| JPH10257450A (ja) | ビデオ信号の多重化方法および装置 | |
| JPS5968781A (ja) | 画像データの優先選択表示方法 | |
| JPS63153586A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |