JPS63185174A

JPS63185174A - 液晶表示制御装置

Info

Publication number: JPS63185174A
Application number: JP1596487A
Authority: JP
Inventors: Takao Sugaya; 孝夫菅家
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-01-28
Filing date: 1987-01-28
Publication date: 1988-07-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明は、磁気テープ等の再生信号やテレビ信号をＡ／
Ｄ変換して得られたデジタル画像データをＬＣＤ　（液
晶ディスプレイ）で表示する液晶表示ＩＩＪＩ１１Ｎ装
置に関する。

［従来技術とその問題点］液晶テレビや液晶モニタ付のＶＴＲ（ビデオテープレコ
ーダ）等では、液晶表示１ｉ１にデジタル画像データを
供給して画像表示を行なっている。

この種の装置に於いて、機種の多様化を計るため機種別
に異なる画素数のＬＣＤを用いることが考えられる。こ
の場合、テレビ信号もしくは磁気テープ再生信号の信号
処理を行なって表示データ゛を作成する回路部分を、異
なる機種間で共用化することができれば、製造コスト上
非常に有益であるが、その為には使用するＬＣＤの画素
数に応じて、デ゛ジタル画像を間引く必要がある。

通常考えられる回路としては、一定の速度で伝送されて
くるデジタル画像データを−Ｈメモリに１込み、ＬＣＤ
の画素数に応じてデータを間引いて読取るようにする回
路があるが、メモリから読出している間にもｉｌ像デー
タは送られてくる為、この間に伝送されてくる画像デー
タを書込むためのメモリが別個に必要となり、結局、人
容最のメモリが２個必要となり、そのための制御も複雑
になるという欠点がある。

［発明の目的］本発明は上記実情に鑑みてなされたもので、一定周期で
連続して送られてくる画像データを、メモリを介在する
ことなく使用するＬＣＤの画素数に応じて均等に間引き
でき、異なる画素数のＬＣＤに表示させることができる
液晶表示制御装置を提供することを目的とする。

し発明の要点］本発明は、伝送されてくる画像データを、異なるタイミ
ングで動作するラッチ回路を用いて例えば３組ずつのデ
ータを３倍の周期で出力するように変換し、このデータ
をデータセレクタによりＬＣＤの画素数に応じて必要数
選択して取出すことにより間引き処理を行なうようにし
たものである。

［発明の実施例］以下、図面を参照して本発明の一実施例を説明する。第
１図は、−水平走査期間に周期Ｔで送られてくるｎ個の
画像データ（Ｒ，Ｇ、Ｂ）を水平走査方向の画素数が「
８／９・ｎ」と「６／９・ｎ」の２種のＬＣＤに適合さ
せる場合の例について示したものである。第１図におい
て１０はデータ入力端子で、磁気テープ等の再生信号や
テレビ信号をＡ／Ｄ変換して得られたデジタル画像デー
タ例えばカラー画像データＲ，Ｇ、Ｂが一定の周期Ｔで
入力される。上記入力端子１０に入力された画像データ
Ｒ，Ｇ１Ｂは、３相のラッチクロックφＭ！、φＭ２．
φ９ヨに同期してラッチ回路１１　、Ｌ２　、Ｌ３に−
Ｈラッチされた後、ラッチ回路Ｌ４へ送られる。このラ
ッチ回路Ｌ４にラッチされたデータは、Ｄｏ〜Ｄ２　、
Ｄ３〜Ｄ５゜０６〜Ｄ８．の９つのデータラインを介し
て第１データセレクタ１１及び第２データセレクタ１２
へ送られる。この第１データセレクタ１１及び第２デー
タセレクタ１２は、４ビツトのセレクト信号ＡＯ〜Ａ３
に従ってラッチ回路Ｌ４からのデータを選択してラッチ
回路Ｌ５．Ｌ６へ出力する。この場合、上記第１データ
セレクタ１１及び第２データセレクタ１２は、セレクト
信号ＡＯ〜Ａ４と選択データ（Ｄｏ〜Ｄ８）との関係が
例えば第２図に示すように設定される。すなわち、セレ
クト信号ＡＯ〜Ａ３が「Ｏ」〜「１１」の範囲では９ビ
ツトの入力データ毎に８ビツトのデータを出力し、セレ
クト信号Ａ１〜Ａ３が「１２」〜「１４」の範囲では９
ビツトの入力データ毎に６ビツトのデータを出力するよ
うに設定される。

一方、ｌｌｌｌｌｌ部（図示せず）からはマスタクロッ
クφＭＣＫが与えられ、クロック生成回路１３、タイミ
ング信号生成回路１４．１５に入力される。上記クロッ
ク生成回路１３は、第３図に示すようにマスタクロック
φＭＣにからラッチ回路Ｌ１〜Ｌ４に対するラッチクロ
ックφＭｌｌφｖ２．φＭ３゜φＭ４を発生する。この
場合、例えばマスタクロックφＭＣにの周期は画像デー
タＲＳＧ、Ｂの転送周期Ｔの１／４に一致しており、各
転送周期Ｔに対応してラッチクロック　φＭｌｌ　φＭ
２１φＭ３がクロック生成回路１３から順次出力される
。

また、ラッチクロックφＭ４は、３Ｔの周期で。

つまり、ラッチクロックφＭ３が出力された後、次のデ
ータ転送に一致するタイミングでクロック生成回路１３
から出力される。そして、タイミング信号生成回路１４
は、マスタクロックφＭＣにを例えば１／４分周して１
８０°の位相差を持つ周期Ｔのタイミング信号φ８１．
φＳ２を生成し、切換えスイッチ１６．１７の一方の端
子りにそれぞれ入力゛する。また、タイミング信号生成
回路１５は、マスタクロックφＭＣにを例えば１／３分
周し゛て２４０°の位相差を持つ周期３／４Ｔのタイミ
ング信号φｓｉｎ　φｓ２を生成し、切換スイッチ１６
゜１１の他方の端子βにそれぞれ入力する。この場合、
タイミング信号生成回路１４．　Ｉｓから出力されるタ
イミング信号の周期は、使用するＬＣＤの画素数に対応
させて設定される。上記切換スイッチ１６゜１７は、制
御品から送られてくるモード信＠Ｍによって切換え動作
し、モード信＠Ｍがハイレベルの時はｈ側端子を選択し
、モード信号Ｍがローレベルの時はＪ２　ＩＩ端子を選
択する。上記モード信号Ｍの設定は、例えばＬＳＩ端子
のビンセレクト等によって行なわれる。そして、切換ス
イッチ１６により切換え選択されたタイミング信号φ８
１が４ビツトのカウンタ１８へりＯツクパルレスとして
送られ、切換スイッチ１７により切換え選択されたタイ
ミング信号φ８２がラッチ回路Ｌ６ヘラツチクロツクと
して送られる。上記カウンタ１８は、上記切換スイッチ
１Ｇからのタイミング信号φ８１をカウントし、４ビツ
トの出力信号のうち、下位２ビツトの信号をアンド回路
１９に入力すると共にセレクト信号°ＡＯ、ＡＩ　とし
てデータセレクタ１１．１２へ出力し、上位２ビツトの
信号をアンド回路２０に入力すると共にオア回路２１．
２２を介してセレクト信号Ａ２　、Ａ３としてデータセ
レクタ１１．１２へ出力する。また、上記アンド回路１
９及びオア回路２１．２２には、制御部から送られてく
るモード信＠Ｍが直接入力され、アンド回路２０には上
記モード信＠Ｍがインバータ２３を介して入力される。

そして、アンド回路１９．２０の出力信号がオア回路２
４を介してカウンタ１８のクリア端子に入力される。す
なわち、上記カウンタ１８は、モード信＠Ｍが“Ｏ′°
の場合は１２進カウンタとして、モード信号Ｍが゛１パ
の場合は３進カウンタとして動作設定されるようになっ
ている。

しかして、上記データセレクタ１１．１２により選択さ
れたデータは、タイミング信号φｓ２に同期してラッチ
回路し５．Ｌ６にラッチされた後、端子２５ａ、２５ｂ
を介して液晶表示部２６内のバッファ２７ａ、、２７ｂ
へ送られる。上記バッファ２７ａ、　２７ｂは、例えば
シフトレジスタによって構成されるもので、タイミング
信号φＢ１によって入力データをシフトし、１水平周期
のタイミング信号Ｈによってその保持データをセグメン
ト・ドライバ２８ａ。

２８ｂに出力する。そして、このセグメント・ドライバ
２８ａ、２８ｂによりカラー表示用Ｌ　ＣＤ　２９のセ
グメント電極が駆動される。このＬ　ＣＤ　２９のセグ
メント電極は、水平方向に例えばＲＳＧ、Ｂの順序で微
少間隔を保って所定ドツト数配列されている。この場合
、上記セグメント電極は、各ラインで同じ配列順序とな
っており、Ｒ，Ｇ、Ｂの各電橋が１列毎に交互に上側リ
ード線及び下側リード線に接続されて、上記セグメント
・ドライバ２８ａ。

２８ｂによりそれぞれ駆動されるようになっている。

また、上記り、ＣＤ２９は、コモンｍＩｉがコモン・ド
ライバ３０により駆動される。このコモン・ドライバ３
０は、上記タイミング信号Ｈに同期してＬＣＤ２９のコ
モン電橋を順次選択走査する。

次に上記実施例の動作を第３図のタイミングチャートを
参照して説明する。上記第１図の実施例において、ＬＣ
Ｄ２９として水平方向の画素数が「８／９・ｎ」のもの
を使用する場合はモード信号Ｍを０″、水平方向の画素
数が「６／９・ｎ」のものを使用する場合はモード信号
Ｍを°゛１″に設定する。この場合、ＬＣＤ２９は端子
２５ａ、２５ｂに接続される液晶表示部２６の全体が交
換の対象となる。

しかして、第３図に示すように入力端子１０に画像デー
タＲ，Ｇ、Ｂが送られてくると、最初のデータＲＯ、Ｇ
Ｏ，８０がラッチクロックφＭ！に同期してラッチ回路
Ｌ１にラッチされ、次のデータＲ１、Ｇ１、Ｂ１がラッ
チクロックφＭ２に同期してラッチ回路Ｌ２にラッチさ
れ、更に次のデータＲ２、Ｇ２．８２がラッチクロック
φＭ３に同期してラッチ回路Ｌ３にラッチされる。その
後、クロック生成回路１３からラッチクロックφＭ４が
出力され、上記ラッチ回路Ｌ１〜Ｌ３に保持されたデー
タがラッチ回路Ｌ４に転送される。従って、このラッチ
回路し４には、９つのデータがラッチされ、ＤＯ〜Ｄ８
として第１データセレクタ１１及び第２データセレクタ
１２へ送られる。

一方、タイミング信号生成回路１４．１５から出力され
るタイミング信号φｓ１．φ３２は、モード信号Ｍに応
じて切換スイッチ１６．１７により選択される。今例え
ば水平方向の画素数が「８／９・ｎ」のＬＣＤ２９を使
用するものとすれば、この場合には、モード信号Ｍが“
０°°に設定されるので、切換スイッチ１６．１７がλ
端子側に切換えられ、タイミング信号生成回路１５から
出力される「３／４・Ｔ」周期のタイミング信号φ８１
．φｓ２が選択される。そして、上記「３／４・Ｔ」周
期のタイミング信号φ８１によりカウンタ１８のカウン
ト動作が行なわれる。この場合、モード信号Ｍが“０′
′であるので、インバータ２３の出力が１′°となって
アンド回路２０に入力される。このためカウンタ１８の
上位２ビツトの出力が゛１″となった時、つまり、カウ
ンタ１８のカウント値が「１２」になった時にアンド回
路２０の出力が１′となってカウンタ１８がクリアされ
る。すなわち、カウンタ１８は、モード信号Ｍが“０°
′の場合、３／４Ｔ周期のクロックφ８！で動作する１
２進カウンタとなり、セレクト信号ＡＯ−Ａ３はｒＯＪ
　　ｒ１Ｊ〜「１１」のカウント動作を繰返す。そして
、このセレクト信号ＡＯ〜Ａ３に従ってデータセレクタ
Ｎ、　１２がラッチ回路Ｌ４の保持データを第２図に示
す順序で選択し、ラッチ回路Ｌ５．Ｌ６へ出力する。例
えばセレクト信号ＡＯ〜Ａ３がｒＯＪ〜「３」の範囲で
は、データセレクタ１１．１２により第２図及び第３図
に示すようにＤＯ〜Ｄ７の８つのデータラインが選択さ
れ、データラインＤ８に対する１つのデータＢ２が捨て
られる。そして、セレクト信号ＡＯ〜Ａ３が「４」〜「
７」の範囲では、ＤＯ〜Ｄ６　、Ｄ８のデータラインが
選択され、Ｄ７のラインに対するデータＧ５が捨てられ
る。

更にセレクト信号ＡＯ−Ａ３が「８」〜「１１」の範囲
では、ＤＯ〜Ｄ５　、Ｄ７　、Ｄ８のデータラインが選
択されてＤ６のラインに対するデータＲ８が捨てられる
。以下、同様の動作が繰返され、３組のデータ、つまり
、９つのデータが８つのデータに間引きされる。しかし
て、上記データセレクタ１１．１２で選択されたデータ
は、タイミング信号φ９２に同期してラッチ回路１５．
Ｌ６にラッチされ、バッファ２７ａ、２７ｂに順次書込
まれる。

そして、このバッファ２７ａ、　２７ｂにそれぞれ１ラ
イン分のデータが読込まれると、その保持データはタイ
ミング信＠Ｈによりセグメント・ドライバ２８ａ、２８
ｂに読出され、ＬＣＤ２９に表示される。

また、上記ＬＣＤ２９として水平方向の画素数が「６／
９・ｎ」のものを使用した場合は、モード信号Ｍが″１
°′に設定されるので、切操スイッチ１６、１７がｈ端
子側に切換えられ、タイミング信号生成回路１４から出
力される周期Ｔのタイミング信号φ８１．φ８２が選択
される。そして、上記周期Ｔのタイミング信号φ８１に
よりカウンタ１８のカウント動作が行なわれる。この場
合、モード信＠Ｍが１″であるので、カウンタ１８のカ
ウント値が「３」となり、下位２ビツトの出力が共に“
１″となった時にアンド回路１９の出力が′１゛′とな
ってカウンタ１８がクリアされる。すなわち、カウンタ
１８は、モード信号Ｍが“１゛°の場合、周期Ｔのクロ
ックφｓ１で動作する３進カウンタと・　　なり、ｒＯ
Ｊ　　ＭＪ　ｒ２Ｊのカウント動作を繰返す。この場合
、モード信＠Ｍがオア回路２１．２２に入力されてセレ
クト信号Ａ３　、Ａ２を常に“１°′信号状態に保持し
ているので、セレクト信＠ＡＯ〜Ａ３としてはＮ２Ｊ　
Ｎ３Ｊ　Ｎ４Ｊの値が繰返して出力される。そして、こ
のセレクト信号ＡＯ〜Ａ３に従ってデータセレクタ１１
．１２がラッチ回路Ｌ４の保持データを第２図に示す順
序で選択し、ラッチ回路Ｌ５．Ｌ６へ出力する。すなわ
ち、データセレクタ１１．１２は、セレクト信号ＡＯ〜
Ａ３が「１２」〜「１４」の範囲では、第２図及び第３
図に示すように９つのデータラインＤＯ〜Ｄ９のうち、
６つのデータライン［）０　、　［）ｉ　。

Ｄ３　、Ｄ５　、Ｄ７　、Ｄ８が選択される。この結果
、例えば最初の３組のデータに対してはデータラインＤ
２　、Ｄ４　、Ｄ６から出力される３つのデータＢＯ、
Ｇｌ　、Ｒ２が捨てられる。以下、同様の動作が繰返さ
れ、９つのデータが６つのデータに間引きされてＬ　Ｃ
Ｄ　２９に表示される。

なお、上記実施例では、水平走査方向の画素数がｒ８／
９−ｎＪとｒ６／９−ｎＪのＬＣＤ２９を対象として画
像データの間引き処理を行なった場合について説明した
が、その他の画素数のＬＣＤ２９に対しても、その画素
数に合わせてタイミング信号φ８１．φ３２の周期、セ
レクト信号ＡＯ〜Ａ３の出力タイミングを設定すること
により、上記実施例と同様にして実施し得るものである
。

また、上記実施例では、ＬＣＤ２９のセグメント電極を
上下両側より引出した場合について示したが、セグメン
ト電極を片側より引出すものでは、ラッチ回路Ｌ５．Ｌ
６のラッチデータをタイミングを異ならせて交互に取出
し、液晶表示部２６のバッファへ出力するようにすれば
良い。

［発明の効果］以上詳記したように本発明によれば、一定周期で連続し
て送られてくる画像データを所定のデータ数毎にラッチ
回路にラッチし、このラッチ回路にラッチされた複数の
データをデータセレクタに入力し、このデータセレクタ
により液晶表示部の画素数に対応して設定されるモード
信号に応じて一定のタイミングで間引き処理して出力す
るようにしたので、使用する液晶表示部の画素数に応じ
て画像データを均等に間引きすることができる。

このため画像データを書込むためのメモリが不要になる
と共に、制御動作を簡易化でき、コストの低下を計り得
るものである。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は回路構
成を示すブロック図、第２図は第１図における第１及び
第２のデータセレクタのセレクト信号と選択データとの
関係を示す図、第３図は画像データの間引き動作を説明
するためのタイミングチャートである。１１・・・第１データセレクタ、１２・・・第２データ
セレクタ、１３・・・クロック生成回路、１４．　Ｉｓ
・・・タイミング信号生成回路、１６．１７・・・切換
スイッチ、１８・・・カウンタ、２６・・・液晶表示部
、２７ａ、　２７ｂ・・・バッファ、２８ａ、２８ｂ・
・・セグメント・ドライバ、２９・・・ＬＣＤ１３０・
・・コモン・ドライバ、Ｌ１〜Ｌ６・・・ラッチ回路。

Claims

【特許請求の範囲】

一定周期で連続して送られてくる画像データを順次異な
るタイミングでラッチする複数の第１ラッチ回路と、こ
の複数の第１ラッチ回路にラッチされたデータを同時に
読出してラッチする第２ラッチ回路と、この第２ラッチ
回路にラッチされた複数のデータを一定のタイミングで
間引いてセレクトするデータセレクタと、このデータセ
レクタによりセレクトされたデータを表示する液晶表示
部と、この液晶表示部の画素数に対応してモード信号を
切換え設定する手段と、この手段により設定されたモー
ド信号に応じて上記データセレクタの間引き数を制御す
る制御手段とを具備したことを特徴とする液晶表示制御
装置。