JPH05210359A - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JPH05210359A JPH05210359A JP1669192A JP1669192A JPH05210359A JP H05210359 A JPH05210359 A JP H05210359A JP 1669192 A JP1669192 A JP 1669192A JP 1669192 A JP1669192 A JP 1669192A JP H05210359 A JPH05210359 A JP H05210359A
- Authority
- JP
- Japan
- Prior art keywords
- signal data
- video signal
- display device
- sampling
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 表示装置の駆動回路において、サンプリング
速度を上げることなく、高速でサンプリング処理を行う
ことができるようにする。 【構成】 入力された映像信号データの各水平周期分を
複数に分割すると共に、その分割数と同じ数に該映像信
号データのサンプリングを開始するための信号ＳＰを分
配し、液晶パネル７の画面を分割表示する。例えば映像
信号データを分割する数を２にした場合を仮定する。そ
うすると、画像信号データは、前半の映像信号データＳ
１と後半の映像信号データＳ２とに分割される。この分
割された映像信号データの前半部Ｓ１と後半部Ｓ２は、
それぞれ前半用のソースドライバー８ａと後半用のソー
スドライバー８ｂで同時に、かつ並行に処理される。な
お、映像信号データを分割する数を３以上にすると、よ
り速い速度でサンプリング処理が可能となる。
速度を上げることなく、高速でサンプリング処理を行う
ことができるようにする。 【構成】 入力された映像信号データの各水平周期分を
複数に分割すると共に、その分割数と同じ数に該映像信
号データのサンプリングを開始するための信号ＳＰを分
配し、液晶パネル７の画面を分割表示する。例えば映像
信号データを分割する数を２にした場合を仮定する。そ
うすると、画像信号データは、前半の映像信号データＳ
１と後半の映像信号データＳ２とに分割される。この分
割された映像信号データの前半部Ｓ１と後半部Ｓ２は、
それぞれ前半用のソースドライバー８ａと後半用のソー
スドライバー８ｂで同時に、かつ並行に処理される。な
お、映像信号データを分割する数を３以上にすると、よ
り速い速度でサンプリング処理が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号データがディ
ジタル信号で与えられると共に該映像信号データをサン
プリングして表示装置の画面に表示する表示装置の駆動
回路に関し、特にサンプリング処理に高速性を要する、
例えば大型高精細の液晶表示装置等に利用される表示装
置の駆動回路に関する。
ジタル信号で与えられると共に該映像信号データをサン
プリングして表示装置の画面に表示する表示装置の駆動
回路に関し、特にサンプリング処理に高速性を要する、
例えば大型高精細の液晶表示装置等に利用される表示装
置の駆動回路に関する。
【０００２】
【従来の技術】上記駆動回路として、従来、図４に示す
回路部分を多数備えたものが知られている。図示されて
いる回路部分は、スイッチング素子として薄膜トランジ
スタ（ＴＦＴ）を使用した液晶表示装置を駆動する駆動
回路の１出力（ｎ番目）に対応している。なお、この図
示例では説明を簡単にするために映像信号データは２ビ
ットとしている。この駆動回路（ディジタルソースドラ
イバー）は、次のように動作する。
回路部分を多数備えたものが知られている。図示されて
いる回路部分は、スイッチング素子として薄膜トランジ
スタ（ＴＦＴ）を使用した液晶表示装置を駆動する駆動
回路の１出力（ｎ番目）に対応している。なお、この図
示例では説明を簡単にするために映像信号データは２ビ
ットとしている。この駆動回路（ディジタルソースドラ
イバー）は、次のように動作する。
【０００３】入力された映像信号データ（Ｄ０、Ｄ１）
は、第ｎ番目の絵素に対応するサンプリングパルスＴｓ
ｍｐの立ち上がりで、第１段目のＤフリップフロップ
（以下サンプリングＦＦという）１０に取り込まれ保持
される。１水平期間のサンプリングが終了した時点で、
出力パルスＯＥが第２段目のＤフリップフロップ（以下
ホールドＦＦという）１１に与えられ、サンプリングＦ
Ｆ１０に保持されていた映像信号データ（Ｄ０、Ｄ１）
はホールドＦＦ１１に取り込まれると共にデコーダ１２
に出力される。
は、第ｎ番目の絵素に対応するサンプリングパルスＴｓ
ｍｐの立ち上がりで、第１段目のＤフリップフロップ
（以下サンプリングＦＦという）１０に取り込まれ保持
される。１水平期間のサンプリングが終了した時点で、
出力パルスＯＥが第２段目のＤフリップフロップ（以下
ホールドＦＦという）１１に与えられ、サンプリングＦ
Ｆ１０に保持されていた映像信号データ（Ｄ０、Ｄ１）
はホールドＦＦ１１に取り込まれると共にデコーダ１２
に出力される。
【０００４】デコーダ１２は、この２ビットの映像信号
データ（Ｄ０、Ｄ１）をデコードし、その値（０〜３）
に応じて４つのアナログスイッチ１３ａ、１３ｂ、１３
ｃ、１３ｄのいずれか１つを導通とする。各アナログス
イッチ１３ａ、１３ｂ、１３ｃ、１３ｄには、それぞれ
外部電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３が与えられており、導
通したアナログスイッチを介して４種の外部電圧Ｖ０〜
Ｖ３のいずれかをソースラインＯｎに出力する。１台の
ＴＦＴ液晶表示装置に設けられる駆動回路は、これと同
様な回路部分を表示装置の水平のドット数と同数だけ有
している。
データ（Ｄ０、Ｄ１）をデコードし、その値（０〜３）
に応じて４つのアナログスイッチ１３ａ、１３ｂ、１３
ｃ、１３ｄのいずれか１つを導通とする。各アナログス
イッチ１３ａ、１３ｂ、１３ｃ、１３ｄには、それぞれ
外部電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３が与えられており、導
通したアナログスイッチを介して４種の外部電圧Ｖ０〜
Ｖ３のいずれかをソースラインＯｎに出力する。１台の
ＴＦＴ液晶表示装置に設けられる駆動回路は、これと同
様な回路部分を表示装置の水平のドット数と同数だけ有
している。
【０００５】
【発明が解決しようとする課題】以上説明したディジタ
ルソースドライバーは、最大で２５ＭＨｚの速度でサン
プリング処理が可能であり、従来のアナログソースドラ
イバーと比較すると、より高速なサンプリングが可能で
ある。しかし、液晶表示装置の大型化や高精細化が推進
されている近年にあっては、その大型化や高精細化に伴
って絵素が増加するために、更に高速のサンプリング速
度が要求されるが、従来のディジタルソースドライバー
ではその要求に対応することが非常に困難なこととなり
つつある。具体的には、ワークステーション等に対応し
た液晶表示装置に用いられるディジタルソースドライバ
ーとしては、従来に比較して２倍程度、例えば５０ＭＨ
ｚ程度の高速サンプリングが要求されるが、ディジタル
ソースドライバーを構成するＬＳＩ自体をこのように高
速化させることが非常に困難であるからである。
ルソースドライバーは、最大で２５ＭＨｚの速度でサン
プリング処理が可能であり、従来のアナログソースドラ
イバーと比較すると、より高速なサンプリングが可能で
ある。しかし、液晶表示装置の大型化や高精細化が推進
されている近年にあっては、その大型化や高精細化に伴
って絵素が増加するために、更に高速のサンプリング速
度が要求されるが、従来のディジタルソースドライバー
ではその要求に対応することが非常に困難なこととなり
つつある。具体的には、ワークステーション等に対応し
た液晶表示装置に用いられるディジタルソースドライバ
ーとしては、従来に比較して２倍程度、例えば５０ＭＨ
ｚ程度の高速サンプリングが要求されるが、ディジタル
ソースドライバーを構成するＬＳＩ自体をこのように高
速化させることが非常に困難であるからである。
【０００６】本発明は、かかる課題を解決すべくなされ
たものであり、サンプリング速度を上げることなく、高
速でサンプリング処理を行うことができる表示装置の駆
動回路を提供することを目的とする。
たものであり、サンプリング速度を上げることなく、高
速でサンプリング処理を行うことができる表示装置の駆
動回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の表示装置の駆動
回路は、映像信号データがディジタル信号で与えられる
と共に該映像信号データをサンプリングして表示装置の
画面に表示する表示装置の駆動回路であって、入力され
た映像信号データの各水平周期分を複数に分割すると共
に、その分割数と同じ数に該映像信号データのサンプリ
ングを開始するための信号を分配し、表示装置の画面を
分割表示するようになっており、そのことにより上記目
的を達成することができる。
回路は、映像信号データがディジタル信号で与えられる
と共に該映像信号データをサンプリングして表示装置の
画面に表示する表示装置の駆動回路であって、入力され
た映像信号データの各水平周期分を複数に分割すると共
に、その分割数と同じ数に該映像信号データのサンプリ
ングを開始するための信号を分配し、表示装置の画面を
分割表示するようになっており、そのことにより上記目
的を達成することができる。
【０００８】
【作用】本発明にあっては、入力された映像信号データ
の各水平周期分を複数に分割すると共に、その分割数と
同じ数に該映像信号データのサンプリングを開始するた
めの信号を分配し、表示装置の画面を分割表示する構成
となっている。ここで、例えば映像信号データを分割す
る数を２にした場合を仮定する。そうすると、映像信号
データは、前半の映像信号データと後半の映像信号デー
タとに分割される。この分割された映像信号データを各
々ディジタルソースドライバーの前半部と後半部とに分
けて入力させ、かつ、その前半部と後半部との先頭に、
サンプリングを開始する信号を与えるようにすると、入
力された映像信号データの前半部と後半部は、それぞれ
ディジタルソースドライバーの前半部と後半部で同時
に、かつ並行に処理される。
の各水平周期分を複数に分割すると共に、その分割数と
同じ数に該映像信号データのサンプリングを開始するた
めの信号を分配し、表示装置の画面を分割表示する構成
となっている。ここで、例えば映像信号データを分割す
る数を２にした場合を仮定する。そうすると、映像信号
データは、前半の映像信号データと後半の映像信号デー
タとに分割される。この分割された映像信号データを各
々ディジタルソースドライバーの前半部と後半部とに分
けて入力させ、かつ、その前半部と後半部との先頭に、
サンプリングを開始する信号を与えるようにすると、入
力された映像信号データの前半部と後半部は、それぞれ
ディジタルソースドライバーの前半部と後半部で同時
に、かつ並行に処理される。
【０００９】したがって、元の画像信号データは半分の
クロックで処理してもよいことになる。このため、従来
並のサンプリング速度をもつディジタルソースドライバ
ーを使用しても、サンプリング処理を実質的に２倍にす
ることが可能である。なお、映像信号データを分割する
数を３以上にすると、より速い速度でサンプリング処理
が実質的に可能となる。
クロックで処理してもよいことになる。このため、従来
並のサンプリング速度をもつディジタルソースドライバ
ーを使用しても、サンプリング処理を実質的に２倍にす
ることが可能である。なお、映像信号データを分割する
数を３以上にすると、より速い速度でサンプリング処理
が実質的に可能となる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づき具体的
に説明する。
に説明する。
【００１１】図１は本発明にかかる表示装置の駆動回路
の出力側を示し、図２はその駆動回路の入力側に備わっ
たインターフェース部を示す。インターフェース部に
は、図２に示すように水平同期信号と映像信号データと
サンプリングクロック信号（ｃｋ１）とが入力される。
そのうちの映像信号データは、切換スイッチ１を介して
１水平期間に１組のラインメモリ２ａと２ｂに、又は他
の１組のラインメモリ２ｃと２ｄに保持される。切換ス
イッチ１には、水平同期信号が入力される。各ラインメ
モリ２ａ、２ｂ、２ｃ、２ｄには、それぞれ前記サンプ
リングクロック信号（ｃｋ１）が、例えば５０ＭＨｚで
入力される。このサンプリングクロック信号（ｃｋ１）
は分周器３にも与えられる。この分周器３は、本実施例
では１／２分周器を使用している。
の出力側を示し、図２はその駆動回路の入力側に備わっ
たインターフェース部を示す。インターフェース部に
は、図２に示すように水平同期信号と映像信号データと
サンプリングクロック信号（ｃｋ１）とが入力される。
そのうちの映像信号データは、切換スイッチ１を介して
１水平期間に１組のラインメモリ２ａと２ｂに、又は他
の１組のラインメモリ２ｃと２ｄに保持される。切換ス
イッチ１には、水平同期信号が入力される。各ラインメ
モリ２ａ、２ｂ、２ｃ、２ｄには、それぞれ前記サンプ
リングクロック信号（ｃｋ１）が、例えば５０ＭＨｚで
入力される。このサンプリングクロック信号（ｃｋ１）
は分周器３にも与えられる。この分周器３は、本実施例
では１／２分周器を使用している。
【００１２】上記分周器３は、２５ＭＨｚのサンプリン
グクロック信号（ｃｋ２）を、前記各ラインメモリ２
ａ、２ｂ、２ｃ、２ｄと液晶表示装置ユニット６とに出
力する。このサンプリングクロック信号（ｃｋ２）に基
づいて、各ラインメモリ２ａ、２ｂ、２ｃ、２ｄに保持
された映像信号データは読み出される。ラインメモリ２
ａと２ｃから読み出された映像信号データは、切換スイ
ッチ４ａを介して出力バッファ５ａに出力され、ライン
メモリ２ｂと２ｄから読み出された映像信号データは、
切換スイッチ４ｂを介して出力バッファ５ｂに出力され
る。
グクロック信号（ｃｋ２）を、前記各ラインメモリ２
ａ、２ｂ、２ｃ、２ｄと液晶表示装置ユニット６とに出
力する。このサンプリングクロック信号（ｃｋ２）に基
づいて、各ラインメモリ２ａ、２ｂ、２ｃ、２ｄに保持
された映像信号データは読み出される。ラインメモリ２
ａと２ｃから読み出された映像信号データは、切換スイ
ッチ４ａを介して出力バッファ５ａに出力され、ライン
メモリ２ｂと２ｄから読み出された映像信号データは、
切換スイッチ４ｂを介して出力バッファ５ｂに出力され
る。
【００１３】出力バッファ５ａは出力信号である映像信
号データＳ１を液晶表示装置ユニット６に出力し、出力
バッファ５ｂは出力信号である映像信号データＳ２を液
晶表示装置ユニット６に出力する。液晶表示装置ユニッ
ト６及び切換スイッチ４ａ、４ｂには、前記水平同期信
号が与えられる。
号データＳ１を液晶表示装置ユニット６に出力し、出力
バッファ５ｂは出力信号である映像信号データＳ２を液
晶表示装置ユニット６に出力する。液晶表示装置ユニッ
ト６及び切換スイッチ４ａ、４ｂには、前記水平同期信
号が与えられる。
【００１４】液晶表示装置ユニット６は、図１に示すよ
うに、上記映像信号データＳ１、Ｓ２およびサンプリン
グクロック信号（ｃｋ２）が入力され、後述する映像信
号データＳ１Ｕ、Ｓ２Ｕを出力するコントローラ９と、
コントローラ９からの映像信号データＳ１Ｕを入力する
上の前半用のソースドライバー（下の前半用のソースド
ライバーも同様。図には上側のソースドライバー８ａが
現れている。）と、コントローラ９からの映像信号デー
タＳ２Ｕを入力する上の後半用のソースドライバー（下
の後半用のソースドライバーも同様。図には上側のソー
スドライバー８ｂが現れている。）と、これらソースド
ライバー８ａ、８ｂ等により駆動される液晶パネル７と
を備える。
うに、上記映像信号データＳ１、Ｓ２およびサンプリン
グクロック信号（ｃｋ２）が入力され、後述する映像信
号データＳ１Ｕ、Ｓ２Ｕを出力するコントローラ９と、
コントローラ９からの映像信号データＳ１Ｕを入力する
上の前半用のソースドライバー（下の前半用のソースド
ライバーも同様。図には上側のソースドライバー８ａが
現れている。）と、コントローラ９からの映像信号デー
タＳ２Ｕを入力する上の後半用のソースドライバー（下
の後半用のソースドライバーも同様。図には上側のソー
スドライバー８ｂが現れている。）と、これらソースド
ライバー８ａ、８ｂ等により駆動される液晶パネル７と
を備える。
【００１５】前半用のソースドライバー８ａ等及び後半
用のソースドライバー８ｂ等の各々の先頭のドライバー
には、コントローラ９からサンプリング開始信号ＳＰが
分配されて入力される。また、これら各ソースドライバ
ー８ａ、８ｂ等には、サンプリングクロック（ｃｋ２）
が入力される。このサンプリングクロック（ｃｋ２）は
２５ＭＨｚであるので、各ソースドライバー８ａ、８ｂ
等は従来の、つまり図４に示した回路を備えたディジタ
ルソースドライバーで構成してある。
用のソースドライバー８ｂ等の各々の先頭のドライバー
には、コントローラ９からサンプリング開始信号ＳＰが
分配されて入力される。また、これら各ソースドライバ
ー８ａ、８ｂ等には、サンプリングクロック（ｃｋ２）
が入力される。このサンプリングクロック（ｃｋ２）は
２５ＭＨｚであるので、各ソースドライバー８ａ、８ｂ
等は従来の、つまり図４に示した回路を備えたディジタ
ルソースドライバーで構成してある。
【００１６】次に、このように構成された表示装置の駆
動回路の動作内容を、図３に基づいて説明する。なお、
ディジタル信号である映像信号データのサンプリング速
度は５０ＭＨｚ、水平表示範囲は１２８０画素とし、ま
た液晶パネル７の水平画素は１２８０画素、総てのソー
スドライバー８ａ、８ｂ等のデータサンプリング速度は
２５ＭＨｚとした。
動回路の動作内容を、図３に基づいて説明する。なお、
ディジタル信号である映像信号データのサンプリング速
度は５０ＭＨｚ、水平表示範囲は１２８０画素とし、ま
た液晶パネル７の水平画素は１２８０画素、総てのソー
スドライバー８ａ、８ｂ等のデータサンプリング速度は
２５ＭＨｚとした。
【００１７】インターフェース部に入力される映像信号
データは、図３（ｃ）に示す水平同期信号が与えられて
いる１水平期間において１２８０画素分の信号を有する
（図３（ａ）参照）。この映像信号データのうち１〜６
４０画素分をラインメモリ２ａに、続いて６４１〜１２
８０画素分をラインメモリ２ｂに、図３（ｂ）に示す５
０ＭＨｚのサンプリングクロック信号（ｃｋ１）で保持
する。次の水平期間では、ラインメモリ２ｃに映像信号
データの１〜６４０画素分を、ラインメモリ２ｄに映像
信号データの６４１〜１２８０画素分を保持すると同時
に、前の水平期間に保持していたデータをラインメモリ
２ａ又は２ｂから並列に、かつ、同時に２５ＭＨｚのサ
ンプリングクロック信号（ｃｋ２）で読み出す。
データは、図３（ｃ）に示す水平同期信号が与えられて
いる１水平期間において１２８０画素分の信号を有する
（図３（ａ）参照）。この映像信号データのうち１〜６
４０画素分をラインメモリ２ａに、続いて６４１〜１２
８０画素分をラインメモリ２ｂに、図３（ｂ）に示す５
０ＭＨｚのサンプリングクロック信号（ｃｋ１）で保持
する。次の水平期間では、ラインメモリ２ｃに映像信号
データの１〜６４０画素分を、ラインメモリ２ｄに映像
信号データの６４１〜１２８０画素分を保持すると同時
に、前の水平期間に保持していたデータをラインメモリ
２ａ又は２ｂから並列に、かつ、同時に２５ＭＨｚのサ
ンプリングクロック信号（ｃｋ２）で読み出す。
【００１８】ラインメモリ２ａから読み出されたデータ
は切換スイッチ４ａを介して出力バッファ５ａに与えら
れ、出力バッファ５ａは１〜６４０画素分の映像信号デ
ータＳ１を液晶表示装置ユニット６に出力する。一方、
ラインメモリ２ｂから読み出されたデータは切換スイッ
チ４ｂを介して出力バッファ５ｂに与えられ、出力バッ
ファ５ｂは６４１〜１２８０画素分の映像信号データＳ
２を液晶表示装置ユニット６に出力する。従って、上記
インターフェース部から出力される映像信号データは、
１〜６４０画素分の映像信号データＳ１と、６４１〜１
２８０画素分の映像信号データＳ２との２つに分割され
て、液晶表示装置ユニット６に与えられる。
は切換スイッチ４ａを介して出力バッファ５ａに与えら
れ、出力バッファ５ａは１〜６４０画素分の映像信号デ
ータＳ１を液晶表示装置ユニット６に出力する。一方、
ラインメモリ２ｂから読み出されたデータは切換スイッ
チ４ｂを介して出力バッファ５ｂに与えられ、出力バッ
ファ５ｂは６４１〜１２８０画素分の映像信号データＳ
２を液晶表示装置ユニット６に出力する。従って、上記
インターフェース部から出力される映像信号データは、
１〜６４０画素分の映像信号データＳ１と、６４１〜１
２８０画素分の映像信号データＳ２との２つに分割され
て、液晶表示装置ユニット６に与えられる。
【００１９】次に、２つの映像信号データＳ１とＳ２
は、液晶表示装置ユニット６のコントローラ９に入力さ
れる。コントローラ９は、映像信号データＳ１及びＳ２
それぞれを上ソース用の映像信号データと下ソース用の
映像信号データとに分けて出力し、またドライバーのサ
ンプリング開始を決めるサンプリング開始信号ＳＰを作
り、出力している。ここで、映像信号のうち１画素おき
の１〜６４０画素のデータと１画素おきの６４１〜１２
８０画素のデータとの各々を、上ソース用の映像信号デ
ータＳ１Ｕ、Ｓ２Ｕとする。下ソース用の映像信号デー
タも同様に処理される。
は、液晶表示装置ユニット６のコントローラ９に入力さ
れる。コントローラ９は、映像信号データＳ１及びＳ２
それぞれを上ソース用の映像信号データと下ソース用の
映像信号データとに分けて出力し、またドライバーのサ
ンプリング開始を決めるサンプリング開始信号ＳＰを作
り、出力している。ここで、映像信号のうち１画素おき
の１〜６４０画素のデータと１画素おきの６４１〜１２
８０画素のデータとの各々を、上ソース用の映像信号デ
ータＳ１Ｕ、Ｓ２Ｕとする。下ソース用の映像信号デー
タも同様に処理される。
【００２０】上記映像信号データＳ１Ｕは、それに対応
する前半用のソースドライバー８ａに入力され、映像信
号データＳ２Ｕもそれに対応する後半用のソースドライ
バー８ｂに入力される。更に、図３（ｇ）に示すサンプ
リング開始信号ＳＰは、前半用のソースドライバー８ａ
及び後半用のソースドライバー８ｂの各々の先頭のドラ
イバーに分配して入力される。このため、図３（ｄ）に
示される前半分（１〜６４０画素分）の映像信号データ
Ｓ１と、図３（ｅ）に示される後半分（６４１〜１２８
０画素分）の映像信号データＳ２とは、元のサンプリン
グクロック信号（ｃｋ１）（図３（ｂ）参照）の半分の
サンプリングクロック信号（ｃｋ２）（図３（ｆ）参
照）で同時に液晶表示装置ユニット６に入力され、液晶
パネル７の左半分の画面と右半分の画面とが同時に表示
されることになる。
する前半用のソースドライバー８ａに入力され、映像信
号データＳ２Ｕもそれに対応する後半用のソースドライ
バー８ｂに入力される。更に、図３（ｇ）に示すサンプ
リング開始信号ＳＰは、前半用のソースドライバー８ａ
及び後半用のソースドライバー８ｂの各々の先頭のドラ
イバーに分配して入力される。このため、図３（ｄ）に
示される前半分（１〜６４０画素分）の映像信号データ
Ｓ１と、図３（ｅ）に示される後半分（６４１〜１２８
０画素分）の映像信号データＳ２とは、元のサンプリン
グクロック信号（ｃｋ１）（図３（ｂ）参照）の半分の
サンプリングクロック信号（ｃｋ２）（図３（ｆ）参
照）で同時に液晶表示装置ユニット６に入力され、液晶
パネル７の左半分の画面と右半分の画面とが同時に表示
されることになる。
【００２１】従って、本発明にかかる表示装置の駆動回
路は、画像信号データの各水平周期をインターフェース
部で前半と後半とに分割し、前半の画像信号データを液
晶表示装置ユニット６内の前半用のソースドライバー８
ａに、後半の画像信号データを液晶表示装置ユニット６
内の後半用のソースドライバー８ｂに並行して同時的に
入力し、液晶パネル７の画面を分割表示する。このと
き、ソースドライバー８ａ、８ｂに与えられるサンプリ
ングクロック信号（ｃｋ２）は、分周器３により元のサ
ンプリングクロック信号（ｃｋ１）に対して１／２に分
周されていて、従来程度の速度に落ちている。このた
め、サンプリングクロック信号（ｃｋ２）としては２５
ＭＨｚの半減したものの使用が可能となる。
路は、画像信号データの各水平周期をインターフェース
部で前半と後半とに分割し、前半の画像信号データを液
晶表示装置ユニット６内の前半用のソースドライバー８
ａに、後半の画像信号データを液晶表示装置ユニット６
内の後半用のソースドライバー８ｂに並行して同時的に
入力し、液晶パネル７の画面を分割表示する。このと
き、ソースドライバー８ａ、８ｂに与えられるサンプリ
ングクロック信号（ｃｋ２）は、分周器３により元のサ
ンプリングクロック信号（ｃｋ１）に対して１／２に分
周されていて、従来程度の速度に落ちている。このた
め、サンプリングクロック信号（ｃｋ２）としては２５
ＭＨｚの半減したものの使用が可能となる。
【００２２】なお、上記実施例では、表示装置の駆動回
路がインターフェース部を備え、そのインターフェース
部の出力バッファ５ａ、５ｂから１水平期間のデータ信
号を分割する構成としているが、その信号と同等の信号
をコンピュータ等を用いて得るようにしてもよい。コン
ピュータを用いる場合には、本発明の表示装置の駆動回
路は、図２に示すインターフェース部は省くことができ
る。
路がインターフェース部を備え、そのインターフェース
部の出力バッファ５ａ、５ｂから１水平期間のデータ信
号を分割する構成としているが、その信号と同等の信号
をコンピュータ等を用いて得るようにしてもよい。コン
ピュータを用いる場合には、本発明の表示装置の駆動回
路は、図２に示すインターフェース部は省くことができ
る。
【００２３】また、上記実施例では映像信号データの各
水平周期分を２つに分割する場合を説明したが、本発明
はこれに限らず、映像信号の分割数とそれに合ったクロ
ックの分周により、ドライバーのサンプリング速度の仕
様を満足できる映像データを作り、種々の高速な映像信
号を表示することも可能であり、映像信号データの各水
平周期分を３つ以上に分割しても実施できる。
水平周期分を２つに分割する場合を説明したが、本発明
はこれに限らず、映像信号の分割数とそれに合ったクロ
ックの分周により、ドライバーのサンプリング速度の仕
様を満足できる映像データを作り、種々の高速な映像信
号を表示することも可能であり、映像信号データの各水
平周期分を３つ以上に分割しても実施できる。
【００２４】
【発明の効果】以上のように本発明によれば、映像信号
データの各水平周期分を複数に分割して表示装置の画面
を分割表示できるので、従来の低いサンプリング速度で
しか動作しないディジタルソースドライバーを使用して
も、現行では表示できない高速なディジタル映像信号で
の表示が可能となる。
データの各水平周期分を複数に分割して表示装置の画面
を分割表示できるので、従来の低いサンプリング速度で
しか動作しないディジタルソースドライバーを使用して
も、現行では表示できない高速なディジタル映像信号で
の表示が可能となる。
【図１】本発明にかかる表示装置の駆動回路を適用した
液晶表示装置ユニット部分を示すブロック図。
液晶表示装置ユニット部分を示すブロック図。
【図２】図１の駆動回路のインターフェース部を示すブ
ロック図。
ロック図。
【図３】図１の駆動回路におけるタイミング波形図。
【図４】従来のディジタルソースドライバーを示すブロ
ック図。
ック図。
１、４、１３ 切換スイッチ ２ ラインメモリ ３ 分周器 ５ 出力バッファ ６ 液晶表示装置ユニット ７ 液晶パネル ８ａ 前半用のソースドライバー ８ｂ 後半用のソースドライバー ９ コントローラ
Claims (1)
- 【請求項１】映像信号データがディジタル信号で与えら
れると共に該映像信号データをサンプリングして表示装
置の画面に表示する表示装置の駆動回路であって、 入力された映像信号データの各水平周期分を複数に分割
すると共に、その分割数と同じ数に該映像信号データの
サンプリングを開始するための信号を分配し、表示装置
の画面を分割表示する表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1669192A JPH05210359A (ja) | 1992-01-31 | 1992-01-31 | 表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1669192A JPH05210359A (ja) | 1992-01-31 | 1992-01-31 | 表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210359A true JPH05210359A (ja) | 1993-08-20 |
Family
ID=11923332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1669192A Pending JPH05210359A (ja) | 1992-01-31 | 1992-01-31 | 表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210359A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333729B1 (en) | 1997-07-10 | 2001-12-25 | Lg Electronics Inc. | Liquid crystal display |
| KR100470758B1 (ko) * | 2001-04-16 | 2005-03-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛 |
| JP2007164152A (ja) * | 2005-12-16 | 2007-06-28 | Chi Mei Electronics Corp | フラットパネルディスプレイとその駆動装置および駆動方法 |
-
1992
- 1992-01-31 JP JP1669192A patent/JPH05210359A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333729B1 (en) | 1997-07-10 | 2001-12-25 | Lg Electronics Inc. | Liquid crystal display |
| KR100470758B1 (ko) * | 2001-04-16 | 2005-03-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛 |
| US7030852B2 (en) | 2001-04-16 | 2006-04-18 | Nec Lcd Technologies, Ltd. | Liquid crystal display unit having incoming pixel data rearrangement circuit |
| JP2007164152A (ja) * | 2005-12-16 | 2007-06-28 | Chi Mei Electronics Corp | フラットパネルディスプレイとその駆動装置および駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| US6181312B1 (en) | Drive circuit for an active matrix liquid crystal display device | |
| US6181317B1 (en) | Display and method of and drive circuit for driving the display | |
| US5170158A (en) | Display apparatus | |
| KR100470758B1 (ko) | 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛 | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH1063232A (ja) | 液晶表示装置の駆動回路 | |
| JPH0748148B2 (ja) | 液晶表示コントローラ、液晶表示装置、及び情報処理装置 | |
| JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
| JP3325780B2 (ja) | シフトレジスタ回路および画像表示装置 | |
| JP2957799B2 (ja) | 表示装置の表示駆動用サンプルホールド回路 | |
| KR20050002238A (ko) | 액정표시장치의 구동장치 및 구동방법 | |
| JPH08106272A (ja) | 表示装置駆動回路 | |
| US5166670A (en) | Column electrode driving circuit for a display apparatus | |
| JPH05232898A (ja) | 画像信号処理回路 | |
| JP2747583B2 (ja) | 液晶パネルの駆動回路及び液晶装置 | |
| JPH05210359A (ja) | 表示装置の駆動回路 | |
| US6362804B1 (en) | Liquid crystal display with picture displaying function for displaying a picture in an aspect ratio different from the normal aspect ratio | |
| JPH05303362A (ja) | 表示装置 | |
| JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
| KR19980071743A (ko) | 액정 표시 장치 | |
| US20050110750A1 (en) | Apparatus and method of processing signals | |
| JP3314421B2 (ja) | ディスプレイ装置及びその駆動装置 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| WO1997020304A1 (en) | High speed data sampling system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990621 |