JPH0844862A

JPH0844862A - 画像処理装置

Info

Publication number: JPH0844862A
Application number: JP6198040A
Authority: JP
Inventors: Koichi Sawada; 康一沢田; Hideki Wanami; 英樹和波
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-07-29
Filing date: 1994-07-29
Publication date: 1996-02-16

Abstract

(57)【要約】【構成】内部の記憶領域が例えば４つに分割されたフ
レームメモリ１に静止画像データを記憶する。アドレス
発生回路３は、画像処理に応じた整数部の読み出しアド
レスを形成して上記フレームメモリ１の各記憶領域にそ
れぞれ供給するとともに、該画像処理に応じた小数部の
アドレスを形成して演算回路４に供給する。上記演算回
路４は、上記小数部のアドレスに基づいて、上記整数部
の読み出しアドレスにより読み出された静止画像データ
に画像処理に応じた補間処理を施して出力する。【効果】各記憶領域に記憶された静止画像データを同
時に読み出して画像処理しているため、リアルタイムで
の画像処理を可能とすることができる。また、フレーム
メモリ１から読み出した静止画像データに対して画像処
理を施しているため、オリジナルの静止画像データを該
フレームメモリ１に記憶しておくことができ、必要に応
じて即座にもとの静止画像を表示することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、静止画像データに拡大
処理，縮小処理，回転処理，ディゾルブ処理等の画像処
理を施して出力する画像処理装置に関し、特に、単一の
ＤＲＡＭ等の安価なメモリを用いながらにして、高速な
上記画像処理等を行うことができるような画像処理装置
に関する。

【０００２】

【従来の技術】従来、取り込んだ画像データに基づい
て、表示画像の拡大処理，縮小処理，回転処理，ディゾ
ルブ処理等の画像処理を行う画像処理装置が知られてい
る。この画像処理装置は、大容量のメインメモリと、ビ
デオメモリとの２つのメモリを有しており、上記取り込
んだ画像データを、まず、該メインメモリに一旦記憶す
る。次に、上記メインメモリから画像データを読み出
し、この読み出した画像データに拡大処理，縮小処理，
回転処理，ディゾルブ処理等の画像処理を施し、これを
上記ビデオメモリに供給する。或いは、上記メインメモ
リ内で画像データに拡大処理，縮小処理，回転処理，デ
ィゾルブ処理等の画像処理を施し、これをビデオメモリ
に供給する。そして、このビデオメモリから上記拡大処
理等の施された画像データをビデオレートで読み出して
モニタ装置等に供給する。

【０００３】これにより、上記モニタ装置に拡大処理，
縮小処理，回転処理，ディゾルブ処理等の画像処理に応
じた画像が表示されることとなる。ここで、上記ビデオ
メモリとしては、ＳＲＡＭ（Static RAM）が用いられて
いる。このＳＲＡＭは、高速かつランダムにアクセス可
能であるため、例えば表示画像を９０度，１８０度等の
ように回転させて表示する画像の回転処理を行う場合、
画像データの読み出し方向や読み出し順序を可変するだ
けで高速な回転処理を行うことができ、該回転処理した
画像を上記モニタ装置に素早く表示することができる。

【０００４】

【発明が解決しようとする課題】しかし、従来の画像処
理装置は、メインメモリ及びビデオメモリの２つのメモ
リを必要とするため効率的ではないうえ、コスト高とな
る問題があった。また、拡大処理等の画像処理はできる
だけ高速で行うのが好ましい。このため、画素補間処理
等で必要な演算を行うプロセッサをはじめ、周辺回路と
して高価なものが設けられるが、該高価な周辺回路が設
けられている割りには、ビデオレートでのリアルタイム
処理は困難であった。

【０００５】また、上記メインメモリから読み出された
画像データに上記拡大処理等の画像処理を施す場合は、
該画像処理を施す前のオリジナルの画像データがメイン
メモリに保存されているため、再度同じ画像データを取
り込むことなく、続けて他の画像処理を行うことができ
るが、上記メインメモリ内で拡大処理等の画像処理を行
うと、オリジナルの画像データがメインメモリ内に保存
されないこととなる。このため、続けて他の画像処理を
行うことはできず、或いは、続けて他の画像処理を行う
場合は、再度同じ画像データを取り込む必要があり、大
変不便であった。

【０００６】また、上記ビデオメモリとして上記高価な
ＳＲＡＭを用いているため、画像処理装置自体が高価格
化する問題があった。この問題を解決するためには、上
記ビデオメモリとして安価なＤＲＡＭ（Dynamic RAM ）
を用いればよいが、このＤＲＡＭを用いた場合、上記回
転処理等のようなランダムアクセスが必要な画像処理に
おいては、アクセス速度が遅いためにモニタ装置に表示
するまでに時間を要してしまう。なお、上記ＤＲＡＭ
は、高速アクセス可能な高速アクセスモードを有してい
るが、この高速アクセスモードは、例えば横方向の一方
向のみランダムアクセスが可能なモードであり、縦方向
のランダムアクセスは行うことができない。従って、１
８０度のみの回転処理は可能であるが、９０度，２７０
度の回転処理は不可能となる。

【０００７】本発明は上述の問題点に鑑みてなされたも
のであり、１つのメモリのみでリアルタイムでの画像処
理を可能とすることができるうえ、画像処理を行っても
オリジナルの画像データを保存しておくことができるこ
とから、続けて他の画像処理を行うことができ、また、
安価なＤＲＡＭを用いて９０度〜２７０度の高速な回転
処理を行うことができ、装置全体のローコスト化を図る
ことができるような画像処理装置の提供を目的とする。

【０００８】

【課題を解決するための手段】本発明に係る画像処理装
置は、記憶領域が複数に分割されおり、所望の静止画像
の静止画像データを記憶する単一の記憶手段と、上記各
記憶領域毎に形成した、画像処理に応じた整数部の読み
出しアドレスを出力するとともに、該画像処理に応じた
小数部の読み出しアドレスを補間データとして出力する
アドレス発生手段と、上記整数部の読み出しアドレスに
応じて上記記憶手段から読み出された静止画像データに
対して、上記補間データに基づいて画像処理に応じた補
間処理を施して出力する演算手段とを有する。

【０００９】また、本発明に係る画像処理装置は、上記
アドレス発生手段として、静止画像の拡大処理或いは縮
小処理を行う際に、静止画像の隣接する画素が上記記憶
手段の異なる記憶領域に書き込まれるように書き込みア
ドレスを形成して上記記憶手段に供給するとともに、該
拡大処理或いは縮小処理を行う部分の読み出しアドレス
を各記憶領域毎に形成し、これを上記整数部の読み出し
アドレスとして上記記憶手段に供給し、拡大倍率或いは
縮小倍率に応じたアドレスの増分値或いは減少値を示す
デルタアドレスを形成し、これを上記補間データとして
演算手段に供給するものを有する。また、上記演算手段
として、上記読み出しアドレスにより上記記憶手段から
読み出された静止画像データを、上記補間データに基づ
いて拡大倍率或いは縮小倍率に対応する静止画像データ
となるように補間処理して出力するものを有する。

【００１０】また、本発明に係る画像処理装置は、上記
アドレス発生手段として、表示画像を、一の静止画像か
ら他の静止画像へ変換表示するディゾルブ処理を行う際
に、上記記憶手段の複数の記憶領域にそれぞれ所望の静
止画像の静止画像データが記憶されるように書き込みア
ドレスを形成して上記記憶手段に供給し、また、上記各
記憶領域に記憶された静止画像のうち、指定された２つ
の静止画像の各静止画像データが読み出されるように上
記整数部の読み出しアドレスをそれぞれ形成して上記記
憶手段に供給するとともに、該ディゾルブ処理の速度に
応じた上記補間データを形成して上記演算手段に供給す
るものを有する。また、上記演算手段として、上記補間
データに基づいて、上記各記憶領域から読み出された各
静止画像データに補間処理を施して出力するものを有す
る。

【００１１】また、本発明に係る画像処理装置は、静止
画像を９０度ずつ回転して表示する回転処理を行う際
に、上記記憶手段に記憶された静止画像データを、該記
憶手段の対角線を境にして入れ換えを行う対角線書き換
え処理と、上記記憶手段に記憶された静止画像データを
通常方向から順に読み出す通常読み出し処理と、上記記
憶手段に記憶された静止画像データを逆方向から順に読
み出す逆読み出し処理とを併用して上記回転処理を行う
ように上記アドレス発生手段のアドレス発生動作を制御
するアドレス発生制御手段を有する。

【００１２】

【作用】本発明に係る画像処理装置は、記憶領域が複数
に分割された単一の記憶手段により、所望の静止画像の
静止画像データが記憶されると、アドレス発生手段が、
上記各記憶領域毎に画像処理に応じた整数部の読み出し
アドレスを形成し、これを上記記憶領域に供給して、各
記憶領域からそれぞれ静止画像データを読み出すととも
に、該画像処理に応じた小数部の読み出しアドレスを形
成し、これを補間データとして演算手段に供給する。

【００１３】上記演算手段は、上記記憶手段から読み出
された静止画像データに対して、上記補間データに基づ
いて画像処理に応じた補間処理を施して出力する。具体
的には、本発明に係る画像処理装置は、表示画像を拡大
表示或いは縮小表示する電子ズーム処理，表示画像を９
０度ずつ回転させて表示する回転処理及び一の所望の画
像から他の所望の画像へ徐々に表示画像を切り換えるデ
ィゾルブ処理が可能となっている。

【００１４】すなわち、上記電子ズーム処理を行う場
合、上記アドレス発生手段は、静止画像の隣接する画素
が上記記憶手段の異なる記憶領域に書き込まれるように
書き込みアドレスを形成して上記記憶手段に供給する。
そして、拡大処理或いは縮小処理を行う部分の読み出し
アドレスを各記憶領域毎に形成し、これを上記整数部の
読み出しアドレスとして上記記憶手段に供給し、拡大倍
率或いは縮小倍率に応じたアドレスの増分値或いは減少
値を示すデルタアドレスを形成し、これを上記補間デー
タとして演算手段に供給する。

【００１５】上記演算手段は、上記読み出しアドレスに
より上記記憶手段から読み出された静止画像データを、
上記補間データに基づいて拡大倍率或いは縮小倍率に対
応する静止画像データとなるように補間処理して出力す
る。これにより、表示画像を拡大表示或いは縮小表示す
ることができる。また、上記記憶手段からの静止画像デ
ータを読み出し、この読み出した静止画像データに対し
て拡大処理，縮小処理等を施すようにしているため、オ
リジナルの静止画像データをそのまま保存することがで
き、必要に応じて元の静止画像を即座に表示することが
できる。

【００１６】また、上記複数の記憶領域からそれぞれ静
止画像データ読み出し画像処理するようにしているた
め、リアルタイムの演算処理を可能とすることができ
る。次に、ディゾルブ処理を行う場合、上記アドレス発
生手段は、上記記憶手段の複数の記憶領域にそれぞれ所
望の静止画像の静止画像データが記憶されるように書き
込みアドレスを形成して上記記憶手段に供給する。そし
て、上記各記憶領域に記憶された静止画像のうち、指定
された２つの静止画像の各静止画像データが読み出され
るように上記整数部の読み出しアドレスをそれぞれ形成
して上記記憶手段に供給するとともに、該ディゾルブ処
理の速度に応じた上記補間データを形成して上記演算手
段に供給する。

【００１７】上記演算手段は、上記補間データに基づい
て、上記各記憶領域から読み出された各静止画像データ
に補間処理を施して出力する。当該画像処理装置は、単
一の記憶手段ではあるが、記憶領域が複数に分割された
記憶手段を有しているため、このようにディゾルブ処理
を可能とすることができる。

【００１８】次に、回転処理を行う場合、アドレス発生
制御手段が、上記記憶手段に記憶された静止画像データ
を、該記憶手段の対角線を境にして入れ換えを行う対角
線書き換え処理と、上記記憶手段に記憶された静止画像
データを通常方向から順に読み出す通常読み出し処理
と、上記記憶手段に記憶された静止画像データを逆方向
から順に読み出す逆読み出し処理とを併用して上記回転
処理を行うように上記アドレス発生手段のアドレス発生
動作を制御する。

【００１９】これにより、上記記憶手段として安価なＤ
ＲＡＭを用いても、画像の回転処理を可能とすることが
できる。

【００２０】

【実施例】以下、本発明に係る画像処理装置の好ましい
実施例について図面を参照しながら詳細に説明する。ま
ず、本発明の実施例に係る画像処理装置は、図１に示す
ように記憶領域が複数の記憶領域に分割された１つのフ
レームメモリ１と、表示画像の拡大処理，縮小処理，回
転処理，ディゾルブ処理等の画像処理に応じて、上記フ
レームメモリ１の画像データの書き込み及び読み出しを
制御するメモリコントローラ２とを有している。

【００２１】また、上記画像処理装置は、上記メモリコ
ントローラ２からの書き込み制御データ及び読み出し制
御データに基づいて、上記フレームメモリ１の各記憶領
域毎に、後に説明する整数部と小数部で形成された書き
込みアドレス及び読み出しアドレスを形成し、該整数部
の書き込みアドレス及び読み出しアドレスを上記フレー
ムメモリ１に供給するアドレス発生回路３と、上記アド
レス発生回路３から供給される上記小数部の書き込みア
ドレス，読み出しアドレス、及び、上記フレームメモリ
１から読み出された画像データに基づいて、上記画像処
理の演算を行う演算回路４とを有している。

【００２２】また、上記画像処理装置は、上記演算回路
４により画像処理された画像データに、色調変換の処理
を施すカラー調整回路５と、複数の外部デバイスから供
給される画像データを選択して上記演算回路４に供給す
る第１のバスセレクタ６と、上記カラー調整回路５から
の画像データを供給する外部デハイスを選択して出力す
る第２のバスセレクタ７と、上記各部１〜７の全体的な
制御を行う中央演算ユニット（ＣＰＵ）８とを有してい
る。

【００２３】上記フレームメモリ１は、赤色（Ｒ）の画
像データが読み書きされるＲ用フレームメモリ，緑色
（Ｇ）の画像データが読み書きされるＧ用フレームメモ
リ及び青色（Ｂ）の画像データが読み書きされるＢ用フ
レームメモリで構成されている。すなわち、上記各色用
フレームメモリは、論理的には、例えば縦×横×深さが
１０２４画素×１０２４画素×４ビットで計４Ｍビット
の記憶領域を有する４つのＤＲＡＭ（Dynamic ＲＡＭ）
を、それぞれ正方形状を形成するように並べるととも
に、この正方形状に並べられた４つのＤＲＡＭを深さ方
向に２段積層することにより、計８つのＤＲＡＭから２
０４８×２０４８×８ビットの記憶領域を有するように
それぞれ構成されている。

【００２４】そして、上記フレームメモリ１は、論理的
には、上記２０４８×２０４８×８ビットの記憶領域を
有する各色用のフレームメモリを、それぞれ深さ方向に
例えばＲＧＢの順で積層して構成されている。従って、
上記フレームメモリ１は、２０４８×２０４８×２４ビ
ットの記憶領域を有することとなる。このような構成を
有する本実施例に係る画像処理装置は、例えばビデオテ
ープレコーダ装置等から供給される静止画像データ、或
いは、スキャナによりフィルムや写真等から画像を読み
取って形成した静止画像データを光ディスクに記録し、
これを再生してモニタ装置に表示するとともにプリント
用紙にプリントする、図２に示すような静止画記録再生
システムに適用することができる。

【００２５】すなわち、上記図２において、上記静止画
記録再生システムは、フィルムや写真等から画像を読み
取り静止画像データを形成するスキャナ部１０と、外部
から供給される静止画像データに基づいて、当該静止画
記録再生システムに適したフォーマットの静止画像デー
タを形成するビデオ入力部１１と、上記スキャナ部１０
或いはビデオ入力部１１からの静止画像データに拡大，
縮小，ディゾルブ等の処理を施す画像処理ブロック１２
とを有している。

【００２６】また、上記静止画記録再生システムは、静
止画像データの記録再生，静止画像データの拡大，縮小
等の画像処理等を指定する複数のキーが設けられている
操作部１３と、上記操作部１３の操作に応じて当該静止
画記録再生システム全体の動作制御をする中央演算ユニ
ット（ＣＰＵ）８と、上記ＣＰＵ８の制御に応じて上記
画像処理ブロック１２を制御するメモリコントローラ２
とを有している。

【００２７】なお、上記ＣＰＵ８，メモリコントローラ
２及び画像処理ブロック１２は、上述の当該画像処理装
置に対応する。このため、同じ動作を示す箇所には同じ
符号を付している。また、上記静止画記録再生システム
は、上記画像処理ブロック１２によりデータ処理された
静止画像データに応じた静止画像を表示するモニタ装置
１５と、上記画像処理ブロック１２によりデータ処理さ
れた静止画像データに応じた静止画像をプリント用紙１
６ｃにプリントするプリンタ部１６とを有している。

【００２８】また、上記静止画記録再生システムは、イ
ンターフェースブロック１７を介して上記ＣＰＵ８及び
画像処理ブロック１２と接続され、該画像処理ブロック
１２からの静止画像データを固定長圧縮符号化して光デ
ィスク２８に記録し再生するストレージ部１８を有して
いる。次に、このような構成を有する静止画記録再生シ
ステムの動作を、本実施例に係る画像処理装置（上記画
像処理ブロック１２）の動作も交えて説明する。

【００２９】まず、所望の静止画像データを上記ストレ
ージ部１８の光ディスク２８に記録する場合の動作説明
をする。この場合、ユーザは、操作部１３を操作して静
止画像データの取り込み先（スキャナ部１０或いはビデ
オ入力部１１）を指定するとともに、取り込んだ静止画
像データの出力先を上記ストレージ部１８に設定する。
これにより、上記ＣＰＵ８が、スキャナ部１０或いはビ
デオ入力部１１を動作状態に制御するとともに、上記ス
トレージ部１８に静止画像データが出力されるように画
像処理ブロック１２及びインターフェースブロック１７
を制御する。

【００３０】上記スキャナ部１０は、反射原稿，透過原
稿の両方の画像が読み取り可能となっている。具体的に
は、例えば上記反射原稿として、例えばＥサイズの写
真，Ｌサイズの写真，Ａ６サイズの写真の読み取りが可
能となっており、また、上記透過原稿として、例えば３
５ｍｍ，ブローニサイズのネガフィルムの読み取りが可
能となっている。なお、上記反射原稿として、上記３５
ｍｍ，ブローニサイズのネガフィルムをそのままのサイ
ズでプリントした原稿の読み取りも可能となっている。

【００３１】上記スキャナ部１０は、上記フィルム，写
真等が原稿読み取り台に装着されると、この原稿をＣＣ
Ｄラインセンサ１０ａにより読み取る。上記ＣＣＤライ
ンセンサ１０ａは、上記読み取った画像に対応する静止
画像信号を形成し、これをＡ／Ｄ変換器１０ｂに供給す
る。上記Ａ／Ｄ変換器１０ｂは、上記ＣＣＤラインセン
サ１０ａから供給される静止画像信号をデジタル化する
ことにより静止画像データを形成し、これを補正系１０
ｃに供給する。上記補正系１０ｃは、例えば上記３５ｍ
ｍフィルムから画像の読み取りを行った場合、この静止
画像データを縦×横のサイズが１２００画素×１７００
画素のサイズの静止画像データに補正して出力する。ま
た、読み取り原稿がブローニサイズのフィルム，Ｅサイ
ズの写真，Ｌサイズの写真，Ａ６サイズの写真の場合、
それぞれ１２９８画素×９７５〜１８７５画素，１０５
０×１４５０画素，１１２０画素×１５７５画素，１３
２５画素×１８２５画素のサイズの静止画像データに補
正して出力する。

【００３２】上記ビデオ入力部１１は、例えばビデオテ
ープレコーダ装置等からのコンポジットビデオ信号，Ｙ
（輝度）／Ｃ（クロマ）セパレートのフォーマットで供
給されるビデオ信号，ＲＧＢのフォーマットで供給され
るビデオ信号の３つのフォーマットのビデオ信号の入力
が可能となっており、これらのビデオ信号は、それぞれ
入力端子１１ａ〜１１ｃを介してビデオ処理系１１ｄに
供給される。

【００３３】上記ビデオ処理系１１ｄは、上記各フォー
マットのビデオ信号の画素を正方格子の画素とするとと
もに、画像サイズを４８０画素×６４０画素とし、これ
をＡ／Ｄ変換器１１ｅに供給する。上記Ａ／Ｄ変換器１
１ｅは、上記ビデオ信号をデジタル化することにより上
記各フォーマットのビデオ信号に対応した静止画像デー
タを形成して出力する。

【００３４】上記スキャナ部１０或いはビデオ入力部１
１により形成された静止画像データは、それぞれ画像処
理ブロック１２に供給される。上記画像処理ブロック１
２は、後に説明する拡大処理，縮小処理，回転処理，デ
ィゾルブ処理等の画像処理が指定されている場合は、上
記静止画像データにこのような画像処理を施し、この静
止画像データに上記画像処理に関する画像処理情報を付
加して出力する。この静止画像データ（及び画像処理情
報）は、Ｄ／Ａ変換器１４に供給されるとともに、イン
ターフェースブロック１７を介してストレージ部１８の
インターフェース回路２１に供給される。

【００３５】上記Ｄ／Ａ変換器１４は、上記静止画像デ
ータをアナログ化することにより静止画像信号を形成
し、これをモニタ装置１５に供給する。これにより、上
記フィルムや写真等から取り込んだ静止画像データに応
じて静止画像が上記モニタ装置１５に表示されることと
なる。一方、ユーザは、上記モニタ装置１５に表示され
る静止画像を見て、所望の静止画像を選択する。そし
て、上記モニタ装置１５に所望の静止画像が表示された
ときに、ストレージ部１８の操作部１９を操作してその
静止画像の記録を指定する。これにより、システムコン
トローラ２０は、上記画像処理ブロック１２から供給さ
れる静止画像データを取り込むように、上記インターフ
ェース２１を制御する。上記インターフェース２１を介
して取り込まれる静止画像データには、上述のように該
静止画像データの他に、上記画像処理ブロック１２で施
された画像処理に関する画像処理情報（画像加工情報）
等が付加されている。このため、上記インターフェース
回路２１は、上記静止画像データ及び画像処理情報を分
離し、該静止画像データをバッファ回路２２に供給し、
画像処理情報をシステムコントローラ２０に供給する。

【００３６】上記バッファ回路２２は、上記静止画像デ
ータを所定の利得で増幅し、これをラスタ−ブロック変
換回路２３及び非圧縮回路２５に供給する。上記非圧縮
回路２５は、上記静止画像データに圧縮処理を施すこと
なく、この静止画像データを高解像度用の静止画像デー
タとしてそのままセレクタ２９に供給する。また、上記
ラスタ−ブロック変換回路２３は、上記静止画像データ
に基づいて、圧縮処理の１単位である所定画素数からな
る圧縮ブロックを形成し、これを圧縮伸長回路２４に供
給する。上記圧縮伸長回路２４は、上記圧縮ブロック毎
に、例えばそれぞれ解像度の異なる２種類の圧縮処理を
施すことにより、中間解像度の静止画像データ及び低解
像度の静止画像データを形成し、これらをセレクタ２９
に供給する。

【００３７】上記セレクタ２９は、システムコントロー
ラ２０により切り換え制御されるようになっており、該
セレクタ２９を介した上記高解像度，中間解像度及び低
解像度の各静止画像データは、それぞれいわゆるＥＦＭ
回路（８−１４変調回路）２６に供給され記録に適した
フォーマットに変換されディスク記録再生部２７に供給
される。

【００３８】上記ディスク記録再生部２７は、上記各解
像度の静止画像データに、該各静止画像データに関する
情報（画像処理情報，プリンタ制御情報等）を付加し、
これを光ディスク２８に記録する。具体的には、上記光
ディスク２８は、例えば直径６４ｍｍの光磁気ディスク
となっており、上記ディスク記録再生部２７は、上記低
解像度の静止画像データを内周側に記録し、高解像度の
静止画像データを外周側に記録し、中間解像度の静止画
像データを上記内周側と上記外周側との中間領域に分け
て光磁気記録する。

【００３９】この光ディスク２８には、例えば２００枚
分の静止画像データが記録可能となっている。そして、
上記２００枚分の静止画像データは、５０枚分の静止画
像データを１つのアルバムとして、計４つのアルバムに
分割されて管理されるようになっている。従って、ユー
ザは、この静止画像データの記録を行う場合、操作部１
９を用いてその静止画像データを記録するアルバムを選
択する。これにより、上記システムコントローラ２０
は、上記ユーザにより選択されたアルバムに供給された
静止画像データを取り込み順に記録するように上記ディ
スク記録再生部２７を制御する。なお、この際、上記低
解像度の静止画像データは、アルバムに記録されている
静止画像を１画面に複数表示するためのインデックス用
として記録され、上記中間解像度の静止画像データは、
アルバムに記録されている所望の１つの静止画像を表示
するための表示用として記録され、上記高解像度の静止
画像データは、プリント用としてそれぞれ記録されるも
のである。

【００４０】次に、このように光ディスク２８に記録さ
れた静止画像データを再生して上記モニタ装置１５に表
示する場合における当該静止画記録再生システムの動作
説明をする。この場合、ユーザは、まず、上記４つのア
ルバムの中から所望の静止画像が記録されているアルバ
ムを指定する。これにより、上記システムコントローラ
２０は、上記指定されたアルバムの低解像度用の静止画
像データを再生するように上記ディスク記録再生部２７
を読み出し制御する。

【００４１】上述のように、１つのアルバムは５０枚分
の静止画像データで構成されており、この５０枚の静止
画像を一度に表示画面に表示してもよいが、必然的に一
枚分の表示領域が狭くなり、ユーザによる所望の静止画
像の選択が困難なものとなる虞れがある。このため、上
記システムコントローラ２０は、一度の指定で２５枚分
の低解像度用の静止画像データを読み出すように上記デ
ィスク記録再生部２７を読み出し制御する。これによ
り、上記ディスク記録再生部２７は、まず、上記２５枚
分の低解像度用の静止画像データを上記ディスクの内周
側から読み出し、これをＥＦＭ回路２６及びセレクタ２
９を介して圧縮伸長回路２４に供給する。

【００４２】上記圧縮伸長回路２４は、上記静止画像デ
ータに低解像度用の伸長処理を施し、これをラスタ−ブ
ロック変換回路２３，バッファ回路２２及びインターフ
ェース回路２１を介して上記インターフェースブロック
１７に供給する。上記システムコントローラ２は、上記
インターフェースブロック１７に上記低解像度用の静止
画像データが供給されると、これを画像処理ブロック１
２を介してＤ／Ａ変換器１４に供給する。上記Ｄ／Ａ変
換器１４は、上記低解像度用の静止画像データをアナロ
グ化することにより、低解像度用の静止画像信号を形成
し、これをモニタ装置１５に供給する。これにより、上
記モニタ装置１５の表示画面に２５枚分の静止画像がイ
ンデックスとして表示される。

【００４３】また、ユーザは、残る２５枚の静止画像を
表示したい場合、上記操作部１９を操作して該残る２５
枚の静止画像の表示を指定する。これにより、システム
コントローラ２０は、上記残る２５枚の低解像度用の静
止画像データを再生するようにディスク記録再生装置２
７を制御する。これにより、上記残る２５枚の低解像度
用の静止画像データは、上述の経路でデータ処理されモ
ニタ装置１５に供給され、該残る２５枚の静止画像が上
記モニタ装置１５に表示される。

【００４４】次にユーザは、上記インデックス用として
２５枚ずつ表示された静止画像の中から所望の静止画像
を選択するように上記操作部１９を操作する。上記シス
テムコントローラ２０は、上記選択された静止画像に対
応する中間解像度の静止画像データを読み出すように上
記ディスク記録再生部２７を読み出し制御する。これに
より、上記ディスク記録再生部２７は、光ディスク２８
の中間領域に記録されている表示用の中間解像度を有す
る静止画像データを読み出しこれをＥＦＭ回路２６及び
セレクタ２９を介して圧縮伸長回路２４に供給する。

【００４５】上記圧縮伸長回路２４は、上記静止画像デ
ータに、中間解像度用の伸長処理を施し、これをラスタ
−ブロック変換回路２３，バッファ回路２２及びインタ
ーフェース回路２１を介して上記インターフェースブロ
ック１７に供給する。上記システムコントローラ２は、
上記インターフェースブロック１７に上記中間解像度用
の静止画像データが供給されると、これを画像処理ブロ
ック１２を介してＤ／Ａ変換器１４に供給する。上記Ｄ
／Ａ変換器１４は、上記中間解像度用の静止画像データ
をアナログ化することにより、中間解像度用の静止画像
信号を形成し、これをモニタ装置１５に供給する。これ
により、上記モニタ装置１５の表示画面に、ユーザによ
り選択された静止画像が表示される。

【００４６】次に、上記スキャナ部１０或いはビデオ入
力部１１を介して取り込んだ静止画像、或いは、上記光
ディスク２８に記録した静止画像をプリントする場合に
おける当該静止画記録再生システムの動作説明をする。
まず、上記スキャナ部１０或いはビデオ入力部１１を介
して取り込んだ静止画像をプリントする場合、ユーザ
は、操作部１３を操作して上述と同様にして該スキャナ
部１０或いはビデオ入力部１１を介して取り込んだ静止
画像をモニタ装置１５に表示する。そして、上記モニタ
装置１５に表示される静止画像が所望の静止画像であっ
た場合、上記操作部１３を操作してその静止画像のプリ
ントを指定する。

【００４７】上記スキャナ部１０或いはビデオ入力部１
１を介して取り込んだ静止画像データは、上記画像処理
ブロック１２のフレームメモリ１に記憶されている。こ
のため、上記ＣＰＵ８は、上記プリントが指定される
と、上記フレームメモリ１に記憶されている静止画像デ
ータが読み出されるように、上記メモリコントローラ２
を介して該フレームメモリ１を読み出し制御する。上記
フレームメモリ１から読み出された静止画像データは、
プリンタ部１６のデータ変換回路１６ａに供給される。

【００４８】上記データ変換回路１６ａは、上記フレー
ムメモリ１から読み出された静止画像データにプリント
に適したデータ変換処理を施す。すなわち、上記静止画
像データが、Ｒ，Ｇ，Ｂ或いはＹ，Ｃｒ，Ｃｂのかたち
で供給されると、これをＹ（イエロー），Ｍ（マゼン
タ），（シアン）のかたちに色座標変換することにより
プリント用の静止画像データを形成し、これをサーマル
ヘッド１６ｂに供給する。

【００４９】上記サーマルヘッド１６ｂは、上記静止画
像データに応じた静止画像を、例えばＡ６サイズのプリ
ント用紙１６ｃに、約３００ＤＰＩでプリントする。こ
れにより、上記スキャナ部１０或いはビデオ入力部１１
を介して取り込んだ静止画像データに応じた静止画像を
プリントすることができる。次に、上記光ディスク２８
に記録した静止画像をプリントする場合、ユーザは、光
ディスク２８に記録されているインデックス用の静止画
像を上述の操作でモニタ装置１５に表示する。そして、
このインデックス用の静止画像の中から所望の静止画像
を選択する。これにより、上記選択された静止画像が上
記モニタ装置１５に表示される。

【００５０】ユーザは、上記モニタ装置１５に表示され
た静止画像が所望の静止画像であった場合は、上記操作
部１３を操作してその静止画像のプリントを指定する。
これにより、ＣＰＵ８は、現在モニタ装置に表示されて
いる静止画像のプリント用の静止画像データの読み出し
を指定するプリント制御データを形成して出力する。こ
のプリント制御データは、画像処理ブロック１２及びイ
ンターフェースブロック１７を介してストレージ部１８
のインターフェース回路２１に供給され、該インターフ
ェース回路２１を介してシステムコントローラ２０に供
給される。

【００５１】上述のように、上記光ディスク２８には、
インデックス用の低解像度の静止画像データ，モニタ表
示用の中間解像度の静止画像データ及びプリント用の高
解像度の静止画像データの３種類の静止画像データがそ
れぞれ記憶されている。上記システムコントローラ２０
は、上記プリント制御データが供給されると、そのプリ
ント制御データで指定される上記プリント用の高解像度
の静止画像データを読み出すようにディスク記録再生部
２７を制御する。これにより、上記モニタ装置１５に表
示されている静止画像に対応する高解像度の静止画像デ
ータが上記光ディスク２８から読み出される。この高解
像度の静止画像データは、記録の際に圧縮処理が施され
ていないため、非圧縮回路２５を介してバッファ回路２
２に供給され、インターフェース回路２１，インターフ
ェースブロック１７，画像処理ブロック１２を介してプ
リンタ部１６のデータ変換回路１６ａに供給される。

【００５２】上記データ変換回路１６ａは、上記高解像
度の静止画像データにプリントに適したデータ変換処理
を施し、これをサーマルヘッド１６ｂに供給する。これ
により、上記プリント用紙１６ｃに、上記光ディスク２
８から読み出された静止画像データに応じた静止画像が
プリントされることとなる。ここで、当該静止画記録再
生システムは、上記画像処理ブロック１２において、上
記スキャナ部１０或いはビデオ入力部１１を介して取り
込んだ静止画像データに拡大処理，縮小処理，回転処
理，ディゾルブ処理等の画像処理を施して上記モニタ装
置１５に表示、光ディスク２８に記録或いはプリンタ部
１６でプリントすることができる。また、同じく、光デ
ィスク２８に記録された静止画像データを再生して上記
画像処理を施し、上記モニタ装置１５に表示、光ディス
ク２８に記録し直し或いはプリンタ部１６でプリントす
ることができる。

【００５３】すなわち、上述のように上記スキャナ部１
０，ビデオ入力部１１或いはストレージ部１８からの静
止画像データは、図１に示す第１のバスセレクタ６に供
給される。上記ＣＰＵ８は、ユーザが操作部１３を操作
することにより静止画像データの取り込みを行うデバイ
ス（上記スキャナ部１０，ビデオ入力部１１或いはスト
レージ部１８）を指定するとこれを検出し、該指定され
たデバイスの入力を選択するように上記第１のバスセレ
クタ６を切り換え制御する。上記第１のバスセレクタ６
を介した静止画像データは、演算回路４を介してフレー
ムメモリ１に供給される。

【００５４】上述のように、上記フレームメモリ１は、
その内部が図３（ｂ）に示すように第１〜第４の記憶領
域ＡＲ１〜ＡＲ４に分割されている。上記ＣＰＵ８は、
上記フレームメモリ１に、例えば図３（ａ）に○で示す
ような静止画像データが供給されると、これを同図
（ｂ）に示すように隣接する画素が異なる記憶領域に記
憶されるようにメモリコントローラ２を介して書き込み
制御する。図３（ａ）中、００，０１，０２・・・はそ
の画素のアドレスを示しており、最初の数値が横列
（行）を、また、次の数値が縦列（列）をそれぞれ示し
ている。従って、“００”は０行，０列の画素のアドレ
スを示し、“１１”は１行，１列の画素であることを示
し、“１２”は１行，２列の画素であることを示す。

【００５５】具体的には、上記フレームメモリ１に供給
された静止画像データは、図３（ｂ）に示すように上記
第１の記憶領域ＡＲ１に上記アドレス００，０２，２
０，２２・・・の各画素の静止画像データが書き込ま
れ、上記第２の記憶領域ＡＲ２に、アドレス０１，０
３，２１，２３・・・の各画素の静止画像データが書き
込まれる。また、上記第３の記憶領域ＡＲ３に上記アド
レス１０，１２，３０，３２・・・の各画素の静止画像
データが書き込まれ、上記第４の記憶領域ＡＲ４に上記
アドレス１１，１３，３１，３３・・・の各画素の静止
画像データが書き込まれる。

【００５６】なお、後に説明するが、上記各記憶領域Ａ
Ｒ１〜ＡＲ４に書き込まれた静止画像データは、該各記
憶領域ＡＲ１〜ＡＲ４毎に別々に読み出されるようにな
っており、該各記憶領域ＡＲ１〜ＡＲ４の物理アドレス
は図３（ｃ）に示すようにそれぞれ独立している。この
ため、上述のように隣接する画素が異なる記憶領域とな
るように書き込み制御されても、読み出し時には各記憶
領域ＡＲ１〜ＡＲ４毎にアドレス００から順に読み出さ
れることとなる。

【００５７】このように、上記フレームメモリ１に所望
の静止画像データの取り込みが行われると、該静止画像
データの画像処理が可能となる。まず、上記静止画像デ
ータに拡大処理及び縮小処理を施す電子ズームを行う場
合、ユーザは、操作部１３に設けられているプラスキー
（＋）或いはマイナスキー（−）をオン操作する。この
電子ズームは、例えば上記プラスキー或いはマイナスキ
ーがオン操作され続ける時間に対応して徐々に倍率が上
がり或いは倍率が下がるようになっている。このため、
上記ＣＰＵ８は、上記プラスキー或いはマイナスキーが
オン操作され続けた時間を検出し、該プラスキー或いは
マイナスキーがオン操作され続けた時間に基づいて、静
止画像の拡大倍率或いは縮小倍率を算出する。

【００５８】具体的には、上記ＣＰＵ８は、例えば１．
１倍の拡大処理が指定された場合（Δ１．１）、図４
（ｄ）に示す等倍（Δ１）の読み出しアドレスを基準と
し、このΔ１の読み出しアドレスを同図（ｅ）に示すよ
うに１．１倍拡げた場合における増分値を示すアドレス
データ（デルタアドレス）を形成し、これを上記メモリ
コントローラ２を介して図１に示すアドレス発生回路３
に供給する。また、同じく上記ＣＰＵ８は、１．５倍の
拡大処理が指定された場合（Δ１．５）、上記等倍の読
み出しアドレスを同図（ｆ）に示すように１．５倍拡げ
た場合における増分値であるデルタアドレスを形成し、
これを上記メモリコントローラ２を介して図１に示すア
ドレス発生回路３に供給する。

【００５９】また、上記ＣＰＵ８は、０．４倍の縮小処
理が指定された場合（Δ０．４）、上記等倍の読み出し
アドレスを図４（ａ）に示すように０．４倍に縮めた場
合における減少値を示すデルタアドレスを形成し、０．
５倍の縮小処理が指定された場合（Δ０．５）、上記等
倍の読み出しアドレスを同図（ｂ）に示すように０．５
倍に縮めた場合における減少値を示すデルタアドレスを
形成し、０．７５倍の縮小処理が指定された場合（Δ
０．７５）、上記等倍の読み出しアドレスを同図（ｃ）
に示すように０．７５倍に縮めた場合における減少値を
示すデルタアドレスを形成し、これらを上記メモリコン
トローラ２を介して図１に示すアドレス発生回路３に供
給する。

【００６０】上記デルタアドレスは、拡大処理或いは縮
小処理を行う場合の論理的なアドレスの変化を示すもの
であり、図４（ｇ）に示すような物理アドレスから読み
出した静止画像データを上記論理的なアドレスに基づい
てデータ処理して該論理的なアドレスに対応した静止画
像データを形成するようになっている。すなわち、上記
ＣＰＵ８は、拡大倍率或いは縮小倍率に応じてデルタア
ドレスを形成するとともに、静止画像の拡大処理或いは
縮小処理を行う部分の読み出し開始アドレスを示すスタ
ートアドレスを形成し、これを上記メモリコントローラ
２を介して図１に示すアドレス発生回路３に供給する。

【００６１】上記アドレス発生回路３の、上記記憶領域
ＡＲ１，ＡＲ２用の横方向（行）の読み出しアドレスの
形成部は、図５に示すような構成を有しており、上記Ｃ
ＰＵ８から供給されたスタートアドレスはスタートアド
レスレジスタ３１に、また、デルタアドレスは、デルタ
アドレスレジスタ３２に一旦記憶される。なお、上記記
憶領域ＡＲ３，ＡＲ４用の横方向（行）の読み出しアド
レス成形部も上記記憶領域ＡＲ１，ＡＲ２用の横方向の
読み出しアドレスの形成部と同じ構成を有している。ま
た、上記記憶領域ＡＲ１，ＡＲ２用の縦方向（列）の読
み出しアドレスの形成部及び上記記憶領域ＡＲ３，ＡＲ
４用の縦方向（列）の読み出しアドレスの形成部もそれ
ぞれ上記記憶領域ＡＲ１，ＡＲ２用の横方向の読み出し
アドレスの形成部と同じ構成を有している。

【００６２】上記スタートアドレスレジスタ３１に記憶
されたスタートアドレスは、整数加算部３３に供給され
るとともに、イニシャライズセレクタ３７に供給され
る。また、上記デルタアドレスレジスタ３２に供給され
たデルタアドレスは、加算器３４及び加算器３５に供給
される。ここで、拡大処理或いは縮小処理を行う際に、
図３（ａ）に×で示す注目画素Ｐ１を形成する場合、後
述する演算回路４において、該注目画素Ｐ１に隣接する
４つの画素を用いて算出するようになっている。一方、
上記注目画素Ｐ１に隣接する画素は、それぞれ上記フレ
ームメモリ１の異なる記憶領域ＡＲ１〜ＡＲ４に記憶さ
れている。また、このように注目画素を算出するために
は、後に説明する演算回路４における演算の都合上、各
記憶領域ＡＲ１〜ＡＲ４毎から読み出される各画素に、
時間的な前後関係を必要とする。このため、アドレス発
生回路３においては、時間的に前に相当する読み出しア
ドレスが所定分先に出力されるように制御している。

【００６３】すなわち、上記整数加算部３３は、上記ス
タートアドレスに“１”を加算し、これをイニシャライ
ズセレクタ３６に供給する。これにより、例えば上記ス
タートアドレスとして“０”が設定されたとすると、上
記イニシャライズセレクタ３６には、図６（ａ）に示す
ように１，２，３・・・の順でアドレスが供給され、上
記イニシャライズセレクタ３７には、同図（ｂ）に示す
ように０，１，２・・・の順でアドレスが供給されるこ
ととなる。

【００６４】上記各イニシャライズセレクタ３６，３７
には、入力端子３８を介して図６（ｃ）に示すように、
上記各イニシャライズセレクタ３６，３７に新たなアド
レスが供給されるタイミングで反転する共通の選択制御
データが供給されている。上記イニシャライズセレクタ
３６は、ハイレベルの選択制御データが供給されたとき
にのみアドレスをフリップフロップ３９に供給する。ま
た、この逆に、上記イニシャライズセレクタ３７は、ロ
ーレベルの選択制御データが供給されたときにのみアド
レスをフリップフロップ４０に供給する。

【００６５】上記各フリップフロップ３９，４０には、
入力端子４１を介して供給されるクロックに基づいて上
記アドレスをラッチするようになっており、該フリップ
フロップ３９は、図６（ｄ）に示すように選択制御デー
タ（同図（ｃ））のパルスの立ち上がりから次の立ち上
がりまでの間、上記ラッチしたアドレスを出力し、ま
た、該フリップフロップ４０は、図６（ｅ）に示すよう
に選択制御データのパルスの立ち下がりから次の立ち下
がりまでの間、上記ラッチしたアドレスを出力する。こ
れにより、上記図６（ｄ），（ｅ）に示すように時間的
に前に相当する読み出しアドレスが所定分先に出力され
るようにすることができる。

【００６６】上記フリップフロップ３９から出力された
アドレスは加算器３４に帰還され、上記フリップフロッ
プ４０から出力されたアドレスは加算器３５に帰還され
る。上記加算器３４は、上記拡大倍率或いは縮小倍率に
応じて設定されるを増分値或いは減少値を示すデルタア
ドレスに、上記フリップフロップ３９から帰還されるア
ドレスを加算することにより、上記拡大倍率或いは縮小
倍率に応じた上記記憶領域ＡＲ１用の読み出しアドレス
を形成し、これをイニシャライズセレクタ３６及びフリ
ップフロップ３９を介して出力する。

【００６７】同じく、上記加算器３５は、上記デルタア
ドレスに、上記フリップフロップ４０から帰還されるア
ドレスを加算することにより、上記拡大倍率或いは縮小
倍率に応じた上記記憶領域ＡＲ２用の読み出しアドレス
を形成し、これをイニシャライズセレクタ３７及びフリ
ップフロップ４０を介して出力する。従って、このよう
な動作を繰り返すことに、上記各フリップフロップ３
９，４０からは、上記デルタアドレスの加算された読み
出しアドレスが次々と出力されることとなる。この読み
出しアドレスは、例えば図７に示すように計２２ビット
のデータとして出力されるようになっており、第０ビッ
ト〜第７ビットの計８ビットが上記拡大倍率或いは縮小
倍率に対応するアドレスの増分値或いは減少値を示す小
数部データ、第８ビット目が記憶領域ＡＲ１〜ＡＲ４を
選択するためのメモリセレクトデータ、第９ビット〜第
２１ビットの計１３ビットが実在する画素のアドレスを
示すメモリアドレスとなっている。

【００６８】なお、上記小数部データは、そのアドレス
に対する水平方向の増分値或いは減少値を示す水平方向
係数（ＫＨ）及びそのアドレスに対する垂直方向の増分
値或いは減少値を示す垂直方向係数（ＫＶ）で構成され
ている。そして、図１に示すように、上記メモリセレク
トデータにより示された記憶領域（ＡＲ１〜ＡＲ４）
に、上記メモリアドレスが供給され、上記小数部データ
（ＫＨ，ＫＶ）は演算回路４に供給される。

【００６９】例えば、図３（ａ）において、上記注目画
素Ｐ１を算出するためには、アドレス００，０１，１
０，１１の画素の静止画像データを読み出す必要があ
る。このアドレス００，０１，１０，１１の画素の静止
画像データは、図３（ｂ）に示すように各記憶領域ＡＲ
１〜ＡＲ４のアドレス００に全て記憶されている。この
ため、この場合は、上記アドレス発生回路３において、
上記各記憶領域ＡＲ１〜ＡＲ４毎にアドレス００の上記
メモリアドレスが形成され、上記フレームメモリ１の各
記憶領域ＡＲ１〜ＡＲ４に供給されることとなる。

【００７０】同じく、図３（ａ）に×で示す注目画素Ｐ
２を算出するためには、アドレス０１，０２，１１，１
２の画素の静止画像データを読み出す必要がある。上記
アドレス０１の画素の静止画像データは、図３（ｂ）に
示すように記憶領域ＡＲ２のアドレス００に、上記アド
レス０２の画素の静止画像データは記憶領域ＡＲ１のア
ドレス０１に、上記アドレス１１の画素の静止画像デー
タは記憶領域ＡＲ４のアドレス００に、上記アドレス１
２の画素の静止画像データは記憶領域ＡＲ３のアドレス
０１にそれぞれ記憶されている。

【００７１】このため、この場合は、上記アドレス発生
回路３において、上記各記憶領域ＡＲ１〜ＡＲ４用のア
ドレス０１，００，０１，００のメモリアドレスが形成
され、上記フレームメモリ１の各記憶領域ＡＲ１〜ＡＲ
４に供給されることとなる。同じく、図３（ａ）に×で
示す注目画素Ｐ３を算出するためには、アドレス１１，
１２，２１，２２の画素の静止画像データを読み出す必
要がある。上記アドレス１１の画素の静止画像データ
は、図３（ｂ）に示すように記憶領域ＡＲ４のアドレス
００に、上記アドレス１２の画素の静止画像データは記
憶領域ＡＲ３のアドレス０１に、上記アドレス２１の画
素の静止画像データは記憶領域ＡＲ２のアドレス１０
に、上記アドレス２２の画素の静止画像データは記憶領
域ＡＲ１のアドレス１１にそれぞれ記憶されている。

【００７２】このため、この場合は、上記アドレス発生
回路３において、上記各記憶領域ＡＲ１〜ＡＲ４用のア
ドレス１１，１０，０１，００のメモリアドレスが形成
され、上記フレームメモリ１の各記憶領域ＡＲ１〜ＡＲ
４に供給されることとなる。このようにフレームメモリ
１にメモリアドレスが供給されると、各記憶領域ＡＲ１
〜ＡＲ４の上記メモリアドレスで指定されたアドレスか
ら静止画像データが読み出され、上記演算回路４に供給
される。

【００７３】上記演算回路４は、上記フレームメモリ１
の各記憶領域ＡＲ１〜ＡＲ４から読み出される、例えば
図８（ａ）に○で示す画素からなる静止画像の静止画像
データ、及び、上記拡大倍率或いは縮小倍率に応じて形
成されたアドレスの増分値或いは減少値を示す小数部デ
ータ（ＫＨ，ＫＶ）に基づいて、同図（ａ）中×で示す
各画素からなる静止画像の静止画像データを算出する。

【００７４】すなわち、例えば図８（ａ）に示す、拡大
処理或いは縮小処理に係る仮想的な画素の一つである
“Ｚ”の画素の静止画像データを算出する場合、上記演
算回路４は、同図（ｂ）に示すように該“Ｚ”の画素の
回りの４画素Ａ〜Ｄを検出する。そして、図８（ｂ）に
示すように、上記水平方向のアドレスの増分値或いは減
少値を示す水平方向係数（ＫＨ）に基づいて、Ａ画素と
Ｂ画素の補間を行いＸ１画素を検出し、該水平方向係数
（ＫＨ）に基づいて、Ｃ画素とＤ画素の補間を行いＸ２
画素を検出するとともに、垂直方向係数（ＫＶ）に基づ
いて、上記Ｘ１画素とＸ２画素の補間を行い上記“Ｚ”
の画素の静止画像データを算出する。

【００７５】このような演算処理は、以下の演算式に基
づいて行われる。Ｘ１＝Ａ（１−ＫＨ）＋ＫＨＢ＝Ａ＋ＫＨ（Ｂ−Ａ）・・・第１式Ｘ２＝Ｃ（１−ＫＨ）＋ＫＨＤ＝Ｃ＋ＫＨ（Ｄ−Ｃ）・・・第２式Ｚ＝Ｘ１（１−ＫＶ）＋ＫＶＸ２＝Ｘ１＋ＫＶ（Ｘ２−Ｘ１）・・・第３式従って、上記演算回路４は、上述の演算処理を行う構成
となっており、図９に示すように上記第１式の演算を行
う第１の演算部４５と、上記第２式の演算を行う第２の
演算部５０と、上記第３式の演算を行う第３の演算部５
５とで構成されている。

【００７６】上記各演算部４５，５０，５５は、それぞ
れ同じ構成を有しており、セレクタ，減算器，加算器及
び乗算器とで構成されている。上記図９において、上記
フレームメモリ１の第１の記憶領域ＡＲ１及び第２の記
憶領域ＡＲ２からそれぞれ上記Ａ画素及びＢ画素の静止
画像データが読み出されたとすると、該Ａ画素及びＢ画
素の静止画像データは、上記第１の演算部４５のセレク
タ４６に供給される。上記セレクタ４６は、上記Ａ画素
の静止画像データを加算器４８及び減算器４７に供給す
る。また、上記Ｂ画素の静止画像データを減算器４７に
供給する。

【００７７】上記減算器４７は、上記Ｂ画素の静止画像
データからＡ画素の静止画像データを減算処理し（Ｂ−
Ａ）、これを乗算器４９に供給する。上記乗算器４９に
は、入力端子４３を介して上記水平方向係数（ＫＨ）が
供給されている。上記乗算器４９は、上記減算器４７か
らの減算データに上記水平方向係数（ＫＨ）を乗算処理
し（ＫＨ（Ｂ−Ａ））、これを加算器４８に供給する。
上記加算器４８は、上記セレクタ４６からのＡ画素の静
止画像データに、上記乗算器４９からの乗算データを加
算処理し（Ａ＋ＫＨ（Ｂ−Ａ）・・・第１式）、これを
上記Ｘ１画素の静止画像データとして第３の演算部５５
のセレクタ５６に供給する。

【００７８】一方、上記フレームメモリ１の第３の記憶
領域ＡＲ３及び第４の記憶領域ＡＲ４からそれぞれ上記
Ｃ画素及びＤ画素の静止画像データが読み出されたとす
ると、該Ｃ画素及びＤ画素の静止画像データは、上記第
２の演算部５０のセレクタ５１に供給される。上記セレ
クタ５１は、上記Ｃ画素の静止画像データを加算器５４
及び減算器５２に供給する。また、上記Ｄ画素の静止画
像データを減算器５２に供給する。

【００７９】上記減算器５２は、上記Ｄ画素の静止画像
データからＣ画素の静止画像データを減算処理し（Ｄ−
Ｃ）、これを乗算器５３に供給する。上記乗算器５３に
は、入力端子４３を介して上記水平方向係数（ＫＨ）が
供給されている。上記乗算器５３は、上記減算器５２か
らの減算データに上記水平方向係数（ＫＨ）を乗算処理
し（ＫＨ（Ｄ−Ｃ））、これを加算器５４に供給する。
上記加算器５４は、上記セレクタ５１からのＣ画素の静
止画像データに、上記乗算器５３からの乗算データを加
算処理し（Ｃ＋ＫＨ（Ｄ−Ｃ）・・・第２式）、これを
上記Ｘ２画素の静止画像データとして第３の演算部５５
のセレクタ５６に供給する。

【００８０】上記第３の演算部５５のセレクタ５６は、
上記Ｘ１画素の静止画像データを加算器５７及び減算器
５８に供給する。また、上記Ｘ２画素の静止画像データ
を減算器５８に供給する。上記減算器５８は、上記Ｘ２
画素の静止画像データからＸ１画素の静止画像データを
減算処理し（Ｘ２−Ｘ１）、これを乗算器５９に供給す
る。上記乗算器５９には、入力端子５４を介して上記垂
直方向係数（ＫＶ）が供給されている。上記乗算器５９
は、上記減算器５８からの減算データに上記垂直方向係
数（ＫＶ）を乗算処理し（ＫＶ（Ｘ２−Ｘ１））、これ
を上記加算器５７に供給する。上記加算器５７は、上記
セレクタ５６からのＸ１画素の静止画像データに、上記
乗算器５９からの乗算データを加算処理し（Ｘ１＋ＫＶ
（Ｘ２−Ｘ１）・・・第２式）、これを上記拡大処理或
いは縮小処理に応じたＺ画素の静止画像データとして出
力端子６０を介して出力する。

【００８１】このように演算処理されて形成された静止
画像データは、例えば２４ビットの静止画像データとし
てカラー調整回路５に供給される。上記カラー調整回路
５は、例えばマトリクス演算部と、ＳＲＡＭにより構成
されるカラーパレット部とで構成されており、上記演算
回路４からの静止画像データに色調の変換処理を施し、
これを第２のバスセレクタ７に供給する。

【００８２】上記第２のバスセレクタ７は、ユーザによ
り選択されたデバイスに応じてＣＰＵ８により切り換え
制御されるようになっている。このため、例えばユーザ
により、拡大処理或いは縮小処理された静止画像データ
の出力先として上記モニタ装置１５が選択された場合、
上記ＣＰＵ８は、上記モニタ装置１５に静止画像データ
が供給されるように上記第２のバスセレクタ７を切り換
え制御する。これにより、上記モニタ装置１５に拡大処
理或いは縮小処理した静止画像を表示することができ
る。

【００８３】或いは、ユーザにより、拡大処理或いは縮
小処理された静止画像データの出力先として上記ストレ
ージ部１８が選択された場合、上記ＣＰＵ８は、上記ス
トレージ部１８に静止画像データが供給されるように上
記第２のバスセレクタ７を切り換え制御する。これによ
り、上記ストレージ部１８において、拡大処理或いは縮
小処理した静止画像に応じた静止画像データを記録する
ことができる。

【００８４】或いは、ユーザにより、拡大処理或いは縮
小処理された静止画像データの出力先として上記プリン
タ部１６が選択された場合、上記ＣＰＵ８は、上記プリ
ンタ部１６に静止画像データが供給されるように上記第
２のバスセレクタ７を切り換え制御する。これにより、
上記プリンタ部１６において、拡大処理或いは縮小処理
した静止画像をプリント用紙１６ｃにプリントすること
ができる。

【００８５】このように、当該静止画記録再生システム
は、単一のフレームメモリ１の記憶領域を４つの記憶領
域ＡＲ１〜ＡＲ４に分割し、隣接する画素が異なる記憶
領域に記憶されるように書き込み制御する。そして、拡
大倍率或いは縮小倍率に応じて形成しようとする画素に
隣接する４つの画素を上記各記憶領域ＡＲ１〜ＡＲ４か
ら読み出し、この読み出した４つの画素と、該拡大倍率
或いは縮小倍率によるアドレスの増分値或いは縮小値と
に基づいて、該拡大倍率或いは縮小倍率に応じた画素を
形成するようにしている。

【００８６】すなわち、拡大処理或いは縮小処理は、上
記フレームメモリ１から読み出した静止画像データに基
づいて行っているため、もとの画像はフレームメモリ１
に保存されている。このため、もとの静止画像の表示等
を指定されたときには、即座に元の静止画像を表示する
ことができる。また、上記フレームメモリ１の上記各記
憶領域ＡＲ１〜ＡＲ４に記憶された静止画像データを、
該各記憶領域ＡＲ１〜ＡＲ４から同時に読み出して画像
処理を施すようにしているため、単一のしかもＤＲＡＭ
という安価なメモリを用いているにも関わらず、ビデオ
レートでのリアルタイム処理を可能とすることができ
る。

【００８７】そして、安価なＤＲＡＭを用いることがで
きるため、当該静止画記録再生システムのローコスト化
を図ることができる。なお、上記フレームメモリ１の記
憶領域は４つに分割されていることとしたが、これは、
例えば９分割，１６分割等のように任意の数に分割する
ようにしてもよい。この場合、上記４つに分割したとき
よりもさらに高速な画像処理を可能とすることができ、
また、９点補間或いは１６点補間により補間精度を向上
させることができる。

【００８８】次に、上記モニタ装置１５に表示された静
止画像を所定分回転させて表示する回転処理の説明をす
る。この場合、ユーザは、上述のように操作部１３を操
作して、スキャナ部１０，ビデオ入力部１１或いはスト
レージ部１８から取り込んだ静止画像を上記モニタ装置
１５に表示する。そして、上記操作部１３に設けられて
いる回転指定キーをオン操作する。上記ＣＰＵ８は、上
記回転指定キーがオン操作される回数を検出し、該回転
指定キーがオン操作される毎に表示画像を９０度，１８
０度，２７０度，３６０度の順で回転表示するように上
記フレームメモリ１に記憶されている静止画像データを
書き換え又読み出し制御する。

【００８９】すなわち、上記画像処理ブロック１２は、
図１０に示すようにフレームメモリ１から読み出された
静止画像データを一旦記憶する第１，第２のレジスタ６
５，６６を有している。上記ＣＰＵ８は、上記回転指定
キーが一回オン操作されたことを検出すると、まず、図
１１（ａ）に示すようにフレームメモリ１に記憶されて
いる静止画像データを、対角線Ｔを境にして入れ換える
ような書き換え制御を行う。この対角線Ｔを境にした書
き換え制御は、図１２のフローチャートに基づいて行わ
れる。

【００９０】上記図１２において、上記フレームメモリ
１がＮ画素×Ｎ画素の記憶領域を有しているとすると、
上記ＣＰＵ８は、上記対角線Ｔを境にした書き換え制御
を行う場合、まず、ステップＳ１においてロウアドレス
カウンタに１をセットしてステップＳ２に進む。上記ス
テップＳ２では、上記ＣＰＵ８が、カラムアドレスカウ
ンタにＮをセットしてステップＳ３に進む。上記ステッ
プＳ３では、上記ＣＰＵ８が、上記セットされたロウア
ドレス及びカラムアドレスに基づいて図１０に示すフレ
ームメモリ１から静止画像データを読み出し、これを第
１のレジスタ６５に書き込み制御してステップＳ４に進
む。

【００９１】上記ステップＳ４では、上記ＣＰＵ８が、
上記セットしたロウアドレスとカラムアドレスとを入れ
換えてステップＳ５に進む。上記ステップＳ５では、上
記入れ換えたロウアドレスとカラムアドレスに基づいて
図１０に示すフレームメモリ１から静止画像データを読
み出し、これを第２のレジスタ６６に書き込み制御して
ステップＳ６に進む。

【００９２】上記ステップＳ６では、上記ＣＰＵ８が、
上記第１のレジスタ６５に書き込まれた静止画像データ
を上記フレームメモリ１に書き込み制御してステップＳ
７に進む。上記ステップＳ７では、上記ＣＰＵ８が、上
記ロウアドレスとカラムアドレスとを再び入れ換え（元
に戻し）ステップＳ８に進む。上記ステップＳ８では、
上記ＣＰＵ８が、上記第２のレジスタ６６に書き込まれ
た静止画像データを上記フレームメモリ１に書き込み制
御してステップＳ９に進む。上記ステップＳ９では、上
記ＣＰＵ８が、上記カラムアドレスをデクリメントして
ステップＳ１０に進む。

【００９３】上記ステップＳ１０では、上記ＣＰＵ８
が、カラムアドレスの値がロウアドレスの値よりも大き
くなったか否かを判別し、ＹＥＳの場合は上記ステップ
Ｓ３に戻って上述のルーチンを繰り返し、ＮＯの場合
は、ステップＳ１１に進む。上記ステップＳ１１では、
上記ＣＰＵ８が、ロウアドレスをインクリメントしてス
テップＳ１２に進む。

【００９４】上記ステップＳ１２では、ロウアドレスが
Ｎよりも小さいか否かを判別し、ＹＥＳの場合は上記ス
テップＳ２に戻って上述のルーチンを繰り返し、ＮＯの
場合はそのままこの対角線Ｔを境にした静止画像データ
の入れ換えのルーチンを終了する。このような入れ換え
動作を行うと、図１３に示すように上記フレームメモリ
１に記憶されている静止画像データが、対角線Ｔを境に
して書き換えられることとなる。このため、上記図１１
（ａ）に示すような静止画像は、同図（ｂ）に示すよう
に２７０度回転した静止画像となる。

【００９５】次に、上記ＣＰＵ８は、このように対角線
Ｔを境にした書き換えを行った後に、図１１（ｂ）に示
すように通常の読み出し方向に対して反対方向から静止
画像データの読み出しを行うように上記フレームメモリ
１を読み出し制御し、この逆読み出しを行った順に静止
画像データを書き換えるようにフレームメモリ１を書き
換え制御する。これにより、上記フレームメモリ１に
は、図１１（ｃ）に示すように、同図（ａ）に示すもと
の静止画像に対して９０度回転した静止画像データが記
憶されることとなる。そして、上記ＣＰＵ８は、この静
止画像データを読み出して上記モニタ装置１５に供給す
る。

【００９６】これにより、上記モニタ装置１５に９０度
回転した静止画像を表示することができる。次に、上記
ＣＰＵ８は、上記回転指定キーが二回オン操作されたこ
とを検出すると、図１１（ｃ）に示す静止画像に対し
て、対角線Ｔを境にした上述の書き換え制御を行い、該
書き換えた静止画像データを上記モニタ装置１５に供給
する。これにより、上記フレームメモリ１に記憶されて
いる上記図１１（ｃ）に示すような静止画像は、上記対
角線Ｔを境にして書き換えられるため、同図（ｄ）に示
すようにもとの静止画像に対して１８０度回転した静止
画像となる。従って、上記モニタ装置１５に、上記１８
０度回転した静止画像を表示することができる。

【００９７】次に、上記ＣＰＵ８は、上記回転指定キー
が三回オン操作されたことを検出すると、図１１（ｄ）
に示す静止画像に対して、対角線Ｔを境にした上述の書
き換え制御を行う。これにより、上記フレームメモリ１
には、図１１（ｅ）に示すような、もとの静止画像に対
して９０度回転した静止画像が書き込まれることとな
る。そして、上記ＣＰＵ８は、このような書き換え制御
を行った後に、通常の読み出し方向とは逆の読み出し方
向から静止画像データを読み出すように、上記フレーム
メモリ１を読み出し制御し、この逆読み出しを行った順
に静止画像データを書き換えるようにフレームメモリ１
を書き換え制御する。これにより、上記フレームメモリ
１には、図１１（ｆ）に示すように、同図（ａ）に示す
もとの静止画像に対して２７０度回転した静止画像デー
タが記憶されることとなる。そして、上記ＣＰＵ８は、
この静止画像データを読み出して上記モニタ装置１５に
供給する。

【００９８】これにより、上記モニタ装置１５に２７０
度回転した静止画像を表示することができる。次に、上
記ＣＰＵ８は、上記回転指定キーが四回オン操作された
ことを検出すると、図１１（ｆ）に示す静止画像に対し
て、対角線Ｔを境にした上述の書き換え制御を行う。こ
れにより、上記フレームメモリ１に記憶されている静止
画像データは、図１１（ｇ）に示すように元に戻る（３
６０度回転したことを意味する。）。上記ＣＰＵ８は、
この静止画像データを読み出して上記モニタ装置１５に
供給する。

【００９９】これにより、上記モニタ装置１５に３６０
度回転した静止画像、すなわち、もとの静止画像を表示
することができる。ここで、当該静止画記録再生システ
ムにおいては、この回転処理を行う場合、上述の書き換
え制御を上記フレームメモリ１の４つの記憶領域ＡＲ１
〜ＡＲ４に対してそれぞれ単独かつ一度に行っている。

【０１００】具体的には、上記記憶領域ＡＲ１の静止画
像データの書き換えは、例えば論理アドレス０２と論理
アドレス２０とが書き換わる等のように該記憶領域ＡＲ
１内で行われる。同様に、記憶領域ＡＲ４の静止画像デ
ータの書き換えは、例えば論理アドレス１３と論理アド
レス３１とが書き換わる等のように該記憶領域ＡＲ４内
で行われる。これに対して、例えば図３（ｂ）に示すよ
うに論理アドレス０３の静止画像データは記憶領域ＡＲ
２に記憶されており、論理アドレス３０の静止画像デー
タは記憶領域ＡＲ３に記憶されている。このため、記憶
領域ＡＲ２の静止画像データは記憶領域ＡＲ３の静止画
像データとの間で書き換えが行われる。

【０１０１】このため、上記記憶領域ＡＲ１及び記憶領
域ＡＲ４に設けられているレジスタの入力バス及び出力
バスは、それぞれ同一の記憶領域ＡＲ１及び記憶領域Ａ
Ｒ４に接続される。これに対して、上記記憶領域ＡＲ２
及び記憶領域ＡＲ３に設けられているレジスタの入力バ
ス及び出力バスは、それぞれ相手のメモリバスに接続さ
れる。

【０１０２】このような構成のため、一度の４つの静止
画像データの書き換えを可能とすることができ、安価な
ＤＲＡＭを用いているにも関わらず、高速な回転処理を
可能とすることができる。次に、上記モニタ装置１５に
表示されたある静止画像から所望の静止画像へ表示変換
するディゾルブ処理の説明をする。

【０１０３】この場合、ユーザは、上述のように操作部
１３を操作してディゾルブ処理を指定する。そして、上
記ディゾルブ処理を指定した後に、スキャナ部１０，ビ
デオ入力部１１或いはストレージ部１８から、複数の静
止画像の取り込みを行う。上記ＣＰＵ８は、上記ディゾ
ルブ処理が指定されるとこれを検出し、上記スキャナ部
１０，ビデオ入力部１１或いはストレージ部１８から取
り込まれる、例えば４枚の静止画像を、図１４に示すよ
うにそれぞれフレームメモリ１の各記憶領域ＡＲ１〜Ａ
Ｒ４に記憶するように該フレームメモリ１を書き込み制
御する。

【０１０４】このような状態において、上記記憶領域Ａ
Ｒ１に記憶された静止画像を上記モニタ装置１５に表示
する場合、ユーザは、上記操作部１３を操作してこの指
定を行う。上記各記憶領域ＡＲ１〜ＡＲ４に記憶される
静止画像データは、１枚分の静止画像データを該各記憶
領域ＡＲ１〜ＡＲ４に記憶した場合と比較して１／４と
なる。このため、上記ＣＰＵ８は、上記記憶領域ＡＲ１
に記憶された静止画像の表示が指定されると、読み出し
時における論理アドレスである縦のデルタアドレスを０
２．００に設定し、横のデルタアドレスを０２．００に
設定するとともに、縦のスタートアドレスを００．００
に設定し、横のスタートアドレスを００．００に設定し
て静止画像データの読み出しを行う。これにより、上記
記憶領域ＡＲ１に記憶されている静止画像データが読み
出され、上記演算回路４に供給される。

【０１０５】上記演算回路４は、上記デルタアドレスに
基づいて上記静止画像データに４倍の拡大処理を施して
（上記デルタアドレスによる拡大：縦×横＝２×２）上
記モニタ装置１５に供給する。これにより、上記記憶領
域ＡＲ１に記憶された静止画像データに応じた静止画像
が、通常表示の大きさで上記モニタ装置１５に表示され
る。

【０１０６】次に、ユーザは、上記記憶領域ＡＲ１に記
憶されている静止画像から上記記憶領域ＡＲ２に記憶さ
れている静止画像へのディゾルブ処理を行う場合、上記
操作部１３を操作してこれを指定する。これにより、上
記ＣＰＵ８は、上述の表示画像の拡大処理を行うため
に、縦のデルタアドレスを０２．００に設定し、横のデ
ルタアドレスを０２．００に設定するとともに、縦のス
タートアドレスを００．００に設定し、横のスタートア
ドレスを００．０１から００．９９に可変する。これに
より、上記記憶領域ＡＲ１及び記憶領域ＡＲ２からそれ
ぞれ静止画像データが読み出され上記演算回路４に供給
される。

【０１０７】上記演算回路４は、上記００．０１から０
０．９９に可変されるアドレスに基づいて各静止画像デ
ータに補間処理を施し、これを上記モニタ装置１５に供
給する。これにより、上記モニタ装置１５に表示される
静止画像が、記憶領域ＡＲ１に記憶されている静止画像
から記憶領域ＡＲ２に記憶されている静止画像にディゾ
ルブされる。

【０１０８】次にユーザは、上記記憶領域ＡＲ２に記憶
された静止画像を上記モニタ装置１５に表示する場合、
上記操作部１３を操作してこの指定を行う。上記ＣＰＵ
８は、上記記憶領域ＡＲ２に記憶された静止画像の表示
が指定されると、縦のスタートアドレスを００．００に
設定し、横のスタートアドレスを０１．００に設定する
とともに、縦のデルタアドレスを０２．００に設定し、
横のデルタアドレスを０２．００に設定して静止画像デ
ータの読み出しを行う。これにより、上述のように上記
記憶領域ＡＲ２に記憶されている静止画像が上記モニタ
装置１５に表示される。

【０１０９】次に、ユーザは、上記記憶領域ＡＲ２に記
憶されている静止画像から上記記憶領域ＡＲ４に記憶さ
れている静止画像へのディゾルブ処理を行う場合、上記
操作部１３を操作してこれを指定する。これにより、上
記ＣＰＵ８は、縦のデルタアドレスを０２．００に設定
し、横のデルタアドレスを０２．００に設定するととも
に、横のスタートアドレスを０１．０１に設定し、縦の
スタートアドレスを００．０１から９９まで可変する。
これにより、上記モニタ装置１５に表示される静止画像
が、上述のように記憶領域ＡＲ２に記憶されている静止
画像から記憶領域ＡＲ４に記憶されている静止画像にデ
ィゾルブされる。

【０１１０】次にユーザは、上記記憶領域ＡＲ４に記憶
された静止画像を上記モニタ装置１５に表示する場合、
上記操作部１３を操作してこの指定を行う。上記ＣＰＵ
８は、上記記憶領域ＡＲ４に記憶された静止画像の表示
が指定されると、縦のスタートアドレスを０１．００に
設定し、横のスタートアドレスを０１．００に設定する
とともに、縦のデルタアドレスを０２．００に設定し、
横のデルタアドレスを０２．００に設定して静止画像デ
ータの読み出しを行う。これにより、上記記憶領域ＡＲ
４に記憶されている静止画像が上記モニタ装置１５に表
示される。

【０１１１】次に、ユーザは、上記記憶領域ＡＲ４に記
憶されている静止画像から上記記憶領域ＡＲ１に記憶さ
れている静止画像へのディゾルブ処理を行う場合、上記
操作部１３を操作してこれを指定する。これにより、上
記ＣＰＵ８は、縦のデルタアドレスを０２．００に設定
し、横のデルタアドレスを０２．００に設定するととも
に、縦のスタートアドレスを００．９９から０１に可変
し、横のスタートアドレスを００．９９から０１に可変
する。これにより、上記モニタ装置１５に表示される静
止画像が、記憶領域ＡＲ４に記憶されている静止画像か
ら記憶領域ＡＲ１に記憶されている静止画像にディゾル
ブされる。

【０１１２】次にユーザは、上記記憶領域ＡＲ１に記憶
された静止画像を上記モニタ装置１５に表示する場合、
上記操作部１３を操作してこの指定を行う。上記ＣＰＵ
８は、上記記憶領域ＡＲ１に記憶された静止画像の表示
が指定されると、縦のスタートアドレスを００．００に
設定し、横のスタートアドレスを００．００に設定する
とともに、縦のデルタアドレスを０２．００に設定し、
横のデルタアドレスを０２．００に設定して静止画像デ
ータの読み出しを行う。これにより、上記記憶領域ＡＲ
１に記憶されている静止画像が上記モニタ装置１５に表
示される。

【０１１３】当該静止画記録再生システムは、このよう
なＣＰＵ８の制御によりディゾルブ処理を可能とするこ
とができる。なお、いわゆるフェードイン，フェードア
ウトは、このディゾルブ処理の一種であり、例えば白画
像から上記各記憶領域ＡＲ１〜ＡＲ４に記憶された何れ
かの画像にディゾルブすればフェードインとなり、上記
各記憶領域ＡＲ１〜ＡＲ４に記憶された何れかの画像か
ら白画像にディゾルブすればフェードアウトとなる。

【０１１４】以上の説明から明らかなように、本実施例
に係る静止画記録再生システムは、単一のフレームメモ
リ１のみで、リアルタイムの拡大処理，縮小処理，ディ
ゾルブ処理を行うことができる。また、フレームメモリ
１の各記憶領域ＡＲ１〜ＡＲ４に対してレジスタを設け
ることにより、安価なＤＲＡＭを用いているにも関わら
ず回転処理を行うことができる。

【０１１５】また、上記フレームメモリ１の各記憶領域
ＡＲ１〜ＡＲ４から読み出した静止画像データに対して
上記画像処理を施すようにしているため、該画像処理を
施しても、もとの静止画像を保存しておくことができ
る。このため、必要なときに即座に元の静止画像を表示
等することができる。

【０１１６】

【発明の効果】本発明に係る画像処理装置は、記憶手段
に記憶した静止画像データを読み出して画像処理を施す
ようにしているため、オリジナルの静止画像データを該
記憶手段に保存しておくことができ、必要に応じて即座
に元の静止画像を表示することができる。

【０１１７】また、上記記憶手段として単一でありなが
ら複数の記憶領域を有するものを用い、該各記憶領域か
ら静止画像データを読み出して画像処理を施すようにし
ているため、画像処理の高速化を図ることができる。ま
た、上記記憶手段として、アクセスに制限があり且つ低
速度の記憶手段を用いたとしても、回転処理を可能とす
ることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る画像処理装置のブロック
図である。

【図２】本発明に係る画像処理装置が適用された画像処
理ブロックを有する静止画記録再生システムのブロック
図である。

【図３】上記静止画記録再生システムに設けられている
フレームメモリの論理アドレス及び物理アドレスを説明
するための模式図である。

【図４】静止画像の拡大処理及び縮小処理に応じた論理
アドレスの増分値及び減少値を示す図である。

【図５】上記画像処理ブロックに設けられているアドレ
ス発生回路のブロック図である。

【図６】上記アドレス発生回路により発生される、各記
憶領域用のアドレスデータを説明するためのタイムチャ
ートである。

【図７】上記アドレスデータのフォーマットを示す図で
ある。

【図８】上記画像処理ブロックに設けられている演算回
路の拡大処理時及び縮小処理時における演算動作を説明
するための図である。

【図９】上記演算回路のブロック図である。

【図１０】回転処理時における動作を説明するための上
記静止画記録再生システムの概略的なブロック図であ
る。

【図１１】回転処理時におけるフレームメモリの書き換
え動作を説明するための模式図である。

【図１２】回転処理時におけるフレームメモリの書き換
え動作を説明するためのフローチャートである。

【図１３】回転処理時におけるフレームメモリの書き換
え動作を説明するための模式図である。

【図１４】ディゾルブ処理を行う際に、フレームメモリ
の各記憶領域にそれぞれ取り込まれた静止画像を示す図
である。

【符号の説明】

１フレームメモリ２メモリコントローラ３アドレス発生回路４演算回路５カラー調整回路６第１のバスセレクタ７第２のバスセレクタ８ＣＰＵ１０スキャナ部１１ビデオ入力部１２画像処理ブロック１３操作部１５モニタ装置１６プリンタ部１７インターフェースブロック１８ストレージ部３１スタートアドレスレジスタ３２デルタアドレスレジスタ３３整数加算部３４，３５加算器３６，３７イニシャライズセレクタ３９，４０フリップフロップ４５第１の演算部４６，５１，５６セレクタ４７，５２，５８減算器４８，５４，５７加算器４９，５３，５９乗算器６５，６６第１，第２のレジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/10 ３７１Ｈ０４Ｎ 1/387 5/265 Ｇ０６Ｆ 15/66 ４５０

Claims

【特許請求の範囲】

【請求項１】記憶領域が複数に分割されおり、所望の
静止画像の静止画像データを記憶する単一の記憶手段
と、上記各記憶領域毎に形成した、画像処理に応じた整数部
の読み出しアドレスを出力するとともに、該画像処理に
応じた小数部の読み出しアドレスを補間データとして出
力するアドレス発生手段と、上記整数部の読み出しアドレスに応じて上記記憶手段か
ら読み出された静止画像データに対して、上記補間デー
タに基づいて画像処理に応じた補間処理を施して出力す
る演算手段とを有する画像処理装置。
【請求項２】上記アドレス発生手段は、静止画像の拡
大処理或いは縮小処理を行う際に、静止画像の隣接する
画素が上記記憶手段の異なる記憶領域に書き込まれるよ
うに書き込みアドレスを形成して上記記憶手段に供給す
るとともに、該拡大処理或いは縮小処理を行う部分の読
み出しアドレスを各記憶領域毎に形成し、これを上記整
数部の読み出しアドレスとして上記記憶手段に供給し、
拡大倍率或いは縮小倍率に応じたアドレスの増分値或い
は減少値を示すデルタアドレスを形成し、これを上記補
間データとして演算手段に供給し、上記演算手段は、上記読み出しアドレスにより上記記憶
手段から読み出された静止画像データを、上記補間デー
タに基づいて拡大倍率或いは縮小倍率に対応する静止画
像データとなるように補間処理して出力することを特徴
とする請求項１記載の画像処理装置。
【請求項３】上記アドレス発生手段は、表示画像を、
一の静止画像から他の静止画像へ変換表示するディゾル
ブ処理を行う際に、上記記憶手段の複数の記憶領域にそ
れぞれ所望の静止画像の静止画像データが記憶されるよ
うに書き込みアドレスを形成して上記記憶手段に供給
し、また、上記各記憶領域に記憶された静止画像のう
ち、指定された２つの静止画像の各静止画像データが読
み出されるように上記整数部の読み出しアドレスをそれ
ぞれ形成して上記記憶手段に供給するとともに、該ディ
ゾルブ処理の速度に応じた上記補間データを形成して上
記演算手段に供給し、上記演算手段は、上記補間データに基づいて、上記各記
憶領域から読み出された各静止画像データに補間処理を
施して出力することを特徴とする請求項１記載の画像処
理装置。
【請求項４】静止画像を９０度ずつ回転して表示する
回転処理を行う際に、上記記憶手段に記憶された静止画
像データを、該記憶手段の対角線を境にして入れ換えを
行う対角線書き換え処理と、上記記憶手段に記憶された
静止画像データを通常方向から順に読み出す通常読み出
し処理と、上記記憶手段に記憶された静止画像データを
逆方向から順に読み出す逆読み出し処理とを併用して上
記回転処理を行うように上記アドレス発生手段のアドレ
ス発生動作を制御するアドレス発生制御手段を有するこ
とを特徴とする請求項１，請求項２又は請求項３記載の
画像処理装置。