JP2010204549A - 画像表示装置及び制御装置 - Google Patents

Abstract

【課題】製造コストを低減できる画像表示装置及び制御装置を提供すること。
【解決手段】画像表示装置１は、１フレーム分の画像データの各行に応じた画像信号と、１行分に応じた画像信号の出力期間に応じて有効となり、当該出力期間の終了に応じて無効となるＤＥ信号とを出力する画像生成手段２と、画像生成手段２にカスケード接続され、入力されるＤＥ信号に基づいて、下流へのＤＥ信号の出力をそれぞれ制御する複数の制御手段４と、複数の制御手段４にそれぞれ接続される複数の表示手段５とを備える。制御手段４は、ＤＥ信号が有効から無効に切り替わった回数を計数する計数部と、表示手段５の表示領域の行数に基づく閾値に、当該回数が達したか否かを判定する判定部と、当該回数が閾値に達していないと判定されると、下流側の制御手段に対するＤＥ信号の出力を規制し、閾値に達したと判定されると、ＤＥ信号の出力を許容する出力制御部とを備える。
【選択図】図１

Description

本発明は、画像表示装置及び制御装置に関する。

従来、複数の表示手段を備え、入力される画像信号に応じた画像を当該各表示手段により表示する画像表示装置が知られている。このような画像表示装置として、それぞれカスケード接続（多段接続）された複数の表示手段を備えるマルチパネル表示システムが知られている（例えば、特許文献１参照）。

この特許文献１に記載のマルチパネル表示システムでは、マスターユニットとしての１つの表示ユニットに、８つのスレーブユニットである表示ユニットがカスケード接続されている。これらのうち、マスターユニットは、入力された画像信号を下流のスレーブユニットに出力し、当該スレーブユニットは、入力された画像信号を更に下流側のスレーブユニットに出力する。この画像信号の出力とともに、マスターユニットは、例えば、画像信号が伝送されたユニット数を示す制御信号を下流側のスレーブユニットに出力する。スレーブユニットは、制御信号に含まれるユニット数をインクリメントして、更に下流側のスレーブユニットに順次出力する。これら各表示ユニットは、入力された画像信号を描画し、制御信号に含まれるユニット数に応じた位置の領域を拡大して、当該領域に応じた画像を表示する。これにより、大画面表示可能な表示装置を構成することができる。

特開平８−３２９０４号公報

しかしながら、特許文献１に記載の表示システムでは、各表示ユニットは、それぞれ入力される画像信号をサンプリングして画像を生成し、当該画像中の一部の領域を拡大する必要がある。このため、各表示ユニットには、サンプリング回路、及び、当該サンプリング回路による描画処理に用いられるフレームメモリが必要となり、製造コストが増大するという問題がある。

本発明の目的は、製造コストを低減することができる画像表示装置及び制御装置を提供することである。

前記した目的を達成するために、本発明の画像表示装置は、画像を表示する画像表示装置であって、１フレーム分の画像データを生成して、当該画像データの各行に応じた画像信号と、１行分の前記画像データに応じた前記画像信号の出力期間に応じて有効状態となり、かつ、当該出力期間の終了に応じて無効状態となるイネーブル信号とを出力する画像生成手段と、前記画像生成手段にそれぞれカスケード接続され、入力される前記イネーブル信号に基づいて、下流への前記イネーブル信号の出力をそれぞれ制御する複数の制御手段と、前記複数の制御手段にそれぞれ接続され、当該制御手段を介して入力される前記画像信号及び前記イネーブル信号に基づく画像を表示する表示領域を有する複数の表示手段とを備え、前記制御手段は、前記イネーブル信号が有効状態から無効状態に切り替わった回数を計数する計数部と、当該制御手段に接続された前記表示手段の前記表示領域の行数に基づく閾値に、前記回数が達したか否かを判定する判定部と、前記回数が前記閾値に達していないと判定されると、当該制御手段に接続された下流側の前記制御手段に対する前記イネーブル信号の出力を規制し、前記閾値に達したと判定されると、前記下流側の制御手段に対する前記イネーブル信号の出力を許容する出力制御部とを備えることを特徴とする。

ここで、画像生成手段としては、ＶＤＰ（Video Display Processor）又はＧＰＵ（Graphics Processing Unit）等の描画回路と、ＣＧＲＯＭ（Character Generator Read Only Memory）と、ＶＲＡＭ（Video Random Access Memory）とを備える構成を挙げることができる。また、表示手段としては、液晶パネル等の表示部と、入力される画像信号及びイネーブル信号に基づいて当該表示部を駆動させて、当該各信号に応じた画像を表示させるドライバー回路とを備える構成を挙げることができる。更に、イネーブル信号としては、データイネーブル信号を例示することができる。

本発明によれば、画像生成手段に接続された制御手段は、当該制御手段に接続された表示手段の表示領域の行数に基づく閾値に、イネーブル信号が有効状態から無効状態となった回数、すなわち、画像信号として入力された画像データの行数に応じた回数が達していない場合には、当該制御手段に接続された下流側の制御手段に対するイネーブル信号の出力を規制する。一方、当該制御手段は、当該閾値に当該回数が達した場合には、下流側の制御手段に対するイネーブル信号の出力を許容する。そして、下流側の制御手段は、上流側の制御手段からイネーブル信号が入力されてから前述の回数を計数し、当該回数が閾値に達していない間は、更に下流側の制御手段に対するイネーブル信号の出力を規制し、当該回数が閾値に達した場合に、イネーブル信号の出力を許容する。そして、各表示手段は、当該表示手段に接続された制御手段から入力される画像信号及びイネーブル信号に基づいて、画像を表示する。

これによれば、１フレーム分の画像データに応じた画像を、各表示手段により分割表示することができる。この際、各表示手段には、当該表示手段の表示領域の行数に基づく画像データに応じた画像信号及びイネーブル信号が、制御手段を介して入力される。このため、当該各表示手段には、入力される画像信号及びイネーブル信号に基づく画像を描画する必要がなく、更には、当該画像を拡大する必要がないので、前述のサンプリング回路及びフレームメモリ等が必要ない。従って、前述の特許文献１に記載の表示システムに比べて、画像表示装置の製造コストを低減することができる。
また、制御手段と、当該制御手段に接続される表示手段とは、これらを一体化した表示モジュールとして構成することも可能である。このような表示モジュールを、画像生成手段にカスケード接続して前述の画像表示装置を構成すれば、当該画像表示装置の構成を簡略化することができるほか、各構成の接続及び配線を簡略化することができる。

本発明では、前記制御手段は、前記画像信号及び前記イネーブル信号が入力される信号入力部と、前記画像信号及び前記イネーブル信号を前記下流側の制御手段に出力する信号出力部とを備え、前記出力制御部は、前記判定部により前記回数が前記閾値に達していないと判定された場合に無効状態となり、前記閾値に達したと判定された場合に有効状態となる制御信号を出力する制御信号出力部と、前記信号入力部に接続される第１入力部、前記制御信号出力部に接続される第２入力部、及び、前記信号出力部に接続される出力部を有するマスク回路とを備え、前記マスク回路は、前記第１入力部に前記イネーブル信号が入力されている状態で、前記第２入力部に有効状態を示す前記制御信号が入力されると、入力された前記イネーブル信号を前記出力部により前記信号出力部に出力することが好ましい。

このようなマスク回路としては、ＡＮＤ回路を例示することができる。
本発明によれば、判定部により、計数部により計数される回数が閾値に達していないと判定される間は、制御信号出力部により、無効状態を示す制御信号がマスク回路に出力されることで、当該マスク回路は、信号出力部に対してイネーブル信号を出力しない。これにより、下流側の制御手段へのイネーブル信号の出力を確実に規制することができる。
また、判定部により、当該回数が閾値に達したと判定されると、制御信号出力部により、有効状態を示す制御信号がマスク回路に出力されるので、当該マスク回路は、信号出力部にイネーブル信号を出力する。これにより、下流側の制御手段へのイネーブル信号の出力を許容することができる。
従って、下流側の制御手段へのイネーブル信号の出力制御を確実に行うことができる。ここで、マスク回路を、構成が簡易なＡＮＤ回路で構成すれば、制御手段の構成を簡略化することができる。また、これにより、画像表示装置の構成を簡略化することができ、当該画像表示装置の製造コストを低減することができる。

本発明では、前記出力制御部は、前記判定部により前記回数が前記閾値に達したと判定された際に、前記イネーブル信号が無効状態から有効状態に切り替わるまでの期間内に、前記下流側の制御手段に前記イネーブル信号を出力可能に切り替えることが好ましい。
本発明によれば、出力制御部は、イネーブル信号が無効状態から有効状態に切り替わるまでの期間内に、下流側の制御手段に対してイネーブル信号を出力可能に切り替える。このため、当該下流側の制御手段に入力される時点のイネーブル信号は無効状態であり、当該イネーブル信号は、やがて無効状態から有効状態に切り替わることとなる。これによれば、当該制御手段に接続された表示手段は、イネーブル信号が無効状態から有効状態に切り替わった後に入力される画像信号を、画像表示に利用する画像信号として適切に取得することができる。従って、当該画像信号を用いて画像を適切に表示することができるので、各表示手段による画像表示を適切に行うことができる。

本発明では、前記画像生成手段は、前記１フレーム分の画像データに応じた前記画像信号の出力期間に略応じて有効状態となり、当該出力期間の終了に略応じて無効状態となる同期信号を出力し、前記計数部は、前記同期信号が無効状態から有効状態に切り替わると、前記回数を初期化することが好ましい。
このような同期信号としては、Ｖｓｙｎｃ信号（垂直同期信号）を例示できる。
本発明によれば、同期信号が無効状態から有効状態に切り替わった際、すなわち、次のフレームに応じた各信号が入力されるタイミングで、計数部が、計数していた回数を初期化する。これによれば、各制御手段による前述のイネーブル信号の出力制御、及び、各表示手段による画像表示を、生成される画像データのフレームごとに繰り返し行うことができる。従って、フレームごとに画像表示を適切に行うことができる。

本発明では、前記複数の表示手段のうち、少なくとも２つは、それぞれの前記表示領域の行方向に沿って配置され、前記２つの表示手段に接続される２つの前記制御手段のうち、上流側に位置する前記制御手段は、当該制御手段に接続される前記表示手段の前記表示領域の行数と、前記２つの表示手段の前記各表示領域間の間隔に応じた行数とを合算した行数を前記閾値に設定する閾値設定部を有することが好ましい。

ここで、各表示手段が液晶パネル等により構成されている場合、表示領域の周囲には、複数の信号線等が配置される枠部が設けられる。このため、各表示手段を表示領域の行方向に沿って配置した場合には、各表示領域は離間する。そして、画像生成手段が、各表示手段の表示領域に応じた部分画像を行方向に接続した画像データを生成し、当該制御手段が、各部分画像に応じた画像信号及びイネーブル信号を表示手段に出力すると、上流側の表示領域にて表示される最終行の次行のデータに基づく画像信号は、下流側の表示手段に入力される。このため、上流側の表示領域と下流側の表示領域とは、離間配置されているにも関らず、当該各表示領域には、連続した画像データに基づく画像がそれぞれ表示されてしまうので、表示された各部分画像を、全体として１つの画像として認識しづらい。

これに対し、本発明では、上流側の制御手段の閾値設定部が、当該制御手段に接続された表示手段の表示領域の行数と、前述の間隔に応じた行数とを合算した行数を閾値として設定する。これによれば、当該閾値に設定された行数に応じた画像信号及びイネーブル信号は上流側の表示手段に出力されることとなる。ここで、表示手段が、表示領域の行数以上の余分な画像信号及びイネーブル信号が入力されても、当該余分な画像信号及びイネーブル信号を無視する構成であれば、当該間隔に応じた行数の画像信号及びイネーブル信号は、上流側の制御手段及び表示手段にて消費される。このため、下流側の制御手段及び表示手段には、上流側の表示領域の行数と、当該間隔に応じた行数とを合算した行数以降の画像信号及びイネーブル信号が入力されることとなり、当該下流側の表示手段は、当該画像信号及びイネーブル信号に応じた画像を表示する。
これにより、各表示領域が、前述の間隔に応じた部分が隠されたように認識される連続した１つの画像として、各部分画像を表示することができる。従って、画像表示装置の汎用性を向上することができる。

また、本発明の制御装置は、入力される信号の出力を制御する制御装置であって、１フレーム分の画像データにおける１行分のデータに応じた画像信号の出力期間に応じて有効状態となり、かつ、当該出力期間の終了に応じて無効状態となるイネーブル信号が入力される信号入力部と、入力される前記イネーブル信号を出力する信号出力部と、入力される前記イネーブル信号が有効状態から無効状態に切り替わった回数を計数する計数部と、取得される前記画像データの行数に基づく閾値に、前記回数が達したか否かを判定する判定部と、前記判定部により前記回数が前記閾値に達していないと判定されると、前記信号出力部による前記イネーブル信号の出力を規制し、前記判定部により前記回数が前記閾値に達したと判定されると、前記信号出力部による前記イネーブル信号の出力を許容する出力制御部と、を備えることを特徴とする。

本発明によれば、１フレーム分の画像データを生成して、当該画像データの各行に応じた画像信号と、１行分の前記画像データに応じた前記画像信号の出力期間に応じて有効状態となり、かつ、当該出力期間の終了に応じて無効状態となるイネーブル信号とを出力する画像生成手段に、本発明の制御装置を複数カスケード接続し、各制御装置にそれぞれ表示手段を接続し、当該制御手段を介して、各表示手段に画像信号及びイネーブル信号を出力するように構成することにより、前述の画像表示装置と同様の効果を奏することができる。

本発明の一実施形態に係る画像表示装置の構成を示すブロック図。 本発明の一実施形態に係る表示部を示す模式図。 本発明の一実施形態に係る調停回路の構成を示すブロック図。 本発明の一実施形態に係る表示制御処理を示すフローチャート。 本発明の一実施形態に係る画像表示装置により表示される画像を示す図。 本発明の一実施形態に係る画像表示装置により表示される画像を示す図。

以下、本発明の一実施形態を図面に基づいて説明する。
図１は、本実施形態に係る画像表示装置１の構成を示すブロック図である。
本実施形態に係る画像表示装置１は、外部から入力されるコマンドに応じた画像を表示するものであり、例えば、パチンコ機等の遊技機に採用されるものである。この画像表示装置１は、図１に示すように、当該コマンドに応じた画像データを生成する画像生成手段２と、当該画像生成手段２にカスケード接続される複数の表示モジュール３（３Ａ〜３Ｃ）とを備えている。

このような画像表示装置１では、詳しくは後述するが、画像生成手段２により生成された画像データの各行に基づくＰｉｘｅｌ信号、Ｖｓｙｎｃ信号（垂直同期信号）、ＤＣ信号（ドットクロック信号）及びＤＥ信号（データイネーブル信号）が、当該画像生成手段２から表示モジュール３Ａに出力される。ここで、表示モジュール３Ａにより、下流側の表示モジュール３Ｂに対するＤＥ信号の出力が規制され、当該表示モジュール３Ａにて表示すべき画像に応じたＰｉｘｅｌ信号が取得される。そして、当該Ｐｉｘｅｌ信号に基づく画像が表示されると、表示モジュール３Ａにより、表示モジュール３ＢへのＤＥ信号の出力が許容される。そして、下流側の表示モジュール３Ｂ，３Ｃも、表示モジュール３Ａと同様に動作する。これにより、画像生成手段２により生成された１フレーム分の画像データに基づいて、各表示モジュール３Ａ〜３Ｃにより画像が表示される。なお、本実施形態では、画像表示装置１は、３つの表示モジュール３（３Ａ〜３Ｃ）を備えているが、２つ以上であれば、その数は問わない。
以下、これら画像生成手段２及び表示モジュール３について詳述する。

〔画像生成手段の構成〕
画像生成手段２は、前述のコマンドに応じた画像データを生成し、当該画像データに基づく画像信号を出力する。この画像生成手段２は、詳しい図示を省略したが、ＶＤＰ（Video Display Processor）又はＧＰＵ（Graphics Processing Unit）等の描画回路と、キャラクターデータ及び背景データ等を記憶するＣＧＲＯＭ（Character Generator Read Only Memory）と、描画時の作業領域となるＶＲＡＭ（Video Random Access Memory）とを備えて構成されている。

この画像生成手段２では、描画回路が、ＣＧＲＯＭを参照して、入力されるコマンドに応じた画像データをＶＲＡＭ上に生成し、当該画像データの各行のデータ（ラインデータ）に基づくＰｉｘｅｌ画像（画像信号）を当該行ごとに表示モジュール３に出力する。この描画回路は、詳しくは後述するが、各表示モジュール３の後述する各表示領域５２１にてそれぞれ区分表示される複数の部分画像（図１において「Ａ」、「Ｂ」及び「Ｃ」と示される画像）が行方向に接続された第１画像データ（例えば、図５に示す第１画像データＦ１）を１フレームごとに生成する。また、画像生成手段２は、全体で連続した１つの画像となる第２画像データ（例えば、図６に示す第２画像データＦ２）を１フレームごとに生成する。

このうち、第１画像データを生成する場合には、描画回路は、各表示領域５２１に応じた解像度の部分画像データをそれぞれ行方向に接続した画像データを、フレームごとに生成する。
また、第２画像データを生成する場合には、描画回路は、各表示領域５２１の間隔Ｄ（図２参照）の寸法に応じた行数分の解像度を、各表示領域５２１の解像度に合算した解像度の画像データをフレームごとに生成する。
なお、これら画像データ、及び、表示される画像については、後に詳述する。

そして、描画回路は、生成した１フレーム分の画像データの各行に応じたＰｉｘｅｌ信号を画像信号としてそれぞれ出力するほか、Ｖｓｙｎｃ信号、ＤＣ信号、及び、ＤＥ信号を出力する。
これらのうち、Ｖｓｙｎｃ信号は、１フレーム分の画像データの出力期間に略応じてローレベル（有効状態）となり、当該出力期間の終了に応じてハイレベル（無効状態）となる同期信号である。
ＤＣ信号は、１ドット分の画像データの出力期間に応じてローレベル（有効状態）となり、当該出力期間の終了に応じてハイレベル（無効状態）となる信号である。
ＤＥ信号は、本発明のイネーブル信号に相当し、１行分の画像データの出力期間に応じてローレベル（有効状態）となり、当該出力期間の終了に応じてハイレベル（無効状態）となる信号である。

〔表示モジュールの構成〕
表示モジュール３（３Ａ〜３Ｃ）は、前述のように、画像生成手段２にカスケード接続され、当該画像生成手段２により出力される各信号に応じた画像を表示する。具体的に、表示モジュール３Ａは、画像生成手段２に接続され、表示モジュール３Ｂ，３Ｃは、それぞれ表示モジュール３Ａ，３Ｂに接続されている。なお、これら画像生成手段２と表示モジュール３Ａ〜３Ｃとは、本実施形態では、ＬＶＤＳ（Low voltage differential signaling）により接続されているが、ＣＭＯＳ／ＴＴＬにより接続される構成としてもよい。
このような表示モジュール３（３Ａ〜３Ｃ）は、それぞれ、制御手段４（４Ａ〜４Ｃ）及び表示手段５（５Ａ〜５Ｃ）を備える。

〔表示手段の構成〕
このうち、表示手段５は、制御手段４に接続され、当該制御手段４を介して画像生成手段２から入力される各信号に基づく画像を表示する。この表示手段５は、それぞれドライバー回路５１及び表示部５２を備える。
ドライバー回路５１は、入力される各信号（Ｐｉｘｅｌ信号、Ｖｓｙｎｃ信号、ＤＣ信号及びＤＥ信号）に基づいて、表示部５２を駆動させ、当該表示部５２により、当該画像信号に応じた画像を表示させる。

図２は、各表示部５２Ａ〜５２Ｃを示す模式図である。
表示部５２（表示手段５Ａ〜５Ｃの表示部を、それぞれ５２Ａ〜５２Ｃとする）は、ドライバー回路５１から入力される駆動信号に応じた画像を表示する。この表示部５２は、本実施形態では液晶パネルで構成されているが、有機ＥＬ（Electro-Luminescence）、プラズマ及びＣＲＴ（Cathode Ray Tube）等の各種表示器を採用してもよい。
これら表示部５２Ａ〜５２Ｃは、図２に示すように、表示画素がマトリクス状に配列された表示領域５２１と、当該表示領域５２１を囲む枠部５２２とを有し、当該表示領域５２１は、列方向に長く、行方向に短い略矩形状を有している。そして、各表示部５２Ａ〜５２Ｃは、表示領域５２１の長手方向が上下方向となるように、それぞれ隣接配置される。すなわち、各表示部５２は、各表示領域５２１の行方向が左から右に向かう方向となり、かつ、列方向が下から上に向かう方向となるように配置される。

より詳述すると、最上流の表示モジュール３Ａを構成する表示部５２Ａが左側に、表示モジュール３Ｂを構成する表示部５２Ｂが中央に、そして、最下流の表示モジュール３Ｃを構成する表示部５２Ｃが右側に配置される。そして、これら表示部５２Ａ〜５２Ｃは、それぞれ前述の枠部５２２を有している。このため、隣接する２つの表示領域５２１は、一方の表示領域５２１を囲む枠部５２２における当該一方の表示領域５２１の端縁から他方の表示領域５２１に向かう方向の寸法と、他方の表示領域５２１を囲む枠部５２２における他方の表示領域５２１の端縁から一方の表示領域５２１に向かう方向の寸法を含む間隔Ｄの分、離間する。

〔制御手段の構成〕
図１に戻り、制御手段４（４Ａ〜４Ｃ）は、本発明の制御手段及び制御装置に相当し、それぞれ画像生成手段２にカスケード接続される。具体的に、制御手段４Ａは、画像生成手段２に接続され、制御手段４Ｂ，４Ｃは、制御手段４Ａ及び制御手段４Ｂにそれぞれ接続されている。そして、これら各制御手段４Ａ〜４Ｃに、表示手段５Ａ〜５Ｃがそれぞれ接続される。
このような制御手段４Ａ〜４Ｃは、それぞれ、入力インターフェース（以下、「入力ＩＦ」と略す場合がある）４１と、出力インターフェース（以下、「出力ＩＦ」と略す場合がある）４２と、マスク回路４３と、調停回路４４とを備える。

入力ＩＦ４１は、本発明の信号入力部に相当し、カスケード接続における上流側の手段（制御手段４Ａにおける画像生成手段２であり、制御手段４Ｂ，４Ｃにおける制御手段４Ａ，４Ｂ）と接続され、当該手段から各信号（Ｐｉｘｅｌ信号、Ｖｓｙｎｃ信号、ＤＣ信号及びＤＥ信号）が入力される。この入力ＩＦ４１は、出力ＩＦ４２及び表示手段５と信号線を介して接続され、当該信号線を介して、当該出力ＩＦ４２及び表示手段５に入力された各信号を出力する。
出力ＩＦ４２は、本発明の信号出力部に相当し、入力ＩＦ４１と信号線を介して接続され、当該入力ＩＦ４１から入力される各信号を、下流側の表示モジュール３の入力ＩＦ４１に出力する。これら信号線のうち、Ｐｉｘｅｌ信号、Ｖｓｙｎｃ信号及びＤＣ信号が伝送される各信号線は、入力ＩＦ４１と出力ＩＦ４２とを直接接続するが、ＤＥ信号が伝送される信号線（ＤＥ信号線）は、マスク回路４３を介して入力ＩＦ４１と出力ＩＦ４２とを接続する。

マスク回路４３は、本発明の出力制御部を構成し、入力ＩＦ４１と出力ＩＦ４２とを接続するＤＥ信号線上に位置する。このマスク回路４３は、調停回路４４から入力される制御信号に基づいて、入力ＩＦ４１から入力されるＤＥ信号の出力ＩＦ４２への出力を規制する。このようなマスク回路４３はＡＮＤ回路で構成され、詳しい図示を省略するが、２つの入力部と、１つの出力部とを備える。これら２つの入力部のうち、一方の入力部（第１入力部）は、ＤＥ信号線を介して入力ＩＦ４１と接続され、他方の入力部（第２入力部）は、調停回路４４と接続される。また、出力部は、出力ＩＦ４２と接続される。

このようなマスク回路４３は、入力ＩＦ４１からＤＥ信号が入力され、かつ、調停回路４４からハイレベルの制御信号（有効状態を示す制御信号）が入力されていると、当該ＤＥ信号の出力ＩＦ４２への出力を許容する。一方、マスク回路４３は、ＤＥ信号が入力され、かつ、ローレベルの制御信号（無効状態を示す制御信号）が入力されていると、当該ＤＥ信号の出力ＩＦ４２への出力を規制する。

このため、画像生成手段２から出力された各信号のうち、Ｐｉｘｅｌ信号、Ｖｓｙｎｃ信号及びＤＣ信号は、各表示モジュール３Ａ〜３Ｃの制御手段４Ａ〜４Ｃにそれぞれ入力される。しかしながら、ＤＥ信号については、上流側の制御手段４のマスク回路４３による当該ＤＥ信号の出力規制がなされた場合には、下流側の制御手段４に入力されない。一方、当該マスク回路４３によるＤＥ信号の出力規制がなされていない場合（ＤＥ信号の出力が許容されている場合）には、下流側の制御手段４に当該ＤＥ信号が入力される。

図３は、調停回路４４の構成を示すブロック図である。
調停回路４４は、入力ＩＦ４１と表示手段５とを接続するＶｓｙｎｃ信号線及びＤＥ信号線から分岐した各信号線と接続され、当該入力ＩＦ４１から入力されるＶｓｙｎｃ信号及びＤＥ信号に基づいて、下流側の表示モジュール３へのＤＥ信号の出力を制御する制御信号をマスク回路４３に出力し、当該マスク回路４３によるＤＥ信号の出力を制御する。この調停回路４４は、図３に示すように、Ｖｓｙｎｃ判定部４４１、ＤＥ判定部４４２、計数部４４３、ライン判定部４４４、制御信号出力部４４５、閾値設定部４４６及び記憶部４４７を備える。

このうち、記憶部４４７は、調停回路４４で利用される各種プログラム及びデータを記憶している。このようなデータとして、記憶部４４７は、後述する閾値を記憶する。この閾値は、閾値設定部４４６により設定されるが、記憶部４４７には、制御手段４に接続された表示手段５の表示領域５２１の行数が予め設定されている。

Ｖｓｙｎｃ判定部４４１は、入力されるＶｓｙｎｃ信号の状態を判定する。具体的に、Ｖｓｙｎｃ判定部４４１は、当該Ｖｓｙｎｃ信号がローレベル（有効状態）であるか、ハイレベル（無効状態）であるかを判定する。
ＤＥ判定部４４２は、入力されるＤＥ信号の状態を判定する。具体的に、ＤＥ判定部４４２は、当該ＤＥ信号がローレベル（有効状態）であるか、ハイレベル（無効状態）であるかを判定する。

計数部４４３は、Ｖｓｙｎｃ判定部４４１によりＶｓｙｎｃ信号がローレベルであると判定されている間に、ＤＥ判定部４４２によりＤＥ信号がローレベルからハイレベルに切り替わったと判定された回数を計数する。このＤＥ信号は、前述のように、１行分の画像データを含むＰｉｘｅｌ信号の出力期間に応じてローレベルとなり、当該出力期間の終了に応じてハイレベルとなる。このため、当該計数部４４３により計数される回数は、入力された画像データの行数に対応する。なお、計数部４４３は、Ｖｓｙｎｃ判定部４４１により、Ｖｓｙｎｃ信号がハイレベルからローレベルに切り替わったと判定された場合に、計数していた回数を初期化する。

ライン判定部４４４は、本発明の判定部に相当し、計数部４４３により計数されている回数（行数）が、記憶部４４７に記憶された閾値に達したか否かを判定する。
制御信号出力部４４５は、マスク回路４３とともに本発明の出力制御部を構成する。この制御信号出力部４４５は、ライン判定部４４４により、計数部４４３により計数されている回数が閾値に達していないと判定されている間は、マスク回路４３に対して、ＤＥ信号の出力を規制するローレベルの制御信号を出力する。また、制御信号出力部４４５は、当該回数が閾値に達したと判定されると、マスク回路４３に対して、ＤＥ信号の出力を許容するハイレベルの制御信号を出力する。

閾値設定部４４６は、記憶部４４７に記憶される閾値を設定する。この閾値設定部４４６による閾値の設定は、画像生成手段２から他の信号線を用いて入力され、かつ、当該画像生成手段２により生成される画像データの種別を示す信号に基づいて行われる。
具体的に、閾値設定部４４６は、画像生成手段２が第１画像データを生成する場合には、当該閾値設定部４４６を有する表示モジュール３を構成する表示領域５２１の行数を閾値に設定する。
また、閾値設定部４４６は、画像生成手段２が第２画像データを生成する場合には、当該閾値設定部４４６を有する表示モジュール３の表示領域５２１の行数と、当該表示領域５２１と下流側の表示モジュール３の表示領域５２１との間隔Ｄ（図２）に応じた行数とを合算した行数を、閾値に設定する。

〔表示制御処理〕
図４は、各制御手段４により実行される表示制御処理を示すフローチャートである。
各制御手段４は、以下に示す表示制御処理を実行し、画像生成手段２から入力されるＤＥ信号の出力制御を行い、これにより、各表示手段５による画像の表示制御を行う。
この表示制御処理では、図４に示すように、まず、Ｖｓｙｎｃ判定部４４１が、入力ＩＦ４１を介して上流側の手段（例えば、制御手段４Ａから見て画像生成手段２）から入力されるＶｓｙｎｃ信号がハイレベル（無効状態）からローレベル（有効状態）に切り替わったか否かを判定する（ステップＳ１）。ここで、ハイレベルからローレベルに切り替わっていないと判定した場合には、当該Ｖｓｙｎｃ判定部４４１による判定処理が継続実行される。

一方、ハイレベルからローレベルに切り替わったと判定された場合には、計数部４４３が、過去に計数していた前述の回数を初期化する（ステップＳ２）。
また、制御信号出力部４４５が、マスク回路４３にローレベルの制御信号を出力する（ステップＳ３）。これにより、マスク回路４３から出力ＩＦ４２へのＤＥ信号の出力が規制される。

次に、ＤＥ判定部４４２が、入力されるＤＥ信号の信号レベルがローレベル（有効状態）からハイレベル（無効状態）に切り替わったか否かを判定する（ステップＳ４）。ここで、ＤＥ判定部４４２は、ローレベルからハイレベルに切り替わっていないと判定した場合には、当該判定処理を継続実行する。
一方、ＤＥ判定部４４２により、ローレベルからハイレベルに切り替わったと判定されると、計数部４４３が、ＤＥ信号が切り替わった回数を計数（１加算）する（ステップＳ５）。

この後、ライン判定部４４４が、計数部４４３により計数されている回数が、閾値設定部４４６により設定され、かつ、記憶部４４７に記憶された閾値に達したか否かを判定する（ステップＳ６）。ここで、閾値に達していないと判定されると、調停回路４４は、ステップＳ４に処理を戻す。
一方、閾値に達したと判定されると、制御信号出力部４４５が、ハイレベルの制御信号をマスク回路４３に出力する（ステップＳ７）。この制御信号の出力は、ＤＥ信号がハイレベルからローレベルに推移する前に行われ、これにより、当該ＤＥ信号はハイレベルからローレベルに推移する前に、出力ＩＦ４２を介して、下流側の表示モジュール３に出力される。

このステップＳ７の後、調停回路４４は、ステップＳ１に処理を戻す。このため、制御信号出力部４４５により出力される制御信号は、ステップＳ３に達しない限り、すなわち、次のフレームに基づく各信号の入力がなされない限りは、ハイレベルのままとなる。また、ステップＳ７の後、ステップＳ１に戻ることにより、表示制御処理は、繰り返し実行される。

〔第１画像データに基づく画像を表示する場合〕
以下、画像表示装置１にて表示される画像について説明する。
図５は、画像表示装置１により表示される画像を示す図であり、第１画像データＦ１及び当該データに基づく部分画像Ｐ１１〜Ｐ１３を示す図である。このうち、図５（Ａ）は、生成された第１画像データＦ１を示し、図５（Ｂ）は、各表示モジュール３により取得される部分画像データＦ１１〜Ｆ１３を示し、図５（Ｃ）は、各表示領域５２１により表示される部分画像Ｐ１１〜Ｐ１３を示している。
ここで、画像生成手段２が、各表示領域５２１の解像度を合算した解像度を有し、かつ、当該各表示領域５２１による画像表示に利用される部分画像データＦ１１〜Ｆ１３が行方向（Ｖ方向）に接続された第１画像データＦ１を生成する場合について、図５を用いて説明する。

画像生成手段２が各信号を出力する場合には、前述のように、当該画像生成手段２から各表示モジュール３に、生成された画像データの種別を示す信号が出力される。
このため、画像生成手段２が、図５（Ａ）に示す第１画像データＦ１を生成する場合、各表示モジュール３の閾値設定部４４６は、当該表示モジュール３が有する表示領域５２１の行数を閾値として設定する。これにより、各表示モジュール３Ａ〜３Ｃは、対応する部分画像データＦ１１〜Ｆ１３の出力期間の終了に応じて、下流側の表示モジュール３に、入力されたＤＥ信号を出力することとなる。

具体的に、表示モジュール３Ａでは、部分画像データＦ１１の各行に応じた各信号が入力されている間は、計数部４４３により計数される回数（行数）が閾値に達していないので、下流側の表示モジュール３Ｂに対するＤＥ信号の出力が規制される。
この際、当該表示モジュール３Ａは、入力される各信号に基づいて、表示手段５Ａによる部分画像データＦ１１に応じた部分画像Ｐ１１の表示が開始される。
一方、表示モジュール３Ｂ，３Ｃにも、部分画像データＦ１１に応じたＰｉｘｅｌ信号と、Ｖｓｙｎｃ信号及びＤＣ信号とが入力される。しかしながら、これら表示モジュール３Ｂ，３Ｃには、ＤＥ信号は入力されない。このため、当該表示モジュール３Ｂ，３Ｃでは、画像信号が入力されていないものと認識され、部分画像Ｐ１１の表示は行われない。

この後、当該回数が閾値に達したと判定されると、表示モジュール３Ａから表示モジュール３Ｂに、ＤＥ信号が出力される。この段階では、画像生成手段２により、部分画像データＦ１２に応じたＰｉｘｅｌ信号が出力され、表示モジュール３Ｂの表示手段５Ｂにより、入力される各信号に基づいて、部分画像データＦ１２に応じた部分画像Ｐ１２の表示が開始される。
ここで、表示モジュール３Ｂの計数部４４３による計数は、当該表示モジュール３ＢにＤＥ信号が入力されてから開始される。このため、部分画像データＦ１２に応じた信号が入力されている間は、当該計数部４４３により計数される回数は閾値に達しないので、ＤＥ信号は、表示モジュール３Ｃに出力されない。これにより、表示モジュール３Ｃによる部分画像Ｐ１２の表示は行われない。
一方、表示モジュール３Ａには、引き続き各信号が入力される。しかしながら、Ｖｓｙｎｃ信号がハイレベルからローレベルへと推移していないので、当該表示モジュール３Ａでは、入力される各信号は余分な信号として消費されるので、部分画像Ｐ１１の表示が継続され、部分画像Ｐ１２の表示は行われない。

そして、表示モジュール３Ｂの計数部４４３により計数される回数が閾値に達すると、当該表示モジュール３Ｂから表示モジュール３Ｃに、ＤＥ信号が出力される。これにより、当該表示モジュール３Ｃによる部分画像データＦ１３に応じた部分画像Ｐ１３の表示が行われる。これに対し、各表示モジュール３Ａ，３Ｂでは、前述の表示モジュール３Ａによる部分画像Ｐ１２の表示が行われないことと同様の理由により、部分画像Ｐ１３の表示が行われない。

以上により、各表示モジュール３Ａ〜３Ｃにより、図５（Ｂ）に示した部分画像データＦ１１〜Ｆ１３に応じた各信号がそれぞれ取得され、図５（Ｃ）に示すように、各表示領域５２１に部分画像Ｐ１１〜Ｐ１３が、それぞれ表示される。
そして、画像生成手段２により、第１画像データＦ１の次のフレームに応じた各信号の出力が開始されると、同様に、各表示モジュール３Ａ〜３Ｃにより、当該フレームに含まれる部分画像データＦ１１〜Ｆ１３に基づく部分画像Ｐ１１〜Ｐ１３が表示される。

〔第２画像データに基づく画像を表示する場合〕
図６は、画像表示装置１により表示される画像を示す図であり、第２画像データＦ２及び当該データＦ２に基づく部分画像Ｐ２１〜Ｐ２３を示す図である。このうち、図６（Ａ）は、生成された第２画像データを示し、図６（Ｂ）は、各表示モジュール３により取得される部分画像データＦ２１〜Ｆ２３を示し、図６（Ｃ）は、各表示領域５２１により表示される部分画像Ｐ２１〜Ｐ２３を示す図である。
次に、画像生成手段２が、表示された際に全体で１つの画像となる第２画像データＦ２を生成する場合について、図６を用いて説明する。

画像生成手段２は、第２画像データを生成する場合には、図６（Ａ）に示すように、各表示領域５２１の解像度を合算した解像度から、各表示領域５２１の間隔Ｄに応じた行数分、行方向（Ｖ方向）に拡大された第２画像データＦ２を生成する。また、画像生成手段２は、当該第２画像データＦ２の各行に応じたＰｉｘｅｌ信号、Ｖｓｙｎｃ信号、ＤＣ信号及びＤＥ信号を表示モジュール３Ａに出力する。
表示モジュール３Ａでは、画像生成手段２から入力される信号に基づいて、閾値設定部４４６により、表示領域５２１の行数と、表示モジュール３Ａ，３Ｂの各表示領域５２１の間隔Ｄに応じた行数とを合算した行数が閾値に設定される。同様に、表示モジュール３Ｂの閾値設定部４４６により、当該表示モジュール３Ｂの表示領域５２１の行数と、表示モジュール３Ｂ，３Ｃの各表示領域５２１の間隔Ｄに応じた行数とを合算した行数が閾値に設定される。

そして、前述の場合と同様に、表示モジュール３Ａでは、計数部４４３により計数される回数が閾値に達するまでの間、表示モジュール３ＢへのＤＥ信号の出力が規制されるほか、入力される各信号に基づいて、当該第２画像データＦ２を構成する部分画像データＦ２１に応じた部分画像Ｐ２１の表示が開始される。
ここで、表示モジュール３Ａの表示領域５２１は、入力される部分画像データＦ２１に応じた信号のうち、当該表示領域５２１の行数に応じた信号しか画像表示に利用できない。このため、表示モジュール３Ａ，３Ｂの各表示領域５２１の間隔Ｄに応じた行数分の画像データ（図６（Ｂ）における一点鎖線部分の画像データ）に応じたＰｉｘｅｌ信号が入力されている間、ＤＥ信号は、表示モジュール３Ａにて消費される。また、当該Ｐｉｘｅｌ信号も余分な信号として、表示モジュール３Ａ内では消費される。

計数部４４３により計数される回数が閾値に達すると、表示モジュール３Ａから表示モジュール３Ｂに、ＤＥ信号が出力され、この際、画像生成手段２からは、第２画像データＦ２を構成する部分画像データＦ２２に応じたＰｉｘｅｌ信号が出力される。
ＤＥ信号が入力された表示モジュール３Ｂでは、当該Ｐｉｘｅｌ信号及びＤＥ信号に応じて、部分画像データＦ２２に基づく部分画像Ｐ２２の表示が開始される。ここで、当該表示モジュール３Ｂにおいても、当該部分画像データＦ２２に応じたＰｉｘｅｌ信号のうち、表示領域５２１の行数分のＰｉｘｅｌ信号しか画像表示に利用できない。このため、表示モジュール３Ｂ，３Ｃの各表示領域５２１の間隔Ｄに応じた行数分の画像データ（同様に、図６（Ｂ）における一点鎖線部分の画像データ）に応じたＰｉｘｅｌ信号が出力されている間、ＤＥ信号は、表示モジュール３Ｂにて消費され、前述の場合と同様に、当該Ｐｉｘｅｌ信号も消費される。

表示モジュール３Ｂの計数部４４３により計数される回数が閾値に達すると、当該表示モジュール３Ｂから表示モジュール３Ｃに、ＤＥ信号が出力され、この際、画像生成手段２からは、第２画像データＦ２を構成する部分画像データＦ２３に応じたＰｉｘｅｌ信号が出力される。
ここで、表示モジュール３Ｃは、最下流に位置しているため、閾値設定部４４６により、当該表示モジュール３Ｃの表示領域５２１の行数が閾値に設定される。これにより、表示モジュール３Ｃの表示領域５２１に、部分画像データＦ２３に基づく部分画像Ｐ２３が表示される。なお、最下流に位置する閾値設定部４４６により設定される閾値は、前述の理由により、表示領域５２１の行数以上であればよい。

以上により、各表示モジュール３Ａ〜３Ｃにより、図６（Ｂ）に示した部分画像データＦ２１〜Ｆ２３に応じた各信号がそれぞれ取得され、図６（Ｃ）に示すように、各表示領域５２１に部分画像Ｐ２１〜Ｐ２３が、それぞれ表示される。すなわち、各表示領域５２１により、１フレーム分の第２画像データＦ２に応じた画像として、間隔Ｄの部分が隠されたように認識される画像を表示することができる。
そして、画像生成手段２により、第２画像データＦ２の次のフレームに応じた各信号の出力が開始されると、同様に、各表示モジュール３Ａ〜３Ｃにより、当該フレームに含まれる部分画像データＦ２１〜Ｆ２３に基づく部分画像Ｐ２１〜Ｐ２３が表示される。

以上説明した本実施形態に係る画像表示装置１によれば、以下の効果がある。
各表示手段５Ａ〜５Ｃには、当該各表示手段５Ａ〜５Ｃにより表示される部分画像のＰｉｘｅｌ信号、Ｖｓｙｎｃ信号及びＤＣ信号が、制御手段４Ａ〜４Ｃを介して入力されるほか、ＤＥ信号が順次入力される。これによれば、各表示手段５Ａ〜５Ｃには、サンプリング回路及びフレームメモリ等が必要ないので、画像表示装置１の製造コストを低減することができる。
また、制御手段４と、表示手段５とは、これらを一体化した表示モジュール３として構成されているので、画像表示装置１の構成を簡略化することができるほか、各構成の配線作業を簡略化することができる。

ライン判定部４４４により、計数部４４３により計数される回数が閾値に達していないと判定されている間は、制御信号出力部４４５からローレベルの制御信号（無効状態を示す制御信号）がマスク回路４３に出力される。これにより、マスク回路４３は、出力ＩＦ４２に対してＤＥ信号を出力しないので、下流側の制御手段４へのＤＥ信号の出力を確実に規制することができる。

また、ライン判定部４４４により、当該回数が閾値に達したと判定されると、制御信号出力部４４５からハイレベルの制御信号（有効状態を示す制御信号）がマスク回路４３に出力される。これにより、マスク回路４３は、出力ＩＦ４２にＤＥ信号を出力するので、下流側の制御手段４にＤＥ信号を出力することができる。
従って、下流側の制御手段４へのＤＥ信号の出力制御を確実に行うことができる。
また、マスク回路４３は、ＡＮＤ回路で構成されているので、制御手段４の構成を簡略化することができる。これにより、画像表示装置１の構成を簡略化することができ、当該画像表示装置１の製造コストを低減することができる。

制御信号出力部４４５は、ＤＥ信号がハイレベル（無効状態）からローレベル（有効状態）に切り替わるまでの期間内に、下流側の制御手段４に対してＤＥ信号を出力可能に切り替える。これによれば、当該下流側の制御手段４には、ハイレベル（無効状態）のＤＥ信号が入力されることとなる。このため、当該制御手段４に接続された表示手段５は、ＤＥ信号がハイレベルからローレベル（有効状態）に切り替わった後に入力されるＰｉｘｅｌ信号を、画像表示に用いる画像信号として適切に取得することができる。従って、当該Ｐｉｘｅｌ信号を用いて画像を適切に表示することができるので、各表示手段５による画像表示を適切に行うことができる。

Ｖｓｙｎｃ信号がハイレベルからローレベルに切り替わると、計数部４４３は、計数していた回数を初期化する。これによれば、各制御手段４によるＤＥ信号の出力制御、及び、各表示手段５による画像表示を、生成される画像データのフレームごとに繰り返し行うことができる。

画像生成手段２が前述の第２画像データＦ２を生成する場合、閾値設定部４４６は、制御手段４に接続された表示手段５の表示領域５２１の行数と、前述の間隔Ｄに応じた行数とを合算した行数を閾値として設定する。これによれば、当該閾値に設定された行数に応じたＰｉｘｅｌ信号及びＤＥ信号は、当該閾値設定部４４６を有する制御手段４（例えば、制御手段４Ａ）、及び、当該制御手段４に接続された表示手段５（例えば、表示手段５Ａ）により消費される。

このため、下流側の制御手段４及び表示手段５（例えば、制御手段４Ｂ及び表示手段５Ｂ）には、上流側の表示手段５の表示領域５２１の行数と、間隔Ｄに応じた行数とを合算した行数分のＰｉｘｅｌ信号の出力が終えた後、有効なＤＥ信号が入力される。これにより、各表示領域５２１により、各部分画像Ｐ２１〜Ｐ２３を、間隔Ｄの部分が隠された１つの画像として表示することができる。従って、それぞれ個別の部分画像Ｐ１１〜Ｐ１３を区分表示可能であることと合わせて、画像表示装置１の汎用性を向上することができる。

〔実施形態の変形〕
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前述の実施形態では、制御手段４は、入力されるＰｉｘｅｌ信号、Ｖｓｙｎｃ信号、ＤＣ信号及びＤＥ信号のうち、下流側の制御手段４に対するＤＥ信号の出力制御を行うとしたが、本発明はこれに限らない。すなわち、下流側の制御手段４に対して、少なくともＤＥ信号の出力が制御される構成であれば、他の信号の出力については、常に許容してもよく、Ｐｉｘｅｌ信号及びＤＣ信号については、ＤＥ信号とともに規制してもよい。

前述の実施形態では、マスク回路４３をＡＮＤ回路で構成したが、本発明はこれに限らない。すなわち、マスク回路４３は、制御信号出力部４４５から入力される制御信号の種別に基づいて、出力ＩＦ４２へのＤＥ信号の出力を規制又は許容する構成であれば、他の構成でもよい。更に、制御手段４は、それぞれ個別に設けられたマスク回路４３及び調停回路４４を備えるものとしたが、これらマスク回路４３及び調停回路４４の機能を実現することが可能であれば、これらを１つの回路として構成してもよく、異なる回路に分離してもよい。

前述の実施形態では、各表示手段５の表示領域５２１は、当該表示領域５２１の行方向に沿って並列配置されるとしたが、本発明はこれに限らない。すなわち、各表示領域５２１の配置は問わない。
前述の実施形態では、画像生成手段２は、必要に応じて、第１画像データＦ１と第２画像データＦ２とを生成するとしたが、本発明はこれに限らず、いずれか一方でもよい。また、画像生成手段２が第２画像データＦ２を生成する場合には、閾値設定部４４６が、表示領域５２１の行数に、間隔Ｄに応じた行数を合算した行数を閾値に設定するとしたが、本発明はこれに限らない。すなわち、間隔Ｄを考慮せず、それぞれ離間配置される上流側の表示領域５２１と下流側の表示領域５２１とで、連続した画像を表示してもよい。

前述の実施形態では、画像信号としてのＰｉｘｅｌ信号、イネーブル信号としてのＤＥ信号、同期信号としてのＶｓｙｎｃ信号、及び、ＤＣ信号は、ローレベルであると有効状態を示し、ハイレベルであると無効状態を示すとしたが、本発明はこれに限らない。すなわち、逆でもよい。また、他の形式の信号により、これら各信号を代用してもよい。なお、マスク回路４３によるＤＥ信号の出力を制御する制御信号についても同様である。

前述の実施形態では、各表示領域５２１は、それぞれ同じ解像度を有するとしたが、本発明はこれに限らず、それぞれ異なる解像度（例えば、ＳＸＧＡ（Super eXtended Graphics Array）及びＳＶＧＡ（Super Video Graphics Array）等）を有していてもよい。

前述の実施形態では、閾値設定部４４６は、画像生成手段２から入力され、画像データの種別を示す信号に基づいて閾値を設定するとしたが、本発明はこれに限らない。例えば、ＣＰＵ（Central Processing Unit）等により構成された他の制御手段から入力される制御信号に基づいて、閾値を設定するように構成してもよい。この場合、当該他の制御手段が、閾値設定部４４６とともに、画像生成手段２を制御するようにすれば、当該閾値設定部４４６による閾値の設定を、画像生成手段２により生成される画像の種別に応じて確実かつ適切に行うことができる。また、画像生成手段２に、生成される画像データの種別を示す信号が送信される信号線を別途設ける必要がないので、信号線の配線を容易に行うことができる。

前述の実施形態では、閾値設定部４４６は、第１画像データが生成される場合には、対応する表示領域５２１の行数に応じた閾値を設定し、また、第２画像データが生成される場合には、対応する表示領域５２１の行数に、間隔Ｄに応じた行数を合算した行数を閾値に設定するとしたが、本発明はこれに限らない。すなわち、閾値設定部４４６が設定する閾値は、対応する表示領域５２１の行数以上でも以下でもよい。

例えば、対応する表示領域５２１の行数より少ない行数が閾値として設定されている場合には、閾値に達した場合でもＤＥ信号を含む各信号は上流側の制御手段４及び表示手段５に入力され続けるので、当該閾値に達してから、対応する表示領域５２１の行数に達するまでの領域の画像を、当該表示領域５２１及び下流側の表示領域５２１のそれぞれで表示することができる。また、閾値が０であれば、各制御手段４に同じ各信号が入力されるので、各表示手段５により、少なくとも一部が同じ画像を表示することができる。

更に、前述の他の制御手段により、閾値を次第に増加又は減少させる構成としてもよく、これに合わせて、各表示手段５をモーター等の駆動手段により移動させるように構成してもよい。これにより、画像表示装置による多様な表示形態を実現することができる。
例えば、表示領域５２１の解像度がそれぞれ同じ複数の表示手段５を互いに重なるように配置し、手前側に配置される最上流の表示手段５と、奥側に配置される最下流の表示手段５とをそれぞれ反対方向に移動させつつ、これら表示手段５の移動量に応じて上流側の閾値設定部４４６が閾値を増加させることで、連続した１つの画像（前述の第２画像データに応じた画像）が次第に拡幅されるかのような表示形態を実現することができる。

本発明は、複数の表示手段を備える画像表示装置に利用することができ、当該画像表示装置を単体で用いることができるほか、例えば、遊技機、ゲーム機及び自動車のコンソールパネル等の画像表示装置として好適に利用することができる。

１…画像表示装置、２…画像生成手段、４（４Ａ〜４Ｃ）…制御手段（制御装置）、５（５Ａ〜５Ｃ）…表示手段、４１…入力ＩＦ（信号入力部）、４２…出力ＩＦ（信号出力部）、４３…マスク回路（出力制御部）、４４３…計数部、４４４…ライン判定部（判定部）、４４５…制御信号出力部（出力制御部）、４４６…閾値設定部、５２１…表示領域。

Claims (6)

1. 画像を表示する画像表示装置であって、
   １フレーム分の画像データを生成して、当該画像データの各行に応じた画像信号と、１行分の前記画像データに応じた前記画像信号の出力期間に応じて有効状態となり、かつ、当該出力期間の終了に応じて無効状態となるイネーブル信号とを出力する画像生成手段と、
   前記画像生成手段にそれぞれカスケード接続され、入力される前記イネーブル信号に基づいて、下流への前記イネーブル信号の出力をそれぞれ制御する複数の制御手段と、
   前記複数の制御手段にそれぞれ接続され、当該制御手段を介して入力される前記画像信号及び前記イネーブル信号に基づく画像を表示する表示領域を有する複数の表示手段とを備え、
   前記制御手段は、
   前記イネーブル信号が有効状態から無効状態に切り替わった回数を計数する計数部と、
   当該制御手段に接続された前記表示手段の前記表示領域の行数に基づく閾値に、前記回数が達したか否かを判定する判定部と、
   前記回数が前記閾値に達していないと判定されると、当該制御手段に接続された下流側の前記制御手段に対する前記イネーブル信号の出力を規制し、前記閾値に達したと判定されると、前記下流側の制御手段に対する前記イネーブル信号の出力を許容する出力制御部とを備えることを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置において、
   前記制御手段は、
   前記画像信号及び前記イネーブル信号が入力される信号入力部と、
   前記画像信号及び前記イネーブル信号を前記下流側の制御手段に出力する信号出力部とを備え、
   前記出力制御部は、
   前記判定部により前記回数が前記閾値に達していないと判定された場合に無効状態となり、前記閾値に達したと判定された場合に有効状態となる制御信号を出力する制御信号出力部と、
   前記信号入力部に接続される第１入力部、前記制御信号出力部に接続される第２入力部、及び、前記信号出力部に接続される出力部を有するマスク回路とを備え、
   前記マスク回路は、前記第１入力部に前記イネーブル信号が入力されている状態で、前記第２入力部に有効状態を示す前記制御信号が入力されると、入力された前記イネーブル信号を前記出力部により前記信号出力部に出力することを特徴とする画像表示装置。
3. 請求項１又は請求項２に記載の画像表示装置において、
   前記出力制御部は、前記判定部により前記回数が前記閾値に達したと判定された際に、前記イネーブル信号が無効状態から有効状態に切り替わるまでの期間内に、前記下流側の制御手段に前記イネーブル信号を出力可能に切り替えることを特徴とする画像表示装置。
4. 請求項１から請求項３のいずれかに記載の画像表示装置において、
   前記画像生成手段は、前記１フレーム分の画像データに応じた前記画像信号の出力期間に略応じて有効状態となり、当該出力期間の終了に略応じて無効状態となる同期信号を出力し、
   前記計数部は、前記同期信号が無効状態から有効状態に切り替わると、前記回数を初期化することを特徴とする画像表示装置。
5. 請求項１から請求項４のいずれかに記載の画像表示装置において、
   前記複数の表示手段のうち、少なくとも２つは、それぞれの前記表示領域の行方向に沿って配置され、
   前記２つの表示手段に接続される２つの前記制御手段のうち、上流側に位置する前記制御手段は、当該制御手段に接続される前記表示手段の前記表示領域の行数と、前記２つの表示手段の前記各表示領域間の間隔に応じた行数とを合算した行数を前記閾値に設定する閾値設定部を有することを特徴とする画像表示装置。
6. 入力される信号の出力を制御する制御装置であって、
   １フレーム分の画像データにおける１行分のデータに応じた画像信号の出力期間に応じて有効状態となり、かつ、当該出力期間の終了に応じて無効状態となるイネーブル信号が入力される信号入力部と、
   入力される前記イネーブル信号を出力する信号出力部と、
   入力される前記イネーブル信号が有効状態から無効状態に切り替わった回数を計数する計数部と、
   取得される前記画像データの行数に基づく閾値に、前記回数が達したか否かを判定する判定部と、
   前記判定部により前記回数が前記閾値に達していないと判定されると、前記信号出力部による前記イネーブル信号の出力を規制し、前記判定部により前記回数が前記閾値に達したと判定されると、前記信号出力部による前記イネーブル信号の出力を許容する出力制御部と、
   を備えることを特徴とする制御装置。

Images