TW201430809A - 顯示面板、像素晶片及電子機器 - Google Patents

顯示面板、像素晶片及電子機器 Download PDF

Info

Publication number
TW201430809A
TW201430809A TW102145982A TW102145982A TW201430809A TW 201430809 A TW201430809 A TW 201430809A TW 102145982 A TW102145982 A TW 102145982A TW 102145982 A TW102145982 A TW 102145982A TW 201430809 A TW201430809 A TW 201430809A
Authority
TW
Taiwan
Prior art keywords
data
pixel
signal
unit
input terminal
Prior art date
Application number
TW102145982A
Other languages
English (en)
Inventor
Hideyuki Suzuki
Toshiyuki Miyauchi
Yosuke Ueno
Yoshifumi Miyajima
Masayuki Hattori
Kazukuni Takanohashi
Haruo Togashi
Tamotsu Ikeda
Hiizu Ootorii
Sachiya Tanaka
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201430809A publication Critical patent/TW201430809A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明之顯示面板具備複數個第1單位像素，該等第1單位像素各自具有：第1資料輸入端子；第1資料輸出端子；顯示元件，其基於輸入至第1資料輸入端子之第1資料進行顯示；及第1波形整形部，其設於自第1資料輸入端子向第1資料輸出端子之信號路徑上。

Description

顯示面板、像素晶片及電子機器
本揭示係關於一種顯示圖像之顯示面板、用於此種顯示面板之像素晶片、及具備此種顯示面板之電子機器。
近年來，於進行圖像顯示之顯示裝置之領域中，開發了使用發光亮度根據流動之電流值變化之電流驅動型之光學元件、例如有機EL(Electro Luminescence，電致發光)元件作為發光元件之顯示裝置(有機EL顯示裝置)，且正在推進商品化。與液晶元件等不同，有機EL元件為自發光元件，無需光源(背光源)。因此，有機EL顯示裝置與必需光源之液晶顯示裝置相比，具有圖像之視認性高、消耗電力低、且元件之回應速度快等特徵。此種有機EL顯示裝置經常用於中型或小型之顯示裝置。
例如，專利文獻1中揭示有所謂主動矩陣型之顯示裝置，即，於各像素設置薄膜電晶體(TFT)，針對每個像素控制有機EL元件之發光。該顯示裝置具有沿水平方向延伸之複數根閘極線、及沿垂直方向延伸之複數根資料線，且各像素設於閘極線與資料線之交點附近。而且，基於閘極線之信號針對每根線選擇像素，並將類比像素電壓寫入該所選擇之像素。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-32828號公報
然而，對於顯示裝置而言，通常會期望畫質較高。具體而言，例如一直期望有高清晰之顯示裝置、或大畫面之顯示裝置。又，亦有期待圖框率高之顯示裝置之情況。
因此，期望提供一種可提高畫質之顯示面板、像素晶片及電子機器。
本揭示之一實施形態中之顯示面板具備複數個第1單位像素。複數個第1單位像素各自具有：第1資料輸入端子；第1資料輸出端子；顯示元件，其基於輸入至第1資料輸入端子之第1資料進行顯示；及第1波形整形部，其設於自第1資料輸入端子向第1資料輸出端子之信號路徑上。
本揭示之一實施形態中之像素晶片具備第1資料輸入端子、第1資料輸出端子、及第1波形整形部。第1波形整形部設於自第1資料輸入端子向第1資料輸出端子之信號路徑上。
本揭示之一實施形態中之電子機器具備上述顯示面板，例如，相當於電視裝置、數位相機、個人電腦、攝像機或行動電話等移動終端裝置等。
於本揭示之一實施形態中之顯示面板、像素晶片及電子機器中，於各第1單位像素，將第1資料輸入至第1資料輸入端子。該第1資料於第1波形整形部經波形整形，並自第1資料輸出端子輸出。
根據本揭示之一實施形態中之顯示面板、像素晶片及電子機器，於各第1單位像素，於自第1資料輸入端子向第1資料輸出端子之信號路徑上設有第1波形整形部，因此，可提高畫質。
1‧‧‧顯示裝置
1F‧‧‧1圖框期間
2‧‧‧顯示裝置
9‧‧‧天線
11‧‧‧RF部
12‧‧‧解調部
13‧‧‧解多工器部
14‧‧‧解碼器部
15‧‧‧信號轉換部
20‧‧‧顯示面板
20K‧‧‧顯示面板
20L‧‧‧顯示面板
21‧‧‧顯示驅動部
30‧‧‧顯示部
30I‧‧‧顯示部
30J‧‧‧顯示部
41‧‧‧控制部
41D‧‧‧控制部
41E‧‧‧控制部
42、44‧‧‧正反器
43‧‧‧選擇器部
43A、43B‧‧‧選擇器
45‧‧‧緩衝器
46‧‧‧記憶體部
46A‧‧‧邏輯積電路
46B‧‧‧移位暫存器
46E‧‧‧記憶體部
48‧‧‧發光部
48B、48G、48R‧‧‧發光元件
49‧‧‧發光元件
50‧‧‧驅動部
50D‧‧‧驅動部
50E‧‧‧驅動部
50N‧‧‧驅動部
51B、51G、51R‧‧‧暫存器
52B、52G、52R‧‧‧DAC(D/A轉換器)
53B、53G、53R‧‧‧可變電流源
54B、54G、54R‧‧‧開關
55B、55G、55R‧‧‧計數器
56B、56G、56R‧‧‧電流源
57B、57G、57R‧‧‧開關
61、64、65、68、69‧‧‧緩衝器
66、67‧‧‧反相器
68C、69C‧‧‧反相器
71、72‧‧‧緩衝器
73‧‧‧移位暫存器
74‧‧‧分頻電路
75‧‧‧移位暫存器區塊
80‧‧‧顯示部
81‧‧‧控制部
82‧‧‧正反器
88B、88G、88R‧‧‧液晶元件
90‧‧‧顯示面板
ADR‧‧‧位址
CK(CK0~CK(N-1))‧‧‧時脈信號
CKEN、LD、PLT‧‧‧信號
CKIN‧‧‧輸入端子
CKN‧‧‧時脈信號
CKN0‧‧‧時脈信號
CKP1、CKN1‧‧‧時脈信號
CKNIN‧‧‧輸入端子
CKNOUT‧‧‧輸出端子
CKOUT、PDOUT、PSOUT‧‧‧輸出端子
CKP‧‧‧時脈信號
CKP0‧‧‧時脈信號
CKPIN‧‧‧輸入端子
CKPOUT‧‧‧輸出端子
CNT‧‧‧計數值
DDATA、DSTART‧‧‧部分
ID‧‧‧亮度資料
IDB、IDG、IDR‧‧‧亮度資料
NOP‧‧‧資料
P1~P25‧‧‧信號部分
PB‧‧‧第一段附近之部分
PCT‧‧‧像素封包
PD、PS‧‧‧資料信號
PD0‧‧‧資料信號
PD1‧‧‧資料信號
PD2‧‧‧資料信號
PD(N-2)‧‧‧資料信號
PD(N-1)‧‧‧資料信號
PDA‧‧‧資料信號
PDB‧‧‧資料信號
PDC‧‧‧資料信號
PDIN‧‧‧輸入端子
PG‧‧‧中央附近之部分
Pix(Pix0~Pix(N-1))‧‧‧像素
PixB‧‧‧像素
PixC‧‧‧像素
PixD‧‧‧像素
PixD0~PixD(N-1)‧‧‧像素
PixE‧‧‧像素
PixF‧‧‧像素
PixP‧‧‧像素
PixN‧‧‧像素
PL‧‧‧旗標
PR‧‧‧最後一段附近之部分
PS0‧‧‧資料信號
PS1‧‧‧資料信號
PS2‧‧‧資料信號
PS(N-2)‧‧‧資料信號
PS(N-1)‧‧‧資料信號
PSA‧‧‧資料信號
PSIN‧‧‧輸入端子
RST‧‧‧旗標
S0‧‧‧狀態
S1‧‧‧狀態
S2‧‧‧狀態
Sdisp‧‧‧影像信號
SPix‧‧‧像素
SPix0~SPix4‧‧‧像素
VCOM‧‧‧電壓
圖1係表示本揭示之實施形態之顯示裝置之一構成例之方塊圖。
圖2係表示圖1所示之顯示面板之一構成例之說明圖。
圖3係表示資料信號之一構成例之說明圖。
圖4係表示圖2所示之像素之一構成例之方塊圖。
圖5係表示圖2所示之控制部之一動作例之狀態轉變圖。
圖6係表示圖2所示之各像素之一動作例之說明圖。
圖7(A)-(C)係表示輸入至第一段像素之信號例之說明圖。
圖8係表示各像素中之一動作例之說明圖。
圖9係表示各像素中之一動作例之另一說明圖。
圖10係表示各像素中之一動作例之另一說明圖。
圖11係表示各像素中之一動作例之另一說明圖。
圖12係表示各像素中之一動作例之另一說明圖。
圖13係表示各像素中之一動作例之另一說明圖。
圖14係表示各像素中之一動作例之另一說明圖。
圖15係表示各像素中之一動作例之另一說明圖。
圖16係表示各像素中之一動作例之另一說明圖。
圖17係表示各像素中之一動作例之另一說明圖。
圖18係表示各像素中之一動作例之另一說明圖。
圖19係表示各像素中之一動作例之另一說明圖。
圖20係表示各像素中之一動作例之另一說明圖。
圖21係表示各像素中之一動作例之另一說明圖。
圖22係表示各像素中之一動作例之另一說明圖。
圖23係表示各像素中之一動作例之另一說明圖。
圖24係表示各像素中之一動作例之另一說明圖。
圖25係表示各像素中之一動作例之另一說明圖。
圖26係表示各像素中之一動作例之另一說明圖。
圖27係表示各像素中之一動作例之另一說明圖。
圖28係表示各像素中之一動作例之另一說明圖。
圖29係表示各像素中之一動作例之另一說明圖。
圖30係表示各像素中之一動作例之另一說明圖。
圖31係表示各像素中之一動作例之另一說明圖。
圖32係表示各像素中之一動作例之另一說明圖。
圖33係表示第1實施形態之變化例之像素之一構成例之方塊圖。
圖34係表示第1實施形態之另一變化例之像素之一構成例之方塊圖。
圖35係表示第1實施形態之另一變化例之像素之一構成例之方塊圖。
圖36(A)、(B)係用以說明圖35所示之像素之動作之說明圖。
圖37係表示圖36所示之各像素之一動作例之說明圖。
圖38係表示第1實施形態之另一變化例之像素之一構成例之方塊圖。
圖39係表示第1實施形態之另一變化例之像素之一構成例之方塊圖。
圖40係表示第1實施形態之另一變化例之記憶體部之一構成例之方塊圖。
圖41係表示第1實施形態之另一變化例之顯示面板之一構成例之說明圖。
圖42係表示第1實施形態之另一變化例之顯示面板之一構成例之說明圖。
圖43係表示第1實施形態之另一變化例之顯示面板之一構成例之說明圖。
圖44係表示第1實施形態之另一變化例之顯示面板之一構成例之說明圖。
圖45係表示第1實施形態之另一變化例之顯示面板之一構成例之 說明圖。
圖46係表示第2實施形態之像素之一構成例之方塊圖。
圖47(A)-(C)係表示輸入至第一段像素之信號例之說明圖。
圖48係表示各像素中之一動作例之說明圖。
圖49係表示各像素中之一動作例之另一說明圖。
圖50係表示變化例之像素之一構成例之方塊圖。
圖51係表示變化例之像素之一構成例之方塊圖。
以下，參照圖式對本揭示之實施形態詳細地進行說明。再者，說明係按以下順序進行。
1.第1實施形態 2.第2實施形態 <1.第1實施形態> [構成例] (整體構成例)
圖1係表示第1實施形態之顯示裝置之一構成例者。顯示裝置1係將LED(Light Emitting Diode，發光二極體)用作顯示元件之具有主動矩陣型之顯示面板之電視裝置。再者，本揭示之實施形態之顯示面板及像素晶片藉由本實施形態而實現，因此，合併說明。
顯示裝置1包括RF(Radio Frequency，射頻)部11、解調部12、解多工器部13、解碼器部14、信號轉換部15、及顯示面板20。
RF部11係對於天線9接收之廣播波(RF信號)進行下轉換等處理者。解調部12係對自RF部11供給之信號進行解調處理者。解多工器部13係自多工化於自解調部12供給之信號(流)之視訊信號及聲頻信號分離該等信號者。
解碼器部14係對自解多工器部13供給之信號(視訊信號及聲頻信 號)進行解碼者。具體而言，於該例中，自解多工器部13供給之信號係根據MPEG2(Moving Picture Experts Group phase 2)編碼之信號，且解碼器部14對該信號進行解碼處理。
信號轉換部15係進行信號之格式轉換者。具體而言，於該例中，自解碼器部14供給之信號係YUV格式之信號，該信號轉換部15將該信號之格式轉換為RGB格式。而且，信號轉換部15將以此方式格式轉換之信號作為影像信號Sdisp輸出。
顯示面板20係將LED用作顯示元件之主動矩陣型之顯示面板。顯示面板20包括顯示驅動部21、及顯示部30。
顯示驅動部21係基於自信號轉換部15供給之影像信號Sdisp控制顯示部30之各像素Pix(下述)中之發光者。具體而言，如下所述，顯示驅動部21藉由對顯示部30之像素Pix之各行供給資料信號PS、PD及時脈信號CK而控制各像素Pix之發光。
圖2係表示顯示部30之一構成例者。於顯示部30，複數個像素Pix呈矩陣狀地配置。具體而言，於該例中，像素Pix於水平方向(橫方向)配置有M個、於垂直方向(縱方向)配置有N個。
於垂直方向並排設置之像素Pix(Pix0、Pix1、Pix2、...、Pix(N-1))經菊鍊連接。顯示驅動部21對經菊鍊連接之一行量之像素Pix中之第一段之像素Pix0供給資料信號PS、PD(PS0、PD0)、及時脈信號CK(CK0)。該像素Pix0基於資料信號PS0、PD0、及時脈信號CK0產生資料信號PS、PD(PS1、PD1)、及時脈信號CK(CK1)，並供給至下一段之像素Pix1。該下一段之像素Pix1基於資料信號PS1、PD1、及時脈信號CK1產生資料信號PS、PD(PS2、PD2)、及時脈信號CK(CK2)，並供給至其下一段像素Pix2。對於接下來之像素Pix2~Pix(N-2)亦為同樣。而且，最後一段像素Pix(N-1)接收上一段像素Pix(N-2)所產生之資料信號PS、PD(PS(N-1)、PD(N-1))、及時脈信號CK(CK(N -1))。如此，像素Pix對於資料信號PS、PD進行菊鍊連接，並且對於時脈信號CK亦進行菊鍊連接。
圖3係表示資料信號PS、PD之構成例者。該圖3表示一個像素Pix之資料信號PS、PD。即，顯示驅動部21對經菊鍊連接之N個像素Pix供給圖3所示之N個信號連接而成之資料信號PS、PD。以下，亦將一個像素Pix之資料信號PD稱為像素封包PCT。
資料信號PD包括旗標RST、旗標PL、及亮度資料ID。如下述般，旗標RST係表示各圖框中之最初之像素封包者。具體而言，旗標RST於各圖框中之最初之像素封包PCT變為“1”，於該圖框中之另一像素封包PCT變為“0”。旗標PL係表示該像素封包PCT中之亮度資料ID是否已由任一像素Pix讀入者。具體而言，旗標PL於該亮度資料ID尚未被讀入之情形時變為“0”，於已被讀入之情形時變為“1”。亮度資料ID係劃定各像素Pix中之發光亮度者。該亮度資料ID包括表示紅色(R)之發光亮度之亮度資料IDR、表示綠色(G)之發光亮度之亮度資料IDG、表示藍色(B)之發光亮度之亮度資料IDB。於該例中，亮度資料IDR、IDG、IDB分別係包含12位元之碼。
資料信號PS係於資料信號PD表示旗標RST時變為“1”，於其他時候變為“0”之信號。換言之，資料信號PS係僅於各像素封包PCT開始時變為“1”之信號。
各像素Pix自上一段像素Pix接收資料信號PS、PD及時脈信號CK，並對下一段像素Pix供給。而且，各像素Pix自資料信號PD讀入該像素Pix之亮度資料ID，並以對應於該亮度資料ID之發光亮度發光。
圖4係表示像素Pix之一構成例者。像素Pix包括控制部41、正反器42、44、選擇器部43、緩衝器45、記憶體部46、驅動部50、及發光部48。再者，以下，為便於說明，使用經菊鍊連接之一行量之像素 Pix中之第一段之像素Pix0進行說明，但關於其他像素Pix1~Pix(N-1)亦為同樣。
像素Pix0基於輸入至輸入端子PSIN之資料信號PS0、輸入至輸入端子PDIN之資料信號PD0、及輸入至輸入端子CKIN之時脈信號CK0產生資料信號PS1、PD1、及時脈信號CK1。而且，像素Pix0自輸出端子PSOUT輸出資料信號PS1，自輸出端子PDOUT輸出資料信號PD1，自輸出端子CKOUT輸出時脈信號CK1。
控制部41係基於資料信號PS0、PD0、及時脈信號CK0設定像素Pix0之狀態，並產生信號LD、PLT、CKEN之狀態機(State Machine)。如下述般，信號LD、信號PLT係用以覆寫資料信號PD所包含之旗標PL之信號。具體而言，信號LD係藉由該覆寫而成為旗標PL之信號，信號PLT係指示該覆寫時間之控制信號。又，如下述般，信號CKEN係指示於記憶體部46記憶亮度資料ID之時間之控制信號。又，控制部41亦具有對驅動部50供給控制信號之功能。
正反器42基於時脈信號CK0取樣資料信號PS0，且將其結果作為資料信號PSA輸出，並且基於時脈信號CK0取樣資料信號PD0，且將其結果作為資料信號PDA輸出。該正反器42例如係使用用以取樣資料信號PS0之D型正反器電路、及用以取樣資料信號PD0之D型正反器電路而構成。
選擇器部43係基於資料信號PDA及信號LD、PLT產生資料信號PDB者。選擇器部43包括選擇器43A、43B。於選擇器43A之第1輸入端子輸入“0”，於第2輸入端子輸入“1”，於控制輸入端子輸入信號LD。該選擇器43A於信號LD為“0”時輸出輸入至第1輸入端子之“0”，於信號LD為“1”時輸出輸入至第2輸入端子之“1”。於選擇器43B之第1輸入端子輸入資料信號PDA，於第2輸入端子輸入來自選擇器43A之輸出信號，於控制輸入端子輸入信號PLT。該選擇器43B於信號PLT為 “0”時輸出輸入至第1輸入端子之資料信號PDA，於信號PLT為“1”時，輸出輸入至第2輸入端子之來自選擇器43A之輸出信號。選擇器部43將該選擇器43B之輸出信號作為資料信號PDB供給至正反器44。
藉由該構成，選擇器部43於信號PLT為“0”之期間將資料信號PDA作為資料信號PDB直接輸出，並且於信號PLT為“1”之期間，將信號LD作為資料信號PDB輸出。該信號PLT係於資料信號PDA表示旗標PL之期間變為“1”，並且於其他期間變為“0”之信號。即，選擇器部43藉由將資料信號PDA中之旗標PL置換為信號LD而產生資料信號PDB。
正反器44基於時脈信號CK0取樣資料信號PSA，且將其結果作為資料信號PS1輸出，並且基於時脈信號CK0取樣資料信號PDB，且將其結果作為資料信號PD1輸出。該正反器44例如與正反器42同樣係使用兩個D型正反器電路構成。
緩衝器45係對時脈信號CK0進行波形整形，且作為時脈信號CK1輸出者。
記憶體部46係記憶亮度資料ID者。該記憶體部46包括邏輯積電路46A、及移位暫存器46B。邏輯積電路46A係求出第1輸入端子之信號與第2輸入端子之信號之邏輯積者。於邏輯積電路46A之第1輸入端子輸入自控制部41供給之信號CKEN，於第2輸入端子輸入時脈信號CK0。移位暫存器46B於該例中係36位元之移位暫存器。於移位暫存器46B之資料輸入端子輸入資料信號PDA，於時脈輸入端子輸入邏輯積電路46A之輸出信號。
藉由該構成，記憶體部46於信號CKEN為“1”之期間，記憶資料信號PDA所包含之資料。如下述般，該信號CKEN係於資料信號PDA表示像素Pix0之36位元量之像素資料ID之期間變為“1”，並且於其他期間變為“0”之信號。藉此，邏輯積電路46A於資料信號PDA表示像素 Pix0之像素資料ID之期間將時脈信號供給至移位暫存器46B。如此，移位暫存器46B記憶像素Pix0之36位元量之像素資料ID。此時，該移位暫存器46B中之最後一段起12位元之部分記憶亮度資料IDR，中央附近之12位元之部分記憶亮度資料IDG，第一段起12位元之部分記憶亮度資料IDB。
驅動部50係基於記憶於記憶體部46之亮度資料ID驅動發光部48者。驅動部50包括暫存器51R、51G、51B、DAC(D/A(Digital-to-Analog，數位類比)轉換器)52R、52G、52B、及可變電流源53R、53G、53B。
暫存器51R、51G、51B係基於自控制部41供給之控制信號分別記憶12位元量之資料者。具體而言，暫存器51R記憶記憶於移位暫存器46B中之自最後一段起12位元之部分之亮度資料IDR，暫存器51G記憶記憶於中央附近之12位元之部分之亮度資料IDG，暫存器51B記憶記憶於自第一段起12位元之部分之亮度資料IDB。
DAC52R、52G、52B係基於自控制部41供給之控制信號，將記憶於暫存器51R、51G、51B之12位元之數位信號分別轉換為類比信號者。
可變電流源53R、53G、53B係分別產生對應於自DAC52R、52G、52B供給之類比信號之驅動電流者。
發光部48係基於自驅動部50供給之驅動電流而發光者。發光部48包括發光元件48R、48G、48B。發光元件48R、48G、48B係使用LED構成之發光元件，且分別射出紅色(R)、綠色(G)、藍色(B)之光。
藉由該構成，DAC52R基於記憶於暫存器51R之亮度資料IDR產生類比電壓。而且，可變電流源53R基於該類比電壓產生驅動電流，並經由開關54R供給至發光部48之發光元件48R。發光元件48R以對應於該驅動電流之發光亮度發光。同樣地，DAC52G基於記憶於暫存器 51G之亮度資料IDG產生類比電壓，可變電流源53G基於該類比電壓產生驅動電流，並經由開關54G供給至發光部48之發光元件48G，發光元件48G以對應於該驅動電流之發光亮度發光。又，DAC52B基於記憶於暫存器51B之亮度資料IDB產生類比電壓，可變電流源53B基於該類比電壓產生驅動電流，並經由開關54B供給至發光部48之發光元件48B，發光元件48B以對應於該驅動電流之發光亮度發光。
再者，該等開關54R、54G、54B以由自控制部41供給之控制信號接通或斷開控制之方式構成，藉此，於像素Pix中，可在維持紅色(R)、綠色(G)、藍色(B)之各發光亮度之平衡之狀態下調整發光亮度。
構成各像素Pix之該等區塊中之除發光部48以外之各區塊集成於一個晶片。即，於顯示面板20，(M×N)個晶片、及(M×N)個發光部48呈矩陣狀地配置。
此處，像素Pix對應於本揭示中之「第1單位像素」之一具體例。 輸入端子PDIN對應於本揭示中之「第1資料輸入端子」之一具體例，輸出端子PDOUT對應於本揭示中之「第1資料輸出端子」之一具體例。資料信號PD對應於本揭示中之「第1資料」之一具體例。正反器42、44對應於本揭示中之「第1波形整形部」之一具體例。輸入端子PSIN對應於本揭示中之「第2資料輸入端子」之一具體例，輸出端子PSOUT對應於本揭示中之「第2資料輸出端子」之一具體例。資料信號PS對應於本揭示中之「第2資料」之一具體例。正反器42、44對應於本揭示中之「第2波形整形部」之一具體例。輸入端子CKIN對應於本揭示中之「第1時脈輸入端子」之一具體例，輸出端子CKOUT對應於本揭示中之「第1時脈輸出端子」之一具體例。緩衝器45對應於本揭示中之「第1緩衝器」之一具體例。發光元件48R、48G、48B對應於本揭示中之「顯示元件」之一具體例。DAC52R、52G、52B對應於本揭示中之「轉換部」之一具體例。
[動作及作用]
繼而，對本實施形態之顯示裝置1之動作及作用進行說明。
(整體動作概要)
首先，參照圖1等說明顯示裝置1之整體動作概要。RF部11對於天線19接收之廣播波(RF信號)進行下轉換等處理。解調部12對自RF部11供給之信號進行解調處理。解多工器部13自多工化於自解調部12供給之信號(流)之視訊信號及聲頻信號分離該等信號。解碼器部14對自解多工器部13供給之信號(視訊信號及聲頻信號)進行解碼。信號轉換部15進行信號之格式轉換，且作為影像信號Sdisp輸出。
於顯示面板20，顯示驅動部21基於自信號轉換部15供給之影像信號Sdisp控制顯示部30之各像素Pix中之發光。具體而言，顯示驅動部21對顯示部30中之像素Pix之各行供給資料信號PS、PD及時脈信號CK。各像素Pix自上一段像素Pix接收資料信號PS、PD及時脈信號CK，並對下一段像素Pix供給。而且，各像素Pix自資料信號PD讀入該像素Pix之亮度資料ID，並以對應於該亮度資料ID之發光亮度發光。
(像素Pix之詳細動作)
於像素Pix，控制部41作為狀態機而發揮功能，且控制像素Pix之動作。以下，首先，對控制部41之動作詳細地進行說明。
圖5係表示控制部41之狀態轉變圖者。如圖5所示，於像素Pix有三個狀態S0~S2。
狀態S0係表示該像素Pix未讀入亮度資料ID之狀態(未讀入(無載))者。於該狀態S0中，控制部41將信號LD設定為“0”。藉此，該像素Pix將所輸入之信號PD中之旗標PL置換為“0”。又，控制部41將CKEN設定為“0”。
狀態S1係表示該像素Pix讀入亮度資料ID之狀態(讀入中(載入中)) 者。於該狀態S1，控制部41將信號LD設定為“0”。藉此，該像素Pix將所輸入之信號PD中之旗標PL置換為“0”。又，控制部41於信號PDA表示亮度資料ID之期間將信號CKEN設定為“1”，並且於除此以外之期間將信號CKEN設定為“0”。藉此，將亮度資料ID記憶於記憶體部46。
狀態S2係表示該像素Pix已讀入亮度資料ID之狀態(已讀入(已載入))者。於該狀態S2，控制部41將信號LD設定為“1”。藉此，該像素Pix將所輸入之信號PD中之旗標PL置換為“1”。又，控制部41將CKEN設定為“0”。
該等三個狀態S0~S2之間之轉變係基於資料信號PD所包含之旗標RST、PL進行。首先，若作為旗標RST輸入“1”，則控制部41將該像素Pix設定為狀態S0(未讀入)。於該狀態S0(未讀入)，於作為旗標RST輸入“1”之情形(RST=1)、或作為旗標PL輸入“0”之情形(PL=1)，像素Pix之狀態維持為狀態S0(未讀入)。
於狀態S0(未讀入)，於作為旗標RST輸入“0”，並且作為旗標PL輸入“1”之情形(RST=0且PL=1)時，像素Pix之狀態自狀態S0(未讀入)轉變為狀態S1(讀入中)。於該狀態S1(讀入中)，於作為旗標RST輸入“1”之情形(RST=1)時，像素Pix之狀態自狀態S1(讀入中)轉變為狀態S0(未讀入)。
又，於狀態S1(讀入中)，若作為旗標RST輸入“0”之情形時，像素Pix之狀態自狀態S1(讀入中)轉變為狀態S2(已讀入)。於該狀態S2(已讀入)，若作為旗標RST輸入“0”之情形(RST=0)時，像素Pix之狀態維持為狀態S2(已讀入)。而且，於該狀態S2(已讀入)，若作為旗標RST輸入“1”之情形(RST=1)時，像素Pix之狀態自狀態S2(已讀入)轉變為狀態S0(未讀入)。
圖6係表示1圖框期間(1F)中之各像素Pix0~Pix(N-1)之狀態者。若1圖框期間(1F)開始，則於第一段像素Pix0，作為旗標RST輸入 “1”，將像素Pix0之狀態設定為狀態S0(未讀入)。其後，像素Pix1~Pix(N-1)於該1圖框期間(1F)內，依序設定為狀態S0(未讀入)。此時，相鄰之像素Pix中之狀態S0(未讀入)之期間之開始時間如下述般錯開時脈信號CK之2脈衝量。接下來，各像素Pix0~Pix(N-1)之狀態自狀態S0(未讀入)依序轉變為狀態S1(讀入中)。相鄰之像素Pix中之狀態S1(讀入中)之期間以互不重疊之方式設定。於該狀態S1(讀入中)，各像素Pix0~Pix(N-1)依序讀入亮度資料ID。其後，各像素Pix0~Pix(N-1)之狀態自狀態S1(讀入中)依序轉變為狀態S2(已讀入)。於該狀態S2(已讀入)，各像素Pix0~Pix(N-1)以對應於所讀入之亮度資料ID之發光亮度發光。
其次，使用資料信號PS、PD之具體例說明像素Pix之動作。
圖7係表示於1圖框期間(1F)輸入至經菊鍊連接之像素Pix之行之信號之一例者，(A)表示時脈信號CK之波形，(B)表示資料信號PS之波形，(C)表示資料信號PD之資料。於圖7(C)，“x”表示可為“1”或“0”中之任一者。又，於該例中，為便於說明，亮度資料IDR、IDG、IDB分別為1位元之資料，“r0”、“r1”、...、“r(N-1)”表示亮度資料IDR，“g0”、“g1”、...、“g(N-1)”表示亮度資料IDG，“b0”、“b1”、...、“b(N-1)”表示亮度資料IDB。
如圖7所示，旗標RST於1圖框期間(1F)中之最初之像素封包PCT為“1”，於另一像素封包PCT為“0”。又，於該例中，旗標PL於1圖框期間(1F)中之第二個以後之像素封包PCT為“1”。
圖8~32係表示依序輸入圖7所示之信號之各位元之情形中之像素Pix0~Pix2之狀態者。於該等圖之上部表示資料信號PS、PD、及輸入至第一段像素Pix0之信號部分P(P1~P25)。又，於該等圖之下部以“1”、“0”、“x”表示像素Pix0~Pix2中之幾個區塊之狀態、及信號之位準。再者，為便於說明將像素Pix0~Pix2之方塊圖簡化。
首先，若將最初之信號部分P1輸入至第一段之像素Pix0，則如圖8所示，像素Pix0之正反器42取樣所輸入之資料信號PS、PD。像素Pix0之控制部41自該信號部分P1取得旗標RST之值“1”，並將像素Pix0之狀態設定為狀態S0(未讀入)。即，控制部41將信號LD、PLT、CKEN均設為“0”。
其次，若將信號部分P2輸入至像素Pix0，則如圖9所示，正反器42、44分別取樣所輸入之資料信號。像素Pix0之控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。即，選擇器部43將旗標PL(“x”)置換為信號LD之“0”。
其次，若將信號部分P3輸入至像素Pix0，則如圖10所示，於各像素Pix正反器42、44分別取樣所輸入之資料信號。藉此，於下一段之像素Pix1輸入信號部分P1。
於像素Pix0，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix1，控制部41自信號部分P1取得旗標RST之值“1”，並將像素Pix1之狀態設定為狀態S0(未讀入)。即，控制部41將信號LD、PLT、CKEN均設為“0”。
其次，若將信號部分P4輸入至像素Pix0，則如圖11所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於下一段之像素Pix1輸入信號部分P2。於像素Pix1，控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。
其次，若將信號部分P5輸入至像素Pix0，則如圖12所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P3，於像素Pix2輸入信號部分P1。
於像素Pix1，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix2，控制部41自信號部分P1取得旗標RST之值“1”，並將像素Pix2之狀態設定為狀態S0(未讀入)。即，控制部41將信號LD、PLT、CKEN均設為“0”。
其次，若將信號部分P6輸入至像素Pix0，則如圖13所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P4，於像素Pix2輸入信號部分P2。
於像素Pix0，控制部41自信號部分P6取得旗標RST之值“0”。
於像素Pix2，控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。
其次，若將信號部分P7輸入至像素Pix0，則如圖14所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P5，於像素Pix2輸入信號部分P3。
於像素Pix0，控制部41自信號部分P7取得旗標PL之值“1”。該控制部41於前一時間取得旗標RST之值“0”，因此，將像素Pix1之狀態設定為狀態S1(讀入中)。又，該控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。即，選擇器部43將旗標PL(“1”)置換為信號LD之“0”。
於像素Pix2，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
其次，若將信號部分P8輸入至像素Pix0，則如圖15所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P6，於像素Pix2輸入信號部分P4。
於像素Pix0，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。又，控制部41將信號CKEN設定為“1”。
於像素Pix1，控制部41自信號部分P6取得旗標RST之值“0”。
其次，若將信號部分P9輸入至像素Pix0，則如圖16所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P7，於像素Pix2輸入信號部分P5。
於像素Pix0，移位暫存器46B記憶亮度資料IDR之值“r0”。
於像素Pix1，控制部41自信號部分P7取得旗標PL之值“0”。由此，像素Pix1之狀態維持為狀態S0(未讀入)。又，該控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。
其次，若將信號部分P10輸入至像素Pix0，則如圖17所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P8，於像素Pix2輸入信號部分P6。
於像素Pix0，移位暫存器46B記憶亮度資料IDG之值“g0”。
於像素Pix1，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix2，控制部41自信號部分P6取得旗標RST之值“0”。
其次，若將信號部分P11輸入至像素Pix0，則如圖18所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P9，於像素Pix2輸入信號部分P7。
於像素Pix0，移位暫存器46B記憶亮度資料IDB之值“b0”。藉此，移位暫存器46B(記憶體部46)成為記憶有像素Pix0之所有亮度資料IDR、IDG、IDB之狀態。又，控制部41自信號部分P11取得旗標RST之值“0”，並將像素Pix0之狀態設定為狀態S2(已讀入)。即，控制部41將信號LD設為“1”。
於像素Pix2，控制部41自信號部分P7取得旗標PL之值“0”。由此，像素Pix1之狀態維持為狀態S0(未讀入)。又，該控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。
其次，若將信號部分P12輸入至像素Pix0，則如圖19所示，於各 像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P10，於像素Pix2輸入信號部分P8。
於像素Pix0，控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“1”。
於像素Pix2，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
其次，若將信號部分P13輸入至像素Pix0，則如圖20所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P11，於像素Pix2輸入信號部分P9。
於像素Pix0，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix1，控制部41自信號部分P11取得旗標RST之值“0”。
其次，若將信號部分P14輸入至像素Pix0，則如圖21所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P12，於像素Pix2輸入信號部分P10。
於像素Pix1，控制部41自信號部分P12取得旗標PL之值“1”。該控制部41於前一時間取得旗標RST之值“0”，因此，將像素Pix1之狀態設定為狀態S1(讀入中)。又，該控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。即，選擇器部43將旗標PL(“1”)置換為信號LD之“0”。
其次，若將信號部分P15輸入至像素Pix0，則如圖22所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P13，於像素Pix2輸入信號部分P11。
於像素Pix1，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。又，控制部41將信號CKEN設定為“1”。
於像素Pix2，控制部41自信號部分P11取得旗標RST之值“0”。
其次，若將信號部分P16輸入至像素Pix0，則如圖23所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P14，於像素Pix2輸入信號部分P12。
於像素Pix0，控制部41自信號部分P16取得旗標RST之值“0”。由此，像素Pix0之狀態維持為狀態S2(已讀入)。
於像素Pix1，移位暫存器46B記憶亮度資料IDR之值“r1”。
於像素Pix2，控制部41自信號部分P12取得旗標PL之值“0”。由此，像素Pix2之狀態維持為狀態S0(未讀入)。又，該控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。
其次，若將信號部分P17輸入至像素Pix0，則如圖24所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P15，於像素Pix2輸入信號部分P13。
於像素Pix0，控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“1”。
於像素Pix1，移位暫存器46B記憶亮度資料IDG之值“g1”。
於像素Pix2，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
其次，若將信號部分P18輸入至像素Pix0，則如圖25所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P16，於像素Pix2輸入信號部分P14。
於像素Pix0，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix1，移位暫存器46B記憶亮度資料IDB之值“b1”。藉此，移位暫存器46B(記憶體部46)成為記憶有像素Pix1之所有亮度資料IDR、IDG、IDB之狀態。又，控制部41自信號部分P18取得旗標 RST之值“0”，且將像素Pix0之狀態設定為狀態S2(已讀入)。即，控制部41將信號LD設為“1”。
其次，若將信號部分P19輸入至像素Pix0，則如圖26所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P17，於像素Pix2輸入信號部分P15。
於像素Pix1，控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“1”。
其次，若將信號部分P20輸入至像素Pix0，則如圖27所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P18，於像素Pix2輸入信號部分P16。
於像素Pix1，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix2，控制部41自信號部分P16取得旗標RST之值“0”。
其次，若將信號部分P21輸入至像素Pix0，則如圖28所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P19，於像素Pix2輸入信號部分P17。
於像素Pix0，控制部41自信號部分P21取得旗標RST之值“0”。由此，像素Pix0之狀態維持為狀態S2(已讀入)。
於像素Pix2，控制部41自信號部分P17取得旗標PL之值“1”。該控制部41於前一時間取得旗標RST之值“0”，因此，將像素Pix2之狀態設定為狀態S1(讀入中)。又，該控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“0”。即，選擇器部43將旗標PL(“1”)置換為信號LD之“0”。
其次，若將信號部分P22輸入至像素Pix0，則如圖29所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P20，於像素Pix2輸入信號部分P18。
於像素Pix0，控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“1”。
於像素Pix2，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。又，控制部41將信號CKEN設定為“1”。
其次，若將信號部分P23輸入至像素Pix0，則如圖30所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P21，於像素Pix2輸入信號部分P19。
於像素Pix0，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix1，控制部41自信號部分P21取得旗標RST之值“0”。由此，像素Pix0之狀態維持為狀態S2(已讀入)。
於像素Pix2，移位暫存器46B記憶亮度資料IDR之值“r2”。
其次，若將信號部分P24輸入至像素Pix0，則如圖31所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P22，於像素Pix2輸入信號部分P20。
於像素Pix1，控制部41將信號PLT設為“1”。藉此，選擇器部43與信號LD相同輸出“1”。
於像素Pix2，移位暫存器46B記憶亮度資料IDG之值“g2”。
其次，若將信號部分P25輸入至像素Pix0，則如圖32所示，於各像素Pix，正反器42、44分別取樣所輸入之資料信號。藉此，於像素Pix1輸入信號部分P23，於像素Pix2輸入信號部分P21。
於像素Pix1，控制部41使信號PLT復原為“0”。藉此，選擇器部43選擇並輸出來自正反器42之資料信號PDA。
於像素Pix2，移位暫存器46B記憶亮度資料IDB之值“b2”。藉此，移位暫存器46B(記憶體部46)成為記憶有像素Pix2之所有亮度資 料IDR、IDG、IDB之狀態。又，控制部41自信號部分P21取得旗標RST之值“0”，並將像素Pix0之狀態設定為狀態S2(已讀入)。即，控制部41將信號LD設為“1”。
如此，於顯示裝置1，各像素Pix自上一段像素Pix接收資料信號PS、PD及時脈信號CK，並對下一段像素Pix供給。而且，各像素Pix自資料信號PD讀入該像素Pix之亮度資料ID，並以對應於該亮度資料ID之發光亮度發光。
如上所述，於顯示裝置1，將像素Pix菊鍊連接，因此，可提高畫質。即，例如，於專利文獻1所記載之顯示裝置中，驅動部經由閘極線或資料線而驅動各像素。該閘極線或資料線係連接於一行量之複數個像素、或一列量之複數個像素之所謂全局之配線。由此，例如，於欲實現大畫面之顯示裝置之情形時，該等配線變長，因此配線之電阻或寄生電容增加，而有變得無法充分地驅動各像素之虞。又，例如，於欲實現高清晰之顯示裝置之情形時，必須於各圖框期間驅動更多之線，因此，分配於1水平期間(1H)之時間變短，而有變得無法充分地驅動各像素之虞。又，例如，於欲提高圖框率之情形時，分配於1水平期間(1H)之時間亦變短，而有變得無法充分地驅動各像素之虞。
另一方面，於本實施形態之顯示裝置1中，將像素Pix菊鍊連接。 即，各像素Pix並非經由如上所述之全局之配線而係經由像素Pix間之局部之配線而驅動下一段之像素Pix。由此，各像素Pix可經由此種較短之配線而相對較容易地驅動下一段之像素Pix，而可實現大畫面之顯示裝置。又，由於各像素Pix之配線較短故而可相對較容易地提高資料信號PS、PD等之傳送速度，而可實現高清晰之顯示裝置或圖框率高之顯示裝置。
又，由於如此般將像素Pix菊鍊連接，故而可簡化顯示裝置1之構成。即，例如於專利文獻1所記載之顯示裝置中，設於水平方向(橫方 向)延伸之複數根閘極線、於垂直方向(縱方向)延伸之複數根資料線、連接於閘極線之所謂閘極驅動器、及連接於資料線之所謂資料驅動器，因此有構成變得複雜之虞。另一方面，於本實施形態之顯示裝置1中，由於將像素Pix菊鍊連接，故而如圖1所示般，只要僅設於垂直方向(縱方向)延伸之配線即可，因此不設於水平方向(橫方向)延伸之配線、或用以驅動該配線之驅動部即可，從而可簡化顯示裝置1之構成。
又，於顯示裝置1中，使用數位信號(資料信號PS、PD及時脈信號CK)控制各像素Pix之發光，因此，可減少雜訊對畫質之影響。例如，於專利文獻1所記載之顯示裝置中，使用有類比信號，因此，有因雜訊而導致畫質劣化之虞。又，尤其是，於大畫面、高清晰、或圖框率高之顯示裝置中，有雜訊對畫質之影響進而變大之虞。另一方面，於本實施形態之顯示裝置1中，使用數位信號，因此，可減少雜訊對畫質之影響。
又，由於如此使用數位信號，故而可減少輻射。即，例如，於使用類比信號之情形時，基於灰階表現、或對於雜訊之耐受性等觀點有信號振幅變大之虞，於此情形時，輻射會增大。另一方面，於本實施形態之顯示裝置1中，使用數位信號，因此可使信號振幅小，故而可減少輻射。
又，於顯示裝置1中，各像素Pix具有正反器42、44或緩衝器45，因此，可減小資料信號PS、PD等之信號振幅。即，例如，於不設置正反器42、44或緩衝器45之情形時，有隨著遠離顯示驅動部信號振幅衰減之虞。於此情形時，顯示驅動部必須產生較大之信號振幅之資料信號PS、PD。另一方面，於顯示裝置1，每當通過像素Pix，資料信號PS、PD及時脈信號CK被波形整形，藉此，維持信號振幅。即，可減少信號振幅衰減之虞，因此，可減小資料信號PS、PD之信號振 幅。藉此，可減少上述輻射，並且可降低電源電壓，而可減少消耗電力。
又，於顯示裝置1，於各像素Pix設有記憶體部46，因此，例如於顯示靜止畫之情形時，無需進行資料傳送，因此，可減少消耗電力。
又，於顯示裝置1，於各像素設置有基於時脈信號CK取樣資料信號PS、PD之正反器42、44，因此，可維持資料信號PS、PD與時脈信號CK之間之相對相位關係。
[效果]
如上所述，於本實施形態中，將像素菊鍊連接，因此，例如，可實現大畫面、高清晰、或圖框率高之顯示裝置，而可提高畫質，並且可簡化顯示裝置之構成。
於本實施形態，使用數位信號控制各像素之發光，因此，可減少雜訊對畫質之影響，並且可減少輻射。
於本實施形態，各像素具有正反器或緩衝器，因此，可減小信號振幅，且可減少輻射，並且可減少消耗電力。
於本實施形態，於各像素設置有記憶體部，因此，例如於顯示靜止畫之情形時，無需進行資料傳送，因此，可減少消耗電力。
於本實施形態，於各像素設置有基於時脈信號取樣資料信號之正反器，因此，可維持資料信號與時脈信號之間之相對相位關係。
[變化例1-1]
於上述實施形態，將時脈信號CK供給至各像素Pix，但並不限定於此，亦可代之以將例如差動之時脈信號供給至各像素。以下，列舉幾個例子對本變化例詳細地進行說明。
圖33係表示本變化例之像素PixB之一構成例者。像素PixB包括緩衝器61、64、65、68、69、及反相器66、67。再者，以下，為便於說明，使用經菊鍊連接之一行量之像素PixB中之第一段之像素PixB0 進行說明，但於其他像素PixB1~PixB(N-1)中亦為同樣。
像素PixB0基於資料信號PS0、PD0、輸入至輸入端子CKPIN之時脈信號CKP0、及輸入至輸入端子CKNIN之時脈信號CKN0，而產生資料信號PS1、PD1、及時脈信號CKP1、CKN1。而且，像素PixB0自輸出端子PSOUT輸出資料信號PS1，自輸出端子PDOUT輸出資料信號PD1，自輸出端子CKPOUT輸出時脈信號CKP1，自輸出端子CKNOUT輸出時脈信號CKN1。此處，時脈信號CKP與時脈信號CKN係互為反轉之信號。即，本變化例之像素PixB0係藉由差動之時脈信號CKP、CKN而動作者。
緩衝器61係將差動信號轉換為單端信號之電路。具體而言，緩衝器61將作為差動信號之時脈信號CKP0、CKN0轉換為作為單端信號之時脈信號CK。
緩衝器64、65係對輸入信號進行波形整形並輸出者。具體而言，緩衝器64對時脈信號CKP0進行波形整形，緩衝器65對時脈信號CKN0進行波形整形。
反相器66、67係將輸入信號反轉並輸出之反轉電路。反相器66之輸入端子連接於反相器67之輸出端子及緩衝器65之輸出端子，反相器66之輸出端子連接於反相器67之輸入端子及緩衝器64之輸出端子。 又，反相器67之輸入端子連接於反相器66之輸出端子及緩衝器64之輸出端子，反相器67之輸出端子連接於反相器66之輸入端子及緩衝器65之輸出端子。藉由該構成，反相器66、67構成閂鎖電路。
緩衝器68係對緩衝器64之輸出信號進行波形整形，並將其作為時脈信號CKP1輸出者。緩衝器69係對緩衝器65之輸出信號進行波形整形並將其作為時脈信號CKN1輸出者。
此處，輸入端子CKPIN對應於本揭示中之「第1時脈輸入端子」之一具體例，輸出端子CKPOUT對應於本揭示中之「第1時脈輸出端 子」之一具體例。時脈信號CKP對應於本揭示中之「第1時脈信號」之一具體例。輸入端子CKNIN對應於本揭示中之「第2時脈輸入端子」之一具體例，輸出端子CKNOUT對應於本揭示中之「第2時脈輸出端子」之一具體例。時脈信號CKN對應於本揭示中之「第2時脈信號」之一具體例。
如此，由於使用差動之時脈信號CKP、CKN，因此可減少因傳送導致時脈信號之波形劣化之虞。即，如上述實施形態之情形般，於使用單端之時脈信號CK之情形時，於通過複數個緩衝器45之後，例如，有時脈信號CK之工作週期比變化之虞。此種現象例如於構成緩衝器45之電晶體有特性偏差之情形等時可能會產生。於工作週期比如此般變化之情形時，例如有變得無法正常地進行時脈傳送，或者像素Pix之正反器42中之取樣時間偏移而變得無法正常地動作之虞。另一方面，於本變化例之像素PixB中，使用差動之時脈信號CKP、CKN，且反相器66、67進行閂鎖動作，藉此，可抑制工作週期比之變化。
又，例如，於時脈信號CKP之傳送路徑之長度與時脈信號CKN之傳送路徑之長度不同之情形或負載(電容)等不同之情形等時脈信號CKP之傳送路徑與時脈信號CKN之傳送路徑有非對稱性之情形時，亦可設為如圖34所示之構成。該像素PixC具有反相器68C、69C。反相器68C之輸入端子連接於緩衝器64之輸出端子，反相器68C之輸出端子連接於輸出端子CKNOUT。反相器69C之輸入端子連接於緩衝器65之輸出端子，反相器69C之輸出端子連接於輸出端子CKPOUT。再者，並不限定於該構成，亦可代之以例如於圖34中省略反相器66、67。
於像素PixC，基於時脈信號CKP0產生時脈信號CKN1，基於時脈信號CKN0產生時脈信號CKP1。藉此，即便於時脈信號CKP之傳送路徑與時脈信號CKN之傳送路徑有非對稱性之情形時，亦可修正因該非 對稱性導致之影響，而更確實地傳送時脈信號CKP、CKN。
[變化例1-2]
於上述實施形態，使用DAC52R、52G、52B構成驅動部50，但並不限定於此，亦可代之以使用例如計數器構成驅動部。以下，對本變化例之像素PixD詳細地進行說明。
圖35係表示像素PixD之一構成例者。該像素PixD包括控制部41D、及驅動部50D。控制部41D係具有與上述實施形態之控制部41同樣之功能者，作為狀態機而發揮功能，並且對驅動部50D供給控制信號。
驅動部50D包括計數器55R、55G、55B、電流源56R、56G、56B、及開關57R、57G、57B。計數器55R、55G、55B係如下計數器，即，以自控制部41D供給之控制信號(計數器用時脈信號)為基準對該時脈脈衝進行計數，藉此，分別產生具有對應於記憶於暫存器51R、51G、51B之亮度資料IDR、IDG、IDB之脈寬之脈衝信號。電流源56R、56G、56B係分別產生一定之驅動電流者。開關57R、57G、57B係基於自計數器55R、55G、55B供給之脈衝信號接通或斷開者。
藉由該構成，例如，計數器55R產生具有對應於記憶於暫存器51R之亮度資料IDR之脈寬之脈衝信號。而且，開關57R基於該脈衝信號而接通或斷開，且將電流源57R產生之驅動電流供給至發光元件48R。
圖36(A)係表示上述實施形態之像素Pix之動作者，圖36(B)係表示本變化例之像素PixD之動作者。上述實施形態之像素Pix藉由使亮度I變化而使發光亮度(亮度×時間)變化，但本變化例之像素PixD構成為藉由使發光之時間寬度變化而使發光亮度(亮度×時間)變化。
圖37係表示1圖框期間(1F)中之各像素PixD0~PixD(N-1)之狀態者。若1圖框期間(1F)開始，則將第一段之像素PixD0之狀態設定為狀 態S0(未讀入)。其後，像素PixD1~PixD(N-1)於該1圖框期間(1F)內，依序設定為狀態S0(未讀入)。其後，各像素PixD0~PixD(N-1)之狀態自狀態S0(未讀入)依序轉變為狀態S1(讀入中)，其後進而依序轉變為狀態S2(已讀入)。於該狀態S2(已讀入)，各像素PixD0~PixD(N-1)於對應於所讀入之亮度資料ID之期間發光。而且，於經過該期間之後，各像素PixD0~PixD(N-1)消光。
再者，於該例中，於驅動部50D設置有三個計數器53R、53G、53B，但並不限定於此，例如，亦可設置始終持續計數之一個計數器、及基於該計數器之輸出信號而分別產生具有對應於亮度資料IDR、IDG、IDB之脈寬之脈衝信號的脈衝信號產生電路。
又，於該例中，各像素Pix自上一段接收時脈信號CK，並基於時脈信號CK產生計數器用時脈信號並供給至計數器55R、55G、55B，但並不限定於此。亦可代之以例如由顯示驅動部21產生計數器用時脈信號，各像素Pix自上一段接收計數器用時脈信號，且將該計數器用時脈信號供給至計數器55R、55G、55B。如此，對於計數器用時脈信號，亦將像素Pix菊鍊連接，藉此，可獨立地設定計數器用時脈信號之頻率與時脈信號CK之頻率，因此，更可提高設定發光元件48R、48G、48B之發光時間時之自由度。
[變化例1-3]
於上述實施形態，於像素Pix設置有紅色(R)、綠色(G)、藍色(B)該三個發光元件48R、48G、48B，但並不限定於此，亦可代之以設置例如紅色(R)、綠色(G)、藍色(B)、及白色(W)該四個發光元件。又，亦可如圖38所示，於像素PixE設置紅色(R)、綠色(G)、藍色(B)之任一發光元件。該像素PixE包括記憶體部46E、驅動部50E、發光元件49、及控制部41E。驅動部50E僅具備設於上述實施形態之驅動部50之3系統中之1系統。又，記憶體部46E中之位元數係上述實施形態之 記憶體46中之位元數之1/3。
[變化例1-4]
於上述實施形態中，於像素Pix設置有正反器42、44，但並不限定於此，亦可代之以例如如圖39所示般設置緩衝器71、72。於該像素PixF，於緩衝器71之輸入端子輸入資料信號PS0，自輸出端子輸出資料信號PS1。又，於緩衝器72之輸入端子輸入資料信號PDB，自輸出端子輸出資料信號PD1。又，並不限定於此種緩衝器71、72，只要為補償波形者，亦可為任意者。
[變化例1-5]
於上述實施形態，使用36位元之移位暫存器46B構成記憶體部46，但並不限定於此，可代之以例如如圖40所示般構成。該記憶體部46B包括移位暫存器73、分頻電路74、及移位暫存器區塊75。移位暫存器73係4位元之移位暫存器，於資料輸入端子輸入資料信號PDA，於時脈輸入端子輸入邏輯積電路46A之輸出信號。分頻電路74係將所輸入之信號分頻為1/4者，於輸入端子輸入邏輯積電路46A之輸出信號。移位暫存器區塊75係具有四個9位元之移位暫存器者。於該等4個移位暫存器分別輸入自移位暫存器73之各段輸出之4個信號。於該構成中，藉由移位暫存器73而對資料信號PDA所包含之亮度資料ID(IDR、IDG、IDB)進行串列/並行轉換，並記憶於移位暫存器區塊75。此時，亮度資料IDR記憶於移位暫存器區塊75中之最後一段附近之部分PR，亮度資料IDG記憶於中央附近之部分PG，亮度資料IDB記憶於第一段附近之部分PB。藉由設為此種構成，可將於移位暫存器區塊75記憶亮度資料ID時之時脈之頻率降低為1/4。
[變化例1-6]
於上述實施形態，將構成像素Pix之區塊中之除發光部48以外之各區塊集成於一個晶片，但並不限定於此，例如，亦可於顯示面板20 之基板上使用TFT而形成。
[變化例1-7]
於上述實施形態中，將於垂直方向上自最上部之像素Pix0至最下部之像素Pix(N-1)之N個像素Pix菊鍊連接，但並不限定於此，亦可代之以例如如圖41所示般將N個像素Pix中之自第一段之像素Pix0至像素Pix(M-1)之M個像素Pix菊鍊連接，由設於顯示部30I之上部之顯示驅動部211供給資料信號PS、PD及時脈信號CK，並且將自像素Pix(M)至像素Pix(N-1)之(N-M)個像素Pix菊鍊連接，由設於顯示部30I之下部之顯示驅動部212供給資料信號PS、PD及時脈信號CK。
又，於上述實施形態中，將經菊鍊連接之N個像素Pix於垂直方向配置成一行，但並不限定於此，亦可代之以例如如圖42所示般，以於顯示部30J之上下方向之中央附近回折之方式配置。
又，於上述實施形態中，經菊鍊連接之各像素Pix係一個像素Pix被驅動，但並不限定於此，亦可代之以例如如圖43、44所示般，複數個(於該例中2個)像素Pix被驅動。於該例中，經菊鍊連接之各像素Pix(例如Pix0)係經菊鍊連接之後段之像素Pix(例如Pix1)、及與其不同之像素SPix(例如SPix0)被驅動。於圖43所示之顯示面板20K中，將該等一系列之像素Pix及一系列之像素SPix配置於相同行。於圖44所示之顯示面板20L中，將一系列之像素Pix與一系列之像素SPix配置於相互相鄰之行。於該等構成中，於像素SPix，例如藉由將輸出端子PSOUT、PDOUT、CKOUT設為高阻抗狀態，亦可不輸出資料信號PS、PD及時脈CK。
又，於上述實施形態中，將經菊鍊連接之像素Pix於垂直方向上配置成一行，但並不限定於此，亦可代之以例如如圖45所示般，於水平方向上配置成一行。
<2.第2實施形態>
其次，對第2實施形態之顯示裝置2進行說明。本實施形態對經菊鍊連接之N個像素PixP賦予位址ADR，各像素PixP基於該位址ADR取得該像素PixP之像素資料ID。再者，於與上述第1實施形態之顯示裝置1實質上相同之構成部分標註相同之符號而適當地省略說明。
如圖1所示，顯示裝置2具備顯示面板90。顯示面板90具有包含經菊鍊連接之N個像素PixP之顯示部80。
圖46表示像素PixP之一構成例。像素PixP包括控制部81、及正反器82。再者，以下為便於說明，使用經菊鍊連接之一行量之像素PixP中之第一段之像素PixP0進行說明，但於其他像素PixP1~PixP(N-1)亦為同樣。
控制部81基於資料信號PS0、PD0、及時脈信號CK0取得並保持像素PixP0之位址ADR，並且產生資料信號PDC及信號CKEN。具體而言，如下述般，控制部81基於資料信號PD0之部分DSTART所包含之資料NOP取得位址ADR，並且將該資料NOP置換為自該值減去1所得之值而作為資料信號PDC輸出。而且，如下述般，控制部81基於該位址ADR及資料信號PS0產生時脈CKEN，並自資料信號PD0取得該像素PixP0之亮度資料ID。又，控制部81與上述第1實施形態之控制部41同樣地具有對驅動部50供給控制信號之功能。
正反器82基於時脈信號CK0取樣資料信號PS0，並將其結果作為資料信號PS1輸出，並且基於時脈信號CK0取樣資料信號PDC，並將其結果作為資料信號PD1輸出。該正反器82例如與上述第1實施形態之正反器42等同樣係使用兩個D型正反器電路構成。
圖47係表示於1圖框期間(1F)輸入至第一段之像素PixP0之信號之一例者，(A)表示時脈信號CK之波形，(B)表示資料信號PS之波形，(C)表示資料信號PD之資料。該一系列之資料信號PD包括兩部分DSTART、DDATA。
部分DSTART係所謂標頭部分，包括旗標RST及資料NOP。旗標RST係僅於該部分DSTART設定為“1”者。資料NOP係表示自經菊鍊連接之像素PixP之個數N減去1所得之數(N-1)者。而且，該資料NOP每當通過像素PixP時逐次減少1。
部分DDATA包括分別與經菊鍊連接之N個像素PixP對應之N個像素封包PCT。各像素封包PCT包括旗標RST、及亮度資料ID。旗標RST於該部分DDATA設定為“0”。亮度資料IDR、IDG、IDB例如分別為包含12位元之碼。再者，於該例中，為便於說明，將亮度資料IDR、IDG、IDB分別設為1位元之資料。
圖48係模式性地表示關於各像素PixP中之位址ADR之取得之動作者。若將圖47所示之資料信號PS、PD及時脈信號CK輸入至第一段之像素PixP0，則首先，各像素PixP基於資料信號PD中之部分START取得位址ADR。具體而言，第一段之像素PixP0自所輸入之資料信號PD0之部分START取得資料NOP，並將該資料NOP之值(N-1)設為位址ADR。而且，像素PixP0將該資料信號PD0之資料NOP置換為自該值(N-1)減去1所得之值(N-2)，並作為資料信號PD1輸出。同樣地，下一段之像素PixP1自從上一段之像素PixP0供給之資料信號PD1之部分START取得資料NOP，並將該資料NOP之值(N-2)設為位址ADR。 而且，像素PixP1將該資料信號PD1之資料NOP置換為自該值(N-2)減去1所得之值(N-3)，並作為資料信號PD1輸出。對於接下來之像素PixP2~PixP(N-2)亦為同樣。而且，最後一段像素PixP(N-1)自從上一段像素PixP(N-2)供給之資料信號PD(N-2)之部分START取得資料NOP，並將該資料NOP之值0(零)設為位址ADR。
圖49係模式性地表示關於各像素PixP中之亮度資料ID之取得之動作者。各像素PixP對資料信號PS中之脈衝數進行計數。而且，於該計數值CNT與各像素PixP之位址ADR之值加上2所得之值(ADR+2)相等 時，自資料信號PD取得亮度資料ID。具體而言，例如如圖49所示般，最後一段像素PixP(N-1)於資料信號PS(N-1)之脈衝之計數值CNT變為2時，自資料信號PD(N-1)取得亮度資料ID。即，由於該像素PixP(N-1)之位址ADR為0(零)，故而於計數值CNT與該位址ADR之值加上2所得之值(2)相等時，自資料信號PD(N-1)取得亮度資料ID。 同樣地，例如，如圖49所示，第一段之像素PixP0於資料信號PS0之脈衝之計數值CNT變為(N+1)時，自資料信號PD0取得亮度資料ID。 即，由於該像素PixP0之位址ADR為(N-1)，故而於計數值CNT等於該位址ADR之值加上2所得之值(N+1)時，自資料信號PD0取得亮度資料ID。
如此，各像素PixP自最後一段之像素PixP(N-1)依序取得亮度資料ID。即，例如，最後一段像素PixP(N-1)取得該像素PixP(N-1)之亮度資料ID，其次，其上一段之像素PixP(N-2)取得該像素PixP(N-2)之亮度資料ID。同樣地，像素PixP(N-2)~PixP0按照該順序取得亮度資料ID。而且，各像素PixP分別以對應於所取得之亮度資料ID之發光亮度發光。
如此，於顯示裝置2，對各像素PixP賦予位址ADR，因此，可更提高對各像素PixP之亮度資料ID之傳送的自由度。即，例如，於上述第1實施形態之顯示裝置1，自經菊鍊連接之複數個像素Pix中之第一段之像素Pix依序讀入亮度資料ID。另一方面，於本實施形態之顯示裝置2，對各像素PixP賦予有位址ADR，因此，藉由適當地變更位址ADR之賦予之方法，可變更讀入亮度資料ID之像素PixP之順序。
如上所述，於本實施形態，對各像素賦予位址，因此，可進一步提高對於各像素之亮度資料之傳送之自由度。
[變化例2-1]
於上述實施形態，資料NOP係每當通過像素PixP時逐次減少1， 但並不限定於此，亦可代之以例如將輸入至第一段之像素PixP0之資料信號PD中之資料NOP設定為“0”，並且資料NOP每當通過像素PixP時逐次增加1。於此情形時，各像素PixP自第一段之像素PixP0依序取得亮度資料ID。即，例如，第一段之像素PixP0取得該像素PixP0之亮度資料ID，其次，其下一段之像素PixP1取得該像素PixP1之亮度資料ID。同樣地，像素PixP2~PixP(N-1)按照該順序取得亮度資料ID。 即，可按照與上述實施形態之情形相反之順序讀入亮度資料ID。
[變化例2-2]
亦可於上述實施形態之顯示裝置2應用上述第1實施形態之顯示裝置1之變化例1-1~1-7。
以上，列舉幾個實施形態及變化例說明了本技術，但本技術並不限定於該等實施形態等，可進行各種變形。
例如，於上述各實施形態等中，將像素Pix對於資料信號PS、PD菊鍊連接，並且對於時脈信號CK亦菊鍊連接，但並不限定於此，亦可代之以例如如圖50所示般，僅對於資料信號PS、PD進行菊鍊連接。於此情形時，對於時脈信號CK，例如可藉由全局之配線供給至各像素Pix。
又，例如於上述各實施形態等中，將LED用作顯示元件，但並不限定於此，亦可代之以將有機EL元件用作顯示元件。又，例如，如圖51所示，亦可將液晶元件用作顯示元件。像素PixN包括液晶元件88R、88G、88B、及驅動該液晶元件88R、88G、88B之驅動部50N。 於液晶元件88R、88G、88B之一端分別連接DAC52R、52G、52B之輸出端子，對另一端供給電壓Vcom。
又，於上述各實施形態等中，將本技術應用於電視裝置，但並不限定於此，可應用於顯示圖像之各種裝置。具體而言，例如，亦可應用於設置於足球場或棒球場等之大型之顯示器。
再者，本技術可設為如下構成。
(1)一種顯示面板，具備複數個第1單位像素，該等第1單位像素各自具有：第1資料輸入端子；第1資料輸出端子；顯示元件，其基於輸入至上述第1資料輸入端子之第1資料進行顯示；及第1波形整形部，其設於自上述第1資料輸入端子向上述第1資料輸出端子之信號路徑上。
(2)如上述(1)中記載之顯示面板，其中上述複數個第1單位像素中之一個第1單位像素之第1資料輸入端子連接於另一第1單位像素之任一個第1資料輸出端子，且該顯示面板更具備驅動部，其對上述複數個第1單位像素中之第一段之第1單位像素供給上述第1資料。
(3)如上述(2)所記載之顯示面板，其中上述複數個第1單位像素之各者更具有：第1時脈輸入端子；第1時脈輸出端子；及第1緩衝器，其設於自上述第1時脈輸入端子向上述第1時脈輸出端子之第1時脈信號路徑上。
(4)如上述(3)所記載之顯示面板，其中上述複數個第1單位像素之各者更具有：第2時脈輸入端子；第2時脈輸出端子；及第2緩衝器，其設於自上述第2時脈輸入端子向上述第2時脈輸出端子之第2時脈信號路徑上，且輸入至上述第1時脈輸入端子之第1時脈與輸入至上述第2時脈輸入端子之第2時脈之信號位準互為反轉。
(5)如上述(2)所記載之顯示面板，其中上述複數個第1單位像素之 各者更具有：第1時脈輸入端子；第2時脈輸入端子；第1時脈輸出端子，其應連接於後段之第1單位像素中之第1時脈輸入端子；第2時脈輸出端子，其應連接於後段之第1單位像素中之第2時脈輸入端子；第1反相器，其設於自上述第1時脈輸入端子向上述第2時脈輸出端子之第1時脈信號路徑上；及第2反相器，其設於自上述第2時脈輸入端子向上述第1時脈輸出端子之第2時脈信號路徑上。
(6)如上述(4)或(5)所記載之顯示面板，其中於上述第1時脈信號路徑與上述第2時脈信號路徑之間插設有閂鎖電路。
(7)如上述(2)至(6)中任一項所記載之顯示面板，其中上述複數個第1單位像素之各者具有：第2資料輸入端子；第2資料輸出端子；及第2波形整形部，其設於自上述第2資料輸入端子向上述第2資料輸出端子之信號路徑上；且輸入至上述第2資料輸入端子之第2資料具有用以針對每一第1單位像素區別上述第1資料中之上述亮度資料之資料部分。
(8)如上述(2)至(7)中任一項所記載之顯示面板，其更具備連接於上述複數個第1單位像素中之一個第1單位像素之上述第1輸出端子之第2單位像素。
(9)如上述(1)至(8)中任一項所記載之顯示面板，其中上述第1資料包含劃定上述顯示元件中之發光亮度之亮度資料，且 上述複數個第1單位像素之各者更具有記憶上述亮度資料之記憶體部，且上述顯示元件以對應於上述記憶體部中記憶之上述亮度資料之亮度進行顯示。
(10)如上述(9)所記載之顯示面板，其中上述複數個第1單位像素之各者更具有脈衝產生部，該脈衝產生部產生具有對應於記憶於上述記憶體部之上述亮度資料之脈寬之脈衝信號，且上述顯示元件基於上述脈衝信號進行顯示。
(11)如上述(10)所記載之顯示面板，其中上述脈衝產生部係使用計數器構成。
(12)如上述(10)所記載之顯示面板，其中上述第1波形整形部、上述記憶體部、及上述脈衝產生部於每一第1單位像素作為晶片構成。
(13)如上述(9)所記載之顯示面板，其中上述複數個第1單位像素之各者更具有將記憶於上述記憶體部之上述亮度資料進行D/A轉換之轉換部，且上述顯示元件基於經D/A轉換之上述亮度資料進行顯示。
(14)如上述(9)至(13)中任一項所記載之顯示面板，其中輸入至一個第1單位像素之第1資料包含旗標，該旗標表示於配置於較上述複數個第1單位像素中之上述一個第1單位像素更前之第1單位像素是否被讀入亮度資料，且上述複數個第1單位像素之各者基於上述旗標自上述第1資料中所含之上述複數個第1單位像素之亮度資料而判別該第1單位像素之亮度資料。
(15)如上述(9)至(13)中任一項所記載之顯示面板，其中 對上述複數個第1單位像素之各者分配位址，上述複數個第1單位像素之各者基於上述位址自上述第1資料中所含之上述複數個第1單位像素之亮度資料而判別該第1單位像素之亮度資料。
(16)如上述(1)至(15)中任一項所記載之顯示面板，其中上述第1波形整形部為正反器。
(17)如上述(1)至(15)中任一項所記載之顯示面板，其中上述第1波形整形部為緩衝器。
(18)如上述(1)至(17)中任一項所記載之顯示面板，其中上述複數個第1單位像素之各者具有複數個上述顯示元件，且上述複數個顯示元件以互不相同之顏色進行顯示。
(19)如上述(1)至(18)中任一項所記載之顯示面板，其中上述顯示元件為LED顯示元件。
(20)一種像素晶片，其具備：第1資料輸入端子；第1資料輸出端子；及第1波形整形部，其設於自上述第1資料輸入端子向上述第1資料輸出端子之信號路徑上。
(21)一種電子機器，其具備：顯示面板；及控制部，其對上述顯示面板進行動作控制；且上述顯示面板包含複數個第1單位像素，該等複數個第1單位像素各自具有：第1資料輸入端子；第1資料輸出端子；顯示元件，其基於輸入至上述第1資料輸入端子之第1資料進行顯示；及第1波形整形部，其設於自上述第1資料輸入端子向上述第1資料輸出端子之信號路徑上。
本申請案係基於2013年1月11日向日本專利廳提交申請之日本專利申請案號2013-3646號而主張優先權者，該申請案之全部內容以參照之方式援用於本申請案。
只要為本領域技術人員，便可根據設計上之必要條件或其他因素想到各種修正、組合、次組合、及變更，且應理解到上述各種修正、組合、次組合、及變更係包含於隨附之申請專利範圍及其均等物之範圍內。
41‧‧‧控制部
42、44‧‧‧正反器
43‧‧‧選擇器部
43A、43B‧‧‧選擇器
45‧‧‧緩衝器
46‧‧‧記憶體部
46A‧‧‧邏輯積電路
46B‧‧‧移位暫存器
48‧‧‧發光部
48B、48G、48R‧‧‧發光元件
50‧‧‧驅動部
51B、51G、51R‧‧‧暫存器
52B、52G、52R‧‧‧DAC(D/A轉換器)
53B、53G、53R‧‧‧可變電流源
54B、54G、54R‧‧‧開關
CK(CK0~CK1)‧‧‧時脈信號
CKEN、LD、PLT‧‧‧信號
CKIN‧‧‧輸入端子
CKOUT、PDOUT、PSOUT‧‧‧輸出端子
PD、PS‧‧‧資料信號
PD0‧‧‧資料信號
PD1‧‧‧資料信號
PDA‧‧‧資料信號
PDB‧‧‧資料信號
PDIN‧‧‧輸入端子
Pix‧‧‧像素
PS0‧‧‧資料信號
PS1‧‧‧資料信號
PSA‧‧‧資料信號
PSIN‧‧‧輸入端子

Claims (21)

  1. 一種顯示面板，其具備複數個第1單位像素，該等第1單位像素各自具有：第1資料輸入端子；第1資料輸出端子；顯示元件，其基於輸入至上述第1資料輸入端子之第1資料進行顯示；及第1波形整形部，其設於自上述第1資料輸入端子向上述第1資料輸出端子之信號路徑上。
  2. 如請求項1之顯示面板，其中上述複數個第1單位像素中之一個第1單位像素之第1資料輸入端子連接於其他第1單位像素之任一個第1資料輸出端子，且該顯示面板更具備驅動部，其對上述複數個第1單位像素中之第一段之第1單位像素供給上述第1資料。
  3. 如請求項2之顯示面板，其中上述複數個第1單位像素之各者更具有：第1時脈輸入端子；第1時脈輸出端子；及第1緩衝器，其設於自上述第1時脈輸入端子向上述第1時脈輸出端子之第1時脈信號路徑上。
  4. 如請求項3之顯示面板，其中上述複數個第1單位像素之各者更具有：第2時脈輸入端子；第2時脈輸出端子；及第2緩衝器，其設於自上述第2時脈輸入端子向上述第2時脈輸出端子之第2時脈信號路徑上；且輸入至上述第1時脈輸入端子之第1時脈與輸入至上述第2時脈輸入端子之第2時脈之信號位準互為反轉。
  5. 如請求項2之顯示面板，其中上述複數個第1單位像素之各者更具有：第1時脈輸入端子；第2時脈輸入端子；第1時脈輸出端子，其應連接於後段之第1單位像素中之第1時脈輸入端子；第2時脈輸出端子，其應連接於後段之第1單位像素中之第2時脈輸入端子；第1反相器，其設於自上述第1時脈輸入端子向上述第2時脈輸出端子之第1時脈信號路徑上；及第2反相器，其設於自上述第2時脈輸入端子向上述第1時脈輸出端子之第2時脈信號路徑上。
  6. 如請求項4之顯示面板，其中於上述第1時脈信號路徑與上述第2時脈信號路徑之間插設有閂鎖電路。
  7. 如請求項2之顯示面板，其中上述複數個第1單位像素之各者具有：第2資料輸入端子；第2資料輸出端子；及第2波形整形部，其設於自上述第2資料輸入端子向上述第2資料輸出端子之信號路徑上；且輸入至上述第2資料輸入端子之第2資料具有用以針對每一第1單位像素區別上述第1資料中之上述亮度資料之資料部分。
  8. 如請求項2之顯示面板，其更具備連接於上述複數個第1單位像素中之一個第1單位像素之上述第1輸出端子之第2單位像素。
  9. 如請求項1之顯示面板，其中 上述第1資料包含劃定上述顯示元件中之發光亮度之亮度資料，且上述複數個第1單位像素之各者更具有記憶上述亮度資料之記憶體部，且上述顯示元件以對應於上述記憶體部中記憶之上述亮度資料之亮度進行顯示。
  10. 如請求項9之顯示面板，其中上述複數個第1單位像素之各者更具有脈衝產生部，該脈衝產生部產生具有對應於上述記憶體部中記憶之上述亮度資料之脈寬的脈衝信號；且上述顯示元件基於上述脈衝信號進行顯示。
  11. 如請求項10之顯示面板，其中上述脈衝產生部係使用計數器構成。
  12. 如請求項10之顯示面板，其中上述第1波形整形部、上述記憶體部、及上述脈衝產生部於每一第1單位像素作為晶片構成。
  13. 如請求項9之顯示面板，其中上述複數個第1單位像素之各者更具有將上述記憶體部中記憶之上述亮度資料進行D/A轉換之轉換部，且上述顯示元件基於經D/A轉換之上述亮度資料進行顯示。
  14. 如請求項9之顯示面板，其中輸入至一個第1單位像素之第1資料包含旗標，該旗標表示配置於較上述複數個第1單位像素中之上述一個第1單位像素更前之第1單位像素是否被讀入亮度資料，且上述複數個第1單位像素之各者基於上述旗標自上述第1資料中所含之上述複數個第1單位像素之亮度資料而判別該第1單位 像素之亮度資料。
  15. 如請求項9之顯示面板，其中對上述複數個第1單位像素之各者分配位址，且上述複數個第1單位像素之各者基於上述位址自上述第1資料中所含之上述複數個第1單位像素之亮度資料而判別該第1單位像素之亮度資料。
  16. 如請求項1之顯示面板，其中上述第1波形整形部為正反器。
  17. 如請求項1之顯示面板，其中上述第1波形整形部為緩衝器。
  18. 如請求項1之顯示面板，其中上述複數個第1單位像素之各者具有複數個上述顯示元件，且上述複數個顯示元件以互不相同之顏色進行顯示。
  19. 如請求項1之顯示面板，其中上述顯示元件為LED顯示元件。
  20. 一種像素晶片，其具備：第1資料輸入端子；第1資料輸出端子；及第1波形整形部，其設於自上述第1資料輸入端子向上述第1資料輸出端子之信號路徑上。
  21. 一種電子機器，其具備：顯示面板；及控制部，其對上述顯示面板進行動作控制；且上述顯示面板包含複數個第1單位像素，該等第1單位像素各自具有：第1資料輸入端子；第1資料輸出端子；顯示元件，其基於輸入至上述第1資料輸入端子之第1資料進行顯示；及第1波 形整形部，其設於自上述第1資料輸入端子向上述第1資料輸出端子之信號路徑上。
TW102145982A 2013-01-11 2013-12-12 顯示面板、像素晶片及電子機器 TW201430809A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013003646 2013-01-11

Publications (1)

Publication Number Publication Date
TW201430809A true TW201430809A (zh) 2014-08-01

Family

ID=51166866

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145982A TW201430809A (zh) 2013-01-11 2013-12-12 顯示面板、像素晶片及電子機器

Country Status (7)

Country Link
US (1) US9905151B2 (zh)
EP (1) EP2945148A4 (zh)
JP (1) JPWO2014109207A1 (zh)
KR (1) KR20150104099A (zh)
CN (1) CN104903951B (zh)
TW (1) TW201430809A (zh)
WO (1) WO2014109207A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723837B (zh) * 2020-04-08 2021-04-01 聚積科技股份有限公司 電流驅動裝置
TWI805706B (zh) * 2018-03-15 2023-06-21 南韓商三星顯示器有限公司 顯示器、顯示器的驅動方法及顯示器上的壓力補償系統

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6187039B2 (ja) * 2013-08-29 2017-08-30 ソニー株式会社 表示パネル、その駆動方法、および電子機器
JP6070524B2 (ja) * 2013-12-04 2017-02-01 ソニー株式会社 表示パネル、駆動方法、および電子機器
US20170330508A1 (en) * 2014-11-25 2017-11-16 Sony Corporation Pixel unit, display panel, and method of transmitting signal
CA2873476A1 (en) * 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CN104821154B (zh) * 2015-05-29 2018-11-06 利亚德光电股份有限公司 数据传输的控制系统、方法、芯片阵列及显示器
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
CN105741755B (zh) * 2016-04-20 2017-12-26 深圳市明微电子股份有限公司 一种led显示屏、显示电路及其显示控制芯片
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US10832609B2 (en) * 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
KR102573291B1 (ko) * 2017-12-29 2023-08-30 엘지디스플레이 주식회사 발광 표시 장치
KR102555211B1 (ko) * 2017-12-29 2023-07-12 엘지디스플레이 주식회사 발광 표시 장치
KR102416380B1 (ko) * 2017-12-29 2022-07-01 엘지디스플레이 주식회사 디스플레이 장치
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
US10804333B2 (en) * 2018-11-16 2020-10-13 Osram Opto Semiconductors Gmbh Display, circuit arrangement for a display and method of operating a display
JP2021028679A (ja) * 2019-08-09 2021-02-25 株式会社ブイ・テクノロジー 発光表示装置および発光表示装置の画素回路チップ
KR102253256B1 (ko) * 2019-08-13 2021-05-20 주식회사 레커스 인터페이싱 라인의 수를 최소화하는 led 디스플레이 모듈
EP3971877A4 (en) 2019-09-25 2023-01-25 Sapien Semiconductors Inc. PIXELS AND DISPLAY DEVICE WITH THEM
KR102249441B1 (ko) * 2019-09-25 2021-05-10 주식회사 사피엔반도체 픽셀 및 이를 포함하는 표시장치
KR20210069197A (ko) 2019-12-03 2021-06-11 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법
KR20220160529A (ko) 2020-03-30 2022-12-06 보에 테크놀로지 그룹 컴퍼니 리미티드 픽셀 구조와 그 구동 방법 및 표시 장치
KR102389188B1 (ko) * 2021-03-05 2022-04-21 주식회사 센소니아 제작 용이성이 향상되는 디스플레이 장치 및 그의 구동방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236895B2 (ja) * 1992-01-27 2001-12-10 松下電工株式会社 表示装置
AU6034394A (en) * 1993-02-11 1994-08-29 Louis A. Phares Controlled lighting system
JP2788401B2 (ja) * 1993-11-09 1998-08-20 小糸工業株式会社 表示装置
JP3407370B2 (ja) * 1993-12-16 2003-05-19 セイコーエプソン株式会社 表示装置及び駆動回路
CA2177167A1 (en) * 1994-09-27 1996-04-04 Shinsuke Nishida Display device
JP3297896B2 (ja) 1994-09-30 2002-07-02 タキロン株式会社 ドットマトリクス型ｌｅｄ表示装置のデータ分配器
JPH1138925A (ja) * 1997-07-23 1999-02-12 Abitsukusu Kk 追跡補間式スクロール表示システムおよび表示ユニット
JP3536657B2 (ja) * 1998-03-30 2004-06-14 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP2000020029A (ja) 1998-06-30 2000-01-21 Toshiba Corp 液晶表示装置
HU0000752D0 (en) * 2000-02-21 2000-04-28 Pixel element for three-dimensional screen
JP2001312246A (ja) * 2000-05-01 2001-11-09 Sony Corp 変調回路およびこれを用いた画像表示装置
JP3827917B2 (ja) * 2000-05-18 2006-09-27 株式会社日立製作所 液晶表示装置および半導体集積回路装置
JP3739663B2 (ja) * 2000-06-01 2006-01-25 シャープ株式会社 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
JP2001350439A (ja) * 2000-06-06 2001-12-21 Sony Corp 変調回路およびこれを用いた画像表示装置
AU2001277694A1 (en) * 2000-07-28 2002-02-13 Nichia Corporation Display and display drive circuit or display drive method
US6582980B2 (en) * 2001-01-30 2003-06-24 Eastman Kodak Company System for integrating digital control with common substrate display devices
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
KR100832613B1 (ko) * 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
JP4030471B2 (ja) * 2003-06-06 2008-01-09 日本テキサス・インスツルメンツ株式会社 パルス信号生成回路
EP1513059A1 (en) * 2003-09-08 2005-03-09 Barco N.V. A pixel module for use in a large-area display
JP5370454B2 (ja) 2004-04-12 2013-12-18 三洋電機株式会社 有機ｅｌ画素回路およびその駆動方法
SG139588A1 (en) * 2006-07-28 2008-02-29 St Microelectronics Asia Addressable led architecure
JP5299730B2 (ja) * 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
JP2009003323A (ja) * 2007-06-25 2009-01-08 Brother Ind Ltd プロジェクタシステム
US8179336B2 (en) * 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
KR100986041B1 (ko) * 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
US8497821B2 (en) * 2009-02-16 2013-07-30 Global Oled Technology Llc Chiplet display device with serial control
TW201108186A (en) * 2009-08-20 2011-03-01 Ene Technology Inc LED display system and related control method
US8081177B2 (en) * 2009-08-28 2011-12-20 Global Oled Technology Llc Chiplet display with optical control
CN102804256B (zh) * 2010-06-01 2015-02-25 夏普株式会社 显示装置
US8803857B2 (en) * 2011-02-10 2014-08-12 Ronald S. Cok Chiplet display device with serial control
KR102101835B1 (ko) * 2013-08-30 2020-04-20 삼성전자 주식회사 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805706B (zh) * 2018-03-15 2023-06-21 南韓商三星顯示器有限公司 顯示器、顯示器的驅動方法及顯示器上的壓力補償系統
TWI723837B (zh) * 2020-04-08 2021-04-01 聚積科技股份有限公司 電流驅動裝置

Also Published As

Publication number Publication date
EP2945148A4 (en) 2016-11-30
US9905151B2 (en) 2018-02-27
WO2014109207A1 (ja) 2014-07-17
CN104903951B (zh) 2017-11-21
KR20150104099A (ko) 2015-09-14
EP2945148A1 (en) 2015-11-18
CN104903951A (zh) 2015-09-09
JPWO2014109207A1 (ja) 2017-01-19
US20150371591A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
TW201430809A (zh) 顯示面板、像素晶片及電子機器
US6441829B1 (en) Pixel driver that generates, in response to a digital input value, a pixel drive signal having a duty cycle that determines the apparent brightness of the pixel
US7808463B2 (en) Data driver and organic light emitting display having the same
JP6115407B2 (ja) 表示パネル、その駆動方法、および電子機器
US9495911B2 (en) Display panel, driving method, and electronic apparatus
WO2016084544A1 (ja) 画素ユニット、表示パネル、および信号伝送方法
US9424773B2 (en) Display panel, method of driving the same, and electronic apparatus
TW202113785A (zh) 驅動晶片與相關的顯示器
JP2007114780A (ja) 画素の制御システム
KR20220047113A (ko) 백라이트 시스템, 이를 포함하는 디스플레이 장치 및 백라이트 시스템의 데이터 전달 방법
US20090219233A1 (en) Organic light emitting display and method of driving the same
JP2003036054A (ja) 表示装置
KR100637393B1 (ko) 디스플레이 장치의 밝기 조정회로 및 조정방법
JP2009134055A (ja) 表示装置
KR101142934B1 (ko) 드라이버 및 이를 구비하는 표시 장치
JP2002351404A5 (zh)
JP2008180802A (ja) アクティブマトリクス型表示装置
US20230317016A1 (en) Display device, driving method of display device, and electronic equipment
US20240054944A1 (en) Pixel and display apparatus digitally controlling reset of memory
US20230419887A1 (en) Display device including light-emitting diode backlight unit
KR100588755B1 (ko) 능동 매트릭스 유기 발광 다이오드 패널을 시분할 제어방식으로 구동하기 위한 데이터 처리 회로 및 방법
KR100667084B1 (ko) 유기전계발광장치의 데이터 구동 장치
KR100666644B1 (ko) 유기 전계발광 표시장치의 데이터 구동장치
TW202414331A (zh) 用於數位顯示器的偏移驅動方案
KR20220094671A (ko) 감마부 및 이를 포함하는 표시장치