JP3236895B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP3236895B2
JP3236895B2 JP01181692A JP1181692A JP3236895B2 JP 3236895 B2 JP3236895 B2 JP 3236895B2 JP 01181692 A JP01181692 A JP 01181692A JP 1181692 A JP1181692 A JP 1181692A JP 3236895 B2 JP3236895 B2 JP 3236895B2
Authority
JP
Japan
Prior art keywords
display
pixel data
signal
display unit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01181692A
Other languages
English (en)
Other versions
JPH05204328A (ja
Inventor
善保 阪口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP01181692A priority Critical patent/JP3236895B2/ja
Publication of JPH05204328A publication Critical patent/JPH05204328A/ja
Application granted granted Critical
Publication of JP3236895B2 publication Critical patent/JP3236895B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of El Displays (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、画素データの表示制御
方法を用いた表示装置に係り、更に詳しくは、できる限
り少ない配線によって表示装置を構成する複数の表示画
素を駆動できるようにしたことに特徴を有したものに関
する。
【0002】
【従来の技術】近時、表示パネルに広告表示などを行わ
せるようにした大型表示装置が開発され使用されるよう
になってきたが、このような大型表示装置100は、図
8に示したように、表示コントローラ103側からアド
レスバスABおよびデータバスDBを介してアドレスお
よび画素データが伝送されて来ると、アドレスの一致し
た表示ユニット104側では、受信した画素データに対
応した駆動信号を生成して表示画素102を点灯制御す
るようになっている。
【0003】ところが、このような構成の表示装置10
0では、例えば、表示画素102の数が1000個にも
なるとアドレスバスABのライン数が10本(10ビッ
ト)必要になるなど、表示画素102の数が増大するに
連れてアドレスバスABのライン数が増大して表示ユニ
ット104間の敷設配線が増加するうえに、表示ユニッ
ト104側で逐一アドレス設定を行わなければならず施
工が面倒であった。
【0004】そこで、施工性を向上させるために、図9
に示したような敷設配線を削減した構成の表示装置20
0が開発されている。
【0005】この表示装置200では、表示コントロー
ラ201から個々の表示ユニット202A〜Dに複数ビ
ットのデータバスDBとクロックラインL1とが接続さ
れるとともに、表示コントローラ201から各表示ユニ
ット202A〜D側に順送りにして表示指令信号ライン
L2が接続された構成とされている。
【0006】このような表示装置200では、図10の
(a)〜(c)のタイムチャートに示したように、表示
コントローラ201からデータバスDBを介して全表示
ユニット202A〜D側に画素データがパラレル伝送さ
れており、表示コントローラ201から表示指令信号が
表示ユニット202Aに出力されると、表示ユニット2
02Aでは、表示指令信号の受信直後の画素データをデ
ータバスDBから取り込んで表示画素203を点灯駆動
し、この後、次段の表示ユニット202Bに対して新た
に生成した表示指令信号を送出し、次段の表示ユニット
202Bでは、同様の表示動作を行ってその次の表示ユ
ニット202C側に表示指令信号を送出するという動作
を次々に繰り返すようになっており、表示コントローラ
201と各表示ユニット202A〜Dの間の敷設配線が
削減され施工性を向上させることができるものである。
ところが、昨今、ビルの壁面や橋梁などに設置される超
大型表示装置に至っては、各表示ユニット202A〜D
同士の設置間隔が極端に広がるため、敷設配線の一層の
削減が望まれている。
【0007】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みて提案されるもので、できる限り少ない配線によっ
て、表示パネルの複数の表示画素を効率良く駆動できる
ようにした画素データの表示制御方法を用いた表示装置
を提供することを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するため
に提案される請求項1に記載の本発明装置は、表示コン
トローラからシリアル信号で送出される画素データを、
各々に表示画素を有したシリーズ接続された表示ユニッ
ト側に供給しながら、表示を行なわせるべき表示ユニッ
トを順次指定して表示を行わせるようにした表示装置で
あって、上記各表示ユニットは、上記表示コントローラ
または前段の表示ユニット側から伝送される表示指令信
号を受けて、所定パルス幅を有したマスキング信号を生
成するマスキング信号生成回路と、シリアル伝送される
画素データのうち、上記マスキング信号が出力されてい
る期間の画素データを受信する画素データ受信回路と、
受信した画素データに応じて、表示画素を点灯駆動する
ための駆動信号を生成出力する駆動信号生成回路と、上
記マスキング信号と同期させて後段の表示ユニットに対
して表示指令信号を生成出力する表示指令信号生成回路
とを備えた構成とされている。
【0009】請求項に記載の本発明は、請求項にお
ける上記各表示ユニットが、上記マスキング信号が出力
されている期間は、画素データの後段への伝送を禁止さ
せる伝送制御回路を更に備えた構成とされている。
【0010】請求項に記載の本発明は、請求項にお
ける上記各表示ユニットの画素データ受信回路が、上記
表示コントローラでパルス幅変調された画素データを復
調する機能を備えた構成とされている。
【0011】請求項に記載の本発明は、請求項にお
ける上記各表示ユニットの駆動信号生成回路が、受信し
た画素データに対応したパルス幅または電圧値または電
流値のいずれかを有する駆動信号を生成出力する機能を
備えた構成とされている。
【作用】請求項に記載の本発明では、各表示ユニット
において、前段側から表示指令信号が伝送されてくる
と、マスキング信号生成回路で受けて所定パルス幅のマ
スキング信号を生成出力し、表示コントローラ側から伝
送されて来る画素データを、マスキング信号が出力され
ている期間だけ画素データ受信回路で受信する。する
と、駆動信号生成回路では、受信した画素データに応じ
た駆動信号を生成して表示画素を点灯駆動させる一方、
マスキング信号に同期して表示指令信号生成回路で表示
指令信号を生成して次段の表示ユニット側に送出する。
【0012】請求項に記載の本発明では、各表示ユニ
ット側において、マスキング信号が出力されている期間
は、前段側から伝送されて来る画素データが後段側へ伝
送されることを禁止している。このため、各表示ユニッ
トでは、表示指令信号が伝送されて来るまでは、画素デ
ータが伝送されないため、混入した雑音などが誤って表
示指令信号と見なされて受信された場合であっても、誤
った表示が行なわれることが防止される。
【0013】請求項に記載の本発明では、表示コント
ローラ側からパルス幅変調されて伝送されて来た画素デ
ータは、画素データ受信回路で復調されて駆動信号生成
回路に送出される。このため、階調表示を行わせるため
の画素データをパルス幅変調によってシリアル伝送させ
ることが可能となる。
【0014】請求項に記載の本発明では、各表示ユニ
ットの駆動信号生成回路では、受信した画素データに対
応したパルス幅または電圧値または電流値のいずれかを
有する駆動信号を生成出力して表示画素を点灯駆動す
る。
【0015】
【実施例】以下に、図面を参照して本発明の実施例を説
明する。
【0016】図1は画素データの表示制御方法を説明
するための表示装置Aの基本構成例を示したもので、表
示コントローラ10から出力された画素データは、信号
線L1を介して表示画素20gを有する各表示ユニット
20,21・・2nにシリアル信号で伝送される一方、
表示コントローラ10から出力された表示指令信号は、
信号線L2を介して表示ユニット20に伝送され、更
に、表示ユニット20から出力された表示指令信号は、
信号線L20を介して後段の表示ユニット21に伝送さ
れると言うように、各表示ユニットを順送りに伝送され
る構成となっている。
【0017】このような本発明方法では、図2のタイム
チャートに示したように、表示コントローラ10から表
示指令信号が出力されると、表示ユニット20では受信
した表示指令信号の立ち下がり時点から画素データを取
り込み、この画素データに対応した駆動信号によって表
示画素を点灯駆動させるとともに、次段の表示ユニット
21に対して、新たに生成した表示指令信号を送出す
る。
【0018】すると、次段の表示ユニット21では、伝
送されて来た表示指令信号を受けて表示ユニット20と
同様の処理によって表示画素を点灯駆動させるととも
に、更に次の表示ユニット22に対して、新たに生成し
た表示指令信号を送出して表示を行わせるというよう
に、シリアル伝送される画素データを各々の表示ユニッ
トで走査表示させるようになっている。
【0019】このように、画素データをシリアル伝送し
て各表示画素を駆動させることができるので、従来のよ
うに、画素データをパラレル伝送する場合に比べて、表
示コントローラ10および各表示ユニットの間の敷設配
線を大幅に削減することができる。
【0020】図3は、請求項に記載した本発明の表示
装置1の基本構成例を示したもので、上述した表示装置
Aと同一部分には同一の符号を付している。
【0021】表示ユニット20(21・・)は、信号線
L20を介して表示コントローラ10側から伝送される
表示指令信号を受けて、後述するように所定パルス幅を
有したマスキング信号を生成するマスキング信号生成回
路20aと、信号線L1を介してシリアル伝送される画
素データのうち、マスキング信号が出力されている期間
だけ画素データを受信する画素データ受信回路20b
と、受信した画素データに応じて表示画素20gを点灯
駆動する信号を生成出力する駆動信号生成回路20c
と、マスキング信号と同期させて後段の表示ユニット2
1に対して表示指令信号を生成出力する表示指令信号生
成回路20dとを備えた構成となっており、表示コント
ローラ10からシリアル信号で送出される画素データお
よびクロック信号は、各々信号線L1およびL3を介し
て各表示ユニット側に同時に供給されている。尚、20
eは信号線L3を介して伝送されるクロック信号を所定
値で分周する分周回路、20fは駆動信号生成回路20
cで生成された駆動信号によって表示画素20gを点灯
駆動する画素駆動回路である。
【0022】次に、このような構成の本発明の表示装置
1の動作を、図4の(a)〜(c)に示したタイムチャ
ートを参照して説明する。信号線L20を介して表示
コントローラ10側から表示指令信号が伝送されて来る
と、表示ユニット20のマスキング信号生成回路20a
では、所定パルス幅T(本実施例では、70μsec)
のマスキング信号を生成する。画素データ受信回路2
0bでは、信号線L1を介して表示コントローラ10側
から伝送される画素データのうち、マスキング信号Tが
出力されている期間の画素データを受信し、クロック信
号に同期してそのパルス幅をカウントして画素データを
復調して駆動信号生成回路20cに送出する。駆動信
号生成回路20cでは、画素データに応じたパルス幅を
有する駆動信号を生成して画素駆動回路20fに伝送
し、画素データに対応した階調を得るためのパルス幅T
1の表示駆動信号を生成して表示画素を点灯駆動させ
る。尚、本実施例では、画素データが例えば60μse
cの場合には、(60/64)×16.6msecとな
るように表示駆動信号を生成出力し、次の表示指令信号
が伝送されるまでの間で階調表示を行わせることによっ
て表示画素のちらつきを抑えている。マスキング信号
20aが出力されてから所定時間(本実施例では、68
μsec)が経過すると、表示指令信号生成回路20d
では新たに表示指令信号を生成し、信号線L21を介し
て次段の表示ユニット21側に送出する。
【0023】このように、本発明の表示装置では、表示
コントローラおよび各表示ユニット間の敷設配線をでき
る限り削減した構成であるにもかかわらず、表示コント
ローラ側から送出されるシリアル画素データを先頭の表
示ユニットから順番に取り込んで走査表示を行なわせる
ことが可能となる。
【0024】図5は、各表示ユニットにおける表示指令
信号と画素データとの関係をタイミングチャートをもっ
て詳細に示したもので、クロック信号に同期して前段か
ら表示指令信号が伝送されて来ると、パルス幅T(70
μsec)だけマスキング信号が出力され、この期間に
おいて画素データのパルス幅t(最大tmax )が検出さ
れて画素データが復調される。そして、画素データの復
調が終了すると、次段に対して新たに生成された表示指
令信号が送出されるようになっている。
【0025】図6は、請求項に記載の表示装置1’の
構成例を示したもので、上述した表示装置1に伝送制御
回路20hを付加した点が異なっており、他の部分につ
いては同一であるので同一の符号を付して説明を省略す
る。
【0026】この表示装置1’では、マスキング信号が
出力されている期間は、反転回路NOTによって「L」
レベルの伝送禁止信号が伝送制御回路20hに加えら
れ、これによって、前段から伝送されて来る画素データ
の後段への伝送を禁止させるようになっている。
【0027】このため、シリーズ接続された表示ユニッ
トのうち、表示指令信号を既に受けたものから離れた表
示ユニット側で、雑音などの影響によって信号線L2,
L20,L21・・・に等価的な表示指令信号が重畳さ
れたような場合であっても、画素データが伝送されてい
ないために表示は行われず、また、その表示ユニットよ
りも後段の表示ユニットに次々に表示指令信号が伝送さ
れても、いずれも画素データが伝送されていないために
誤った表示が行なわれることを未然に防止できる。
【0028】図7は、各表示ユニット側の動作信号をタ
イムチャートをもって示したもので、表示指令信号を受
けた表示ユニットによって画素データが取り込まれてい
る期間は、後段への画素データの伝送がその都度遮断さ
れるので、表示指令信号を受けるまでは、各表示ユニッ
トへの画素データの伝送が遮断されていることが分か
る。
【0029】尚、上記実施例では、パルス幅変調された
画素データによって階調表示を行なう構成として述べた
が、点灯/消灯の2値制御を行わせることも可能である
ことは言うまでもない。
【0030】また、上記説明では、モノクロ表示を前提
として述べたが、例えば、画素データを、R(赤),G
(緑),B(青)を1組として順次シリアル伝送させ、
表示ユニット側で色別の表示画素を点灯駆動させること
によって、カラー表示を行なわせることも可能である。
【0031】
【発明の効果】以上の説明から理解されるように、上記
した画素データの表示制御方法によれば、表示コントロ
ーラからシリーズ接続された各表示ユニット側にシリア
ル画素データを送出しながら、表示指令信号を表示ユニ
ット間に順次伝達させて、走査表示を行わせることが可
能となり、パラレル信号の画素データを伝送させる場合
に比べて、表示コントローラおよび各表示ユニットの間
の敷設配線数を大幅に削減することが可能となる。
【0032】請求項1,3,4に記載した本発明の表示
装置によれば、上記表示制御方法を用いることによって
敷設配線数を削減できるので、施工性を向上させること
ができる。
【0033】請求項に記載した本発明によれば、表示
指令信号を受信するまでは、画素データが伝送されない
ので、雑音の混入などによって誤って表示指令信号とし
て表示駆動が行われても、表示画素は点灯しないので、
表示が乱れることを抑えることができる。
【図面の簡単な説明】
【図1】素データの表示制御方法を説明するための表
示装置Aの基本構成例図である。
【図2】図1に示した表示装置の動作を説明するタイム
チャートである。
【図3】請求項に記載の本発明の表示装置の構成例図
である。
【図4】図3に示した表示装置の動作を説明するタイム
チャートである。
【図5】図3に示した表示装置の更に詳細な動作を説明
するタイムチャートである。
【図6】請求項に記載の本発明の表示装置の構成例図
である。
【図7】図6に示した表示装置の動作を説明するタイム
チャートである。
【図8】従来の表示装置の構成例図である。
【図9】従来の表示装置の他の構成例図である。
【図10】図9に示した表示装置の動作を示すタイムチ
ャートである。
【符号の説明】
A,1,1’・・・表示装置 10・・・表示コントローラ 20,21〜2n・・・表示ユニット 20a・・・マスキング信号生成回路 20b・・・画素データ受信回路 20c・・・駆動信号生成回路 20d・・・表示指令信号生成回路 20g・・・表示画素 20h・・・伝送制御回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G09G 3/20 680 G09G 5/00 555D (56)参考文献 特開 昭62−163164(JP,A) 特開 平4−276792(JP,A) 特開 平3−233492(JP,A) 特開 平3−282493(JP,A) 特開 昭63−298482(JP,A) 特開 平3−248122(JP,A) 特開 平5−134622(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 5/00 510 G09G 5/00 G09G 3/20 633 G09G 3/20 680 G06F 3/153 336

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】表示コントローラからシリアル信号で送出
    される画素データを、各々に表示画素を有したシリーズ
    接続された表示ユニット側に供給しながら、表示を行な
    わせるべき表示ユニットを順次指定して表示を行わせる
    ようにした表示装置であって、 上記各表示ユニットは、 上記表示コントローラまたは前段の表示ユニット側から
    伝送される表示指令信号を受けて、所定パルス幅を有し
    たマスキング信号を生成するマスキング信号生成回路
    と、 シリアル伝送される画素データのうち、上記マスキング
    信号が出力されている期間だけ画素データを受信する画
    素データ受信回路と、 受信した画素データに応じて、表示画素を点灯駆動する
    ための駆動信号を生成出力する駆動信号生成回路と、 上記マスキング信号と同期させて後段の表示ユニットに
    対して表示指令信号を生成出力する表示指令信号生成回
    路とを備えていることを特徴とする表示装置。
  2. 【請求項2】上記各表示ユニットが、 上記マスキング信号が出力されている期間は、後段側の
    表示ユニットへの画素データの伝送を禁止させる伝送制
    御回路を更に備えたことを特徴とする、請求項に記載
    の表示装置。
  3. 【請求項3】上記各表示ユニットの画素データ受信回路
    が、 上記表示コントローラでパルス幅変調された画素データ
    を復調する機能を備えていることを特徴とする請求項
    に記載の表示装置。
  4. 【請求項4】上記各表示ユニットの駆動信号生成回路
    が、 受信した画素データに対応したパルス幅または電圧値ま
    たは電流値のいずれかを有する駆動信号を生成出力する
    機能を備えていることを特徴とする請求項に記載の表
    示装置。
JP01181692A 1992-01-27 1992-01-27 表示装置 Expired - Fee Related JP3236895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01181692A JP3236895B2 (ja) 1992-01-27 1992-01-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01181692A JP3236895B2 (ja) 1992-01-27 1992-01-27 表示装置

Publications (2)

Publication Number Publication Date
JPH05204328A JPH05204328A (ja) 1993-08-13
JP3236895B2 true JP3236895B2 (ja) 2001-12-10

Family

ID=11788326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01181692A Expired - Fee Related JP3236895B2 (ja) 1992-01-27 1992-01-27 表示装置

Country Status (1)

Country Link
JP (1) JP3236895B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802492B2 (ja) 2003-01-29 2006-07-26 Necエレクトロニクス株式会社 表示装置
JP4653959B2 (ja) * 2004-03-12 2011-03-16 株式会社コマデン 発光ユニットシステム
JP4976008B2 (ja) * 2005-12-20 2012-07-18 エムケー精工株式会社 発光装置
TW201430809A (zh) * 2013-01-11 2014-08-01 Sony Corp 顯示面板、像素晶片及電子機器

Also Published As

Publication number Publication date
JPH05204328A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
JP3298301B2 (ja) 液晶駆動装置
KR100655843B1 (ko) 디지털 데이터 스트림의 비디오 공백 주기를 이용한양방향 데이터 전송
KR100453866B1 (ko) 이미지 디스플레이 장치 및 이를 구동하는 방법
US4662718A (en) Expansion system for a liquid crystal display
CN109036298B (zh) 一种背光驱动方法及装置、显示设备
KR100521576B1 (ko) 액정 디스플레이 장치와 그 신호 전송 방법
US7106277B2 (en) Image display apparatus and method
GB2131217A (en) Matrix display panel and method of driving the same
JP3236895B2 (ja) 表示装置
JP3416045B2 (ja) 液晶表示装置
KR100714134B1 (ko) 디스플레이 드라이버 및 화상 디스플레이 방법
EP0999501B1 (en) Apparatus for transmitting image signals
EP0366124A1 (en) Field discrimination circuit
TW200417798A (en) Device for driving a liquid crystal display
KR940001359B1 (ko) 표시 제어장치
US7102607B2 (en) Liquid crystal driving device
KR100740933B1 (ko) 액정 표시 장치
KR910003142B1 (ko) 화상(畵傷)표시장치
KR100482473B1 (ko) 16:9 디스플레이 패널에서 4:3 모드의 화면을디스플레이하는 방법
JP3294597B2 (ja) フルカラーledディスプレイシステム
JPH08327981A (ja) 液晶駆動方法
JP3262703B2 (ja) 液晶モジュールの検査方法
JPS61167994A (ja) 表示装置
JPH07186961A (ja) データ加算式データ中継伝送装置
KR100490933B1 (ko) 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071005

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees