JP3294597B2 - フルカラーｌｅｄディスプレイシステム - Google Patents
フルカラーｌｅｄディスプレイシステムInfo
- Publication number
- JP3294597B2 JP3294597B2 JP2000607197A JP2000607197A JP3294597B2 JP 3294597 B2 JP3294597 B2 JP 3294597B2 JP 2000607197 A JP2000607197 A JP 2000607197A JP 2000607197 A JP2000607197 A JP 2000607197A JP 3294597 B2 JP3294597 B2 JP 3294597B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- data
- pulse train
- gradation
- speed pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
この発明は、たとえばＲＧＢ（赤と緑と青）の３原色
のＬＥＤランプを組み合わせて階調豊富な多色画像を表
示するフルカラーＬＥＤディスプレイシステムに関し、
とくに、各色の階調データに基づいてパルス幅変調され
た駆動パルスによりＬＥＤランプを点灯駆動するパルス
幅変調方式のシステムに関する。
のＬＥＤランプを組み合わせて階調豊富な多色画像を表
示するフルカラーＬＥＤディスプレイシステムに関し、
とくに、各色の階調データに基づいてパルス幅変調され
た駆動パルスによりＬＥＤランプを点灯駆動するパルス
幅変調方式のシステムに関する。
＝＝＝フルカラーＬＥＤディスプレイシステムの基本構
成＝＝＝ 高輝度の青色ＬＥＤ（発光ダイオード）が開発された
ことにより、ＲＧＢ３原色を組み合わせたフルカラーＬ
ＥＤディスプレイシステムが普及し始めている。典型的
な装置仕様について例示する。表示画面は高さ２．４メ
ートルで幅３．４メートルと大型であり、この画面には
縦４８０ライン・横１２８ドット分の合計６１４４０個
の画素ランプが配列されている。各画素ランプはＲＧＢ
３原色の各ＬＥＤを密集させたＬＥＤ多色集合ランプで
ある。１個の画素を駆動する画素データはＲＧＢ各８ビ
ットの合計２４ビットのデータからなり、ＲＧＢ各色の
表示階調は２５６階調であり、１６７７万７２１６色の
フルカラー表現が可能である。 この種のフルカラーＬＥＤディスプレイシステムで
は、一般のテレビ放送システムやＶＴＲで使われている
ＮＴＳＣ映像信号を映像ソースとして利用できる。表示
制御装置に入力されたＮＴＳＣ映像信号がＡ／Ｄ変換さ
れ、ＲＧＢ各８ビットの合計２４ビットのデジタル信号
に変換されて処理される。６１４４０個の画素ランプに
対応した（６１４４０×２４）ビットの１画面分の画像
データがフレームメモリにバッファリングされ、このフ
レームメモリから各画素ランプの駆動回路に１画素分２
４ビットの画素データがそれぞれ分配され、駆動回路の
レジスタにラッチされる。 画素ランプ駆動回路では、レジスタにラッチされた８
ビットの赤色データに対応した階調で赤色ＬＥＤを発光
駆動し、同様に８ビットの緑色データに対応した階調で
緑色ＬＥＤを発光駆動し、同様に８ビットの青色データ
に対応した階調で青色ＬＥＤを発光駆動する。 ＝＝＝パルス幅変調方式の階調制御＝＝＝ この階調制御は、一般的に、周知のパルス幅変調方式
により行われる。十分に高い一定周波数のクロックパル
スを連続的に発生させ、このクロックパルスにより（２
の８乗）＝２５６進カウンタをインクリメントし、カウ
ンタの８ビット計数値をオール“０”からオール“１”
まで一定周期Ｔｓで繰り返し変化させる。この８ビット
計数値と、駆動回路のレジスタにラッチされた８ビット
階調データとをデジタルコンパレータで大小比較するこ
とで、８ビット階調データに対応したパルス幅Ｔｗで周
期が前記Ｔｓの駆動パルスが前記コンパレータから出力
される。画素ランプ駆動回路は、この駆動パルスのパル
ス幅Ｔｗの期間だけＬＥＤに一定の電流を流して発光さ
せる。このパルス点灯を周期Ｔｓで繰り返す。 つまり、周期Ｔｓの駆動パルスのパルス幅Ｔｗが８ビ
ット階調データの２進数値に比例して決定され、周期Ｔ
ｓ中の時間ＴｗだけＬＥＤが一定電流でパルス点灯され
ることで、８ビット階調データに対応した表示輝度が得
られる。 ＝＝＝テレビ信号のガンマ補正＝＝＝ 現在でもテレビ画像表示装置はＣＲＴ受像機が主流で
ある。ＣＲＴ受像機のＲＧＢ３色蛍光体は、入力した映
像信号の電圧に比例して発光しないため、入力信号と光
出力との関係は非直線性をもっている。周知のように、
この特性をガンマと呼んでいる。ＣＲＴの非直線性（ガ
ンマ）を各受像機で補正すると受像機が複雑高価になる
ので、現在のテレビ方式では送像側でガンマ補正した信
号を放送している。実際のガンマ値は測定条件や測定法
によってかなり異なった値になる。ＮＴＳＣ方式では、
画像表示装置のガンマ値を２．２と想定してガンマ補正
を行っている。 ところがＬＥＤディスプレイシステムの入力信号と光
出力との関係はほぼ直線的であり、ＣＲＴ受像機のガン
マのような非直線性はない。まったく非直線性がないわ
けではないが、ＣＲＴのガンマとは大きく異なる特性で
ある。 ガンマ補正されているＮＴＳＣ映像信号をＬＥＤディ
スプレイシステムの映像ソースとする場合、高品質な画
像表示を実現しようとするならば、なんらかの手段によ
り逆ガンマ補正を行ってほぼ直線的なＬＥＤの特性に合
わせた階調制御を行う必要がある。 ＝＝＝非線形なパルス幅変調による階調制御＝＝＝ １９９５年発行の公開特許公報（特開平７−３０６６
５９号）には、マルチカラーのＬＥＤディスプレイユニ
ットについて、つぎのような技術事項が開示されてい
る。 ＲＧＢ３原色の多数のＬＥＤが整然と配列されてＬＥ
Ｄディスプレイユニット（スクリーン）が形成され、各
ＬＥＤを点滅して発光色と明るさを調整するためのＬＥ
Ｄ点灯回路がユニットに実装されている。 前記ＬＥＤ点灯回路は、入力される階調データに相当
する駆動パルスを出力するパルス幅変調回路と、このパ
ルス幅変調回路からの駆動パルスでＬＥＤを点灯するＬ
ＥＤ駆動回路とを備える。 前記パルス幅変調回路は、時間と計数値の関係が非線
形な動作をする非線形カウンタと、この非線形カウンタ
の計数値とバッファメモリに記憶された階調データとを
大小比較することで前記駆動パルスを発生するデジタル
コンパレータとを備える。 前記非線形カウンタは、周期の異なる１６種類のカウ
ントパルスを発生するパルスジェネレータと、この１６
種類のカウントパルスの中から１種類を選択する選択回
路と、この回路で選択されたカウントパルスをカウント
するバイナリーカウンタと、このバイナリーカウンタの
上位４ビットから前記１６種類のカウントパルスを選択
する選択信号を発生するためのデコーダ回路とを備え
る。 前記バイナリーカウンタの計数値が小さいときは、前
記デコーダ回路からの選択信号により前記選択回路は周
期の小さい前記カウントパルスを選択しており、従って
バイナリーカウンタの計数値は高速で増加する。バイナ
リーカウンタの計数値が大きくなると、前記デコーダ回
路からの選択信号が変化して前記選択回路は周期の大き
い前記カウントパルスを選択することになり、従ってバ
イナリーカウンタの計数値は低速で増加する。 このＬＥＤディスプレイユニットに対してディスプレ
イコントローラなどの外部装置から階調データが順次送
り込まれ、メモリに一時記憶される。このメモリに記憶
された階調データが前記バッファメモリを介して前記デ
ジタルコンパレータに入力される。このデジタルコンパ
レータから出力される駆動パルスのパルス幅Ｔｗは、前
記階調データに対して非線形に変調され、階調データの
小さい領域ではパルス幅Ｔｗの変化率が小さく、階調デ
ータが大きくなるにつれてパルス幅Ｔｗの変化率が大き
くなる。 以上説明した従来のマルチカラーのＬＥＤディスプレ
イユニットにおいては、非線形なパルス幅変調による階
調制御を採用することで、ガンマ補正されているＮＴＳ
Ｃ映像信号を映像ソースとする場合に、ほぼ直線的なＬ
ＥＤの特性に合わせて、折れ線グラフ的に近似した逆ガ
ンマ補正を行い、より高品質な画像表示を行うことがで
きる。 しかしこの公知技術では、折れ線グラフ的に近似した
逆ガンマ補正を行うことになるので、簡単な回路構成で
高精度な逆ガンマ補正を行うことは困難であり、十分に
満足できる優れた画像品質を実現することは困難であ
る。また、非線形なパルス幅変調による階調制御を行う
ための回路構成をＬＥＤディスプレイユニットに実装し
ているので、とくに大画面のＬＥＤディスプレイ装置の
実施形態に合わせて考えるときに、つぎのような構成上
の問題点を有していた。 都会の繁華街ではビルの壁面に設置された大画面のフ
ルカラーＬＥＤディスプレイが多く見られる。このよう
なシステムでは、ビル壁面などに設置されたスクリーン
モジュールと、ビルの室内に配備されたデータ送出モジ
ュールとがデータ伝送ケーブルで結合された構成が採用
される。スクリーンモジュールは、前記公知文献のＬＥ
Ｄディスプレイユニットを必要な数だけ連結したものに
相当する。データ送出モジュールは、前記公知文献でデ
ィスプレイコントローラなどの外部装置と表現されてい
るものに相当する。 前記のようなフルカラーＬＥＤディスプレイシステム
において、表示しようとする画像データの階調表現特性
（テレビ信号のガンマ補正特性もその１つである）に応
じて表示階調の制御特性を適切に可変制御したり、スク
リーンに太陽光があたっている昼間とそうでない夜間と
で表示階調の制御特性を適切に可変制御するなど、いろ
いろな要素で表示階調制御特性を最適化することで画像
品質の向上を図ることが望ましい。 前記の機能を実現するには、スクリーンモジュールに
画像データを与えるデータ送出モジュール（ディスプレ
イ制御用のコンピュータ）から表示階調制御特性の最適
化情報を送り込むことになる。前記公知技術において
は、前記ＬＥＤディスプレイユニット（スクリーンモジ
ュールの構成要素）に実装された前記非線形カウンタの
特性を前記ディスプレイコントローラ（データ送出モジ
ュール）から供給する信号によって逐次変更することに
なる。 このような回路システムを実現することは可能であ
る。しかし、前記スクリーンモジュールを構成する多数
の前記ＬＥＤディスプレイユニットにおける前記非線形
カウンタのどの部分に前記データ送出モジュールからど
のような信号を与えてその特性をどのように可変制御す
るのかといった事項は、前記公知文献に開示された発明
の主題とはなっていない。 前記公知文献においては、前記非線形カウンタの構成
要素である前記パルスジェネレータ（１６種類のカウン
トパルスを発生する）をプログラムカウンタとし、外部
からその設定値（１６種類のカウントパルスの各周期を
決める値）を最適化することも可能である旨が記載され
ている。この記載からは、前記スクリーンモジュールを
構成している多数の前記ＬＥＤディスプレイユニットに
おける前記非線形カウンタ中の前記パルスジェネレータ
の設定値を、前記スクリーンモジュールとデータ伝送ケ
ーブルで結合されている前記データ送出モジュールから
の信号によって変更する制御システムを発想することが
できる。しかし、この場合の制御システムは多数の信号
伝送線を必要とする複雑で高価な回路構成になってしま
う。そのような複雑で高価な回路構成を採用しても、前
述した折れ線グラフ的な特性の階調制御しか行えない
し、その折れ線グラフの各線分の傾きを変更するという
きわめて限定的な特性変更しか行えない。 前記とは別の制御システムを考えてみる。前記公知技
術において、たとえば、前記非線形カウンタの構成要素
である前記パルスジェネレータを前記データ送出モジュ
ールの側に実装し、そのパルスジェネレータから出力さ
れる１６種類の前記カウントパルスをデータ伝送ケーブ
ルで前記スクリーンモジュールに転送して前記非線形カ
ウンタにおける前記選択回路に入力するシステム構成が
考えられる。そして、前記非線形カウンタの特性を変え
るために、前記データ送出モジュールのコンピュータに
より前記パルスジェネレータの特性を可変設定し、１６
種類の前記カウントパルスの周期を適切に変更する。し
かしながら、この制御システムも前記と同様に複雑で高
価な回路構成になってしまう。そのような複雑で高価な
回路構成を採用しても、前述した折れ線グラフ的な特性
の階調制御しか行えないし、その折れ線グラフの各線分
の傾きを変更するというきわめて限定的な特性変更しか
行えない。
成＝＝＝ 高輝度の青色ＬＥＤ（発光ダイオード）が開発された
ことにより、ＲＧＢ３原色を組み合わせたフルカラーＬ
ＥＤディスプレイシステムが普及し始めている。典型的
な装置仕様について例示する。表示画面は高さ２．４メ
ートルで幅３．４メートルと大型であり、この画面には
縦４８０ライン・横１２８ドット分の合計６１４４０個
の画素ランプが配列されている。各画素ランプはＲＧＢ
３原色の各ＬＥＤを密集させたＬＥＤ多色集合ランプで
ある。１個の画素を駆動する画素データはＲＧＢ各８ビ
ットの合計２４ビットのデータからなり、ＲＧＢ各色の
表示階調は２５６階調であり、１６７７万７２１６色の
フルカラー表現が可能である。 この種のフルカラーＬＥＤディスプレイシステムで
は、一般のテレビ放送システムやＶＴＲで使われている
ＮＴＳＣ映像信号を映像ソースとして利用できる。表示
制御装置に入力されたＮＴＳＣ映像信号がＡ／Ｄ変換さ
れ、ＲＧＢ各８ビットの合計２４ビットのデジタル信号
に変換されて処理される。６１４４０個の画素ランプに
対応した（６１４４０×２４）ビットの１画面分の画像
データがフレームメモリにバッファリングされ、このフ
レームメモリから各画素ランプの駆動回路に１画素分２
４ビットの画素データがそれぞれ分配され、駆動回路の
レジスタにラッチされる。 画素ランプ駆動回路では、レジスタにラッチされた８
ビットの赤色データに対応した階調で赤色ＬＥＤを発光
駆動し、同様に８ビットの緑色データに対応した階調で
緑色ＬＥＤを発光駆動し、同様に８ビットの青色データ
に対応した階調で青色ＬＥＤを発光駆動する。 ＝＝＝パルス幅変調方式の階調制御＝＝＝ この階調制御は、一般的に、周知のパルス幅変調方式
により行われる。十分に高い一定周波数のクロックパル
スを連続的に発生させ、このクロックパルスにより（２
の８乗）＝２５６進カウンタをインクリメントし、カウ
ンタの８ビット計数値をオール“０”からオール“１”
まで一定周期Ｔｓで繰り返し変化させる。この８ビット
計数値と、駆動回路のレジスタにラッチされた８ビット
階調データとをデジタルコンパレータで大小比較するこ
とで、８ビット階調データに対応したパルス幅Ｔｗで周
期が前記Ｔｓの駆動パルスが前記コンパレータから出力
される。画素ランプ駆動回路は、この駆動パルスのパル
ス幅Ｔｗの期間だけＬＥＤに一定の電流を流して発光さ
せる。このパルス点灯を周期Ｔｓで繰り返す。 つまり、周期Ｔｓの駆動パルスのパルス幅Ｔｗが８ビ
ット階調データの２進数値に比例して決定され、周期Ｔ
ｓ中の時間ＴｗだけＬＥＤが一定電流でパルス点灯され
ることで、８ビット階調データに対応した表示輝度が得
られる。 ＝＝＝テレビ信号のガンマ補正＝＝＝ 現在でもテレビ画像表示装置はＣＲＴ受像機が主流で
ある。ＣＲＴ受像機のＲＧＢ３色蛍光体は、入力した映
像信号の電圧に比例して発光しないため、入力信号と光
出力との関係は非直線性をもっている。周知のように、
この特性をガンマと呼んでいる。ＣＲＴの非直線性（ガ
ンマ）を各受像機で補正すると受像機が複雑高価になる
ので、現在のテレビ方式では送像側でガンマ補正した信
号を放送している。実際のガンマ値は測定条件や測定法
によってかなり異なった値になる。ＮＴＳＣ方式では、
画像表示装置のガンマ値を２．２と想定してガンマ補正
を行っている。 ところがＬＥＤディスプレイシステムの入力信号と光
出力との関係はほぼ直線的であり、ＣＲＴ受像機のガン
マのような非直線性はない。まったく非直線性がないわ
けではないが、ＣＲＴのガンマとは大きく異なる特性で
ある。 ガンマ補正されているＮＴＳＣ映像信号をＬＥＤディ
スプレイシステムの映像ソースとする場合、高品質な画
像表示を実現しようとするならば、なんらかの手段によ
り逆ガンマ補正を行ってほぼ直線的なＬＥＤの特性に合
わせた階調制御を行う必要がある。 ＝＝＝非線形なパルス幅変調による階調制御＝＝＝ １９９５年発行の公開特許公報（特開平７−３０６６
５９号）には、マルチカラーのＬＥＤディスプレイユニ
ットについて、つぎのような技術事項が開示されてい
る。 ＲＧＢ３原色の多数のＬＥＤが整然と配列されてＬＥ
Ｄディスプレイユニット（スクリーン）が形成され、各
ＬＥＤを点滅して発光色と明るさを調整するためのＬＥ
Ｄ点灯回路がユニットに実装されている。 前記ＬＥＤ点灯回路は、入力される階調データに相当
する駆動パルスを出力するパルス幅変調回路と、このパ
ルス幅変調回路からの駆動パルスでＬＥＤを点灯するＬ
ＥＤ駆動回路とを備える。 前記パルス幅変調回路は、時間と計数値の関係が非線
形な動作をする非線形カウンタと、この非線形カウンタ
の計数値とバッファメモリに記憶された階調データとを
大小比較することで前記駆動パルスを発生するデジタル
コンパレータとを備える。 前記非線形カウンタは、周期の異なる１６種類のカウ
ントパルスを発生するパルスジェネレータと、この１６
種類のカウントパルスの中から１種類を選択する選択回
路と、この回路で選択されたカウントパルスをカウント
するバイナリーカウンタと、このバイナリーカウンタの
上位４ビットから前記１６種類のカウントパルスを選択
する選択信号を発生するためのデコーダ回路とを備え
る。 前記バイナリーカウンタの計数値が小さいときは、前
記デコーダ回路からの選択信号により前記選択回路は周
期の小さい前記カウントパルスを選択しており、従って
バイナリーカウンタの計数値は高速で増加する。バイナ
リーカウンタの計数値が大きくなると、前記デコーダ回
路からの選択信号が変化して前記選択回路は周期の大き
い前記カウントパルスを選択することになり、従ってバ
イナリーカウンタの計数値は低速で増加する。 このＬＥＤディスプレイユニットに対してディスプレ
イコントローラなどの外部装置から階調データが順次送
り込まれ、メモリに一時記憶される。このメモリに記憶
された階調データが前記バッファメモリを介して前記デ
ジタルコンパレータに入力される。このデジタルコンパ
レータから出力される駆動パルスのパルス幅Ｔｗは、前
記階調データに対して非線形に変調され、階調データの
小さい領域ではパルス幅Ｔｗの変化率が小さく、階調デ
ータが大きくなるにつれてパルス幅Ｔｗの変化率が大き
くなる。 以上説明した従来のマルチカラーのＬＥＤディスプレ
イユニットにおいては、非線形なパルス幅変調による階
調制御を採用することで、ガンマ補正されているＮＴＳ
Ｃ映像信号を映像ソースとする場合に、ほぼ直線的なＬ
ＥＤの特性に合わせて、折れ線グラフ的に近似した逆ガ
ンマ補正を行い、より高品質な画像表示を行うことがで
きる。 しかしこの公知技術では、折れ線グラフ的に近似した
逆ガンマ補正を行うことになるので、簡単な回路構成で
高精度な逆ガンマ補正を行うことは困難であり、十分に
満足できる優れた画像品質を実現することは困難であ
る。また、非線形なパルス幅変調による階調制御を行う
ための回路構成をＬＥＤディスプレイユニットに実装し
ているので、とくに大画面のＬＥＤディスプレイ装置の
実施形態に合わせて考えるときに、つぎのような構成上
の問題点を有していた。 都会の繁華街ではビルの壁面に設置された大画面のフ
ルカラーＬＥＤディスプレイが多く見られる。このよう
なシステムでは、ビル壁面などに設置されたスクリーン
モジュールと、ビルの室内に配備されたデータ送出モジ
ュールとがデータ伝送ケーブルで結合された構成が採用
される。スクリーンモジュールは、前記公知文献のＬＥ
Ｄディスプレイユニットを必要な数だけ連結したものに
相当する。データ送出モジュールは、前記公知文献でデ
ィスプレイコントローラなどの外部装置と表現されてい
るものに相当する。 前記のようなフルカラーＬＥＤディスプレイシステム
において、表示しようとする画像データの階調表現特性
（テレビ信号のガンマ補正特性もその１つである）に応
じて表示階調の制御特性を適切に可変制御したり、スク
リーンに太陽光があたっている昼間とそうでない夜間と
で表示階調の制御特性を適切に可変制御するなど、いろ
いろな要素で表示階調制御特性を最適化することで画像
品質の向上を図ることが望ましい。 前記の機能を実現するには、スクリーンモジュールに
画像データを与えるデータ送出モジュール（ディスプレ
イ制御用のコンピュータ）から表示階調制御特性の最適
化情報を送り込むことになる。前記公知技術において
は、前記ＬＥＤディスプレイユニット（スクリーンモジ
ュールの構成要素）に実装された前記非線形カウンタの
特性を前記ディスプレイコントローラ（データ送出モジ
ュール）から供給する信号によって逐次変更することに
なる。 このような回路システムを実現することは可能であ
る。しかし、前記スクリーンモジュールを構成する多数
の前記ＬＥＤディスプレイユニットにおける前記非線形
カウンタのどの部分に前記データ送出モジュールからど
のような信号を与えてその特性をどのように可変制御す
るのかといった事項は、前記公知文献に開示された発明
の主題とはなっていない。 前記公知文献においては、前記非線形カウンタの構成
要素である前記パルスジェネレータ（１６種類のカウン
トパルスを発生する）をプログラムカウンタとし、外部
からその設定値（１６種類のカウントパルスの各周期を
決める値）を最適化することも可能である旨が記載され
ている。この記載からは、前記スクリーンモジュールを
構成している多数の前記ＬＥＤディスプレイユニットに
おける前記非線形カウンタ中の前記パルスジェネレータ
の設定値を、前記スクリーンモジュールとデータ伝送ケ
ーブルで結合されている前記データ送出モジュールから
の信号によって変更する制御システムを発想することが
できる。しかし、この場合の制御システムは多数の信号
伝送線を必要とする複雑で高価な回路構成になってしま
う。そのような複雑で高価な回路構成を採用しても、前
述した折れ線グラフ的な特性の階調制御しか行えない
し、その折れ線グラフの各線分の傾きを変更するという
きわめて限定的な特性変更しか行えない。 前記とは別の制御システムを考えてみる。前記公知技
術において、たとえば、前記非線形カウンタの構成要素
である前記パルスジェネレータを前記データ送出モジュ
ールの側に実装し、そのパルスジェネレータから出力さ
れる１６種類の前記カウントパルスをデータ伝送ケーブ
ルで前記スクリーンモジュールに転送して前記非線形カ
ウンタにおける前記選択回路に入力するシステム構成が
考えられる。そして、前記非線形カウンタの特性を変え
るために、前記データ送出モジュールのコンピュータに
より前記パルスジェネレータの特性を可変設定し、１６
種類の前記カウントパルスの周期を適切に変更する。し
かしながら、この制御システムも前記と同様に複雑で高
価な回路構成になってしまう。そのような複雑で高価な
回路構成を採用しても、前述した折れ線グラフ的な特性
の階調制御しか行えないし、その折れ線グラフの各線分
の傾きを変更するというきわめて限定的な特性変更しか
行えない。
この発明の目的は、スクリーンモジュールとデータ送
出モジュールとでシステム構成されるフルカラーＬＥＤ
ディスプレイシステムにおいて、映像ソースとなるＮＴ
ＳＣ映像信号などの階調表現特性に合せて、その特性を
適切に補正してＬＥＤの特性に適合させることが簡単な
回路系で容易に行え、高品質のフルカラー画像表示を行
えるようにしたシステム構成を提供することにある。 ＝＝＝第１の発明＝＝＝ 第１の発明に係るフルカラーＬＥＤディスプレイシス
テムは、つぎの事項（11）〜（15）により特定される。 （11）多数の第１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥ
Ｄが整然と配列されたスクリーンに多色画像を表示する
ためのスクリーンモジュールと、このスクリーンモジュ
ールに対してデータ伝送手段を介して結合され、前記ス
クリーン上の各画素の各色ごとの階調データの集合であ
る画像データを与えるとともに制御信号を与えるための
データ送出モジュールとにより構成されている。 （12）前記スクリーンモジュールには、前記スクリーン
上の各画素ごとに前記各ＬＥＤをパルス点灯させる第１
色階調制御回路・第２色階調制御回路・第３色階調制御
回路と、これら第１色階調制御回路・第２色階調制御回
路・第３色階調制御回路に前記階調データを与えるデー
タ転送用シフトレジスタと、前記データ送出モジュール
から与えられる前記階調データを前記データ転送用シフ
トレジスタに分配するデータ分配回路とが実装されてい
る。前記第１色階調制御回路・第２色階調制御回路・第
３色階調制御回路は、前記データ送出モジュールから与
えられる高速パルス列をカウントする（２のｎ乗）進カ
ウンタと、前記データ転送用シフトレジスタから与えら
れる前記階調データをラッチするレジスタと、前記（２
のｎ乗）進カウンタからのｎビット計数値と前記レジス
タにラッチされた前記階調データとを大小比較するデジ
タルコンパレータと、このデジタルコンパレータの２値
出力により前記ＬＥＤへの通電をオンオフする定電流ド
ライバとを含んでいる。 （13）前記データ送出モジュールは、前記スクリーンモ
ジュールにより表示しようとする画像データを一時記憶
するためのフレームメモリと、このフレームメモリから
前記画像データを読み出して所定の画素順に前記スクリ
ーンモジュールに向けて順次送出する手段と、前記第１
色階調制御回路・第２色階調制御回路・第３色階調制御
回路のそれぞれに与えるべき高速パルス列を発生する第
１色高速パルス列発生手段・第２色高速パルス列発生手
段・第３色高速パルス列発生手段と、これら第１色・第
２色・第３色用の各高速パルス列を前記スクリーンモジ
ュールに向けて送出する手段とを含んでいる。 （14）前記スクリーンモジュールにおいては、前記デー
タ送出モジュールから順次与えられる各画素の各色ごと
の前記階調データを前記データ分配回路および前記デー
タ転送用シフトレジスタを介してそれぞれ該当する画素
の該当する色用の前記階調制御回路における前記レジス
タに供給するとともに、前記データ送出モジュールから
与えられる前記第１色高速パルス列・第２色高速パルス
列・第３色高速パルス列をそれぞれ該当する色の前記階
調制御回路における前記（２のｎ乗）進カウンタの計数
入力として供給する。 （15）前記データ送出モジュールにおける第１色・第２
色・第３色の前記各高速パルス列発生手段は、設定され
た変化特性に従って時間とともにパルス間隔が変化する
（２のｎ乗）以下のこれに近い個数の高速パルス列を一
定周期で繰り返し発生させるものであり、前記高速パル
ス列を静的な２値波形パターンとして表現したデジタル
データを格納した波形メモリと、この波形メモリを所定
の速度と順番でリードアクセスして前記第２値波形パタ
ーンのデジタルデータを直列出力することで前記高速パ
ルス列を一定周期で繰り返し発生させるメモリデータ読
み出し手段とからなる。 ＝＝＝第２の発明＝＝＝ 第２の発明に係るフルカラーＬＥＤディスプレイシス
テムは、第１の発明において、前記データ送出モジュー
ルにおける前記第１色高速パルス列発生手段・第２色高
速パルス列発生手段・第３色高速パルス列発生手段が第
１色・第２色・第３色の処理系に共用される１系統の高
速パルス列発生手段に置換され、前記データ送出モジュ
ールは前記１系統の高速パルス列を前記スクリーンモジ
ュールに向けて送出することを特徴とする。 ＝＝＝第３の発明＝＝＝ 第３の発明に係るフルカラーＬＥＤディスプレイシス
テムは、つぎの事項（21）〜（26）により特定される。 （21）多数の第１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥ
Ｄが整然と配列されたスクリーンに多色画像を表示する
ためのスクリーンモジュールと、このスクリーンモジュ
ールに対してデータ伝送手段を介して結合され、前記ス
クリーン上の各画素の各色ごとの階調データの集合であ
る画像データを与えるとともに制御信号を与えるための
データ送出モジュールとにより構成されている。 （22）前記スクリーンモジュールには、前記スクリーン
上で同一画素を形成している第１色ＬＥＤ・第２色ＬＥ
Ｄ・第３色ＬＥＤのセットの中から１つの色のＬＥＤを
選択するための色セレクト回路と、前記スクリーン上で
同一画素を形成している第１色ＬＥＤ・第２色ＬＥＤ・
第３色ＬＥＤのセットに対してそれぞれ１つずつ割り当
てられて前記色セレクト回路により選択された色のＬＥ
Ｄをパルス点灯させるための階調制御回路と、これら階
調制御回路に前記階調データを与えるデータ転送用シフ
トレジスタと、前記データ送出モジュールから与えられ
る前記階調データを前記データ転送用シフトレジスタに
分配するデータ分配回路とが実装されている。この階調
制御回路は、前記データ送出モジュールから与えられる
高速パルス列をカウントする(２のｎ乗)進カウンタと、
前記データ転送用シフトレジスタから与えられる前記階
調データをラッチするレジスタと、前記（２のｎ乗）進
カウンタからのｎビット計数値と前記レジスタにラッチ
された前記階調データとを大小比較するデジタルコンパ
レータと、このデジタルコンパレータの２値出力により
前記ＬＥＤへの通電をオンオフする定電流ドライバとを
含んでいる。この定電流ドライバに対して同一画素の第
１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥＤが前記色セレ
クト回路を介して並列接続されている。 （23）前記データ送出モジュールは、前記スクリーンモ
ジュールにより表示しようとする画像データを一時記憶
するためのフレームメモリと、このフレームメモリから
前記画像データ中の第１色階調データ・第２色階調デー
タ・第３色階調データを順番に読み出して所定の画素順
に前記スクリーンモジュールに向けて順次送出する手段
と、前記階調制御回路に与えるべき高速パルス列を発生
する高速パルス列発生手段と、この高速パルス列を前記
スクリーンモジュールに向けて送出する手段とを含んで
いる。 （24）前記スクリーンモジュールにおいては、前記デー
タ送出モジュールから与えられる各色ごとの各画素ごと
の前記階調データを前記データ分配回路および前記デー
タ転送用シフトレジスタを介してそれぞれ該当する画素
用の前記階調制御回路における前記レジスタに供給する
とともに、前記データ送出モジュールから与えられる前
記高速パルス列を前記階調制御回路における前記（２の
ｎ乗）進カウンタの計数入力として供給する。 （25）前記スクリーンモジュールは、前記データ送出モ
ジュールから与えられる前記画像データに同期して前記
色セレクト回路を制御し、第１色駆動期間において第１
色ＬＥＤを第１色階調データに従って発光駆動し、第２
色駆動期間において第２色ＬＥＤを第２色階調データに
従って発光駆動し、第３色駆動期間において第３色ＬＥ
Ｄを第３色階調データに従って発光駆動する手段を含ん
でいる。第１色駆動期間と第２色駆動期間と第３色駆動
期間の分割時間間隔は、人間の視覚が３色別に時間をず
らして発光していることを認識できない程度に短時間に
設定されている。 （26）前記高速パルス列発生手段は、前記第１色駆動期
間・第２色駆動期間・第３色駆動期間のそれぞれにおい
て、色別に設定された変化特性に従って時間とともにパ
ルス間隔が変化する（２のｎ乗）以下のこれに近い個数
の高速パルス列を一定周期で順番に発生し、それを繰り
返すものであり、前記高速パルス列を静的な２値波形パ
ターンとして表現したデジタルデータを格納した波形メ
モリと、この波形メモリを所定の速度と順番でリードア
クセスして前記２値波形パターンのデジタルデータを直
列出力することで前記高速パルス列を一定周期で繰り返
し発生させるメモリデータ読み出し手段とからなる。 ＝＝＝第４の発明＝＝＝ 第４の発明に係るフルカラーＬＥＤディスプレイシス
テムは、第１発明、第２発明、第３発明のいずれかにお
いて、前記データ送出モジュールにおける前記高速パル
ス列発生手段の構成が、あるパルスＰｉを出力してから
つぎのパルスＰｉ＋１を出力するまでの時間がｉの関数
として表現されたプログラムに基づいて、その関数演算
を高速実行することで前記高速パルス列を一定周期で繰
り返し発生させる関数演算手段に置換されたものである
ことを特徴とする。 ＝＝＝第５の発明＝＝＝ 第５の発明に係るフルカラーＬＥＤディスプレイシス
テムは、第４発明において、前記データ送出モジュール
は、前記関数演算手段にプログラムされた前記関数を変
更することで前記高速パルス列の変化特性を変更する特
性変更手段を備えたことを特徴とする。 ＝＝＝第６の発明＝＝＝ 第６の発明の係るフルカラーＬＥＤディスプレイシス
テムは、第１発明または第２発明において、前記スクリ
ーン上で近接配置された複数個の画素の同一色の前記Ｌ
ＥＤグループについて、それら各ＬＥＤの前記階調制御
回路のグループが１つの集積回路に集約されており、か
つ、この階調制御回路グループ内においては１つの前記
（２のｎ乗）進カウンタが各階調制御回路に共用されて
いることを特徴とする。 ［図面の簡単な説明］ 図１はこの発明の一実施例における１つの画素ランプ
とその周辺回路の構成図である。 図２は同上１つの画素ランプにおけるＲＧＢの各ＬＥ
Ｄの配置例を示す図である。 図３はこの発明の一実施例における画像データの分配
転送系の概略構成図である。 図４はこの発明の一実施例における高速パルス列のパ
ルス間隔特性のグラフである。 図５は同上高速パルス列の計数値の時間的変化特性の
グラフである。 図６同上高速パルス列に基づく階調データと駆動パル
ス幅の関数特性のグラフである。 図７はこの発明の他の実施例における１つの画素ラン
プとその周辺回路の構成図である。 図８は図７の実施例における画素ランプ駆動方式を示
すタイミングチャートである。
出モジュールとでシステム構成されるフルカラーＬＥＤ
ディスプレイシステムにおいて、映像ソースとなるＮＴ
ＳＣ映像信号などの階調表現特性に合せて、その特性を
適切に補正してＬＥＤの特性に適合させることが簡単な
回路系で容易に行え、高品質のフルカラー画像表示を行
えるようにしたシステム構成を提供することにある。 ＝＝＝第１の発明＝＝＝ 第１の発明に係るフルカラーＬＥＤディスプレイシス
テムは、つぎの事項（11）〜（15）により特定される。 （11）多数の第１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥ
Ｄが整然と配列されたスクリーンに多色画像を表示する
ためのスクリーンモジュールと、このスクリーンモジュ
ールに対してデータ伝送手段を介して結合され、前記ス
クリーン上の各画素の各色ごとの階調データの集合であ
る画像データを与えるとともに制御信号を与えるための
データ送出モジュールとにより構成されている。 （12）前記スクリーンモジュールには、前記スクリーン
上の各画素ごとに前記各ＬＥＤをパルス点灯させる第１
色階調制御回路・第２色階調制御回路・第３色階調制御
回路と、これら第１色階調制御回路・第２色階調制御回
路・第３色階調制御回路に前記階調データを与えるデー
タ転送用シフトレジスタと、前記データ送出モジュール
から与えられる前記階調データを前記データ転送用シフ
トレジスタに分配するデータ分配回路とが実装されてい
る。前記第１色階調制御回路・第２色階調制御回路・第
３色階調制御回路は、前記データ送出モジュールから与
えられる高速パルス列をカウントする（２のｎ乗）進カ
ウンタと、前記データ転送用シフトレジスタから与えら
れる前記階調データをラッチするレジスタと、前記（２
のｎ乗）進カウンタからのｎビット計数値と前記レジス
タにラッチされた前記階調データとを大小比較するデジ
タルコンパレータと、このデジタルコンパレータの２値
出力により前記ＬＥＤへの通電をオンオフする定電流ド
ライバとを含んでいる。 （13）前記データ送出モジュールは、前記スクリーンモ
ジュールにより表示しようとする画像データを一時記憶
するためのフレームメモリと、このフレームメモリから
前記画像データを読み出して所定の画素順に前記スクリ
ーンモジュールに向けて順次送出する手段と、前記第１
色階調制御回路・第２色階調制御回路・第３色階調制御
回路のそれぞれに与えるべき高速パルス列を発生する第
１色高速パルス列発生手段・第２色高速パルス列発生手
段・第３色高速パルス列発生手段と、これら第１色・第
２色・第３色用の各高速パルス列を前記スクリーンモジ
ュールに向けて送出する手段とを含んでいる。 （14）前記スクリーンモジュールにおいては、前記デー
タ送出モジュールから順次与えられる各画素の各色ごと
の前記階調データを前記データ分配回路および前記デー
タ転送用シフトレジスタを介してそれぞれ該当する画素
の該当する色用の前記階調制御回路における前記レジス
タに供給するとともに、前記データ送出モジュールから
与えられる前記第１色高速パルス列・第２色高速パルス
列・第３色高速パルス列をそれぞれ該当する色の前記階
調制御回路における前記（２のｎ乗）進カウンタの計数
入力として供給する。 （15）前記データ送出モジュールにおける第１色・第２
色・第３色の前記各高速パルス列発生手段は、設定され
た変化特性に従って時間とともにパルス間隔が変化する
（２のｎ乗）以下のこれに近い個数の高速パルス列を一
定周期で繰り返し発生させるものであり、前記高速パル
ス列を静的な２値波形パターンとして表現したデジタル
データを格納した波形メモリと、この波形メモリを所定
の速度と順番でリードアクセスして前記第２値波形パタ
ーンのデジタルデータを直列出力することで前記高速パ
ルス列を一定周期で繰り返し発生させるメモリデータ読
み出し手段とからなる。 ＝＝＝第２の発明＝＝＝ 第２の発明に係るフルカラーＬＥＤディスプレイシス
テムは、第１の発明において、前記データ送出モジュー
ルにおける前記第１色高速パルス列発生手段・第２色高
速パルス列発生手段・第３色高速パルス列発生手段が第
１色・第２色・第３色の処理系に共用される１系統の高
速パルス列発生手段に置換され、前記データ送出モジュ
ールは前記１系統の高速パルス列を前記スクリーンモジ
ュールに向けて送出することを特徴とする。 ＝＝＝第３の発明＝＝＝ 第３の発明に係るフルカラーＬＥＤディスプレイシス
テムは、つぎの事項（21）〜（26）により特定される。 （21）多数の第１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥ
Ｄが整然と配列されたスクリーンに多色画像を表示する
ためのスクリーンモジュールと、このスクリーンモジュ
ールに対してデータ伝送手段を介して結合され、前記ス
クリーン上の各画素の各色ごとの階調データの集合であ
る画像データを与えるとともに制御信号を与えるための
データ送出モジュールとにより構成されている。 （22）前記スクリーンモジュールには、前記スクリーン
上で同一画素を形成している第１色ＬＥＤ・第２色ＬＥ
Ｄ・第３色ＬＥＤのセットの中から１つの色のＬＥＤを
選択するための色セレクト回路と、前記スクリーン上で
同一画素を形成している第１色ＬＥＤ・第２色ＬＥＤ・
第３色ＬＥＤのセットに対してそれぞれ１つずつ割り当
てられて前記色セレクト回路により選択された色のＬＥ
Ｄをパルス点灯させるための階調制御回路と、これら階
調制御回路に前記階調データを与えるデータ転送用シフ
トレジスタと、前記データ送出モジュールから与えられ
る前記階調データを前記データ転送用シフトレジスタに
分配するデータ分配回路とが実装されている。この階調
制御回路は、前記データ送出モジュールから与えられる
高速パルス列をカウントする(２のｎ乗)進カウンタと、
前記データ転送用シフトレジスタから与えられる前記階
調データをラッチするレジスタと、前記（２のｎ乗）進
カウンタからのｎビット計数値と前記レジスタにラッチ
された前記階調データとを大小比較するデジタルコンパ
レータと、このデジタルコンパレータの２値出力により
前記ＬＥＤへの通電をオンオフする定電流ドライバとを
含んでいる。この定電流ドライバに対して同一画素の第
１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥＤが前記色セレ
クト回路を介して並列接続されている。 （23）前記データ送出モジュールは、前記スクリーンモ
ジュールにより表示しようとする画像データを一時記憶
するためのフレームメモリと、このフレームメモリから
前記画像データ中の第１色階調データ・第２色階調デー
タ・第３色階調データを順番に読み出して所定の画素順
に前記スクリーンモジュールに向けて順次送出する手段
と、前記階調制御回路に与えるべき高速パルス列を発生
する高速パルス列発生手段と、この高速パルス列を前記
スクリーンモジュールに向けて送出する手段とを含んで
いる。 （24）前記スクリーンモジュールにおいては、前記デー
タ送出モジュールから与えられる各色ごとの各画素ごと
の前記階調データを前記データ分配回路および前記デー
タ転送用シフトレジスタを介してそれぞれ該当する画素
用の前記階調制御回路における前記レジスタに供給する
とともに、前記データ送出モジュールから与えられる前
記高速パルス列を前記階調制御回路における前記（２の
ｎ乗）進カウンタの計数入力として供給する。 （25）前記スクリーンモジュールは、前記データ送出モ
ジュールから与えられる前記画像データに同期して前記
色セレクト回路を制御し、第１色駆動期間において第１
色ＬＥＤを第１色階調データに従って発光駆動し、第２
色駆動期間において第２色ＬＥＤを第２色階調データに
従って発光駆動し、第３色駆動期間において第３色ＬＥ
Ｄを第３色階調データに従って発光駆動する手段を含ん
でいる。第１色駆動期間と第２色駆動期間と第３色駆動
期間の分割時間間隔は、人間の視覚が３色別に時間をず
らして発光していることを認識できない程度に短時間に
設定されている。 （26）前記高速パルス列発生手段は、前記第１色駆動期
間・第２色駆動期間・第３色駆動期間のそれぞれにおい
て、色別に設定された変化特性に従って時間とともにパ
ルス間隔が変化する（２のｎ乗）以下のこれに近い個数
の高速パルス列を一定周期で順番に発生し、それを繰り
返すものであり、前記高速パルス列を静的な２値波形パ
ターンとして表現したデジタルデータを格納した波形メ
モリと、この波形メモリを所定の速度と順番でリードア
クセスして前記２値波形パターンのデジタルデータを直
列出力することで前記高速パルス列を一定周期で繰り返
し発生させるメモリデータ読み出し手段とからなる。 ＝＝＝第４の発明＝＝＝ 第４の発明に係るフルカラーＬＥＤディスプレイシス
テムは、第１発明、第２発明、第３発明のいずれかにお
いて、前記データ送出モジュールにおける前記高速パル
ス列発生手段の構成が、あるパルスＰｉを出力してから
つぎのパルスＰｉ＋１を出力するまでの時間がｉの関数
として表現されたプログラムに基づいて、その関数演算
を高速実行することで前記高速パルス列を一定周期で繰
り返し発生させる関数演算手段に置換されたものである
ことを特徴とする。 ＝＝＝第５の発明＝＝＝ 第５の発明に係るフルカラーＬＥＤディスプレイシス
テムは、第４発明において、前記データ送出モジュール
は、前記関数演算手段にプログラムされた前記関数を変
更することで前記高速パルス列の変化特性を変更する特
性変更手段を備えたことを特徴とする。 ＝＝＝第６の発明＝＝＝ 第６の発明の係るフルカラーＬＥＤディスプレイシス
テムは、第１発明または第２発明において、前記スクリ
ーン上で近接配置された複数個の画素の同一色の前記Ｌ
ＥＤグループについて、それら各ＬＥＤの前記階調制御
回路のグループが１つの集積回路に集約されており、か
つ、この階調制御回路グループ内においては１つの前記
（２のｎ乗）進カウンタが各階調制御回路に共用されて
いることを特徴とする。 ［図面の簡単な説明］ 図１はこの発明の一実施例における１つの画素ランプ
とその周辺回路の構成図である。 図２は同上１つの画素ランプにおけるＲＧＢの各ＬＥ
Ｄの配置例を示す図である。 図３はこの発明の一実施例における画像データの分配
転送系の概略構成図である。 図４はこの発明の一実施例における高速パルス列のパ
ルス間隔特性のグラフである。 図５は同上高速パルス列の計数値の時間的変化特性の
グラフである。 図６同上高速パルス列に基づく階調データと駆動パル
ス幅の関数特性のグラフである。 図７はこの発明の他の実施例における１つの画素ラン
プとその周辺回路の構成図である。 図８は図７の実施例における画素ランプ駆動方式を示
すタイミングチャートである。
この発明のフルカラーＬＥＤディスプレイシステムの
実施例として、従来の技術で例示したのと同様に縦４８
０ライン・横１２８ドットの画素構成のスクリーンモジ
ュールについて説明する。合計６１４４０個の各画素ラ
ンプはＲＧＢの３原色のＬＥＤを密集させたＬＥＤ多色
集合ランプである。１個の画素ランプを駆動する画素デ
ータはＲＧＢ各８ビットの合計２４ビットのデータから
なり、１６７７万７２１６色のフルカラー表現が可能で
ある。１画面分の画像データは（６１４４０×２４）ビ
ットのデータである。画像データのソースはＮＴＳＣ映
像信号であり、アナログ映像信号をＲＧＢ各色ごとに８
ビットでＡ／Ｄ変換してデジタル画像データとし、図３
に示すデータ送出モジュール１のフレームメモリ２に記
録する。 ＝＝＝画素ランプとデータ分配＝＝＝ 図１と図２に１つの画素ランプに関わる構成を示して
いる。１個の画素ランプ１０は、６個の赤色ＬＥＤ１１
と、３個の緑色ＬＥＤ１２と、３個の青色ＬＥＤ１３と
を密集・混在させたものである。図２は１つの画素ラン
プ１０に含まれる１２個のＬＥＤの配置例を示してい
る。◎ 図１に示すように、赤色ＬＥＤ１１は電源Ｖｃｃ と
定電流ドライバ２１間に直列接続され、緑色ＬＥＤ１２
は電源Ｖｃｃ と定電流ドライバ２２間に直列接続さ
れ、青色ＬＥＤ１３は電源Ｖｃｃ と定電流ドライバ２
３間に直列接続されている。データ送出モジュールは、
フレームメモリに準備された１画面分の画像データを６
１４４０個の画素ランプ駆動回路（前述の階調制御回路
に相当する）に高速で分配転送する。そのデータ転送に
は図１におけるシフトレジスタ３０が利用される。 データ送出モジュール１は、フレームメモリ２に用意
された１画面分の画像データを８ビット単位で所定の順
番で高速に直列出力し、データ分配回路３に送り込む。
データ分配回路３は、１画面分の画像データを表示画面
を構成している４８０の各ラインの画素ランプ集合に該
当する画像データを分配する。１ラインのランプ集合は
１２８個の画素ランプ１０からなる。その１２８個の画
素ランプの駆動回路におけるデータ転送用シフトレジス
タ３０が直列接続され、８ビット×３段×１２８個のシ
フトレジスタによるデータ転送ラインが構成されてい
る。 このデータ転送ラインに１２８個の各画素ランプ１０
に対応する画素データ（それぞれ８ビットの赤色・緑色
・青色の階調データ）が詰め込まれた段階で、データ送
出モジュール１から各画素ランプ駆動回路におけるレジ
スタ３１・３２・３３にラッチ信号が印加され、データ
転送用シフトレジスタ３０に揃った各８ビットの赤色デ
ータ・緑色データ・青色データがそれぞれレジスタ３１
・３２・３３にラッチされる。 ＝＝＝画素ランプの駆動制御＝＝＝ レジスタ３１・３２・３３にラッチされた各８ビット
の赤色データ・緑色データ・青色データが、画素ランプ
１０の赤色ＬＥＤ１１・緑色ＬＥＤ１２・青色ＬＥＤ１
３を発光駆動する駆動パルスのパルス幅を決定するデー
タとなる。ＲＧＢ３色の制御系はまったく同じ仕組みで
動作するので、以下では赤色の制御系を代表して説明す
る。 レジスタ３１にラッチされた８ビット階調データＡ
と、カウンタ４１からの８ビット計数値Ｂとがデジタル
コンパレータ５１で大小比較され、コンパレータ５１の
出力はＡ≧Ｂのときオンとなる。このコンパレータ５１
の出力が定電流ドライバ２１に対する駆動パルスとな
り、これのオン期間に定電流ドライバ２１の出力トラン
ジスタがオンして赤色ＬＥＤ１１の直列回路に一定の電
流が流れ、ＬＥＤが発光する。 カウンタ４１は２５６進カウンタであり、その８ビッ
ト計数値Ｂはオール“０”からオール“１”まで一定周
期Ｔｓで繰り返し変化する。したがってコンパレータ５
１から出力される駆動パルスの周期はＴｓである。駆動
パルスのパルス幅Ｔｗはレジスタ３１にラッチされた赤
色データの２進数値に対応して以下のように決まる。な
お、駆動パルスの望ましい周波数（１／Ｔｓ）は数ＫＨ
ｚほどである。 ＝＝＝高速パルス列＝＝＝ ２５６進カウンタ４１を動作させる計数入力は波形メ
モリ４０から出力される高速パルス列である。波形メモ
リ４０には、設定された変化特性に従って時間とともに
パルス間隔が変化する２５６個のパルス列を静的な２値
波形パターンとして表現したデジタルデータが記憶され
ている。そして、クロック発生器４２からのクロックで
歩進されるアドレスカウンタ４３により波形メモリ４０
のアドレス空間が繰り返し走査されることで、設定され
た変化特性に従って時間とともにパルス間隔が変化する
２５６個の高速パルス列が波形メモリ４０から前述の周
期Ｔｓで繰り返し出力される。 高速パルス列のパルス間隔はつぎのように設定されて
いる。周期Ｔｓで波形メモリ４０から順番に出力される
２５６個のパルス列のパターンにおいて、その列の先頭
から末尾に向かってパルス間隔が徐々に大きくなるよう
に設定されている。この特性を図４にグラフ化して示し
ている。換言すると、高速パルス列の周期Ｔｓの前の方
ではパルス発生頻度が高く、後の方になるとパルス発生
頻度が少しずつ低下するのである。 以上のような特性の高速パルス列が２５６進カウンタ
４１の計数入力となるので、カウンタ４１の８ビット計
数値Ｂの時間に対する変化特性は図５のように、周期Ｔ
ｓの前の方では増加率が大きく、周期Ｔｓの後の方にな
るにつれて増加率が低下する。 ＝＝＝逆ガンマ補正特性＝＝＝ 前記のように、カウンタ４１の８ビット計数値Ｂはオ
ール“０”からオール“１”まで一定周期Ｔｓで繰り返
し変化するが、その値Ｂの増加率は一定ではなく、周期
Ｔｓの前の方では大きな増加率で変化し、周期Ｔｓの後
の方になるにつれて増加率がにぶる。この８ビット計数
値Ｂとレジスタ３１にラッチされた８ビット階調データ
Ａとの大小比較により駆動パルスのパルス幅Ｔｗが決ま
るので、階調データの２進数値Ａとパルス幅Ｔｗの関係
は直線的な比例特性ではなくなる。 Ａ≧Ｂのときに駆動パルスがオンになるので、階調デ
ータの２進数値Ａに対する駆動パルス幅Ｔｗの変化特性
は、図６に示すように、階調データの２進数値Ａの小さ
い領域でパルス幅Ｔｗの変化率が小さく、値Ａが大きく
なるにつれてパルス幅Ｔｗの変化率も大きくなる。この
非直線性がＣＲＴ受像機のガンマに近似した特性であ
り、ＮＴＳＣ映像信号にあらかじめ施されているガンマ
補正特性をキャンセルするための逆ガンマ補正特性であ
る。 ＝＝＝高速パルス列発生源の所在＝＝＝ 以上の説明から明らかなように、波形メモリ４０から
出力される高速パルス列はスクリーンモジュールの全部
の画素ランプ駆動回路に共通の信号となる。図３に示し
たデータ送出モジュール１に波形メモリ４０・アドレス
カウンタ４３・クロック発生器４２が実装されており、
データ送出モジュール１とスクリーンモジュールを結合
しているデータ伝送ラインを通じて前記高速パルス列を
各画素ランプ駆動回路に供給するように構成している。 図１の実施例では、高速パルス列は各色に共通の１系
統の信号であり、この高速パルス列をカウントする２５
６進カウンタ４１から出力される８ビット計数値を赤色
・緑色・青色の階調制御用の３つのデジタルコンパレー
タ５１・５２・５３に共通に与える構成になっている。
したがって、データ送出モジュール１からスクリーンモ
ジュールに供給するのはたった１系統の高速パルス列で
あり、これを伝送するためにたった１つのデータ伝送ラ
インが割り当てられていればよく、信号送受信回路の構
成およびデータ伝送ラインの構成がきわめて簡単であ
り、安価に実施できる。 なお、後述するように赤色・緑色・青色ごとに特性の
異なる高速パルス列を生成し、これら３系統の高速パル
ス列をデータ送出モジュール１からスクリーンモジュー
ルに並列伝送する実施形態もある。この方式の方が３原
色ごとに最適な非線形パルス幅変調を行えるので、より
優れた画像品質を実現できる。この場合であっても、赤
色制御用の高速パルス列と緑色制御用の高速パルス列と
青色制御用の高速パルス列を並列伝送する３つのデータ
伝送ラインが割り当てればよく、やはり構成は簡単であ
り安価に実施できる。 ＝＝＝ＩＣ化された画素ランプ駆動回路＝＝＝ 前記の画素ランプ駆動回路（階調制御回路）はごく一
般的なＩＣ化された製品を用いている。ＩＣ化された典
型的な駆動回路は、図１を参照しながら説明すると、た
とえば１６画素分のデータ転送用シフトレジスタ３０
と、１６画素分の１６個のレジスタ３１，３２，３３，
…と、１６画素分の１６個のコンパレータ５１，５２，
５３，…と、１６画素分の１６個の定電流ドライバ２
１，２２，２３，…と、１つのカウンタ４１とを集積し
た回路である。この例の１個の駆動回路をスクリーンモ
ジュール上で近接した１６画素の１つの色の駆動用とし
て実装するのが好ましい回路構成である。１６個の画素
に３つの前記ＩＣを対応させ、３つの前記ＩＣを赤色用
と緑色用と青色用に使い分ける。この場合、前記ＩＣの
所定の入力端子に前記高速パルス列を入力すると、前記
ＩＣ内の１個のカウンタ４１によって高速パルス列がカ
ウントされ、その計数値が前記ＩＣ内の１６個のデジタ
ルコンパレータに入力される。 ＝＝＝波形メモリ４０のデータ書き換え＝＝＝ この発明の大きな特徴は、波形メモリ４０に格納した
高速パルス列の２値波形パターンのパルス間隔特性によ
り、階調データＡと駆動パルス幅Ｔｗの関数特性を自由
に可変設定できることである。したがって、この発明
は、ＮＴＳＣ映像信号にあらかじめ施されている特定の
ガンマ補正特性をキャンセルすることにのみ有効なわけ
ではなく、さまざまに応用のきく技術思想である。 たとえば、データ送出モジュール１に波形メモリ４０
を設け、装置内のコンピュータによりメモリ４０の内容
を自由に書き換えられるように構成しておく。そして、
表示しようとする画像データの階調表現特性に合せて、
波形メモリ４０のデータを書き換えることで、画像ごと
に適切な階調制御を行って高品質な表示を実現できる。
また、屋外設置のＬＥＤディスプレイ装置の場合、昼間
と夜間、あるいは季節や天候による周辺の光線状態の変
化に合せて、波形メモリ４０のデータを書き換えること
で、状況に応じた適切な階調制御を行って高品質な表示
を実現できる。これらの場合、波形メモリ４０に書き込
むべき異なる特性のデータをいくつも用意しておき、そ
れらのデータを選択的に活用することになる。 さらに、使用するＬＥＤの駆動電流と光出力の特性を
詳しく分析し、その特性にぴったりと合わせた補正特性
を波形メモリ４０のデータにより正確に実現できる。こ
こで赤色ＬＥＤ・緑色ＬＥＤ・青色ＬＥＤで発光特性が
異なることも考えられるが、その場合は、各色の制御系
ごとに別々の波形メモリ４０およびカウンタ４１を設
け、それぞれ増加特性の異なる計数値Ｂを発生して各色
ごとのデジタルコンパレータに供給することになる。 ＝＝＝高速パルス列の演算出力＝＝＝ 以上の実施例では波形メモリ４０に記録されたデジタ
ルデータを所定の速度で直列出力することで、設定され
た変化特性に従って時間とともにパルス間隔が変化する
（２のｎ乗）個の高速パルス列を一定周期Ｔｓで繰り返
し発生させていた。これを、つぎのような回路手段で置
き換えることも可能である。 高速パルス列の時間とともに変化するパルス間隔の特
性を規定するために、あるパルスＰｉを出力してからつ
ぎのパルスＰｉ＋１を出力するまでの時間をｉの関数と
して表現した演算式を作成する。その演算式に基づいて
（２のｎ乗）個の高速パルス列を一定周期Ｔｓで繰り返
し発生させる処理をコンピュータプログラムにより具象
化する。たとえば、１番目のパルスを出力してから演算
により求めた１−２間のパルス間隔値をタイマにセット
してダウンカウントし、その値がゼロになったら２番目
のパルスを出力し、演算により求めた２−３間のパルス
間隔値をタイマにセットしてダウンカウントし、その値
がゼロになったら３番目のパルスを出力する。このよう
な動作をプログラム処理で繰り返し実行すればよい。こ
の方式を採用する場合、前述した波形メモリ方式の場合
と同様に、前記演算式を変更することでさまざまな特性
に簡単に設定変更できる。もちろん、この演算出力処理
を専用回路により行うこともできる。 ＝＝＝第３の発明の実施例＝＝＝ 図７と図８に第３発明の実施形態の要点を示してい
る。前記の実施例と同様にスクリーンモジュールには合
計６１４４０個の画素ランプが整然と配列されている。
１個の画素ランプ１０は、６個の赤色ＬＥＤ１１と、３
個の緑色ＬＥＤ１２と、３個の青色ＬＥＤ１３とを密集
・混在させた集合ランプである。１個の画素ランプを駆
動する画素データはＲＧＢ各８ビットの合計２４ビット
のデータからなり、１６７７万７２１６色のフルカラー
表現が可能である。１画面分の画像データは（６１４４
０×２４）ビットのデータである。 図７に示すように、１個の画素ランプ１０における６
個の赤色ＬＥＤ１１と３個の緑色ＬＥＤ１２と３個の青
色ＬＥＤ１３は各色ごとに直列接続されている。各色の
ＬＥＤ直列回路のカソード側は定電流ドライバ２１のオ
ープンコレクタ出力に共通接続されている。各色のＬＥ
Ｄ直列回路のアノード側はＲＧＢセレクト回路７０の赤
色スイッチ７１・緑色スイッチ７２・青色スイッチ７３
を介して電源Ｖｃｃ に接続されている。定電流ドライ
バ２０およびＲＧＢセレクト回路７０は、データ送出モ
ジュール１（図３参照）から与えられる信号に従って以
下のように動作し、画素ランプ１０を発光駆動する。 図８はデータ送出モジュール１からスクリーンモジュ
ールの画素ランプ駆動回路とＲＧＢセレクト回路７０に
与えられる信号のタイミング関係を示している。 ＲＧＢセレクト回路７０に対しては、赤色スイッチ７
１をオンにする赤色セレクト信号と、緑色スイッチ７２
をオンにする緑色セレクト信号と、青色スイッチ７３を
オンにする青色セレクト信号とが与えらる。これらのセ
レクト信号は、スクリーンモジュールにおいて、前記デ
ータ転送クロックやラッチ信号から作成する。図８に明
示しているように、赤色スイッチ３１と緑色スイッチ３
２と青色スイッチ３３は、一定時間ずつ択一的に順番に
繰り返しオンとなる。 ８ビットレジスタには、前記ＲＧＢセレクト信号の切
り替えに同期したラッチ信号が与えられるとともに、デ
ータ転送用シフトレジスタ３０を介して画像データとが
与えられる。赤色セレクト信号がオンになる直前に、８
ビットの赤色データが転送されてきてラッチ回路３１に
ラッチされる。ラッチ回路３１から出力される８ビット
赤色データはデジタルコンパレータ５１に入力される。
コンパレータ５１の他方の入力には２５６進カウンタ４
１からの８ビット計数値が印加される。このときデータ
送出モジュール１からカウンタ４１に入力されている高
速パルス列は赤色階調制御用の非線形特性をもったパル
ス列である。コンパレータ５１の比較出力が駆動パルス
であり、定電流ドライバ２１に入力され、赤色ＬＥＤ１
１が駆動パルスに応答して点灯される。 つぎに緑色セレクト信号がオンになる直前に、８ビッ
トの緑色データが転送されてきてラッチ回路３１にラッ
チされる。このときデータ送出モジュール１からカウン
タ４１に入力されている高速パルス列は緑色階調制御用
の非線形特性をもったパルス列である。コンパレータ５
１の比較出力が駆動パルスであり、定電流ドライバ２１
に入力され、緑色ＬＥＤ１２が駆動パルスに応答して点
灯される。 つぎに青色セレクト信号がオンになる直前に、８ビッ
トの青色データが転送されてきてラッチ回路３１にラッ
チされる。このときデータ送出モジュール１からカウン
タ４１に入力されている高速パルス列は青色階調制御用
の非線形特性をもったパルス列である。コンパレータ５
１の比較出力が駆動パルスであり、定電流ドライバ２１
に入力され、青色ＬＥＤ１３が駆動パルスに応答して点
灯される。 以上の動作を高速で繰り返す。たとえば赤色スイッチ
７１と緑色スイッチ７２と青色スイッチ７３が順番にオ
ンする動作を一巡する周期を１／６０秒に設定する。つ
まり１つのスイッチがオンしている時間は１／１８０秒
となる。 赤色ＬＥＤと緑色ＬＥＤと青色ＬＥＤとを密集させた
１個の画素ランプにおいて、赤色駆動期間と緑色駆動期
間と青色駆動期間とを高速で時分割する本発明の方式で
も、加法混色が良好に引き出され、色度に対する時空間
特性の面で十分に高品質な画像表示を実現できる。な
お、スクリーンの全画面にわたって赤色ＬＥＤと緑色Ｌ
ＥＤと青色ＬＥＤとが均等に分散配置された画素構成で
本発明は前記と同様に効果的である。 輝度に対する時空間特性について、この実施例による
１／３ダイナミック駆動方式と、単純なライン選択によ
る従来の１／３ダイナミック駆動方式とを比較してみよ
う。本発明の方式においては、表示画面を構成している
すべての画素ランプが同時に発光している。従来の方式
では、同時に発光しているのは全体のうちの１／３の画
素ランプである。そのため、フリッカ感や解像度の面で
本発明の方が有利であり優れている。回路構成的には、
同じ１／３ダイナミック駆動方式であれば、この実施例
の方式も従来の方式も基本的には優劣はないと言える。
ほとんど同程度の回路構成的な負担で、本発明によれば
従来より高品質の画像表示を実現できる。 回路構成的な面について、この発明による１／３ダイ
ナミック駆動方式と、単純なライン選択による従来の１
／３ダイナミック駆動方式とを比較してみよう。両方式
の装置において、画面全体を高輝度な白色に表示する場
合を想定する。この発明の方式では、１ラインを形成し
ているたとえば１２８個の画素ランプの赤色ＬＥＤ・緑
色ＬＥＤ・青色ＬＥＤが一斉に点灯する期間は存在せ
ず、瞬間的には赤・緑・青のどれか１色のＬＥＤが点灯
しているだけである。これに対して従来の方式では、３
ライン中の１ラインが順番に点灯するのであるが、点灯
する１ラインを形成している１２８個の画素ランプの赤
色ＬＥＤ・緑色ＬＥＤ・青色ＬＥＤがすべて一斉に点灯
する。 両方式の駆動電力の合計値はもちろん同じであるが、
１ラインに供給する駆動電流の瞬時値について見ると、
この発明の方式では従来方式に比べて１／３の電流とな
る。このことは、各ラインの電源装置および電源供給系
統の構成が本発明の方が小容量で簡素なもので済むこと
を意味している。これは小型のＬＥＤ多色ディスプレイ
装置ではそれほど重要な要件ではないが、超大型画面の
屋外用の高輝度なＬＥＤ多色ディスプレイ装置を構成す
るときにはきわめて現実的で重要な技術要件となる。こ
の面で本発明が優れている。 また図７と図８に示した実施例では、１系統の高速パ
ルス列のデータ伝送ラインを使って赤色階調制御用の高
速パルス列と緑色階調制御用の高速パルス列と青色階調
制御用の高速パルス列とを時分割転送しているので、き
わめて高性能な階調制御をきわめて簡単な構成で実現で
きる。
実施例として、従来の技術で例示したのと同様に縦４８
０ライン・横１２８ドットの画素構成のスクリーンモジ
ュールについて説明する。合計６１４４０個の各画素ラ
ンプはＲＧＢの３原色のＬＥＤを密集させたＬＥＤ多色
集合ランプである。１個の画素ランプを駆動する画素デ
ータはＲＧＢ各８ビットの合計２４ビットのデータから
なり、１６７７万７２１６色のフルカラー表現が可能で
ある。１画面分の画像データは（６１４４０×２４）ビ
ットのデータである。画像データのソースはＮＴＳＣ映
像信号であり、アナログ映像信号をＲＧＢ各色ごとに８
ビットでＡ／Ｄ変換してデジタル画像データとし、図３
に示すデータ送出モジュール１のフレームメモリ２に記
録する。 ＝＝＝画素ランプとデータ分配＝＝＝ 図１と図２に１つの画素ランプに関わる構成を示して
いる。１個の画素ランプ１０は、６個の赤色ＬＥＤ１１
と、３個の緑色ＬＥＤ１２と、３個の青色ＬＥＤ１３と
を密集・混在させたものである。図２は１つの画素ラン
プ１０に含まれる１２個のＬＥＤの配置例を示してい
る。◎ 図１に示すように、赤色ＬＥＤ１１は電源Ｖｃｃ と
定電流ドライバ２１間に直列接続され、緑色ＬＥＤ１２
は電源Ｖｃｃ と定電流ドライバ２２間に直列接続さ
れ、青色ＬＥＤ１３は電源Ｖｃｃ と定電流ドライバ２
３間に直列接続されている。データ送出モジュールは、
フレームメモリに準備された１画面分の画像データを６
１４４０個の画素ランプ駆動回路（前述の階調制御回路
に相当する）に高速で分配転送する。そのデータ転送に
は図１におけるシフトレジスタ３０が利用される。 データ送出モジュール１は、フレームメモリ２に用意
された１画面分の画像データを８ビット単位で所定の順
番で高速に直列出力し、データ分配回路３に送り込む。
データ分配回路３は、１画面分の画像データを表示画面
を構成している４８０の各ラインの画素ランプ集合に該
当する画像データを分配する。１ラインのランプ集合は
１２８個の画素ランプ１０からなる。その１２８個の画
素ランプの駆動回路におけるデータ転送用シフトレジス
タ３０が直列接続され、８ビット×３段×１２８個のシ
フトレジスタによるデータ転送ラインが構成されてい
る。 このデータ転送ラインに１２８個の各画素ランプ１０
に対応する画素データ（それぞれ８ビットの赤色・緑色
・青色の階調データ）が詰め込まれた段階で、データ送
出モジュール１から各画素ランプ駆動回路におけるレジ
スタ３１・３２・３３にラッチ信号が印加され、データ
転送用シフトレジスタ３０に揃った各８ビットの赤色デ
ータ・緑色データ・青色データがそれぞれレジスタ３１
・３２・３３にラッチされる。 ＝＝＝画素ランプの駆動制御＝＝＝ レジスタ３１・３２・３３にラッチされた各８ビット
の赤色データ・緑色データ・青色データが、画素ランプ
１０の赤色ＬＥＤ１１・緑色ＬＥＤ１２・青色ＬＥＤ１
３を発光駆動する駆動パルスのパルス幅を決定するデー
タとなる。ＲＧＢ３色の制御系はまったく同じ仕組みで
動作するので、以下では赤色の制御系を代表して説明す
る。 レジスタ３１にラッチされた８ビット階調データＡ
と、カウンタ４１からの８ビット計数値Ｂとがデジタル
コンパレータ５１で大小比較され、コンパレータ５１の
出力はＡ≧Ｂのときオンとなる。このコンパレータ５１
の出力が定電流ドライバ２１に対する駆動パルスとな
り、これのオン期間に定電流ドライバ２１の出力トラン
ジスタがオンして赤色ＬＥＤ１１の直列回路に一定の電
流が流れ、ＬＥＤが発光する。 カウンタ４１は２５６進カウンタであり、その８ビッ
ト計数値Ｂはオール“０”からオール“１”まで一定周
期Ｔｓで繰り返し変化する。したがってコンパレータ５
１から出力される駆動パルスの周期はＴｓである。駆動
パルスのパルス幅Ｔｗはレジスタ３１にラッチされた赤
色データの２進数値に対応して以下のように決まる。な
お、駆動パルスの望ましい周波数（１／Ｔｓ）は数ＫＨ
ｚほどである。 ＝＝＝高速パルス列＝＝＝ ２５６進カウンタ４１を動作させる計数入力は波形メ
モリ４０から出力される高速パルス列である。波形メモ
リ４０には、設定された変化特性に従って時間とともに
パルス間隔が変化する２５６個のパルス列を静的な２値
波形パターンとして表現したデジタルデータが記憶され
ている。そして、クロック発生器４２からのクロックで
歩進されるアドレスカウンタ４３により波形メモリ４０
のアドレス空間が繰り返し走査されることで、設定され
た変化特性に従って時間とともにパルス間隔が変化する
２５６個の高速パルス列が波形メモリ４０から前述の周
期Ｔｓで繰り返し出力される。 高速パルス列のパルス間隔はつぎのように設定されて
いる。周期Ｔｓで波形メモリ４０から順番に出力される
２５６個のパルス列のパターンにおいて、その列の先頭
から末尾に向かってパルス間隔が徐々に大きくなるよう
に設定されている。この特性を図４にグラフ化して示し
ている。換言すると、高速パルス列の周期Ｔｓの前の方
ではパルス発生頻度が高く、後の方になるとパルス発生
頻度が少しずつ低下するのである。 以上のような特性の高速パルス列が２５６進カウンタ
４１の計数入力となるので、カウンタ４１の８ビット計
数値Ｂの時間に対する変化特性は図５のように、周期Ｔ
ｓの前の方では増加率が大きく、周期Ｔｓの後の方にな
るにつれて増加率が低下する。 ＝＝＝逆ガンマ補正特性＝＝＝ 前記のように、カウンタ４１の８ビット計数値Ｂはオ
ール“０”からオール“１”まで一定周期Ｔｓで繰り返
し変化するが、その値Ｂの増加率は一定ではなく、周期
Ｔｓの前の方では大きな増加率で変化し、周期Ｔｓの後
の方になるにつれて増加率がにぶる。この８ビット計数
値Ｂとレジスタ３１にラッチされた８ビット階調データ
Ａとの大小比較により駆動パルスのパルス幅Ｔｗが決ま
るので、階調データの２進数値Ａとパルス幅Ｔｗの関係
は直線的な比例特性ではなくなる。 Ａ≧Ｂのときに駆動パルスがオンになるので、階調デ
ータの２進数値Ａに対する駆動パルス幅Ｔｗの変化特性
は、図６に示すように、階調データの２進数値Ａの小さ
い領域でパルス幅Ｔｗの変化率が小さく、値Ａが大きく
なるにつれてパルス幅Ｔｗの変化率も大きくなる。この
非直線性がＣＲＴ受像機のガンマに近似した特性であ
り、ＮＴＳＣ映像信号にあらかじめ施されているガンマ
補正特性をキャンセルするための逆ガンマ補正特性であ
る。 ＝＝＝高速パルス列発生源の所在＝＝＝ 以上の説明から明らかなように、波形メモリ４０から
出力される高速パルス列はスクリーンモジュールの全部
の画素ランプ駆動回路に共通の信号となる。図３に示し
たデータ送出モジュール１に波形メモリ４０・アドレス
カウンタ４３・クロック発生器４２が実装されており、
データ送出モジュール１とスクリーンモジュールを結合
しているデータ伝送ラインを通じて前記高速パルス列を
各画素ランプ駆動回路に供給するように構成している。 図１の実施例では、高速パルス列は各色に共通の１系
統の信号であり、この高速パルス列をカウントする２５
６進カウンタ４１から出力される８ビット計数値を赤色
・緑色・青色の階調制御用の３つのデジタルコンパレー
タ５１・５２・５３に共通に与える構成になっている。
したがって、データ送出モジュール１からスクリーンモ
ジュールに供給するのはたった１系統の高速パルス列で
あり、これを伝送するためにたった１つのデータ伝送ラ
インが割り当てられていればよく、信号送受信回路の構
成およびデータ伝送ラインの構成がきわめて簡単であ
り、安価に実施できる。 なお、後述するように赤色・緑色・青色ごとに特性の
異なる高速パルス列を生成し、これら３系統の高速パル
ス列をデータ送出モジュール１からスクリーンモジュー
ルに並列伝送する実施形態もある。この方式の方が３原
色ごとに最適な非線形パルス幅変調を行えるので、より
優れた画像品質を実現できる。この場合であっても、赤
色制御用の高速パルス列と緑色制御用の高速パルス列と
青色制御用の高速パルス列を並列伝送する３つのデータ
伝送ラインが割り当てればよく、やはり構成は簡単であ
り安価に実施できる。 ＝＝＝ＩＣ化された画素ランプ駆動回路＝＝＝ 前記の画素ランプ駆動回路（階調制御回路）はごく一
般的なＩＣ化された製品を用いている。ＩＣ化された典
型的な駆動回路は、図１を参照しながら説明すると、た
とえば１６画素分のデータ転送用シフトレジスタ３０
と、１６画素分の１６個のレジスタ３１，３２，３３，
…と、１６画素分の１６個のコンパレータ５１，５２，
５３，…と、１６画素分の１６個の定電流ドライバ２
１，２２，２３，…と、１つのカウンタ４１とを集積し
た回路である。この例の１個の駆動回路をスクリーンモ
ジュール上で近接した１６画素の１つの色の駆動用とし
て実装するのが好ましい回路構成である。１６個の画素
に３つの前記ＩＣを対応させ、３つの前記ＩＣを赤色用
と緑色用と青色用に使い分ける。この場合、前記ＩＣの
所定の入力端子に前記高速パルス列を入力すると、前記
ＩＣ内の１個のカウンタ４１によって高速パルス列がカ
ウントされ、その計数値が前記ＩＣ内の１６個のデジタ
ルコンパレータに入力される。 ＝＝＝波形メモリ４０のデータ書き換え＝＝＝ この発明の大きな特徴は、波形メモリ４０に格納した
高速パルス列の２値波形パターンのパルス間隔特性によ
り、階調データＡと駆動パルス幅Ｔｗの関数特性を自由
に可変設定できることである。したがって、この発明
は、ＮＴＳＣ映像信号にあらかじめ施されている特定の
ガンマ補正特性をキャンセルすることにのみ有効なわけ
ではなく、さまざまに応用のきく技術思想である。 たとえば、データ送出モジュール１に波形メモリ４０
を設け、装置内のコンピュータによりメモリ４０の内容
を自由に書き換えられるように構成しておく。そして、
表示しようとする画像データの階調表現特性に合せて、
波形メモリ４０のデータを書き換えることで、画像ごと
に適切な階調制御を行って高品質な表示を実現できる。
また、屋外設置のＬＥＤディスプレイ装置の場合、昼間
と夜間、あるいは季節や天候による周辺の光線状態の変
化に合せて、波形メモリ４０のデータを書き換えること
で、状況に応じた適切な階調制御を行って高品質な表示
を実現できる。これらの場合、波形メモリ４０に書き込
むべき異なる特性のデータをいくつも用意しておき、そ
れらのデータを選択的に活用することになる。 さらに、使用するＬＥＤの駆動電流と光出力の特性を
詳しく分析し、その特性にぴったりと合わせた補正特性
を波形メモリ４０のデータにより正確に実現できる。こ
こで赤色ＬＥＤ・緑色ＬＥＤ・青色ＬＥＤで発光特性が
異なることも考えられるが、その場合は、各色の制御系
ごとに別々の波形メモリ４０およびカウンタ４１を設
け、それぞれ増加特性の異なる計数値Ｂを発生して各色
ごとのデジタルコンパレータに供給することになる。 ＝＝＝高速パルス列の演算出力＝＝＝ 以上の実施例では波形メモリ４０に記録されたデジタ
ルデータを所定の速度で直列出力することで、設定され
た変化特性に従って時間とともにパルス間隔が変化する
（２のｎ乗）個の高速パルス列を一定周期Ｔｓで繰り返
し発生させていた。これを、つぎのような回路手段で置
き換えることも可能である。 高速パルス列の時間とともに変化するパルス間隔の特
性を規定するために、あるパルスＰｉを出力してからつ
ぎのパルスＰｉ＋１を出力するまでの時間をｉの関数と
して表現した演算式を作成する。その演算式に基づいて
（２のｎ乗）個の高速パルス列を一定周期Ｔｓで繰り返
し発生させる処理をコンピュータプログラムにより具象
化する。たとえば、１番目のパルスを出力してから演算
により求めた１−２間のパルス間隔値をタイマにセット
してダウンカウントし、その値がゼロになったら２番目
のパルスを出力し、演算により求めた２−３間のパルス
間隔値をタイマにセットしてダウンカウントし、その値
がゼロになったら３番目のパルスを出力する。このよう
な動作をプログラム処理で繰り返し実行すればよい。こ
の方式を採用する場合、前述した波形メモリ方式の場合
と同様に、前記演算式を変更することでさまざまな特性
に簡単に設定変更できる。もちろん、この演算出力処理
を専用回路により行うこともできる。 ＝＝＝第３の発明の実施例＝＝＝ 図７と図８に第３発明の実施形態の要点を示してい
る。前記の実施例と同様にスクリーンモジュールには合
計６１４４０個の画素ランプが整然と配列されている。
１個の画素ランプ１０は、６個の赤色ＬＥＤ１１と、３
個の緑色ＬＥＤ１２と、３個の青色ＬＥＤ１３とを密集
・混在させた集合ランプである。１個の画素ランプを駆
動する画素データはＲＧＢ各８ビットの合計２４ビット
のデータからなり、１６７７万７２１６色のフルカラー
表現が可能である。１画面分の画像データは（６１４４
０×２４）ビットのデータである。 図７に示すように、１個の画素ランプ１０における６
個の赤色ＬＥＤ１１と３個の緑色ＬＥＤ１２と３個の青
色ＬＥＤ１３は各色ごとに直列接続されている。各色の
ＬＥＤ直列回路のカソード側は定電流ドライバ２１のオ
ープンコレクタ出力に共通接続されている。各色のＬＥ
Ｄ直列回路のアノード側はＲＧＢセレクト回路７０の赤
色スイッチ７１・緑色スイッチ７２・青色スイッチ７３
を介して電源Ｖｃｃ に接続されている。定電流ドライ
バ２０およびＲＧＢセレクト回路７０は、データ送出モ
ジュール１（図３参照）から与えられる信号に従って以
下のように動作し、画素ランプ１０を発光駆動する。 図８はデータ送出モジュール１からスクリーンモジュ
ールの画素ランプ駆動回路とＲＧＢセレクト回路７０に
与えられる信号のタイミング関係を示している。 ＲＧＢセレクト回路７０に対しては、赤色スイッチ７
１をオンにする赤色セレクト信号と、緑色スイッチ７２
をオンにする緑色セレクト信号と、青色スイッチ７３を
オンにする青色セレクト信号とが与えらる。これらのセ
レクト信号は、スクリーンモジュールにおいて、前記デ
ータ転送クロックやラッチ信号から作成する。図８に明
示しているように、赤色スイッチ３１と緑色スイッチ３
２と青色スイッチ３３は、一定時間ずつ択一的に順番に
繰り返しオンとなる。 ８ビットレジスタには、前記ＲＧＢセレクト信号の切
り替えに同期したラッチ信号が与えられるとともに、デ
ータ転送用シフトレジスタ３０を介して画像データとが
与えられる。赤色セレクト信号がオンになる直前に、８
ビットの赤色データが転送されてきてラッチ回路３１に
ラッチされる。ラッチ回路３１から出力される８ビット
赤色データはデジタルコンパレータ５１に入力される。
コンパレータ５１の他方の入力には２５６進カウンタ４
１からの８ビット計数値が印加される。このときデータ
送出モジュール１からカウンタ４１に入力されている高
速パルス列は赤色階調制御用の非線形特性をもったパル
ス列である。コンパレータ５１の比較出力が駆動パルス
であり、定電流ドライバ２１に入力され、赤色ＬＥＤ１
１が駆動パルスに応答して点灯される。 つぎに緑色セレクト信号がオンになる直前に、８ビッ
トの緑色データが転送されてきてラッチ回路３１にラッ
チされる。このときデータ送出モジュール１からカウン
タ４１に入力されている高速パルス列は緑色階調制御用
の非線形特性をもったパルス列である。コンパレータ５
１の比較出力が駆動パルスであり、定電流ドライバ２１
に入力され、緑色ＬＥＤ１２が駆動パルスに応答して点
灯される。 つぎに青色セレクト信号がオンになる直前に、８ビッ
トの青色データが転送されてきてラッチ回路３１にラッ
チされる。このときデータ送出モジュール１からカウン
タ４１に入力されている高速パルス列は青色階調制御用
の非線形特性をもったパルス列である。コンパレータ５
１の比較出力が駆動パルスであり、定電流ドライバ２１
に入力され、青色ＬＥＤ１３が駆動パルスに応答して点
灯される。 以上の動作を高速で繰り返す。たとえば赤色スイッチ
７１と緑色スイッチ７２と青色スイッチ７３が順番にオ
ンする動作を一巡する周期を１／６０秒に設定する。つ
まり１つのスイッチがオンしている時間は１／１８０秒
となる。 赤色ＬＥＤと緑色ＬＥＤと青色ＬＥＤとを密集させた
１個の画素ランプにおいて、赤色駆動期間と緑色駆動期
間と青色駆動期間とを高速で時分割する本発明の方式で
も、加法混色が良好に引き出され、色度に対する時空間
特性の面で十分に高品質な画像表示を実現できる。な
お、スクリーンの全画面にわたって赤色ＬＥＤと緑色Ｌ
ＥＤと青色ＬＥＤとが均等に分散配置された画素構成で
本発明は前記と同様に効果的である。 輝度に対する時空間特性について、この実施例による
１／３ダイナミック駆動方式と、単純なライン選択によ
る従来の１／３ダイナミック駆動方式とを比較してみよ
う。本発明の方式においては、表示画面を構成している
すべての画素ランプが同時に発光している。従来の方式
では、同時に発光しているのは全体のうちの１／３の画
素ランプである。そのため、フリッカ感や解像度の面で
本発明の方が有利であり優れている。回路構成的には、
同じ１／３ダイナミック駆動方式であれば、この実施例
の方式も従来の方式も基本的には優劣はないと言える。
ほとんど同程度の回路構成的な負担で、本発明によれば
従来より高品質の画像表示を実現できる。 回路構成的な面について、この発明による１／３ダイ
ナミック駆動方式と、単純なライン選択による従来の１
／３ダイナミック駆動方式とを比較してみよう。両方式
の装置において、画面全体を高輝度な白色に表示する場
合を想定する。この発明の方式では、１ラインを形成し
ているたとえば１２８個の画素ランプの赤色ＬＥＤ・緑
色ＬＥＤ・青色ＬＥＤが一斉に点灯する期間は存在せ
ず、瞬間的には赤・緑・青のどれか１色のＬＥＤが点灯
しているだけである。これに対して従来の方式では、３
ライン中の１ラインが順番に点灯するのであるが、点灯
する１ラインを形成している１２８個の画素ランプの赤
色ＬＥＤ・緑色ＬＥＤ・青色ＬＥＤがすべて一斉に点灯
する。 両方式の駆動電力の合計値はもちろん同じであるが、
１ラインに供給する駆動電流の瞬時値について見ると、
この発明の方式では従来方式に比べて１／３の電流とな
る。このことは、各ラインの電源装置および電源供給系
統の構成が本発明の方が小容量で簡素なもので済むこと
を意味している。これは小型のＬＥＤ多色ディスプレイ
装置ではそれほど重要な要件ではないが、超大型画面の
屋外用の高輝度なＬＥＤ多色ディスプレイ装置を構成す
るときにはきわめて現実的で重要な技術要件となる。こ
の面で本発明が優れている。 また図７と図８に示した実施例では、１系統の高速パ
ルス列のデータ伝送ラインを使って赤色階調制御用の高
速パルス列と緑色階調制御用の高速パルス列と青色階調
制御用の高速パルス列とを時分割転送しているので、き
わめて高性能な階調制御をきわめて簡単な構成で実現で
きる。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/32 G09G 3/20
Claims (6)
- 【請求項１】つぎの事項（11）〜（15）により特定され
るフルカラーＬＥＤディスプレイシステム。 （11）多数の第１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥ
Ｄが整然と配列されたスクリーンに多色画像を表示する
ためのスクリーンモジュールと、このスクリーンモジュ
ールに対してデータ伝送手段を介して結合され、前記ス
クリーン上の各画素の各色ごとの階調データの集合であ
る画像データを与えるとともに制御信号を与えるための
データ送出モジュールとにより構成されている。 （12）前記スクリーンモジュールには、前記スクリーン
上の各画素ごとに前記各ＬＥＤをパルス点灯させる第１
色階調制御回路・第２色階調制御回路・第３色階調制御
回路と、これら第１色階調制御回路・第２色階調制御回
路・第３色階調制御回路に前記階調データを与えるデー
タ転送用シフトレジスタと、前記データ送出モジュール
から与えられる前記階調データを前記データ転送用シフ
トレジスタに分配するデータ分配回路とが実装されてい
る。前記第１色階調制御回路・第２色階調制御回路・第
３色階調制御回路は、前記データ送出モジュールから与
えられる高速パルス列をカウントする（２のｎ乗）進カ
ウンタと、前記データ転送用シフトレジスタから与えら
れる前記階調データをラッチするレジスタと、前記（２
のｎ乗）進カウンタからのｎビット計数値と前記レジス
タにラッチされた前記階調データとを大小比較するデジ
タルコンパレータと、このデジタルコンパレータの２値
出力により前記ＬＥＤへの通電をオンオフする定電流ド
ライバとを含んでいる。 （13）前記データ送出モジュールは、前記スクリーンモ
ジュールにより表示しようとする画像データを一時記憶
するためのフレームメモリと、このフレームメモリから
前記画像データを読み出して所定の画素順に前記スクリ
ーンモジュールに向けて順次送出する手段と、前記第１
色階調制御回路・第２色階調制御回路・第３色階調制御
回路のそれぞれに与えるべき高速パルス列を発生する第
１色高速パルス列発生手段・第２色高速パルス列発生手
段・第３色高速パルス列発生手段と、これら第１色・第
２色・第３色用の各高速パルス列を前記スクリーンモジ
ュールに向けて送出する手段とを含んでいる。 （14）前記スクリーンモジュールにおいては、前記デー
タ送出モジュールから順次与えられる各画素の各色ごと
の前記階調データを前記データ分配回路および前記デー
タ転送用シフトレジスタを介してそれぞれ該当する画素
の該当する色用の前記階調制御回路における前記レジス
タに供給するとともに、前記データ送出モジュールから
与えられる前記第１色高速パルス列・第２色高速パルス
列・第３色高速パルス列をそれぞれ該当する色の前記階
調制御回路における前記（２のｎ乗）進カウンタの計数
入力として供給する。 （15）前記データ送出モジュールにおける第１色・第２
色・第３色の前記各高速パルス列発生手段は、設定され
た変化特性に従って時間とともにパルス間隔が変化する
（２のｎ乗）以下のこれに近い個数の高速パルス列を一
定周期で繰り返し発生させるものであり、前記高速パル
ス列を静的な２値波形パターンとして表現したデジタル
データを格納した波形メモリと、この波形メモリを所定
の速度と順番でリードアクセスして前記第２値波形パタ
ーンのデジタルデータを直列出力することで前記高速パ
ルス列を一定周期で繰り返し発生させるメモリデータ読
み出し手段とからなる。 - 【請求項２】特許請求の範囲第１項に記載のフルカラー
ＬＥＤディスプレイシステムであって、前記データ送出
モジュールにおける前記第１色高速パルス列発生手段・
第２色高速パルス列発生手段・第３色高速パルス列発生
手段が第１色・第２色・第３色の処理系に共用される１
系統の高速パルス列発生手段に置換され、前記データ送
出モジュールは前記１系統の高速パルス列を前記スクリ
ーンモジュールに向けて送出することを特徴とする。 - 【請求項３】つぎの事項（21）〜（26）により特定され
るフルカラーＬＥＤディスプレイシステム。 （21）多数の第１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥ
Ｄが整然と配列されたスクリーンに多色画像を表示する
ためのスクリーンモジュールと、このスクリーンモジュ
ールに対してデータ伝送手段を介して結合され、前記ス
クリーン上の各画素の各色ごとの階調データの集合であ
る画像データを与えるとともに制御信号を与えるための
データ送出モジュールとにより構成されている。 （22）前記スクリーンモジュールには、前記スクリーン
上で同一画素を形成している第１色ＬＥＤ・第２色ＬＥ
Ｄ・第３色ＬＥＤのセットの中から１つの色のＬＥＤを
選択するための色セレクト回路と、前記スクリーン上で
同一画素を形成している第１色ＬＥＤ・第２色ＬＥＤ・
第３色ＬＥＤのセットに対してそれぞれ１つずつ割り当
てられて前記色セレクト回路により選択された色のＬＥ
Ｄをパルス点灯させるための階調制御回路と、これら階
調制御回路に前記階調データを与えるデータ転送用シフ
トレジスタと、前記データ送出モジュールから与えられ
る前記階調データを前記データ転送用シフトレジスタに
分配するデータ分配回路とが実装されている。この階調
制御回路は、前記データ送出モジュールから与えられる
高速パルス列をカウントする（２のｎ乗）進カウンタ
と、前記データ転送用シフトレジスタから与えられる前
記階調データをラッチするレジスタと、前記（２のｎ
乗）進カウンタからのｎビット計数値と前記レジスタに
ラッチされた前記階調データとを大小比較するデジタル
コンパレータと、このデジタルコンパレータの２値出力
により前記ＬＥＤへの通電をオンオフする定電流ドライ
バとを含んでいる。この定電流ドライバに対して同一画
素の第１色ＬＥＤ・第２色ＬＥＤ・第３色ＬＥＤが前記
色セレクト回路を介して並列接続されている。 （23）前記データ送出モジュールは、前記スクリーンモ
ジュールにより表示しようとする画像データを一時記憶
するためのフレームメモリと、このフレームメモリから
前記画像データ中の第１色階調データ・第２色階調デー
タ・第３色階調データを順番に読み出して所定の画素順
に前記スクリーンモジュールに向けて順次送出する手段
と、前記階調制御回路に与えるべき高速パルス列を発生
する高速パルス列発生手段と、この高速パルス列を前記
スクリーンモジュールに向けて送出する手段とを含んで
いる。 （24）前記スクリーンモジュールにおいては、前記デー
タ送出モジュールから与えられる各色ごとの各画素ごと
の前記階調データを前記データ分配回路および前記デー
タ転送用シフトレジスタを介してそれぞれ該当する画素
用の前記階調制御回路における前記レジスタに供給する
とともに、前記データ送出モジュールから与えられる前
記高速パルス列を前記階調制御回路における前記（２の
ｎ乗）進カウンタの計数入力として供給する。 （25）前記スクリーンモジュールは、前記データ送出モ
ジュールから与えられる前記画像データに同期して前記
色セレクト回路を制御し、第１色駆動期間において第１
色ＬＥＤを第１色階調データに従って発光駆動し、第２
色駆動期間において第２色ＬＥＤを第２色階調データに
従って発光駆動し、第３色駆動期間において第３色ＬＥ
Ｄを第３色階調データに従って発光駆動する手段を含ん
でいる。第１色駆動期間と第２色駆動期間と第３色駆動
期間の分割時間間隔は、人間の視覚が３色別に時間をず
らして発光していることを認識できない程度に短時間に
設定されている。 （26）前記高速パルス列発生手段は、前記第１色駆動期
間・第２色駆動期間・第３色駆動期間のそれぞれにおい
て、色別に設定された変化特性に従って時間とともにパ
ルス間隔が変化する（２のｎ乗）以下のこれに近い個数
の高速パルス列を一定周期で順番に発生し、それを繰り
返すものであり、前記高速パルス列を静的な２値波形パ
ターンとして表現したデジタルデータを格納した波形メ
モリと、この波形メモリを所定の速度と順番でリードア
クセスして前記２値波形パターンのデジタルデータを直
列出力することで前記高速パルス列を一定周期で繰り返
し発生させるメモリデータ読み出し手段とからなる。 - 【請求項４】特許請求の範囲第１項、第２項、第３項の
いずれかに記載のフルカラーＬＥＤディスプレイシステ
ムであって、前記データ送出モジュールにおける前記高
速パルス列発生手段の構成が、あるパルスＰｉを出力し
てからつぎのパルスＰｉ＋１を出力するまでの時間がｉ
の関数として表現されたプログラムに基づいて、その関
数演算を高速実行することで前記高速パルス列を一定周
期で繰り返し発生させる関数演算手段に置換されたもの
であることを特徴とする。 - 【請求項５】特許請求の範囲第４項に記載のフルカラー
ＬＥＤディスプレイシステムであって、前記データ送出
モジュールは、前記関数演算手段にプログラムされた前
記関数を変更することで前記高速パルス列の変化特性を
変更する特性変更手段を備えたことを特徴とする。 - 【請求項６】特許請求の範囲第１項または第２項に記載
のフルカラーＬＥＤディスプレイシステムであって、前
記スクリーン上で近接配置された複数個の画素の同一色
の前記ＬＥＤグループについて、それら各ＬＥＤの前記
階調制御回路のグループが１つの集積回路に集約されて
おり、かつ、この階調制御回路グループ内においては１
つの前記（２のｎ乗）進カウンタが各階調制御回路に共
用されていることを特徴とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000607197A JP3294597B2 (ja) | 1999-03-24 | 2000-03-24 | フルカラーｌｅｄディスプレイシステム |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7966399 | 1999-03-24 | ||
| JP11-79663 | 1999-03-30 | ||
| JP11-88234 | 1999-03-30 | ||
| JP8823499 | 1999-03-30 | ||
| PCT/JP2000/001832 WO2000057397A1 (fr) | 1999-03-24 | 2000-03-24 | Systeme d'affichage a diodes electroluminescentes tout en couleur |
| JP2000607197A JP3294597B2 (ja) | 1999-03-24 | 2000-03-24 | フルカラーｌｅｄディスプレイシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3294597B2 true JP3294597B2 (ja) | 2002-06-24 |
Family
ID=27303072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000607197A Expired - Fee Related JP3294597B2 (ja) | 1999-03-24 | 2000-03-24 | フルカラーｌｅｄディスプレイシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3294597B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113178166A (zh) * | 2021-04-08 | 2021-07-27 | Tcl华星光电技术有限公司 | Led面板及其驱动方法 |
| CN117079586A (zh) * | 2023-10-12 | 2023-11-17 | 长春希达电子技术有限公司 | 实像素显示屏瞎点修复装置、方法、控制系统和电子设备 |
-
2000
- 2000-03-24 JP JP2000607197A patent/JP3294597B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113178166A (zh) * | 2021-04-08 | 2021-07-27 | Tcl华星光电技术有限公司 | Led面板及其驱动方法 |
| CN117079586A (zh) * | 2023-10-12 | 2023-11-17 | 长春希达电子技术有限公司 | 实像素显示屏瞎点修复装置、方法、控制系统和电子设备 |
| CN117079586B (zh) * | 2023-10-12 | 2024-01-05 | 长春希达电子技术有限公司 | 实像素显示屏瞎点修复装置、方法、控制系统和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100654521B1 (ko) | 풀 칼라 ｌｅｄ 디스플레이 시스템 | |
| JP3702699B2 (ja) | カラー画像表示装置 | |
| US6646654B2 (en) | Modulation circuit, image display using the same, and modulation method | |
| US6472946B2 (en) | Modulation circuit and image display using the same | |
| RU2249858C2 (ru) | Система полноцветного светодиодного дисплея | |
| JP3268001B2 (ja) | Ｌｅｄドットマトリックス型表示装置 | |
| CN111445839A (zh) | Led显示屏的驱动方法、装置、系统、设备和存储介质 | |
| JP3006592B1 (ja) | Ｌｅｄディスプレイユニット | |
| JP3125711B2 (ja) | Ｌｅｄディスプレイユニットとｌｅｄ定電流ドライバー回路 | |
| JP2917876B2 (ja) | Ｌｅｄディスプレイの表示方法 | |
| JP2950178B2 (ja) | 複数のカラーｌｅｄディスプレイユニットの点灯方法 | |
| JP3294597B2 (ja) | フルカラーｌｅｄディスプレイシステム | |
| JPH0990905A (ja) | Ｌｅｄディスプレイの表示方法 | |
| KR20050111433A (ko) | 전광판용 엘이디 모듈의 제어 시스템 | |
| JP2917814B2 (ja) | マルチカラーのｌｅｄディスプレイユニット | |
| JP2001134234A (ja) | 表示装置とｌｅｄディスプレイユニットの点灯方法 | |
| JPH05265399A (ja) | 表示装置 | |
| JP2003345309A (ja) | Ｌｅｄ駆動システムおよびその制御方法 | |
| JP3414204B2 (ja) | 画像表示方法及び画像表示装置 | |
| JPH10319895A (ja) | 表示装置、表示方法および表示制御プログラムを記録した媒体 | |
| KR102298289B1 (ko) | Led 디스플레이 및 디스플레이 제어 장치 | |
| KR100318277B1 (ko) | 도트매트릭스형 영상표시시스템의 컬러 조정장치와 그 방법 | |
| JP2002366079A (ja) | 画像表示システム | |
| JPH096284A (ja) | Ｌｅｄ表示装置 | |
| CN118248078A (zh) | 一种显示屏及像素驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |