JPH05204328A - 画素データの表示制御方法およびこの方法を用いた表示装置 - Google Patents

画素データの表示制御方法およびこの方法を用いた表示装置

Info

Publication number
JPH05204328A
JPH05204328A JP4011816A JP1181692A JPH05204328A JP H05204328 A JPH05204328 A JP H05204328A JP 4011816 A JP4011816 A JP 4011816A JP 1181692 A JP1181692 A JP 1181692A JP H05204328 A JPH05204328 A JP H05204328A
Authority
JP
Japan
Prior art keywords
display
pixel data
display unit
signal
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4011816A
Other languages
English (en)
Other versions
JP3236895B2 (ja
Inventor
Yoshiyasu Sakaguchi
善保 阪口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP01181692A priority Critical patent/JP3236895B2/ja
Publication of JPH05204328A publication Critical patent/JPH05204328A/ja
Application granted granted Critical
Publication of JP3236895B2 publication Critical patent/JP3236895B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of El Displays (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】表示装置において、各々に表示画素を有した表
示ユニットや表示コントローラ間の敷設配線を削減させ
る。 【構成】表示コントローラ10からシリアル信号で送出
される画素データを、各々に表示画素20gを有したシ
リーズ接続された表示ユニット20,21・・側に供給
する一方、表示コントローラ10側からシリーズ接続さ
れた表示ユニット側に送出された表示指令信号を受信し
た表示ユニット20では、表示コントローラ10から伝
送されて来る画素データを取り込んで表示画素20gを
通電駆動し、この後に、後段の表示ユニット21に対し
て新たに生成した表示指令信号を送出する一連の動作を
行い、これによって、表示コントローラ10側よりシリ
アル伝送される画素データを各表示ユニット20,21
・・側で走査表示させるようにされている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、画素データの表示制御
方法およびこの方法を用いた表示装置に係り、更に詳し
くは、できる限り少ない配線によって表示装置を構成す
る複数の表示画素を駆動できるようにしたことに特徴を
有したものに関する。
【0002】
【従来の技術】近時、表示パネルに広告表示などを行わ
せるようにした大型表示装置が開発され使用されるよう
になってきたが、このような大型表示装置100は、図
8に示したように、表示コントローラ103側からアド
レスバスABおよびデータバスDBを介してアドレスお
よび画素データが伝送されて来ると、アドレスの一致し
た表示ユニット104側では、受信した画素データに対
応した駆動信号を生成して表示画素102を点灯制御す
るようになっている。
【0003】ところが、このような構成の表示装置10
0では、例えば、表示画素102の数が1000個にも
なるとアドレスバスABのライン数が10本(10ビッ
ト)必要になるなど、表示画素102の数が増大するに
連れてアドレスバスABのライン数が増大して表示ユニ
ット104間の敷設配線が増加するうえに、表示ユニッ
ト104側で逐一アドレス設定を行わなければならず施
工が面倒であった。
【0004】そこで、施工性を向上させるために、図9
に示したような敷設配線を削減した構成の表示装置20
0が開発されている。この表示装置200では、表示コ
ントローラ201から個々の表示ユニット202A〜D
に複数ビットのデータバスDBとクロックラインL1と
が接続されるとともに、表示コントローラ201から各
表示ユニット202A〜D側に順送りにして表示指令信
号ラインL2が接続された構成とされている。このよう
な表示装置200では、図10の(a)〜(c)のタイ
ムチャートに示したように、表示コントローラ201か
らデータバスDBを介して全表示ユニット202A〜D
側に画素データがパラレル伝送されており、表示コント
ローラ201から表示指令信号が表示ユニット202A
に出力されると、表示ユニット202Aでは、表示指令
信号の受信直後の画素データをデータバスDBから取り
込んで表示画素203を点灯駆動し、この後、次段の表
示ユニット202Bに対して新たに生成した表示指令信
号を送出し、次段の表示ユニット202Bでは、同様の
表示動作を行ってその次の表示ユニット202C側に表
示指令信号を送出するという動作を次々に繰り返すよう
になっており、表示コントローラ201と各表示ユニッ
ト202A〜Dの間の敷設配線が削減され施工性を向上
させることができるものである。
【0005】ところが、昨今、ビルの壁面や橋梁などに
設置される超大型表示装置に至っては、各表示ユニット
202A〜D同士の設置間隔が極端に広がるため、敷設
配線の一層の削減が望まれている。
【0006】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みて提案されるもので、できる限り少ない配線によっ
て、表示パネルの複数の表示画素を効率良く駆動できる
ようにした画素データの表示制御方法を提供することを
目的としている。また、同時に提案される本発明は、こ
の方法を用いた表示装置を提供することを目的としてい
る。
【0007】
【課題を解決するための手段】上記目的を達成するため
に提案される請求項1に記載の本発明方法は、表示コン
トローラからシリアル信号で送出される画素データを、
各々に表示画素を有したシリーズ接続された表示ユニッ
ト側に供給する一方、上記表示コントローラ側からシリ
ーズ接続された表示ユニット側に送出された表示指令信
号を受信した表示ユニットでは、上記表示コントローラ
から伝送されて来る画素データを取り込んで表示画素を
通電駆動し、この後に、後段の表示ユニットに対して新
たに生成した表示指令信号を送出する一連の動作を行
い、これによって、表示コントローラ側よりシリアル伝
送される画素データを各表示ユニット側で走査表示させ
るようにされている。
【0008】請求項2に記載の本発明装置は、表示コン
トローラからシリアル信号で送出される画素データを、
各々に表示画素を有したシリーズ接続された表示ユニッ
ト側に供給しながら、表示を行なわせるべき表示ユニッ
トを順次指定して表示を行わせるようにした表示装置で
あって、上記各表示ユニットは、上記表示コントローラ
または前段の表示ユニット側から伝送される表示指令信
号を受けて、所定パルス幅を有したマスキング信号を生
成するマスキング信号生成回路と、シリアル伝送される
画素データのうち、上記マスキング信号が出力されてい
る期間の画素データを受信する画素データ受信回路と、
受信した画素データに応じて、表示画素を点灯駆動する
ための駆動信号を生成出力する駆動信号生成回路と、上
記マスキング信号と同期させて後段の表示ユニットに対
して表示指令信号を生成出力する表示指令信号生成回路
とを備えた構成とされている。
【0009】請求項3に記載の本発明は、請求項2にお
ける上記各表示ユニットが、上記マスキング信号が出力
されている期間は、画素データの後段への伝送を禁止さ
せる伝送制御回路を更に備えた構成とされている。
【0010】請求項4に記載の本発明は、請求項2にお
ける上記各表示ユニットの画素データ受信回路が、上記
表示コントローラでパルス幅変調された画素データを復
調する機能を備えた構成とされている。
【0011】請求項5に記載の本発明は、請求項2にお
ける上記各表示ユニットの駆動信号生成回路が、受信し
た画素データに対応したパルス幅または電圧値または電
流値のいずれかを有する駆動信号を生成出力する機能を
備えた構成とされている。
【0012】
【作用】請求項1に記載の本発明では、表示コントロー
ラまたはシリーズ接続された前段の表示ユニット側から
送出された表示指令信号を受信した表示ユニットでは、
表示コントローラから伝送されて来る画素データを取り
込んで表示画素を通電駆動し、この後に、後段の表示ユ
ニットに対して新たに生成した表示指令信号を送出す
る。すると、後段の表示ユニットでは、伝送されて来た
表示指令信号を受けて、前段の表示ユニットと同様にし
て画素データを取り込んで表示画素を通電駆動し、この
後に、更に後段の表示ユニットに対して表示指令信号を
送出するというように、シリーズ接続された表示ユニッ
トに順番に表示指令信号を伝達し、これによって、表示
コントローラ側よりシリアル伝送される画素データを各
表示ユニット側で走査表示させる。
【0013】請求項2に記載の本発明では、各表示ユニ
ットにおいて、前段側から表示指令信号が伝送されてく
ると、マスキング信号生成回路で受けて所定パルス幅の
マスキング信号を生成出力し、表示コントローラ側から
伝送されて来る画素データを、マスキング信号が出力さ
れている期間だけ画素データ受信回路で受信する。する
と、駆動信号生成回路では、受信した画素データに応じ
た駆動信号を生成して表示画素を点灯駆動させる一方、
マスキング信号に同期して表示指令信号生成回路で表示
指令信号を生成して次段の表示ユニット側に送出する。
【0014】請求項3に記載の本発明では、各表示ユニ
ット側において、マスキング信号が出力されている期間
は、前段側から伝送されて来る画素データが後段側へ伝
送されることを禁止している。このため、各表示ユニッ
トでは、表示指令信号が伝送されて来るまでは、画素デ
ータが伝送されないため、混入した雑音などが誤って表
示指令信号と見なされて受信された場合であっても、誤
った表示が行なわれることが防止される。
【0015】請求項4に記載の本発明では、表示コント
ローラ側からパルス幅変調されて伝送されて来た画素デ
ータは、画素データ受信回路で復調されて駆動信号生成
回路に送出される。このため、階調表示を行わせるため
の画素データをパルス幅変調によってシリアル伝送させ
ることが可能となる。
【0016】請求項5に記載の本発明では、各表示ユニ
ットの駆動信号生成回路では、受信した画素データに対
応したパルス幅または電圧値または電流値のいずれかを
有する駆動信号を生成出力して表示画素を点灯駆動す
る。
【0017】
【実施例】以下に、図面を参照して本発明の実施例を説
明する。図1は、本発明の画素データの表示制御方法を
説明するための表示装置Aの基本構成例を示したもの
で、表示コントローラ10から出力された画素データ
は、信号線L1を介して表示画素20gを有する各表示
ユニット20,21・・2nにシリアル信号で伝送され
る一方、表示コントローラ10から出力された表示指令
信号は、信号線L2を介して表示ユニット20に伝送さ
れ、更に、表示ユニット20から出力された表示指令信
号は、信号線L20を介して後段の表示ユニット21に
伝送されると言うように、各表示ユニットを順送りに伝
送される構成となっている。
【0018】このような本発明方法では、図2のタイム
チャートに示したように、表示コントローラ10から表
示指令信号が出力されると、表示ユニット20では受信
した表示指令信号の立ち下がり時点から画素データを取
り込み、この画素データに対応した駆動信号によって表
示画素を点灯駆動させるとともに、次段の表示ユニット
21に対して、新たに生成した表示指令信号を送出す
る。すると、次段の表示ユニット21では、伝送されて
来た表示指令信号を受けて表示ユニット20と同様の処
理によって表示画素を点灯駆動させるとともに、更に次
の表示ユニット22に対して、新たに生成した表示指令
信号を送出して表示を行わせるというように、シリアル
伝送される画素データを各々の表示ユニットで走査表示
させるようになっている。
【0019】このように、画素データをシリアル伝送し
て各表示画素を駆動させることができるので、従来のよ
うに、画素データをパラレル伝送する場合に比べて、表
示コントローラ10および各表示ユニットの間の敷設配
線を大幅に削減することができる。
【0020】図3は、請求項2に記載した本発明の表示
装置1の基本構成例を示したもので、上述した表示装置
Aと同一部分には同一の符号を付している。表示ユニッ
ト20(21・・)は、信号線L20を介して表示コン
トローラ10側から伝送される表示指令信号を受けて、
後述するように所定パルス幅を有したマスキング信号を
生成するマスキング信号生成回路20aと、信号線L1
を介してシリアル伝送される画素データのうち、マスキ
ング信号が出力されている期間だけ画素データを受信す
る画素データ受信回路20bと、受信した画素データに
応じて表示画素20gを点灯駆動する信号を生成出力す
る駆動信号生成回路20cと、マスキング信号と同期さ
せて後段の表示ユニット21に対して表示指令信号を生
成出力する表示指令信号生成回路20dとを備えた構成
となっており、表示コントローラ10からシリアル信号
で送出される画素データおよびクロック信号は、各々信
号線L1およびL3を介して各表示ユニット側に同時に
供給されている。尚、20eは信号線L3を介して伝送
されるクロック信号を所定値で分周する分周回路、20
fは駆動信号生成回路20cで生成された駆動信号によ
って表示画素20gを点灯駆動する画素駆動回路であ
る。
【0021】次に、このような構成の本発明の表示装置
1の動作を、図4の(a)〜(c)に示したタイムチャ
ートを参照して説明する。 信号線L20を介して表示コントローラ10側から表
示指令信号が伝送されて来ると、表示ユニット20のマ
スキング信号生成回路20aでは、所定パルス幅T(本
実施例では、70μsec)のマスキング信号を生成す
る。 画素データ受信回路20bでは、信号線L1を介して
表示コントローラ10側から伝送される画素データのう
ち、マスキング信号Tが出力されている期間の画素デー
タを受信し、クロック信号に同期してそのパルス幅をカ
ウントして画素データを復調して駆動信号生成回路20
cに送出する。 駆動信号生成回路20cでは、画素データに応じたパ
ルス幅を有する駆動信号を生成して画素駆動回路20f
に伝送し、画素データに対応した階調を得るためのパル
ス幅T1の表示駆動信号を生成して表示画素を点灯駆動
させる。尚、本実施例では、画素データが例えば60μ
secの場合には、(60/64)×16.6msec
となるように表示駆動信号を生成出力し、次の表示指令
信号が伝送されるまでの間で階調表示を行わせることに
よって表示画素のちらつきを抑えている。 マスキング信号20aが出力されてから所定時間(本
実施例では、68μsec)が経過すると、表示指令信
号生成回路20dでは新たに表示指令信号を生成し、信
号線L21を介して次段の表示ユニット21側に送出す
る。
【0022】このように、本発明の表示装置では、表示
コントローラおよび各表示ユニット間の敷設配線をでき
る限り削減した構成であるにもかかわらず、表示コント
ローラ側から送出されるシリアル画素データを先頭の表
示ユニットから順番に取り込んで走査表示を行なわせる
ことが可能となる。
【0023】図5は、各表示ユニットにおける表示指令
信号と画素データとの関係をタイミングチャートをもっ
て詳細に示したもので、クロック信号に同期して前段か
ら表示指令信号が伝送されて来ると、パルス幅T(70
μsec)だけマスキング信号が出力され、この期間に
おいて画素データのパルス幅t(最大tmax )が検出さ
れて画素データが復調される。そして、画素データの復
調が終了すると、次段に対して新たに生成された表示指
令信号が送出されるようになっている。
【0024】図6は、請求項3に記載の表示装置1’の
構成例を示したもので、上述した表示装置1に伝送制御
回路20hを付加した点が異なっており、他の部分につ
いては同一であるので同一の符号を付して説明を省略す
る。この表示装置1’では、マスキング信号が出力され
ている期間は、反転回路NOTによって「L」レベルの
伝送禁止信号が伝送制御回路20hに加えられ、これに
よって、前段から伝送されて来る画素データの後段への
伝送を禁止させるようになっている。
【0025】このため、シリーズ接続された表示ユニッ
トのうち、表示指令信号を既に受けたものから離れた表
示ユニット側で、雑音などの影響によって信号線L2,
L20,L21・・・に等価的な表示指令信号が重畳さ
れたような場合であっても、画素データが伝送されてい
ないために表示は行われず、また、その表示ユニットよ
りも後段の表示ユニットに次々に表示指令信号が伝送さ
れても、いずれも画素データが伝送されていないために
誤った表示が行なわれることを未然に防止できる。
【0026】図7は、各表示ユニット側の動作信号をタ
イムチャートをもって示したもので、表示指令信号を受
けた表示ユニットによって画素データが取り込まれてい
る期間は、後段への画素データの伝送がその都度遮断さ
れるので、表示指令信号を受けるまでは、各表示ユニッ
トへの画素データの伝送が遮断されていることが分か
る。
【0027】尚、上記実施例では、パルス幅変調された
画素データによって階調表示を行なう構成として述べた
が、点灯/消灯の2値制御を行わせることも可能である
ことは言うまでもない。
【0028】また、上記説明では、モノクロ表示を前提
として述べたが、例えば、画素データを、R(赤),G
(緑),B(青)を1組として順次シリアル伝送させ、
表示ユニット側で色別の表示画素を点灯駆動させること
によって、カラー表示を行なわせることも可能である。
【0029】
【発明の効果】以上の説明から理解されるように、請求
項1に記載した本発明の画素データの表示制御方法によ
れば、表示コントローラからシリーズ接続された各表示
ユニット側にシリアル画素データを送出しながら、表示
指令信号を表示ユニット間に順次伝達させて、走査表示
を行わせることが可能となり、パラレル信号の画素デー
タを伝送させる場合に比べて、表示コントローラおよび
各表示ユニットの間の敷設配線数を大幅に削減すること
が可能となる。請求項2,4,5に記載した本発明の表
示装置によれば、請求項1に記載の本発明方法を用いる
ことによって敷設配線数を削減できるので、施工性を向
上させることができる。請求項3に記載した本発明によ
れば、表示指令信号を受信するまでは、画素データが伝
送されないので、雑音の混入などによって誤って表示指
令信号として表示駆動が行われても、表示画素は点灯し
ないので、表示が乱れることを抑えることができる。
【図面の簡単な説明】
【図1】請求項1に記載の本発明の画素データの表示制
御方法を説明するための表示装置Aの基本構成例図であ
る。
【図2】図1に示した表示装置の動作を説明するタイム
チャートである。
【図3】請求項2に記載の本発明の表示装置の構成例図
である。
【図4】図3に示した表示装置の動作を説明するタイム
チャートである。
【図5】図3に示した表示装置の更に詳細な動作を説明
するタイムチャートである。
【図6】請求項3に記載の本発明の表示装置の構成例図
である。
【図7】図6に示した表示装置の動作を説明するタイム
チャートである。
【図8】従来の表示装置の構成例図である。
【図9】従来の表示装置の他の構成例図である。
【図10】図9に示した表示装置の動作を示すタイムチ
ャートである。
【符号の説明】
A,1,1’・・・表示装置 10・・・表示コントローラ 20,21〜2n・・・表示ユニット 20a・・・マスキング信号生成回路 20b・・・画素データ受信回路 20c・・・駆動信号生成回路 20d・・・表示指令信号生成回路 20g・・・表示画素 20h・・・伝送制御回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】表示コントローラからシリアル信号で送出
    される画素データを、各々に表示画素を有したシリーズ
    接続された表示ユニット側に供給する一方、 上記表示コントローラ側からシリーズ接続された表示ユ
    ニット側に送出された表示指令信号を受信した表示ユニ
    ットでは、上記表示コントローラから伝送されて来る画
    素データを取り込んで表示画素を通電駆動し、この後
    に、後段の表示ユニットに対して新たに生成した表示指
    令信号を送出する一連の動作を行い、 これによって、表示コントローラ側よりシリアル伝送さ
    れる画素データを各表示ユニット側で走査表示させるよ
    うにした画素データの表示制御方法。
  2. 【請求項2】表示コントローラからシリアル信号で送出
    される画素データを、各々に表示画素を有したシリーズ
    接続された表示ユニット側に供給しながら、表示を行な
    わせるべき表示ユニットを順次指定して表示を行わせる
    ようにした表示装置であって、 上記各表示ユニットは、 上記表示コントローラまたは前段の表示ユニット側から
    伝送される表示指令信号を受けて、所定パルス幅を有し
    たマスキング信号を生成するマスキング信号生成回路
    と、 シリアル伝送される画素データのうち、上記マスキング
    信号が出力されている期間だけ画素データを受信する画
    素データ受信回路と、 受信した画素データに応じて、表示画素を点灯駆動する
    ための駆動信号を生成出力する駆動信号生成回路と、 上記マスキング信号と同期させて後段の表示ユニットに
    対して表示指令信号を生成出力する表示指令信号生成回
    路とを備えていることを特徴とする表示装置。
  3. 【請求項3】上記各表示ユニットが、 上記マスキング信号が出力されている期間は、後段側の
    表示ユニットへの画素データの伝送を禁止させる伝送制
    御回路を更に備えたことを特徴とする、請求項2に記載
    の表示装置。
  4. 【請求項4】上記各表示ユニットの画素データ受信回路
    が、 上記表示コントローラでパルス幅変調された画素データ
    を復調する機能を備えていることを特徴とする請求項2
    に記載の表示装置。
  5. 【請求項5】上記各表示ユニットの駆動信号生成回路
    が、 受信した画素データに対応したパルス幅または電圧値ま
    たは電流値のいずれかを有する駆動信号を生成出力する
    機能を備えていることを特徴とする請求項2に記載の表
    示装置。
JP01181692A 1992-01-27 1992-01-27 表示装置 Expired - Fee Related JP3236895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01181692A JP3236895B2 (ja) 1992-01-27 1992-01-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01181692A JP3236895B2 (ja) 1992-01-27 1992-01-27 表示装置

Publications (2)

Publication Number Publication Date
JPH05204328A true JPH05204328A (ja) 1993-08-13
JP3236895B2 JP3236895B2 (ja) 2001-12-10

Family

ID=11788326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01181692A Expired - Fee Related JP3236895B2 (ja) 1992-01-27 1992-01-27 表示装置

Country Status (1)

Country Link
JP (1) JP3236895B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005258154A (ja) * 2004-03-12 2005-09-22 Komaden:Kk 発光ユニットシステム
JP2007171366A (ja) * 2005-12-20 2007-07-05 Mk Seiko Co Ltd 発光装置
US7339582B2 (en) 2003-01-29 2008-03-04 Nec Electronics Corportion Display device including a plurality of cascade-connected driver ICs
WO2014109207A1 (ja) * 2013-01-11 2014-07-17 ソニー株式会社 表示パネル、画素チップ、および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339582B2 (en) 2003-01-29 2008-03-04 Nec Electronics Corportion Display device including a plurality of cascade-connected driver ICs
JP2005258154A (ja) * 2004-03-12 2005-09-22 Komaden:Kk 発光ユニットシステム
JP4653959B2 (ja) * 2004-03-12 2011-03-16 株式会社コマデン 発光ユニットシステム
JP2007171366A (ja) * 2005-12-20 2007-07-05 Mk Seiko Co Ltd 発光装置
WO2014109207A1 (ja) * 2013-01-11 2014-07-17 ソニー株式会社 表示パネル、画素チップ、および電子機器
US9905151B2 (en) 2013-01-11 2018-02-27 Sony Corporation Display panel having daisy-chain-connected pixels, pixel chip, and electronic apparatus

Also Published As

Publication number Publication date
JP3236895B2 (ja) 2001-12-10

Similar Documents

Publication Publication Date Title
KR100655843B1 (ko) 디지털 데이터 스트림의 비디오 공백 주기를 이용한양방향 데이터 전송
US7081721B2 (en) Projection type video display apparatus
CN100395809C (zh) 包括多个级联驱动器集成电路的显示装置
JP5623064B2 (ja) データストリームを利用した送受信システムのインターフェース方法
CN109036298B (zh) 一种背光驱动方法及装置、显示设备
JPH0643424A (ja) ドライバー回路
JPH05204328A (ja) 画素データの表示制御方法およびこの方法を用いた表示装置
JPH09311312A (ja) 液晶プロジェクター
US7755588B2 (en) Method for transmitting control signals and pixel data signals to source drives of an LCD
JP3481868B2 (ja) データ伝送回路及び液晶表示装置
CN110211545B (zh) 残影消除方法、残影消除电路及显示装置
US6593918B2 (en) Matrix-type panel driving circuit and method and liquid crystal display device
JPH08202320A (ja) ディスプレイ装置のモード切り替え方法及びディスプ レイ装置
TWI423210B (zh) 顯示裝置及其顯示面板的驅動方法
JP3351923B2 (ja) 表示システム
JP3908797B2 (ja) Led表示装置
JP3101491B2 (ja) 表示駆動回路
JPH10133163A (ja) 映像投射装置およびその調整方法
CN114242004B (zh) 显示面板及其驱动方法
JPH071496B2 (ja) 制御方法及び制御装置
KR101151798B1 (ko) 디스플레이장치 및 구동방법
US5293222A (en) Method and device for displaying a back-screen and characters by using an on-screen signal to avoid the need for dedicated back-screen circuitry
KR102535792B1 (ko) 타이밍 제어부 및 이를 포함하는 표시 장치
JP3262703B2 (ja) 液晶モジュールの検査方法
KR100482473B1 (ko) 16:9 디스플레이 패널에서 4:3 모드의 화면을디스플레이하는 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071005

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees