TWI423210B - 顯示裝置及其顯示面板的驅動方法 - Google Patents

顯示裝置及其顯示面板的驅動方法 Download PDF

Info

Publication number
TWI423210B
TWI423210B TW098145322A TW98145322A TWI423210B TW I423210 B TWI423210 B TW I423210B TW 098145322 A TW098145322 A TW 098145322A TW 98145322 A TW98145322 A TW 98145322A TW I423210 B TWI423210 B TW I423210B
Authority
TW
Taiwan
Prior art keywords
source
pulse
gate
line
pixel
Prior art date
Application number
TW098145322A
Other languages
English (en)
Other versions
TW201123129A (en
Inventor
Cheng Hung Chen
Tsung Cheng Lin
Hung Ju Chang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098145322A priority Critical patent/TWI423210B/zh
Priority to US12/892,480 priority patent/US20110157243A1/en
Publication of TW201123129A publication Critical patent/TW201123129A/zh
Application granted granted Critical
Publication of TWI423210B publication Critical patent/TWI423210B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置及其顯示面板的驅動方法
本發明是有關於顯示技術之領域，且特別是有關於一種顯示裝置及其顯示面板的驅動方法。
圖1繪示習知之顯示面板的畫素結構。請參照圖1，此種畫素結構主要是由源極線102、閘極線104、電晶體106及畫素108所組成。如圖所示，電晶體106的閘極係電性耦接閘極線104，而電晶體106的其中一源/汲極係電性耦接至源極線102，至於電晶體106的另一源/汲極係電性耦接至畫素108。
圖2為上述顯示面板之驅動方式的說明圖。在圖2中，標示SG表示為傳送至閘極線104的訊號，標示202所指的為脈衝，標示T表示為脈衝202的致能期間，而標示F則表示為一幀畫面更新期間。每一脈衝202用以開啟相對應的畫素108，以便透過源極線102對畫素108進行充電，進而將所需的顯示資料提供至畫素108。
上述的這種驅動方式容易出現動態殘影(motion blur)的問題。為了解決這樣的問題，有業者透過將脈衝202的供應頻率提高一倍，也就是將畫面更新頻率(frame rate)提高一倍的方式來解決。然而，這種解決方式會衍生出畫素充電時間不足的問題。以解析度為1920×1080，且畫面更新頻率為120Hz的顯示面板為例，其每條掃描線所電性耦接之畫素的實際充電時間(即致能期間T)約為7.4μsec。但若是將此顯示面板的畫面更新率提高至240Hz，那麼每條掃描線所電性耦接之畫素的實際充電時間就會驟降至3.7μsec。因此，若再考量訊號的RC延遲時間(即電阻電容延遲時間)，那麼如此短暫的畫素充電時間似乎是不足的。
本發明的目的就是在提供一種顯示裝置，其在提高畫面更新頻率的同時也能保有足夠的畫素充電時間。
本發明的另一目的是提供一種驅動方法，適用於前述之顯示面板。
本發明提出一種顯示裝置，其包括有顯示面板及閘極驅動器。所述顯示面板包括有第一閘極線、第一源極線、第二閘極線、第二源極線、畫素、第一電晶體及第二電晶體。所述第一電晶體具有第一閘極、第一源/汲極及第二源/汲極，且第一閘極電性耦接第一閘極線，第一源/汲極電性耦接第一源極線，而第二源/汲極電性耦接畫素。所述第二電晶體具有第二閘極、第三源/汲極及第四源/汲極，且第二閘極電性耦接第二閘極線，第三源/汲極電性耦接第二源極線，而第四源/汲極電性耦接畫素。所述閘極驅動器電性耦接第一閘極線及第二閘極線，用以依據預設頻率提供第一脈衝至第一閘極線，並用以依據上述預設頻率提供第二脈衝至第二閘極線。其中，第二脈衝的致能期間在第一脈衝的致能期間之後，且第二脈衝的上升緣距第一脈衝的上升緣一預設時間差，而此預設時間差大於第一脈衝之致能期間的時間長度。
本發明另提出一種顯示面板之驅動方法。所述之顯示面板包括有第一閘極線、第一源極線、第二閘極線、第二源極線、畫素、第一電晶體及第二電晶體。所述第一電晶體具有第一閘極、第一源/汲極及第二源/汲極，且第一閘極電性耦接第一閘極線，第一源/汲極電性耦接第一源極線，而第二源/汲極電性耦接畫素。所述第二電晶體具有第二閘極、第三源/汲極及第四源/汲極，且第二閘極電性耦接第二閘極線，第三源/汲極電性耦接第二源極線，而第四源/汲極電性耦接畫素。此驅動方法之步驟包括：依據預設頻率提供第一脈衝至第一閘極線；以及依據上述預設頻率提供第二脈衝至第二閘極線。其中，第二脈衝的致能期間在第一脈衝的致能期間之後，且第二脈衝的上升緣距第一脈衝的上升緣一預設時間差，而此預設時間差大於第一脈衝之致能期間的時間長度。
在本發明的一較佳實施例中，上述之預設時間差為相鄰兩個第一脈衝之上升緣的時間差的一半。
本發明乃是採用一種特殊的顯示面板，此種顯示面板中的每一畫素係透過二個電晶體電性耦接二條不同的源極線及二條不同的閘極線。因此，可將其中一電晶體及此電晶體所電性耦接的源極線與閘極線劃分為一組別，並將另一電晶體及此電晶體所電性耦接的源極線與閘極線劃分為另一組別，然後再利用這二個組別來驅動同一畫素。在實際的驅動方式中，是依據預設頻率提供第一脈衝至某一畫素所對應的其中一閘極線，之後再依據上述預設頻率提供第二脈衝至同一畫素所對應的另一閘極線。其中，第二脈衝的致能期間在第一脈衝的致能期間之後，且第二脈衝的上升緣與第一脈衝的上升緣之間存在著一段預設時間差，而此段預設時間差則大於第一脈衝之致能期間的時間長度。
因此，對於前述的每一組別而言，脈衝的供應頻率並未提高，然而對於同一畫素而言，資料更新的頻率卻被提高了。換句話說，以這種方法來驅動前述之特殊顯示面板，不僅可提高畫面更新頻率，同時也能保有相對充足的畫素充電時間。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
 第一實施例：
圖3為依照本發明一實施例之顯示裝置的示意圖。請參照圖3，此顯示裝置300包括有時序控制器310、源極驅動器320、閘極驅動器330及顯示面板340。時序控制器310用以控制源極驅動器320及閘極驅動器330的操作，以便讓源極驅動器320及閘極驅動器330去控制顯示面板340顯示所需畫面。
顯示面板340採用一種特殊的畫素驅動結構，此種畫素驅動結構包括了用來驅動畫素354的源極線342與344、閘極線346與348以及電晶體350與352。如圖所示，畫素354係透過二個電晶體來分別電性耦接二條不同的源極線及二條不同的閘極線。此外，上述的每一源極線皆電性耦接至源極驅動器320，而每一閘極線皆電性耦接至閘極驅動器330。
圖4為顯示面板340之驅動方式的說明圖。在圖4中，標示SG1 表示為閘極驅動器330輸出至閘極線346的訊號；標示SG2 表示為閘極驅動器330輸出至閘極線348的訊號；標示402所指的為脈衝；標示T表示為脈衝402的致能期間；標示F表示為一幀的畫面更新期間，而標示F/2則表示為半幀的畫面更新期間。應注意的是，此處所謂的『一幀的畫面更新期間』指的是傳送至同一條閘極線的連續兩個脈衝402的上升緣(依照設計，也可能是連續兩個脈衝402的下降緣)所間隔的時間。
請參照圖3及圖4，每一脈衝402用以開啟畫素354，以便讓源極驅動器320可以透過源極線342或344對畫素354進行充電，進而將所需的顯示資料提供至畫素354。由圖4所示的脈衝時序可知，閘極驅動器330係依據某一特定的預設頻率來提供訊號SG1 的脈衝402至閘極線346，且閘極驅動器330同樣是依據此特定的預設頻率來提供訊號SG2 的脈衝402至閘極線348。
此外，由圖4亦可知，訊號SG2 中的脈衝402的上升緣與訊號SG1 中的脈衝402的上升緣具有一預設時間差。此預設時間差應設計為大於脈衝402之致能期間的時間長度。特別的，在本實施例中是將此預設時間差設計為訊號SG1 中相鄰兩脈衝之上升緣的時間差的一半。因此，在訊號SG1 中之脈衝402的致能期間內，源極驅動器320可以透過源極線342將一畫面中對應於畫素354的顯示資料提供至畫素354；而在訊號SG2 中之脈衝402的致能期間內，源極驅動器320可以透過源極線344將另一畫面中對應於畫素354的顯示資料提供至畫素354。如此，對於畫素354而言，其顯示資料的更新頻率便可以提高一倍，也就是上述預設頻率的一倍。由於在一幀的畫面更新期間F內，無論是訊號SG1 或訊號SG2 都只需要被致能一次，因此，每一脈衝402皆可以與使用同樣的一幀的畫面更新期間F的習知驅動方式的閘極脈衝具有同樣的致能(或禁能)時間長度。再以圖5來進一步說明之。
圖5為依照本發明一實施例之驅動方式的說明圖。在圖5中，標示504表示為顯示面板；標示An 、Bn 、An+1 、Bn+1 、An+2 、Bn+2 、An+3 及Bn+3 皆表示為源極線；標示Cm 、Dm 、Cm+1 、Dm+1 、Cm+2 、Dm+2 、Cm+3 、Dm+3 、Cm+x 及Cm+x+1 皆表示為閘極線；標示SCm 、SDm 、SCm+1 、SDm+1 、SCm+2 、SDm+2 、SCm+3 、SDm+3 、SCm+x 及SCm+x+1 依序表示為輸出至閘極線Cm 、Dm 、Cm+1 、Dm+1 、Cm+2 、Dm+2 、Cm+3 、Dm+3 、Cm+x 及Cm+x+1 的訊號；標示502所指的為脈衝；標示T表示為脈衝502的致能期間；標示F表示為一幀的畫面更新期間，而標示F/2則表示為半幀的畫面更新期間。
如圖5所示，每一個輸出至閘極線的訊號皆以同樣的預設頻率來提供脈衝502至對應的閘極線。假設此顯示面板504的解析度為1920×1080，且每一個輸出至閘極線的訊號係依120Hz的預設頻率來提供脈衝502至對應的閘極線，那麼每條閘極線所電性耦接之畫素的實際充電時間(即致能期間T)約為7.4μsec，而這樣的畫素充電時間與習知技術中採用畫面更新頻率為120Hz之顯示面板的畫素充電時間相同，且此顯示面板504的畫面更新頻率更被提高為240Hz。藉由上述的說明可知，相較於直接將脈衝的供應頻率提高一倍的傳統做法，本發明之技術不僅可以維持顯示面板應有的畫素充電時間，同時也可以使顯示面板的畫面更新率提高一倍。
值得注意的是，在本實施例所述的驅動方法中，有可能會發生脈衝的致能期間有重疊的情形。再以圖5來說明之。如圖5所示，訊號SCm+x 中之脈衝502的致能期間會與訊號SDm 中之脈衝502的致能期間重疊，也就是標示514及506所指的二個脈衝502的致能期間會重疊，而標示516及508所指的二個脈衝502的致能期間會重疊。此外，訊號SCm+x+1 中之脈衝502的致能期間也會與訊號SDm+1 中之脈衝502的致能期間重疊，也就是標示518及510所指的二個脈衝502的致能期間會重疊，而標示520及512所指的二個脈衝502的致能期間會重疊。這意味著，在這種情形下，會有二列畫素在同一時間中被同時開啟。然而，這種情形並不會導致畫素被載入錯誤的顯示資料。以訊號SDm 及SCm+x 為例，當這二個訊號在同一時間分別傳送脈衝502至閘極線Dm 及Cm+x 時，這二條閘極線所耦接的畫素就會被同時開啟，然而由於此時閘極線Dm 所耦接的畫素是由源極線Bn 、Bn+1 、Bn+2 及Bn+3 來提供對應的顯示資料，而閘極線Cm+x 所耦接的畫素則是由源極線An 、An+1 、An+2 及An+3 來提供對應的顯示資料，因此不會發生畫素被載入錯誤顯示資料的情況。
請再參照圖3與圖4，僅管在此實施例中，前述之預設時間差為訊號SG1 中相鄰兩脈衝之上升緣的時間差的一半，然此並非用以限制本發明。本領域具有通常知識者理當知道，前述之預設時間差亦可適當地增加或減少。值得一提的是，針對顯示面板340於大視角下而產生的色偏問題，可以採用另一種源極驅動器320的操作方式來解決。詳細的操作方式可再參照圖3及圖4來做進一步說明。請參照上述二圖，在訊號SG1 中之脈衝402的致能期間內，源極驅動器320可以透過源極線342將一畫面中對應於畫素354的第一筆顯示資料提供至畫素354；而在訊號SG2 中之脈衝402的致能期間內，源極驅動器320可以透過源極線344將同一畫面中對應於畫素354的第二筆顯示資料再次提供至畫素354。然而必須注意的是，所提供的這二筆顯示資料的亮度平均值應為此畫面中對應於畫素354之顯示資料的預定亮度值。
第二實施例：
圖6為依照本發明另一實施例之顯示裝置的示意圖。請參照圖6，此顯示裝置600除了包括有時序控制器610、由源極驅動單元620-1及620-2所組成的源極驅動器、由閘極驅動單元630-1及630-2所組成的閘極驅動器之外，還包括有顯示面板640。時序控制器610用以控制源極驅動單元620-1及620-2的操作，並用以控制閘極驅動單元630-1及630-2的操作，以便讓這二個源極驅動器及這二個閘極驅動器去控制顯示面板640顯示所需畫面。
顯示面板640的畫素結構與第一實施例中之顯示面板340的畫素結構相同，然而源極線與閘極線的耦接方式卻不同。以圖6為例，源極線642與644係分別電性耦接源極驅動單元620-1及620-2，而閘極線646與648係分別電性耦接閘極驅動單元630-1及630-2。而在此例中，閘極驅動單元630-1係用以依據一預設頻率提供脈衝至閘極線646，而閘極驅動單元630-2係用以依據上述之預設頻率提供脈衝至閘極線648。至於源極驅動單元620-1，其係用以提供顯示資料至源極線642，而源極驅動單元620-2則是用以提供顯示資料至源極線644。
此實施例主要是要說明閘極驅動器及源極驅動器也可以有不同的實現方式，至於源極驅動單元620-1及620-2的操作，以及閘極驅動單元630-1及630-2的操作，本領域具有通常知識者當可由第一實施例來推知，在此便不再贅述。
藉由此實施例之教示，本領域具有通常知識者理當知道，即使是將圖6之源極驅動器改為第一實施例所述之源極驅動器620，或是將圖6之閘極驅動器改為第一實施例所述之閘極驅動器630，只需再將閘極線或源極線的耦接方式做對應修改，依然可實現本發明。
依照上述各實施例之教示，可以歸納出一些基本的操作步驟，如圖7所示。圖7為依照本發明一實施例之顯示面板的驅動方法的主要流程。所述之顯示面板包括有第一閘極線、第一源極線、第二閘極線、第二源極線、一畫素、第一電晶體及第二電晶體。第一電晶體具有第一閘極、第一源/汲極及第二源/汲極，且第一閘極電性耦接第一閘極線，第一源/汲極電性耦接第一源極線，而第二源/汲極電性耦接上述畫素。第二電晶體具有第二閘極、第三源/汲極及第四源/汲極，且第二閘極電性耦接第二閘極線，第三源/汲極電性耦接第二源極線，而第四源/汲極電性耦接上述畫素。所述驅動方法的步驟包括有：依據預設頻率提供第一脈衝至第一閘極線(如步驟S702所示)；以及依據上述預設頻率提供第二脈衝至第二閘極線，其中第二脈衝的致能期間在第一脈衝的致能期間之後，且第二脈衝的上升緣距第一脈衝的上升緣一預設時間差，而此預設時間差大於第一脈衝之致能期間的時間長度(如步驟S704所示)。
綜上所述，本發明乃是採用一種特殊的顯示面板，此種顯示面板中的每一畫素係透過二個電晶體電性耦接二條不同的源極線及二條不同的閘極線。因此，可將其中一電晶體及此電晶體所電性耦接的源極線與閘極線劃分為一組別，並將另一電晶體及此電晶體所電性耦接的源極線與閘極線劃分為另一組別，然後再利用這二個組別來驅動同一畫素。在實際的驅動方式中，是依據預設頻率提供第一脈衝至同一畫素所對應的其中一閘極線，並依據上述預設頻率提供第二脈衝至同一畫素所對應的另一閘極線。其中，第二脈衝的致能期間在第一脈衝的致能期間之後，且第二脈衝的上升緣距第一脈衝的上升緣一預設時間差，而此預設時間差大於第一脈衝之致能期間的時間長度。
因此，對於前述的每一組別而言，脈衝的供應頻率並未提高，然而對於同一畫素而言，資料更新的頻率卻被提高了。換句話說，以這種方法來驅動前述之特殊顯示面板，不僅可提高畫面更新頻率，同時也能保有相對充足的畫素充電時間。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102、342、344、642、644、An 、An+1 、An+2 、An+3 、Bn 、Bn+1 、Bn+2 、Bn+3 ．．．源極線
104、346、348、646、648、Cm 、Cm+1 、Cm+2 、Cm+3 、Cm+x 、Cm+x+1 、Dm 、Dm+1 、Dm+2 、Dm+3 ．．．閘極線
106、350、352、650、652．．．電晶體
108、354、654．．．畫素
202、402、502脈衝
300、600．．．顯示裝置
310、610．．．時序控制器
320．．．源極驅動器
330．．．閘極驅動器
340、504、640．．．顯示面板
620-1、620-2．．．源極驅動單元
630-1、630-2．．．閘極驅動單元
F．．．畫面更新期間
F/2．．．一半的畫面更新期間
SG、SG1 、SG2 、SCm 、SCm+1 、SCm+2 、SCm+3 、SCm+x 、SCm+x+1 、SDm 、SDm+1 、SDm+2 、SDm+3 ．．．訊號
S702、S704．．．步驟
T．．．致能期間
圖1繪示習知之顯示面板的畫素結構。
圖2為圖1所示之顯示面板的驅動方式的說明圖。
圖3為依照本發明一實施例之顯示裝置的示意圖。
圖4為顯示面板340之驅動方式的說明圖。
圖5為依照本發明一實施例之驅動方式的說明圖。
圖6為依照本發明另一實施例之顯示裝置的示意圖。
圖7為依照本發明一實施例之顯示面板的驅動方法的主要流程。
S702、S704．．．步驟

Claims (16)

  1. 一種顯示裝置，包括：一顯示面板，包括：多條閘極線，該些閘極線中包含一第一閘極線、一第二閘極線以及一第三閘極線；一第一源極線；一第二源極線；多個畫素，包含一第一畫素與一第二畫素；一第一電晶體，具有一第一閘極、一第一源/汲極及一第二源/汲極，該第一閘極電性耦接該第一閘極線，該第一源/汲極電性耦接該第一源極線，而該第二源/汲極電性耦接該第一畫素；以及一第二電晶體，具有一第二閘極、一第三源/汲極及一第四源/汲極，該第二閘極電性耦接該第二閘極線，該第三源/汲極電性耦接該第二源極線，而該第四源/汲極電性耦接該第一畫素；以及一閘極驅動器，電性耦接該第一閘極線、該第二閘極線及該第三閘極線，用以依據一預設頻率先後提供一第一脈衝至該第一閘極線與該第三閘極線，並用以依據該預設頻率提供一第二脈衝至該第二閘極線，其中該第二脈衝的致能期間在該第一脈衝的致能期間之後，且該第二脈衝的上升緣距該第一脈衝的上升緣一預設時間差，而該預設時間差大於該第一脈衝之致能期間的時間長度，其中，該第二畫素透過由該第三閘極線所控制的電晶體而電性耦接至該第一源極線，且提供至該第三閘極線的該第一脈衝的致能期間至少有部分與提供至該第二閘極線的該第二脈衝的致能期間相重疊。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該預設時間差為相鄰兩個第一脈衝之上升緣的時間差的一半。
  3. 如申請專利範圍第1項所述之顯示裝置，其中該閘極驅動器包括：一第一閘極驅動單元，電性耦接該第一閘極線，用以依據該預設頻率提供該第一脈衝至該第一閘極線；以及一第二閘極驅動單元，電性耦接該第二閘極線，用以依據該預設頻率提供該第二脈衝至該第二閘極線。
  4. 如申請專利範圍第1項所述之顯示裝置，更包括：一源極驅動器，電性耦接該第一源極線及該第二源極線，用以提供顯示資料至該第一源極線及該第二源極線。
  5. 如申請專利範圍第4項所述之顯示裝置，其中該源極驅動器係在該第一脈衝的致能期間內提供在一第一畫面中對應於該畫素的顯示資料至該第一源極線，並在該第二脈衝的致能期間內提供在一第二畫面中對應於該畫素的顯示資料至該第二源極線。
  6. 如申請專利範圍第4項所述之顯示裝置，其中該源極驅動器係在該第一脈衝的致能期間內提供在一畫面中對應於該畫素的一第一顯示資料至該第一源極線，並在該第二脈衝的致能期間內提供該畫面中對應於該畫素的一第二顯示資料至該第二源極線。
  7. 如申請專利範圍第6項所述之顯示裝置，其中該第一顯示資料及該第二顯示資料的亮度平均值為該畫面中對應於該畫素之顯示資料的預定亮度值。
  8. 如申請專利範圍第4項所述之顯示裝置，其中該源極驅動器包括： 一第一源極驅動單元，電性耦接該第一源極線，用以提供顯示資料至該第一源極線；以及一第二源極驅動單元，電性耦接該第二源極線，用以提供顯示資料至該第二源極線。
  9. 如申請專利範圍第8項所述之顯示裝置，其中該第一源極驅動單元係在該第一脈衝的致能期間內提供在一第一畫面中對應於該畫素的顯示資料至該第一源極線，而該第二源極驅動單元係在該第二脈衝的致能期間內提供在一第二畫面中對應於該畫素的顯示資料至該第二源極線。
  10. 如申請專利範圍第8項所述之顯示裝置，其中該第一源極驅動單元係在該第一脈衝的致能期間內提供在一畫面中對應於該畫素的一第一顯示資料至該第一源極線，而該第二源極驅動單元係在該第二脈衝的致能期間內提供在該畫面中對應於該畫素的一第二顯示資料至該第二源極線。
  11. 如申請專利範圍第10項所述之顯示裝置，其中該第一顯示資料及該第二顯示資料的亮度平均值為該畫面中對應於該畫素之顯示資料的預定亮度值。
  12. 一種顯示面板之驅動方法，所述之顯示面板包括有一第一閘極線、一第一源極線、一第二閘極線、一第二源極線、一第三閘極線、一第一畫素、一第二畫素、一第一電晶體及一第二電晶體，其中該第一電晶體具有一第一閘極、一第一源/汲極及一第二源/汲極，且該第一閘極電性耦接該第一閘極線，該第一源/汲極電性耦接該第一源極線，該第二源/汲極電性耦接該畫素，而該第二電晶體具有一第二閘極、一第三源/汲極及一第四源/汲極，且該第二閘極電性耦接該第二閘極線，該第三源/汲極電性耦接該第二源極線，該第四源/汲極電 性耦接該第一畫素，該第二畫素透過由該第三閘極線所控制的電晶體而電性耦接至該第一源極線，該驅動方法包括：依據一預設頻率，先後提供一第一脈衝至該第一閘極線與該第三閘極線；以及依據該預設頻率提供一第二脈衝至該第二閘極線，其中，該第二脈衝的致能期間在該第一閘極線之該第一脈衝的致能期間之後，該第二脈衝的上升緣距該第一閘極線之該第一脈衝的上升緣一預設時間差，而該預設時間差大於該第一脈衝之致能期間的時間長度，且提供至該第三閘極線的該第一脈衝的致能期間至少有部分與提供至該第二閘極線的該第二脈衝的致能期間相重疊。
  13. 如申請專利範圍第12項所述之驅動方法，其中該預設時間差為相鄰兩個第一脈衝之上升緣的時間差的一半。
  14. 如申請專利範圍第12項所述之驅動方法，更包括：在該第一脈衝的致能期間內提供在一第一畫面中對應於該畫素的顯示資料至該第一源極線；以及在該第二脈衝的致能期間內提供在一第二畫面中對應於該畫素的顯示資料至該第二源極線。
  15. 如申請專利範圍第12項所述之驅動方法，更包括：在該第一脈衝的致能期間內提供在一畫面中對應於該畫素的一第一顯示資料至該第一源極線；以及在該第二脈衝的致能期間內提供在該畫面中對應於該畫素的一第二顯示資料至該第二源極線。
  16. 如申請專利範圍第15項所述之驅動方法，其中該第一顯示資料及該第二顯示資料的亮度平均值為該畫面中對應於該畫素之顯示資料的預定亮度值。
TW098145322A 2009-12-28 2009-12-28 顯示裝置及其顯示面板的驅動方法 TWI423210B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098145322A TWI423210B (zh) 2009-12-28 2009-12-28 顯示裝置及其顯示面板的驅動方法
US12/892,480 US20110157243A1 (en) 2009-12-28 2010-09-28 Display apparatus and method for driving display panel thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145322A TWI423210B (zh) 2009-12-28 2009-12-28 顯示裝置及其顯示面板的驅動方法

Publications (2)

Publication Number Publication Date
TW201123129A TW201123129A (en) 2011-07-01
TWI423210B true TWI423210B (zh) 2014-01-11

Family

ID=44186988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145322A TWI423210B (zh) 2009-12-28 2009-12-28 顯示裝置及其顯示面板的驅動方法

Country Status (2)

Country Link
US (1) US20110157243A1 (zh)
TW (1) TWI423210B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021369A (zh) 2012-12-21 2013-04-03 北京京东方光电科技有限公司 液晶显示器的驱动方法
KR102138107B1 (ko) * 2013-10-10 2020-07-28 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN111627389B (zh) * 2020-06-30 2022-06-17 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164380A1 (en) * 2005-01-21 2006-07-27 Hui-Wen Yang Liquid crystal display and driving method thereof
TW200729113A (en) * 2006-01-23 2007-08-01 Vastview Tech Inc Display accelerating method for raising frame rate
TW200837694A (en) * 2007-03-14 2008-09-16 Chi Mei Optoelectronics Corp Liquid crystal display panel, transflect liquid crystal display panel, and liquid crystal display panel module
US20090278777A1 (en) * 2008-05-08 2009-11-12 Chunghwa Picture Tubes, Ltd. Pixel circuit and driving method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3999081B2 (ja) * 2002-01-30 2007-10-31 シャープ株式会社 液晶表示装置
TW594338B (en) * 2003-02-14 2004-06-21 Quanta Display Inc A two TFT pixel structure liquid crystal display
KR101082909B1 (ko) * 2005-02-05 2011-11-11 삼성전자주식회사 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164380A1 (en) * 2005-01-21 2006-07-27 Hui-Wen Yang Liquid crystal display and driving method thereof
TW200729113A (en) * 2006-01-23 2007-08-01 Vastview Tech Inc Display accelerating method for raising frame rate
TW200837694A (en) * 2007-03-14 2008-09-16 Chi Mei Optoelectronics Corp Liquid crystal display panel, transflect liquid crystal display panel, and liquid crystal display panel module
US20090278777A1 (en) * 2008-05-08 2009-11-12 Chunghwa Picture Tubes, Ltd. Pixel circuit and driving method thereof

Also Published As

Publication number Publication date
TW201123129A (en) 2011-07-01
US20110157243A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
KR102423863B1 (ko) 게이트 구동부 및 이를 구비한 평판 표시 장치
TWI493521B (zh) 顯示器驅動器積體電路以及使用顯示器驅動器積體電路之系統及方法
US8928639B2 (en) Display device and driving method thereof
KR101473843B1 (ko) 액정표시장치
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
US9299301B2 (en) Display device and method for driving the display device
KR102402766B1 (ko) 저속 구동 모드로 영상을 출력하는 방법 및 이를 구현하는 표시장치
US9035930B2 (en) Display device and driving method thereof
US10504412B2 (en) Display apparatus and driving method thereof
US9941018B2 (en) Gate driving circuit and display device using the same
JP2011039205A (ja) タイミングコントローラ、画像表示装置及びリセット信号出力方法
US20080024474A1 (en) Driving device and display apparatus having the same
JP4777050B2 (ja) 表示パネル制御回路
TWI423210B (zh) 顯示裝置及其顯示面板的驅動方法
KR20160086436A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
CN101315503B (zh) 液晶显示装置及其驱动方法
JP2009288666A (ja) 表示装置
US20100207919A1 (en) Display device, and its drive circuit and drive method
KR101595463B1 (ko) 액정 표시장치
KR101989931B1 (ko) 액정표시장치
KR101878176B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
JP2008070406A (ja) 液晶表示装置
KR102437178B1 (ko) 게이트 구동 회로
JP5370264B2 (ja) 表示装置
JP2010282046A (ja) 液晶表示装置