JP2009288666A

JP2009288666A - 表示装置

Info

Publication number: JP2009288666A
Application number: JP2008142995A
Authority: JP
Inventors: Tomomi Kamio; 知巳神尾
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-05-30
Filing date: 2008-05-30
Publication date: 2009-12-10
Anticipated expiration: 2028-05-30
Also published as: JP4775407B2; TW201003629A; US20090295698A1; KR101040790B1; CN101593499A; KR20090124936A; TWI423231B; CN101593499B

Abstract

【課題】走査線の本数を増大させずに信号線の本数を削減することができる表示装置を提供すること。
【解決手段】走査線Ｇａｔｅ１、Ｇａｔｅ２と、信号線ＳＧ１、ＳＲ１との交点近傍に表示画素Ｇｒｅｅｎ１、Ｒｅｄ１、Ｂｌｕｅ１を配置する。表示画素Ｇｒｅｅｎ１はＴＦＴ１１ａを介して走査線Ｇａｔｅ１と信号線ＳＧ１とに接続する。表示画素Ｒｅｄ１はＴＦＴ１４ａを介して走査線Ｇａｔｅ１と信号線ＳＲ１とに接続する。表示画素Ｂｌｕｅ１はＴＦＴ１２ａ、１３ａを介して走査線Ｇａｔｅ１と、走査線Ｇａｔｅ２と、信号線ＳＲ１とに接続する。信号線ＳＲ１には赤表示に係る階調信号と青表示に係る階調信号とを交互に印加し、赤表示に係る階調信号が表示画素Ｒｅｄ１に書き込まれ、青表示に係る階調信号が表示画素Ｂｌｕｅ１に書き込まれるように、走査線Ｇａｔｅ１、Ｇａｔｅ２の走査信号を制御する。
【選択図】図２

Description

本発明は、アクティブマトリクス方式の表示装置に関する。

液晶表示装置等に用いられるアクティブマトリクス方式の表示装置では、表示部の行方向に対して配設される複数の走査線と表示部の列方向に対して配設される複数の信号線との交点近傍に表示画素を接続し、該表示画素に所定の電圧を印加することで表示を行っている。従来の表示装置では、各表示画素のそれぞれに対応する信号線と走査線とを必要としている。したがって、信号線を駆動するソースドライバの出力数も信号線の本数分必要であるとともに、走査線を駆動するゲートドライバの出力数も走査線の本数分必要であった。

信号線の本数を減らす提案の１つとして、例えば特許文献１の手法がある。特許文献１では、１本の信号線の両側に２つのＴＦＴを設けるとともに、これら２つのＴＦＴの一方に第１走査線を接続し、また、他方のＴＦＴに第２走査線を接続している。さらに、４画素分の画像信号を印加する画像出力回路を設けるとともに、この２本の信号線に印加する画像信号を切り替える第１スイッチング素子と第２スイッチング素子を設け、第１制御線と第２制御線からの制御信号によって前記第１スイッチング素子と第２スイッチング素子の切り替えを行うことで、１本の信号線を２つのＴＦＴ、即ち２つの表示画素で共用できるようにしている。
特開２００６−２０１３１５号公報

上述の特許文献１の手法では信号線の本数を従来の半分にすることが可能であるが、走査線が従来の倍の本数だけ必要となる。

本発明は、上記の事情に鑑みてなされたもので、走査線の本数を増大させずに信号線の本数を削減することができる表示装置を提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様の表示装置は、複数行の走査線と、前記走査線に対して直交配置された複数列の信号線と、前記複数行の走査線のうち、互いに隣接して配置される第１の走査線と第２の走査線との間で且つ少なくとも一部の前記信号線の近傍にそれぞれ配置される複数の第１の表示画素と、前記第１の表示画素とで前記第１の表示画素の近傍の信号線を挟むようにそれぞれ配置される複数の第２の表示画素と、前記第１の表示画素と、前記第１の表示画素の近傍の信号線と、前記第１の走査線とに接続される複数の第１のスイッチング素子と、前記第２の表示画素と、前記第１の表示画素の近傍の信号線とに接続される複数の第２のスイッチング素子と、前記第２のスイッチング素子と、前記第１の走査線と、前記第２の走査線とに接続される複数の第３のスイッチング素子とを具備することを特徴とする。

また、上記の目的を達成するために、本発明の第２の態様の表示装置は、複数行の走査線と、前記走査線に対して直交配置された複数列の信号線と、前記複数行の走査線のうち、互いに隣接して配置される第１の走査線と第２の走査線との間で且つ少なくとも一部の前記信号線の近傍にそれぞれ配置される複数の第１の表示画素と、前記第１の表示画素とで前記第１の表示画素の近傍の信号線を挟むようにそれぞれ配置される複数の第２の表示画素と、前記第１の表示画素と、前記第１の表示画素の近傍の信号線と、前記第１の走査線とに接続される複数の第１のスイッチング素子と、前記第２の表示画素と、前記第２の走査線とに接続される複数の第２のスイッチング素子と、前記第２のスイッチング素子と、前記第１の走査線と、前記第１の表示画素の近傍の信号線とに接続される複数の第３のスイッチング素子とを具備することを特徴とする。

本発明によれば、走査線の本数を増大させずに信号線の本数を削減することができる表示装置を提供することができる。

以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
まず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る表示装置の一例としての液晶表示装置の全体構成を示す図である。図１に示す液晶表示装置は、表示部１０と、ソースドライバ（信号側駆動回路）２０と、ゲートドライバ（走査側駆動回路）３０と、ＲＧＢ発生回路４０と、共通電圧発生回路５０と、タイミング制御回路６０と、電源発生回路７０とを有している。

表示部１０は、複数行の走査線と、複数列の信号線と、走査線と信号線とにそれぞれ接続された複数の表示画素とを有して構成されている。

図２は、本実施形態における表示画素の接続構造を示す図である。ここで、図２は、表示部１０内の９画素のみの接続構造を示しているが、その他の表示画素も図２に示すものと同様の接続構造をしている。さらに、図２は、表示部１０がカラー表示可能な例を示している。したがって、各表示画素の前面には赤（Red）、緑(Green）、青（blue）の何れかの色のカラーフィルタが配置されている。図２においては、緑表示に係る表示画素をＧｒｅｅｎＮ（Ｎ＝１、２、３）、赤表示に係る表示画素をＲｅｄＮ（Ｎ＝１、２、３）、青表示に係る表示画素をＢｌｕｅＮ（Ｎ＝１、２、３）として示している。

本実施形態においては、図２に示すように、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１、ＳＲ１、ＳＧ２とが互いに直交するように配設されている。

さらに、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１との交点近傍に、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３が配置されている。

表示画素（第３の表示画素）Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、薄膜トランジスタ（ＴＦＴ）（第４のスイッチング素子）１１ａ、１１ｂ、１１ｃを介して走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１とに接続されている。より詳しくは、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３はそれぞれＴＦＴ１１ａ、１１ｂ、１１ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１１ａ、１１ｂ、１１ｃのソース（或いはドレイン）はそれぞれ信号線ＳＧ１に接続されている。さらに、ＴＦＴ１１ａ、１１ｂ、１１ｃのゲートはそれぞれ走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

さらに、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１との交点近傍には、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３が配置されている。また、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３とともに信号線ＳＲ１を挟むようにして表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３が配置されている。

表示画素（第２の表示画素）Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３は、ＴＦＴ（第２のスイッチング素子）１２ａ、１２ｂ、１２ｃ及びＴＦＴ（第３のスイッチング素子）１３ａ、１３ｂ、１３ｃを介して走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１とに接続されている。より詳しくは、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３はＴＦＴ１２ａ、１２ｂ、１２ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１２ａ、１２ｂ、１２ｃのソース（或いはドレイン）は信号線ＳＲ１に接続されている。また、ＴＦＴ１２ａ、１２ｂ、１２ｃのゲートはＴＦＴ１３のドレイン（或いはソース）に接続されている。さらに、ＴＦＴ１３ａ、１３ｂ、１３ｃのソース（或いはドレイン）は表示画素を挟んで配設される２つの走査線のうちの上側に配置された走査線（第１の走査線）に接続されている。また、ＴＦＴ１３ａ、１３ｂ、１３ｃのゲートは、表示画素を挟んで配設される２つの走査線のうちの下側の走査線（第２の走査線）に接続されている。

また、表示画素（第１の表示画素）Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３は、ＴＦＴ１４ａ、１４ｂ、１４ｃを介して走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１とに接続されている。より詳しくは、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３はＴＦＴ（第１のスイッチング素子）１４ａ、１４ｂ、１４ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１４ａ、１４ｂ、１４ｃのソース（或いはドレイン）は信号線ＳＲ１に接続されている。さらに、ＴＦＴ１４ａ、１４ｂ、１４ｃのゲートは走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

このような構成に対し、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３にはゲートドライバ３０から走査信号が印加される。また、信号線ＳＧ１にはソースドライバ２０から緑色表示に係る階調信号が印加される。さらに、信号線ＳＲ１にはソースドライバ２０から赤色表示に係る階調信号と青色表示に係る階調信号とが時分割で印加される。

即ち、表示部１０は、列方向（信号線の延伸方向）の各表示画素が同一の色成分になるように、かつ、行方向（走査線の延伸方向）の各表示画素が例えば赤（Red）、緑(Green）、青（blue）の順で繰り返すようにカラーフィルタがストライプ配置され、赤（Red）に対応する表示画素と青（blue）に対応する表示画素とが共通の信号線に接続されている。そして、赤（Red）に対応する表示画素及び青（blue）に対応する表示画素が接続される信号線とは異なる信号線に、緑(Green）に対応する表示画素が接続されている。

図２のような本実施形態の構成では、信号線の本数を（１行分の表示画素数の２／３）本とすることが可能である。

図３は、表示部１０に設けられる１つの表示画素の等価回路を示す図である。図３に示すように、各表示画素は画素容量Ｃｌｃと補償容量Ｃｓとを有している。画素容量Ｃｌｃは、ＴＦＴ（ＴＦＴ１１、１２、１４）に接続され、平行に配置された電極中に液晶が充填されて構成されている。また、画素容量Ｃｌｃと補償容量Ｃｓとは共通の信号線に接続され、共通信号ＶＣＯＭが印加されている。このような構成の表示画素において、画素容量Ｃｌｃに接続されたＴＦＴがオン状態となると、階調信号ＶｓｉｇがＴＦＴを介して画素容量Ｃｌｃに印加される。画素容量Ｃｌｃに階調信号Ｖｓｉｇが印加されると、この階調信号Ｖｓｉｇと共通信号ＶＣＯＭとの差の電圧（画素電圧）Ｖｌｃｄに応じて液晶の配向状態が変化して液晶中の光の透過率が変化する。これにより、図３に示す表示画素の背面等に配置された図示しない光源からの光の透過状態が変化して画像表示が行われる。

ソースドライバ２０は、図２の信号線が接続され、タイミング制御回路６０から出力される水平制御信号（クロック信号、スタート信号、ラッチ動作制御信号等）に基づいて、ＲＧＢ発生回路４０から供給されるＲ、Ｇ、Ｂの各色の表示データを１行単位で取り込み、この取り込んだ表示データに対応する階調信号を信号線に印加する。

ゲートドライバ３０は、図２の走査線が接続され、タイミング制御回路６０からの垂直制御信号を受け、走査線に接続されたＴＦＴをオン又はオフするための走査信号を走査線に印加する。

ＲＧＢ発生回路４０は、例えば液晶表示装置の外部から供給される映像信号（アナログ又はデジタル）からＲ、Ｇ、Ｂの各色の表示データを生成してソースドライバ２０に出力する。ここで、ＲＧＢ発生回路４０には、所定期間（例えば、１フレームや１フィールド）毎にタイミング制御回路６０から反転信号（ＦＲＰ）が入力される。ＲＧＢ発生回路４０は、反転信号が入力される毎にソースドライバ２０に出力する表示データのビット値を反転する。このようにして所定期間毎に表示データのビット値を反転させることにより、表示画素に印加される階調信号の極性を所定期間毎に反転させる。これにより、表示画素を交流駆動することが可能である。

共通電圧発生回路５０は、タイミング制御回路６０から出力される反転信号に基づいて、所定期間（例えば、１フレームや１フィールド）毎に極性が反転する共通信号ＶＣＯＭを生成して表示画素に印加する。

タイミング制御回路６０は、垂直制御信号、水平制御信号、反転信号等の各種の制御信号を生成し、反転信号をＲＧＢ発生回路４０及び共通電圧発生回路５０に、垂直制御信号をゲートドライバ３０に、水平制御信号をソースドライバ２０に出力する。

電源発生回路７０は、走査信号を生成するために必要な電源電圧ＶＧＨ、ＶＧＬを生成してゲートドライバ３０に供給するとともに、階調信号を生成するために必要な電源電圧ＶＳＨを生成してソースドライバ２０に供給する。また、電源発生回路７０は、ロジック電源ＶＣＣを生成してソースドライバ２０及びゲートドライバ３０に供給する。

次に、本実施形態に係る液晶表示装置の動作について説明する。図４は、本実施形態における液晶表示装置の表示動作について示すタイミングチャートである。図４においては、上から、信号線ＳＧ１に印加される階調信号、信号線ＳＲ１に印加される階調信号、Ｇａｔｅ１に印加される走査信号、Ｇａｔｅ２に印加される走査信号、Ｇａｔｅ３に印加される走査信号、ＴＦＴ１２ａのゲート電位Ｇ１２、ＴＦＴ１２ｂのゲート電位Ｇ２３、表示画素Ｒｅｄ１の表示状態、表示画素Ｇｒｅｅｎ１の表示状態、表示画素Ｂｌｕｅ１の表示状態、表示画素Ｒｅｄ２の表示状態、表示画素Ｇｒｅｅｎ２の表示状態、表示画素Ｂｌｕｅ２の表示状態を示している。

本実施形態においては、緑表示に係る表示データを、赤又は青表示に係る表示データよりも１／２水平期間（Ｈ）分だけ先にソースドライバ２０に入力する。さらに、赤及び青表示に係る表示データは赤、青の順で１／２水平期間毎に交互にソースドライバ２０に入力する。これにより、図４に示すように、緑表示に係る階調信号Ｇ０、Ｇ１、Ｇ２、…が信号線ＳＧ１に印加されてから１／２水平期間だけ遅れて、赤又は青表示に係る階調信号Ｒ０、Ｂ０、Ｒ１、Ｂ１、Ｒ２、Ｂ２、…が信号線ＳＲ１に印加されることになる。

以下の説明においては、走査線Ｇａｔｅ１に接続された表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１及び走査線Ｇａｔｅ２に接続された表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示に関して説明する。その他の行の表示画素についても以下に説明する制御と同様の制御がなされるものである。なお、図４に示すｏｌｄ、Ｒ０、Ｇ０、Ｂ０はＧａｔｅ１の前の行以前の表示に係るものであるため説明を省略する。

表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１の表示を行う際には、走査線Ｇａｔｅ１の走査信号と走査線Ｇａｔｅ２の走査信号とをそれぞれ所定期間だけＨｉｇｈとする。ここで、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとする期間は、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間よりも長くする。なお、図４の例では、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとする期間を１／２水平期間とし、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間をそれよりも短くしている。

走査線Ｇａｔｅ１の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ａとＴＦＴ１４ａとがともにオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ１が表示画素Ｇｒｅｅｎ１に書き込まれ、表示画素Ｇｒｅｅｎ１において階調信号Ｇ１に対応した表示が開始される。また、信号線ＳＲ１に印加されていた階調信号Ｒ１が表示画素Ｒｅｄ１に書き込まれ、表示画素Ｒｅｄ１において階調信号Ｒ１に対応した表示が開始される。

さらに、走査線Ｇａｔｅ２の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ｂ、ＴＦＴ１４ｂ、ＴＦＴ１３ａ及びＴＦＴ１２ａがオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ１が表示画素Ｇｒｅｅｎ２に書き込まれ、表示画素Ｇｒｅｅｎ２において階調信号Ｇ１に対応した表示が行われる。また、信号線ＳＲ１に印加されていた階調信号Ｒ１が表示画素Ｒｅｄ２に書き込まれ、表示画素Ｒｅｄ２において階調信号Ｒ１に対応した表示が行われる。

走査線Ｇａｔｅ２の走査信号がＬｏｗとなった後は、走査線Ｇａｔｅ２の走査信号が再びＨｉｇｈとなるまで、表示画素Ｇｒｅｅｎ２、Ｒｅｄ２に発生した画素電圧Ｖｌｃｄは、それぞれの表示画素が有する補償容量Ｃｓにおいて保持される。また、走査線Ｇａｔｅ１がＨｉｇｈ状態のままで走査線Ｇａｔｅ２の走査信号がＬｏｗとなるので、走査線Ｇａｔｅ２の走査信号が再びＨｉｇｈとなるまで、ＴＦＴ１２ａのゲート電位Ｇ２１は走査信号Ｇａｔｅ１のＨｉｇｈレベルに保持される。ＴＦＴ１２ａがオン状態のまま保持されることにより、信号線ＳＲ１に印加されていた階調信号Ｂ１が表示画素Ｂｌｕｅ１に書き込まれ、表示画素Ｂｌｕｅ１において階調信号Ｂ１に対応した表示が開始される。

走査線Ｇａｔｅ１の走査信号がＬｏｗとなった後は、走査線Ｇａｔｅ１の走査信号が再びＨｉｇｈとなるまで、表示画素Ｇｒｅｅｎ１及びＲｅｄ１に発生した画素電圧Ｖｌｃｄが、それぞれの表示画素が有する補償容量Ｃｓにおいて保持される。このようにして、表示画素Ｒ１、Ｇ１、Ｂ１において映像信号に基づいた表示すべき適正な階調表示がなされることになる。

次の水平期間において、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示を行う際には、走査線Ｇａｔｅ２の走査信号と走査線Ｇａｔｅ３の走査信号とをそれぞれ所定期間だけＨｉｇｈとする。図４の例では、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間を１／２水平期間とし、走査線Ｇａｔｅ３の走査信号をＨｉｇｈとする期間をそれよりも短くしている。

走査線Ｇａｔｅ２の走査信号がＨｉｇｈとなることにより、上述したように、ＴＦＴ１１ｂ、ＴＦＴ１４ｂ、及びＴＦＴ１２ａがオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ２が表示画素Ｇｒｅｅｎ２に新たに書き込まれ、表示画素Ｇｒｅｅｎ２において階調信号Ｇ２に対応した表示が行われる。また、信号線ＳＲ１に印加されていた階調信号Ｒ２が表示画素Ｒｅｄ２に新たに書き込まれ、表示画素Ｒｅｄ２において階調信号Ｒ２に対応した表示が行われる。さらに、走査線Ｇａｔｅ１の走査信号がＬｏｗとなっている状態でＴＦＴ１２ａがＨｉｇｈとなることにより、表示画素Ｂｌｕｅ１に発生した画素電圧Ｖｌｃｄが、補償容量Ｃｓにおいて保持される。

さらに、走査線Ｇａｔｅ３の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ｃ、ＴＦＴ１４ｃ、ＴＦＴ１３ｂ及びＴＦＴ１２ｂがオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ２が表示画素Ｇｒｅｅｎ３に書き込まれ、表示画素Ｇｒｅｅｎ３において階調信号Ｇ２に対応した表示が行われる。また、信号線ＳＲ１に印加されていた階調信号Ｒ２が表示画素Ｒｅｄ３に書き込まれ、表示画素Ｒｅｄ３において階調信号Ｒ２に対応した表示が行われる。

走査線Ｇａｔｅ３の走査信号がＬｏｗとなった後は、走査線Ｇａｔｅ３の走査信号が再びＨｉｇｈとなるまで、表示画素Ｇｒｅｅｎ３、Ｒｅｄ３に発生した画素電圧Ｖｌｃｄは、それぞれの表示画素が有する補償容量Ｃｓにおいて保持される。また、走査線Ｇａｔｅ３の走査信号が再びＨｉｇｈとなるまでＴＦＴ１２ｂのゲート電位Ｇ２３が走査信号Ｇａｔｅ２のＨｉｇｈレベルに保持される。ＴＦＴ１２ｂがオン状態のまま保持されることにより、信号線ＳＲ１に印加されていた階調信号Ｂ２が表示画素Ｂｌｕｅ２に書き込まれ、表示画素Ｂｌｕｅ２において階調信号Ｂ１に対応した表示が開始される。

走査線Ｇａｔｅ２の走査信号がＬｏｗとなった後は、走査線Ｇａｔｅ２の走査信号が再びＨｉｇｈとなるまで、表示画素Ｇｒｅｅｎ２及びＲｅｄ２に発生した画素電圧Ｖｌｃｄが、それぞれの表示画素が有する補償容量Ｃｓにおいて保持される。このようにして、表示画素Ｒ２、Ｇ２、Ｂ２において映像信号に基づいた表示すべき適正な階調表示がなされることになる。

走査線Ｇａｔｅ３以後の行についても上述と同様の制御がなされ、各表示画素において映像信号に基づいた表示すべき適正な階調表示がなされることになる。

以上説明したように、第１の実施形態においては、ＴＦＴを用いてある表示画素に使用する信号線をその表示画素に隣接する表示画素と兼用することにより、走査線の本数を増大させることなく、信号線の本数及びソースドライバ２０の出力数を削減することが可能である。これにより、ソースドライバ２０を構成するＬＳＩの接合ピッチ幅が大きくなり、表示部１０上にソースドライバ２０を構成するＬＳＩを接合する場合に、その接合を容易に行うことが可能である。また、ソースドライバ２０の出力数を削減できるのでソースドライバ２０を構成するＬＳＩの小型化も実現できる。

ここで、図２の表示画素の接続構造において表示画素ＢｌｕｅＮとＲｅｄＮについては入れ替えることが可能である。ただし、この場合にはソースドライバ２０に入力する赤と青の表示データの順番も入れ替える必要がある。

さらに、本実施形態においては、緑(Green）に対応する表示画素ＧｒｅｅｎＮについては、信号線を他の色成分に対応する表示画素と兼用しないようにしている。このため、表示画素ＧｒｅｅｎＮについては階調電圧の書き込み時間を１水平期間（１Ｈ）とすることが可能で、他の色成分に対応する表示画素に比べてより適切な階調表示を行うことが可能である。表示画素ＧｒｅｅｎＮのみこのような構成としているのは、人間の視感度が、緑色の感度が最も高いため、たとえ赤色成分や青色成分の階調表示が比較的劣っていたとしても、緑色成分の階調表示が適切であれば、表示品位を比較的高く維持することができるためである。

なお、色を考慮しないのであれば、図５に示すようにして全ての信号線に対して、走査線延伸方向に沿うように隣接した２個の表示画素を共通の信号線に接続することも可能である。この場合には、信号線の本数を（１行分の表示画素数の１／２）本まで削減することが可能であり、さらに信号線の本数を削減することができる。なお、図５の表示画素の配置を有する液晶表示装置の表示動作について示すタイミングチャートは図６に示すものとなる。図６は、図４においてＢｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３をＰｉｘｅｌ１、Ｐｉｘｅｌ３、Ｐｉｘｅｌ５に置き換え、Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３をＰｉｘｅｌ２、Ｐｉｘｅｌ４、Ｐｉｘｅｌ６に置き換えたものである。Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３の制御等の基本的な考え方については図６と図４とで変わらない。

［第２の実施形態］
次に本発明の第２の実施形態について説明する。第２の実施形態は、表示画素の接続構造及び表示装置の動作が第１の実施形態と異なる。表示装置の基本的な構成は図１で示したものと同様であるので説明を省略する。

図７は、本実施形態における表示画素の接続構造を示す図である。ここで、図７においても図２と同様に、表示部１０内の９画素のみの接続構造を示している。

本実施形態においては、図７に示すように、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１、ＳＲ１、ＳＧ２とが互いに直交するように配設されている。

表示画素（第３の表示画素）Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、ＴＦＴ（第４のスイッチング素子）１１ａ、１１ｂ、１１ｃを介して走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１とに接続されている。より詳しくは、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３はそれぞれＴＦＴ１１ａ、１１ｂ、１１ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１１ａ、１１ｂ、１１ｃのソース（或いはドレイン）はそれぞれ信号線ＳＧ１に接続されている。さらに、ＴＦＴ１１ａ、１１ｂ、１１ｃのゲートはそれぞれ走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

表示画素（第２の表示画素）Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３は、ＴＦＴ（第２のスイッチング素子）１５ａ、１５ｂ、１５ｃ及びＴＦＴ（第３のスイッチング素子）１６ａ、１６ｂ、１６ｃを介して走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１とに接続されている。より詳しくは、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３はＴＦＴ１５ａ、１５ｂ、１５ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１５ａ、１５ｂ、１５ｃのソース（或いはドレイン）はＴＦＴ１６ａ、１６ｂ、１６ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１５ａ、１５ｂ、１５ｃのゲートは表示画素を挟んで配設される２つの走査線のうちの下側の走査線（第２の走査線）に接続されている。さらに、ＴＦＴ１６ａ、１６ｂ、１６ｃのソース（或いはドレイン）は信号線ＳＲ１に接続されている。また、ＴＦＴ１６ａ、１６ｂ、１６ｃのゲートは、表示画素を挟んで配設される２つの走査線のうちの上側の走査線（第１の走査線）に接続されている。

図７のような本実施形態の構成としても、信号線の本数を（１行分の表示画素数の２／３）本とすることが可能である。

次に、本実施形態に係る液晶表示装置の動作について説明する。図８は、本実施形態における液晶表示装置の動作について示すタイミングチャートである。図８においては、上から、信号線ＳＧ１に印加される階調信号、信号線ＳＲ１に印加される階調信号、Ｇａｔｅ１に印加される走査信号、Ｇａｔｅ２に印加される走査信号、Ｇａｔｅ３に印加される走査信号、表示画素Ｒｅｄ１の表示状態、表示画素Ｇｒｅｅｎ１の表示状態、表示画素Ｂｌｕｅ１の表示状態、表示画素Ｒｅｄ２の表示状態、表示画素Ｇｒｅｅｎ２の表示状態、表示画素Ｂｌｕｅ２の表示状態を示している。

本実施形態においては、緑表示に係る表示データと赤又は青表示に係る表示データとを同じタイミングでソースドライバ２０に入力する。さらに、赤及び青表示に係る表示データは１／２水平期間毎に交互にソースドライバ２０に入力する。なお、本実施形態では赤表示に係る表示データと青表示に係る表示データとの入力順を図４と逆順としている。これにより、図８に示すように、緑表示に係る階調信号Ｇ０、Ｇ１、Ｇ２、…が信号線ＳＧ１に印加されるタイミングに同期して、赤又は青表示に係る階調信号Ｂ０、Ｒ０、Ｂ１、Ｒ１、Ｂ２、Ｒ２、…が信号線ＳＲ１に印加されることになる。

以下の説明においても、走査線Ｇａｔｅ１に接続された表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１及び走査線Ｇａｔｅ２に接続された表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示に関して説明する。その他の行の表示画素についても以下に説明する制御と同様の制御がなされるものである。

まず、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１の表示を行う際には、走査線Ｇａｔｅ１の走査信号と走査線Ｇａｔｅ２の走査信号とをそれぞれ所定期間だけＨｉｇｈとする。ここで、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとする期間は、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間よりも長くする。なお、図８の例では、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとする期間を１水平期間とし、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする１／２水平期間としている。

走査線Ｇａｔｅ１の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ａ、１４ａ及び１６ａがオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ１が表示画素Ｇｒｅｅｎ１に書き込まれ、表示画素Ｇｒｅｅｎ１において階調信号Ｇ１に対応した表示が開始される。また、信号線ＳＲ１に印加されていた階調信号Ｂ１が表示画素Ｒｅｄ１に書き込まれ、表示画素Ｒｅｄ１において階調信号Ｂ１に対応した表示が開始される。

さらに、走査線Ｇａｔｅ２の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ｂ、ＴＦＴ１４ｂ、及びＴＦＴ１５ａがオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ１が表示画素Ｇｒｅｅｎ２に書き込まれ、表示画素Ｇｒｅｅｎ２において階調信号Ｇ１に対応した表示が行われる。また、信号線ＳＲ１に印加されていた階調信号Ｂ１が表示画素Ｒｅｄ２に書き込まれ、表示画素Ｒｅｄ２において階調信号Ｂ１に対応した表示が行われる。さらに、信号線ＳＲ１に印加されていた階調信号Ｂ１が表示画素Ｂｌｕｅ１に書き込まれ、表示画素Ｂｌｕｅ１において階調信号Ｂ１に対応した表示が開始される。

走査線Ｇａｔｅ２の走査信号がＬｏｗとなった後は、走査線Ｇａｔｅ２の走査信号が再びＨｉｇｈとなるまで、表示画素Ｂｌｕｅ１、及び表示画素Ｇｒｅｅｎ２、Ｒｅｄ２に発生した画素電圧Ｖｌｃｄは、それぞれの表示画素が有する補償容量Ｃｓにおいて保持される。また、走査線Ｇａｔｅ２の走査信号がＬｏｗとなっても走査線Ｇａｔｅ１の走査信号はＨｉｇｈのままであるので、信号線ＳＲ１に印加されていた階調信号Ｒ１が表示画素Ｒｅｄ１に新たに書き込まれ、表示画素Ｒｅｄ１において階調信号Ｒ１に対応した表示が開始される。

次の水平期間において、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示を行う際には、走査線Ｇａｔｅ２の走査信号と走査線Ｇａｔｅ３の走査信号とをそれぞれ所定期間だけＨｉｇｈとする。図８の例では、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間を１水平期間とし、走査線Ｇａｔｅ３の走査信号をＨｉｇｈとする期間を１／２水平期間としている。

上述したように、走査線Ｇａｔｅ２の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ｂ、ＴＦＴ１４ｂ、及びＴＦＴ１５ａがオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ２が表示画素Ｇｒｅｅｎ２に書き込まれ、表示画素Ｇｒｅｅｎ２において階調信号Ｇ１に対応した表示が行われる。また、信号線ＳＲ１に印加されていた階調信号Ｂ２が表示画素Ｒｅｄ２に書き込まれ、表示画素Ｒｅｄ２において階調信号Ｂ２に対応した表示が行われる。なお、ＴＦＴ１５ａはオン状態となるがＴＦＴ１６ａはオフ状態であるので表示画素Ｂｌｕｅ１への階調電圧の書き込みは行われない。

さらに、走査線Ｇａｔｅ３の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ｃ、ＴＦＴ１４ｃ、及びＴＦＴ１５ｂがオン状態となる。これにより、信号線ＳＧ１に印加されていた階調信号Ｇ２が表示画素Ｇｒｅｅｎ３に書き込まれ、表示画素Ｇｒｅｅｎ３において階調信号Ｇ２に対応した表示が行われる。また、信号線ＳＲ１に印加されていた階調信号Ｂ２が表示画素Ｒｅｄ３に書き込まれ、表示画素Ｒｅｄ３において階調信号Ｂ２に対応した表示が行われる。さらに、信号線ＳＲ１に印加されていた階調信号Ｂ２が表示画素Ｂｌｕｅ２に書き込まれ、表示画素Ｂｌｕｅ２において階調信号Ｂ２に対応した表示が開始される。

走査線Ｇａｔｅ３の走査信号がＬｏｗとなった後は、走査線Ｇａｔｅ３の走査信号が再びＨｉｇｈとなるまで、表示画素Ｂｌｕｅ２、及び表示画素Ｇｒｅｅｎ３、Ｒｅｄ３に発生した画素電圧Ｖｌｃｄは、それぞれの表示画素が有する補償容量Ｃｓにおいて保持される。また、走査線Ｇａｔｅ３の走査信号がＬｏｗとなっても走査線Ｇａｔｅ２の走査信号はＨｉｇｈのままであるので、信号線ＳＲ１に印加されていた階調信号Ｒ２が表示画素Ｒｅｄ２に新たに書き込まれ、表示画素Ｒｅｄ２において階調信号Ｒ２に対応した表示が開始される。

以上説明したような第２の実施形態においても第１の実施形態と同様の効果が得られる。また、第１の実施形態においてはＴＦＴ１２ａのゲート電位Ｇ１２やＴＦＴ１２ｂのゲート電位Ｇ２３をＨｉｇｈ状態のまま保持させることにより表示画素ＢｌｕｅＮへの階調電圧の書き込みを行っている。このため、ＴＦＴ１２ａのゲート電位Ｇ１２やＴＦＴ１２ｂのゲート電位Ｇ２３の保持状態によっては書き込み不足等が生じることが考えられる。これに対し、第２の実施形態においては、第１の実施形態に各ＴＦＴを確実にオン状態とすることができ、階調電圧の書き込みを第１の実施形態よりも確実に行うが可能となる。

ここで、図７の表示画素の接続構造において表示画素ＢｌｕｅＮとＲｅｄＮについては入れ替えることが可能である。ただし、この場合もソースドライバ２０に入力する赤と青の表示データの順番を入れ替える必要がある。

さらに、本実施形態においては、表示画素ＧｒｅｅｎＮについては、信号線を他の表示画素と兼用しないようにしている。これも第１の実施形態と同様の理由によるものである。したがって、色を考慮しないのであれば、図９に示すようにして全ての信号線に２個ずつ表示画素を接続することも可能である。この場合には、信号線の本数を（１行分の表示画素数の１／２）本まで削減することが可能である。なお、図９の表示画素の配置を有する液晶表示装置の表示動作について示すタイミングチャートは図１０に示すものとなる。図１０は、図８においてＢｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３をＰｉｘｅｌ１、Ｐｉｘｅｌ３、Ｐｉｘｅｌ５に置き換え、Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３をＰｉｘｅｌ２、Ｐｉｘｅｌ４、Ｐｉｘｅｌ６に置き換えたものである。Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３の制御等の基本的な考え方については図１０と図８とで変わらない。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の第１の実施形態に係る表示装置の一例としての液晶表示装置の全体構成を示す図である。本発明の第１の実施形態における表示画素の接続構造を示す図である。表示部に設けられる１つの表示画素の等価回路を示す図である。本発明の第１の実施形態における液晶表示装置の動作について示すタイミングチャートである。本発明の第１の実施形態における変形例の表示画素の接続構造を示す図である。本発明の第１の実施形態における変形例の液晶表示装置の動作について示すタイミングチャートである。本発明の第２の実施形態における表示画素の接続構造を示す図である。本発明の第２の実施形態における液晶表示装置の動作について示すタイミングチャートである。本発明の第２の実施形態における変形例の表示画素の接続構造を示す図である。本発明の第２の実施形態における変形例の液晶表示装置の動作について示すタイミングチャートである。

符号の説明

１０…表示部、１１ａ〜１１ｃ、１２ａ〜１２ｃ、１３ａ〜１３ｃ、１４ａ〜１４ｃ１５ａ〜１５ｃ、１６ａ〜１６ｃ…薄膜トランジスタ（ＴＦＴ）、２０…ソースドライバ、３０…ゲートドライバ、４０…ＲＧＢ発生回路、５０…共通電圧発生回路、６０…タイミング制御回路、７０…電源発生回路

Claims

複数行の走査線と、
前記走査線に対して直交配置された複数列の信号線と、
前記複数行の走査線のうち、互いに隣接して配置される第１の走査線と第２の走査線との間で且つ少なくとも一部の前記信号線の近傍にそれぞれ配置される複数の第１の表示画素と、
前記第１の表示画素とで前記第１の表示画素の近傍の信号線を挟むようにそれぞれ配置される複数の第２の表示画素と、
前記第１の表示画素と、前記第１の表示画素の近傍の信号線と、前記第１の走査線とにそれぞれ接続される複数の第１のスイッチング素子と、
前記第２の表示画素と、前記第１の表示画素の近傍の信号線とにそれぞれ接続される複数の第２のスイッチング素子と、
前記第２のスイッチング素子と、前記第１の走査線と、前記第２の走査線とにそれぞれ接続される複数の第３のスイッチング素子と、
を具備することを特徴とする表示装置。
前記第１の表示画素を表示状態とする場合に、前記第１の表示画素の近傍の信号線に前記第１の表示画素に対応した階調信号を印加し、前記第２の表示画素を表示状態とする場合に、前記第１の表示画素の近傍の信号線に前記第２の表示画素に対応した階調信号を印加する信号側駆動回路と、
前記第１の表示画素の近傍の信号線に前記第１の表示画素に対応した階調信号が印加されている期間だけ前記第１の走査線に走査信号を印加するとともに、前記第１の走査線への走査信号の印加が終了する直前まで前記第２の走査線に走査信号を印加する走査側駆動回路と、
をさらに具備し、
前記第１のスイッチング素子は、前記第１の走査線に前記走査信号が印加された場合に前記第１の表示画素を表示状態とし、
前記第３のスイッチング素子は、前記第１の走査線と前記第２の走査線とに走査信号が印加されている間、前記第１の走査線に印加された走査信号を前記第２のスイッチング素子に出力し、前記第２のスイッチング素子は、前記第３のスイッチング素子からの走査信号を受けて前記第２の表示画素を表示状態とすることを特徴とする請求項１に記載の表示装置。
前記第１の走査線と前記第２の走査線との間で且つ前記第１の表示画素の近傍の信号線とは異なる信号線の近傍にそれぞれ配置される複数の第３の表示画素と、
前記第３の表示画素と、前記第３の表示画素の近傍の信号線と、前記第１の走査線とに接続される複数の第４のスイッチング素子と、
をさらに具備することを特徴とする請求項１又は２に記載の表示装置。
前記第１の表示画素は、赤色表示のための表示画素と青色表示のための表示画素の何れか一方であり、
前記第２の表示画素は、赤色表示のための表示画素と青色表示のための表示画素の何れか他方であり、
前記第３の表示画素は、緑色表示のための表示画素であることを特徴とする請求項３に記載の表示装置。
複数行の走査線と、
前記走査線に対して直交配置された複数列の信号線と、
前記複数行の走査線のうち、互いに隣接して配置される第１の走査線と第２の走査線との間で且つ少なくとも一部の前記信号線の近傍にそれぞれ配置される複数の第１の表示画素と、
前記第１の表示画素とで前記第１の表示画素の近傍の信号線を挟むようにそれぞれ配置される複数の第２の表示画素と、
前記第１の表示画素と、前記第１の表示画素の近傍の信号線と、前記第１の走査線とにそれぞれ接続される複数の第１のスイッチング素子と、
前記第２の表示画素と、前記第２の走査線とにそれぞれ接続される複数の第２のスイッチング素子と、
前記第２のスイッチング素子と、前記第１の走査線と、前記第１の表示画素の近傍の信号線とにそれぞれ接続される複数の第３のスイッチング素子と、
を具備することを特徴とする表示装置。
前記第１の表示画素を表示状態とする場合に、前記第１の表示画素の近傍の信号線に前記第１の表示画素に対応した階調信号を印加し、前記第２の表示画素を表示状態とする場合に前記第１の表示画素の近傍の信号線に前記第２の表示画素に対応した階調信号を印加する信号側駆動回路と、
前記第１の表示画素の近傍の信号線に前記第１の表示画素に対応した階調信号及び前記第２の表示画素に対応した階調信号が印加されている期間だけ前記第１の走査線に走査信号を印加するとともに、前記第１の表示画素の近傍の信号線に前記第１の表示画素に対応した階調信号が印加されている期間だけ前記第２の走査線に走査信号を印加する走査側駆動回路と、
をさらに具備し、
前記第１のスイッチング素子は、前記第１の走査線に前記走査信号が印加された場合に前記第１の表示画素を表示状態とし、
前記第３のスイッチング素子は、前記第１の走査線に走査信号が印加された場合に前記第１の表示画素の近傍の信号線に印加されている階調信号を前記第２のスイッチング素子に印加し、前記第２のスイッチング素子は、前記第１の走査線に走査信号が印加された場合に前記第２の表示画素を表示状態とすることを特徴とする請求項５に記載の表示装置。
前記第１の走査線と前記第２の走査線との間で且つ前記第１の表示画素の近傍の信号線とは異なる信号線の近傍にそれぞれ配置される複数の第３の表示画素と、
前記第３の表示画素と、前記第３の表示画素の近傍の信号線と、前記第１の走査線とに接続される複数の第４のスイッチング素子と、
をさらに具備することを特徴とする請求項５又は６に記載の表示装置。
前記第１の表示画素は、赤色表示のための表示画素と青色表示のための表示画素の何れか一方であり、
前記第２の表示画素は、赤色表示のための表示画素と青色表示のための表示画素の何れか他方であり、
前記第３の表示画素は、緑色表示のための表示画素であることを特徴とする請求項７に記載の表示装置。