JP3481868B2 - データ伝送回路及び液晶表示装置 - Google Patents

データ伝送回路及び液晶表示装置

Info

Publication number
JP3481868B2
JP3481868B2 JP28026298A JP28026298A JP3481868B2 JP 3481868 B2 JP3481868 B2 JP 3481868B2 JP 28026298 A JP28026298 A JP 28026298A JP 28026298 A JP28026298 A JP 28026298A JP 3481868 B2 JP3481868 B2 JP 3481868B2
Authority
JP
Japan
Prior art keywords
data
circuit
output
holding
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28026298A
Other languages
English (en)
Other versions
JP2000112438A (ja
Inventor
博幸 新田
悟 恒川
博文 輿
淳裕 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Advanced Digital Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Advanced Digital Inc filed Critical Hitachi Ltd
Priority to JP28026298A priority Critical patent/JP3481868B2/ja
Priority to US09/408,516 priority patent/US6625207B1/en
Priority to KR1019990041873A priority patent/KR100311885B1/ko
Priority to TW088116966A priority patent/TW519603B/zh
Publication of JP2000112438A publication Critical patent/JP2000112438A/ja
Application granted granted Critical
Publication of JP3481868B2 publication Critical patent/JP3481868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データを伝送する
データ伝送回路及び表示データを伝送して液晶パネルに
表する液晶表示装置に関する。
【0002】
【従来の技術】従来のデータ転送回路としては、例え
ば、日経エレクトロニクス、1992年6月8日号(N
o.556)日経BP社、pp.133−144に記載
されているように、GTL(Gunning Transceiver Logi
c)やCTT(Center Tapped Termination)と言われる
入出力インタフェースを備えたデータ転送回路が知られ
ている。そして、従来の液晶表示装置は、入力される映
像信号を液晶コントローラで液晶データドライバに入力
するため表示データ信号に変換し、この表示データ信号
を上述したようなデータ転送回路を用いて液晶データド
ライバに与え、液晶データドライバでは与えられた表示
データ信号から液晶駆動電圧を生成して液晶パネルに出
力することで画像の表示を行うようにしている。例え
ば、RGB×64階調、26万色表示の液晶表示装置で
は、1994年SID(SOCIETY FOR INFORMATION DISP
LAY)INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL P
APERS VOLUMEXXVの論文23.2に記載されているよう
に、液晶コントローラで生成した表示データは、複数の
液晶データドライバにRGB×6ビット合計18ビット
のデータバスで接続し、各液晶データドライバに表示デ
ータを転送し、表示を行っている。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
データ転送回路を用いた液晶表示装置においては、消費
電力が増大するという問題があった。即ち、データ転送
回路の出力回路としては、一般的にCMOS回路を用い
るが、表示データの各ビットの値が変化すると駆動電流
が流れ、電力を消費する。また、線路を終端したデータ
伝送バスにおいても、定常電流が流れるため電力を消費
する。
【0004】近年、液晶パネルが大型化するとともに、
液晶パネルの画像解像度が高くなりつつあるが、それに
伴って単位時間に液晶パネルに伝送するべき表示データ
のデータ量が増えるため、益々、消費電力が増大すると
いう問題があった。
【0005】本発明の目的は、消費電力を低減したデー
タ伝送回路及び液晶表示装置を提供することにある。
【0006】
【課題を解決するための手段】(1)上記目的を達成す
るために、本発明は、伝送線路により接続されたトラン
シーバ回路とレシーバ回路を有し、このトランシーバ回
路からレシーバ回路にnビット(nは自然数)のパラレ
ルデータを伝送するデータ伝送回路において、上記トラ
ンシーバ回路は、2m個(m<nの自然数)以下の複数
個のデータを保持する第1の保持回路と、(n−m)ビ
ットのパラレルデータを出力する第1の出力回路と、m
ビットのデータを出力する第2の出力回路とを備え、上
記保持回路に保持されたデータと異なるデータを上記伝
送線路から伝送する際には、上記第1及び第2の出力回
路を用いて、nビットのデータを上記伝送線路に出力
し、上記保持回路に保持されたデータと同じデータを上
記伝送線路から伝送する際には、上記保持回路の保持場
所を示すデータを上記第2の出力回路から出力するとと
もに、上記レシーバ回路は、上記第1の保持回路に保持
されたデータと同じデータを保持する第2の保持回路を
備え、上記第の保持回路に保持場所を示すデータが伝
送されると、上記第2の保持回路に保持されたデータを
用いて伝送されたデータを復号するようにしたものであ
る。かかる構成により、出力回路の中の第1の保持回路
に保持されたデータを送る際には、nビットよりも少な
いmビットのデータとして伝送できるため、消費電力を
低減し得るものとなる。
【0007】(2)上記(1)において、好ましくは、
上記第1及び第2の出力回路は、電源電圧の電圧振幅に
よりデータを伝送する出力回路であり、上記第1の出力
回路は、入力したデータを保持するラッチ回路を備えて
おり、上記保持回路に保持されたデータと同じデータを
上記伝送線路から伝送する際には、上記第1の出力回路
は、上記ラッチ回路に保持されたデータを用いて、前の
表示データを維持するようにしたものである。
【0008】(3)上記(1)において、好ましくは、
上記第1及び第2の出力回路は、オープンドレイン回路
であり、上記伝送線路は、終端抵抗を介して終端電圧に
接続されており、上記第1の出力回路は、上記保持回路
に保持されたデータと同じデータを上記伝送線路から伝
送する際には、ハイレベルの出力を出力するようにした
ものである。
【0009】(4)上記(1)において、好ましくは、
上記第1及び第2の出力回路は、プッシュプル回路であ
り、上記伝送線路は、終端抵抗を介して終端電圧に接続
されており、上記第1の出力回路は、上記保持回路に保
持されたデータと同じデータを上記伝送線路から伝送す
る際には、終端電圧レベルの出力を出力するようにした
ものである。
【0010】(5)また、上記目的を達成するために、
本発明は、トランシーバ回路を有する液晶コントローラ
と、この液晶コントローラと伝送線路を介して接続され
るとともに、伝送線路を介して伝送されたnビット(n
は自然数)のパラレル表示データを受信するレシーバ回
路を有するデータドライバと、このデータドライバによ
って受信された表示データを表示する液晶パネルを有す
る液晶表示装置において、上記トランシーバ回路は、2
m個(m<nの自然数)以下の複数個のデータを保持す
る第1の保持回路と、(n−m)ビットのパラレルデー
タを出力する第1の出力回路と、mビットのデータを出
力する第2の出力回路とを備え、上記保持回路に保持さ
れたデータと異なるデータを上記伝送線路から伝送する
際には、上記第1及び第2の出力回路を用いて、nビッ
トのデータを上記伝送線路に出力し、上記保持回路に保
持されたデータと同じデータを上記伝送線路から伝送す
る際には、上記保持回路の保持場所を示すデータを上記
第2の出力回路から出力するとともに、上記レシーバ回
路は、上記第1の保持回路に保持されたデータと同じデ
ータを保持する第2の保持回路を備え、上記第の保持
回路に保持場所を示すデータが伝送されると、上記第2
の保持回路に保持されたデータを用いて伝送されたデー
タを復号するようにしたものである。かかる構成によ
り、出力回路の中の第1の保持回路に保持されたデータ
を送る際には、nビットよりも少ないmビットのデータ
として伝送できるため、消費電力を低減し得るものとな
る。
【0011】(6)上記(5)において、好ましくは、
上記第1及び第2の出力回路は、電源電圧の電圧振幅に
よりデータを伝送する出力回路であり、上記第1の出力
回路は、入力したデータを保持するラッチ回路を備えて
おり、上記保持回路に保持されたデータと同じデータを
上記伝送線路から伝送する際には、上記第1の出力回路
は、上記ラッチ回路に保持されたデータを用いて、前の
表示データを維持するようにしたものである。
【0012】(7)上記(5)において、好ましくは、
上記第1及び第2の出力回路は、オープンドレイン回路
であり、上記伝送線路は、終端抵抗を介して終端電圧に
接続されており、上記第1の出力回路は、上記保持回路
に保持されたデータと同じデータを上記伝送線路から伝
送する際には、ハイレベルの出力を出力するようにした
ものである。
【0013】(8)上記(5)において、好ましくは、
上記第1及び第2の出力回路は、プッシュプル回路であ
り、上記伝送線路は、終端抵抗を介して終端電圧に接続
されており、上記第1の出力回路は、上記保持回路に保
持されたデータと同じデータを上記伝送線路から伝送す
る際には、終端電圧レベルの出力を出力するようにした
ものである。
【0014】
【発明の実施の形態】以下、図1〜図8を用いて、本発
明の一実施形態によるデータ転送回路を用いた液晶表示
装置の構成について説明する。最初に、図1を用いて、
本実施形態による液晶表示装置の全体構成について説明
する。なお、本実施形態においては、24ビット(RG
B×8ビット)(256階調、16,777,216色
表示)の表示データを、1画素毎にシリアルに伝送する
場合について説明する。
【0015】本実施形態による液晶表示装置は、液晶コ
ントローラ1000と、データドライバ2000と、走
査ドライバ3000と、液晶パネル4000から構成さ
れている。液晶コントローラ1000と、データドライ
バ2000及び走査ドライバ3000とは、伝送線路L
によって接続されている。
【0016】液晶コントローラ1000には、システム
装置から転送されてきた表示信号DISPが入力する。
液晶コントローラ1000は、入力した表示信号DIS
Pに基づいて、液晶パネル4000に表示するための表
示データDATAを生成する。トランシーバ回路100
は、入力した表示データI−DATAに基づいて、伝送
表示データT−DATA,表示データの伝送クロックT
−CLK,水平同期信号H−SYNC,垂直同期信号V
−SYNC,レジスタ有効信号REを生成して、データ
ドライバ2000及び走査ドライバ3000に出力す
る。トランシーバ回路100の詳細構成については、図
2を用いて後述する。伝送表示データO−DATAは、
データバス上を伝送され、データバスは、24ビットの
パラレルバスである。水平同期信号H−SYNCは、後
述するデータドライバ2000のタイミングを指示する
同期信号である。垂直同期信号V−SYNCは、後述す
る走査ドライバ3000のタイミングを指示する同期信
号である。レジスタ有効信号REは、本実施形態におい
て新たに設けられたものであり、その詳細については、
図2を用いて後述する。
【0017】データドライバ2000は、液晶コントロ
ーラ1000のトランシーバ回路100から伝送された
伝送クロックT−CLK,水平同期信号H−SYNC,
レジスタ有効信号REに基づいて、伝送表示データT−
DATAを1画素毎に順次取込み、表示データに対応し
た液晶駆動電圧を生成するものである。データドライバ
2000は、通常、液晶パネル4000の解像度に対応
して、複数個のデータドライバ2000A,2000
B,…,2000Nで構成されている。複数個のデータ
ドライバ2000A,2000B,…,2000Nは、
それぞれ、レシーバ回路200A,200B,…,20
0Nを備えており、伝送クロックT−CLK,水平同期
信号H−SYNC,レジスタ有効信号REに基づいて、
伝送表示データT−DATAを1画素毎に順次取込み、
出力表示データO−DATAを生成する。なお、レシー
バ回路200A,200B,…,200Nの詳細構成に
ついては、図4を用いて後述する。
【0018】走査ドライバ3000は、入力した垂直同
期信号V−SYNCに基づいて、液晶パネル4000の
順次選択電圧を生成する。
【0019】トランシーバ回路100と、レシーバ回路
200と、両者を接続する伝送線路Lによって、データ
伝送回路が構成されており、RGB×8ビット合計24
ビットの表示データは、トランシーバ回路100から伝
送線路Lの中のデータバスを介して、1画素毎にシリア
ルに、レシーバ回路200A,200B,…,200N
に伝送される。
【0020】次に、図2を用いて、本実施形態による液
晶表示装置のデータ伝送回路に用いるトランシーバ回路
100の構成について説明する。トランシーバ回路10
0は、保持回路110と、8個の比較器CP0,CP
1,…,CP7と、エンコーダ120と、OR回路13
0と、ラッチ回路140,145と、選択回路150
と、出力回路160A,160B,160C,160D
とから構成されている。
【0021】保持回路110には、データ伝送の伝送ク
ロックCLKと、RGB×8ビットで合計24ビットの
パラレルの入力表示データI−DATAが入力する。保
持回路110は、伝送クロックCLKのタイミングに同
期して、入力した複数の入力表示データI−DATAを
順次保持する。ここでは、保持回路110は、8個の入
力表示データI−DATAを保持するものとし、かつ、
後述する動作により、保持される入力表示データI−D
ATAは、それぞれ、異なる8種類のデータとなるよう
に構成されている。そして、保持回路110は、保持し
た複数の表示データを、データRD0,RD1,…,R
D7として出力する。なお、保持回路110の詳細構成
については、図3を用いて後述する。
【0022】比較器CP0,CP1,…,CP7の一方
の入力端子には、それぞれ、保持回路110が出力する
データRD0,RD1,…,RD7が入力し、他方の入
力端子には、入力表示データI−DATAが入力する。
比較器CP0,CP1,…,CP7は、データRD0,
RD1,…,RD7と、入力表示データI−DATAを
それぞれ比較して、両者が一致するときハイレベルとな
る一致信号AG0,AG1,…,AG7を出力する。
【0023】一致信号AG0,AG1,…,AG7は、
エンコーダ120及びOR回路130に入力する。エン
コーダ120は、8ビットの一致信号AG0,AG1,
…,AG7を、3ビットの信号にエンコードする。例え
ば、一致信号AG0がハイレベルとなると、エンコーダ
120の出力信号は、「000」の3ビット信号とな
り、一致信号AG1がハイレベルとなると、エンコーダ
120の出力信号は、「001」の3ビット信号とな
り、一致信号AG2がハイレベルとなると、エンコーダ
120の出力信号は、「010」の3ビット信号とな
る。エンコードされた3ビット信号は、3ビットのラッ
チ回路140によってラッチされる。
【0024】また、OR回路130は、一致信号AG
0,AG1,…,AG7の論理和を演算して、一致信号
AG0,AG1,…,AG7のいずれかがハイレベルと
なると、出力される選択信号SELもハイレベルとな
る。選択信号SELは、保持回路110及びラッチ回路
145に入力する。ラッチ回路145によってラッチさ
れた選択信号SELは、レジスタ有効信号REとして、
出力回路160Aと、選択回路150と、出力回路16
0Cに入力する。
【0025】ここで、本実施形態においては、トランシ
ーバ回路100に入力した24ビットの入力表示データ
I−DATAは、例えば、上位の21ビットの表示デー
タと下位の3ビットの表示データとに分けるようにして
いる。なお、ビット分割の方法としては、下位の21ビ
ットと上位の3ビットに分けてもよく、また、24ビッ
トのデータの中から任意の3ビットを取り出すようにし
てもよいものである。
【0026】レジスタ一致信号REがローレベルの場
合、即ち、保持回路110に入力した入力表示データI
−DATAが、保持回路110に保持されている8種類
の表示データと一致しない場合には、出力回路160A
は、入力した21ビットの表示データをそのまま出力
し、また、選択回路150は、3ビットの表示データが
出力回路160Bに出力されるように選択する。即ち、
24ビットの入力表示データI−DATAは、21ビッ
トの伝送表示データT−DATA(21)として、出力
回路160Aから出力され、また、3ビットの伝送表示
データT−DATA(3)として、出力回路160Bか
ら出力される。
【0027】それに対して、レジスタ一致信号REがハ
イレベルの場合、即ち、保持回路110に入力した入力
表示データI−DATAが、保持回路110に保持され
ている8種類の表示データのいずれかと一致した場合に
は、出力回路160Aは、その前に入力した21ビット
の表示データの出力を継続し、また、選択回路150
は、ラッチ回路140にラッチされたエンコーダ120
の出力データを出力するように選択される。即ち、3ビ
ットのエンコードされたデータのみが、データT−DA
TA(3)として、出力回路160Bから出力する。
【0028】また、レジスタ有効信号REは、出力回路
160Cから出力され、伝送クロックCLKは、出力回
路160Dから出力される。
【0029】なお、図示する例において、(24),
(21),(3)は、それぞれ、24ビット,21ビッ
ト,3ビットのパラレルデータであることを示してお
り、かかる表記は、図3以降においても同様である。
【0030】ここで、図3を用いて、本実施形態による
液晶表示装置のデータ伝送回路のトランシーバ回路10
0に用いる保持回路110の構成について説明する。本
実施形態における保持回路110は、8個の24ビット
のレジスタSR0,SR1,…SR7と、8個の選択回
路SL0,SL1,…,SL7とから構成されている。
レジスタSR0,SR1,…SR7は、8段接続されて
おり、シフトレジスタを構成している。
【0031】選択回路SL0は、入力表示データI−D
ATAと、レジスタSR0の出力Qを、選択信号SEL
によって選択して、レジスタSR0の入力端子Dに入力
する。選択信号SELがローレベルの場合には、選択回
路SL0は、入力表示データI−DATAを選択して、
レジスタSR0にそのデータが保持される。選択信号S
ELがハイレベルの場合には、選択回路SL0は、レジ
スタSR0に保持されているデータを選択して、レジス
タSR0に再びそのデータを保持する。レジスタSR0
に保持されたデータは、データRD0として、出力され
る。
【0032】選択回路SL1は、レジスタSR0の出力
Qと、レジスタSR1の出力Qを、選択信号SELによ
って選択して、レジスタSR1の入力端子Dに入力す
る。選択信号SELがローレベルの場合には、選択回路
SL1は、レジスタSR0の出力Qを選択して、レジス
タSR1にそのデータが保持される。選択信号SELが
ハイレベルの場合には、選択回路SL1は、レジスタS
R1に保持されているデータを選択して、レジスタSR
1に再びそのデータを保持するる。選択回路SL2,
…,SL7の動作も、選択回路SL1と同様である。
【0033】ここで、図4及び図2,図3を用いて、具
体的な入力表示データI−DATAに対する保持回路1
10の動作について説明する。図4(A)は、伝送クロ
ックCLKを示しており、図4(B)は、伝送クロック
CLKに同期して入力する24ビットの入力表示データ
I−DATAを示している。即ち、伝送クロックCLK
のタイミングt0,t1,t2,t3,t4,t5,…
に同期して、入力表示データI−DATAとして、「色
1」,「色1」,色1」,「色1」,「色2」,…が、
図2及び図3に示した保持回路110に順次入力する。
【0034】時刻t1では、図4(D)に示すように、
レジスタSR0に「色1」が保持され、図2に示したデ
ータRD0は「色1」となる。次に、時刻t2に、「色
1」の入力表示データが保持回路110に入力すると、
図2に示した比較器CP0は、データRD0と入力表示
データI−DATAが一致するため、ハイレベルの一致
信号AG0を出力する。従って、OR回路130が出力
する選択信号SELはハイレベルとなり、図3に示した
選択回路SL0,…,SL7をそれぞれレジスタSR
0,…,SR7の出力Qを選択する。その結果、図4
(D)の時刻2に示すように、レジスタSR0の保持内
容は維持される。また、選択信号SELがハイレベルと
なると、図4(C)に示すように、レジスタ有効信号R
Eがハイレベルとなる。従って、選択回路150は、ラ
ッチ回路140の出力を選択する。ここで、エンコーダ
120の出力は、「000」となるため、出力回路16
0Bからは「000」出力される。このエンコードデー
タは、レジスタSR0を示すものであるため、図4
(J)に示すように、「Reg0」を示すデータが出力
回路160Bから出力されることになる。また、レジス
タ有効信号REがハイレベルとなると、出力回路160
Aはその前の出力を維持するため、図4(I)に示すよ
うに、時刻t1と同じ、「色1」を出力する。時刻t
3,t4の動作は、時刻t2と同様である。
【0035】時刻t5において、入力表示データI−D
ATAとして、「色2」が保持回路110に入力する
と、図2に示した比較器CP0の出力はローレベルとな
るため、OR回路130が出力する選択信号SELは、
ローレベルとなる。従って、図3に示した選択回路SL
0は、入力データI−DATAを選択し、また、選択回
路SL1は、レジスタSR0の出力を選択するため、図
4(D)に示すように、レジスタSR0には「色2」が
保持され、図4(E)に示すように、レジスタSR1に
は「色1」がレジスタSR0からシフトして保持され
る。
【0036】時刻t6〜t8においては、図4(B)に
示すように、入力表示データI−DATAは、順次、
「色3」,「色4」,「色5」と変化するため、時刻t
5に説明した動作と同様にして、レジスタSR0,SR
1,SR2,SR3,SR4は順次シフトレジスタとし
て動作して、時刻t8においては、それぞれ、「色
5」,「色4」,「色3」,「色2」,「色1」が保持
される。
【0037】次に、時刻t9において、「色2」の入力
表示データが保持回路110に入力すると、図4(G)
に示すように、時刻t9においては、レジスタSR3に
「色2」が保持されている。従って、図2に示した比較
器CP3は、データRD3と入力表示データI−DAT
Aがともに「色2」で一致するため、ハイレベルの一致
信号AG3を出力する。従って、OR回路130が出力
する選択信号SELはハイレベルとなり、図3に示した
選択回路SL0,…,SL7をそれぞれレジスタSR
0,…,SR7の出力Qを選択する。その結果、図4
(D)〜(H)の時刻t9に示すように、時刻t8にお
けるレジスタSR0〜SR4の保持内容は維持される。
また、選択信号SELがハイレベルとなると、図4
(C)に示すように、レジスタ有効信号REがハイレベ
ルとなる。従って、選択回路150は、ラッチ回路14
0の出力を選択する。ここで、エンコーダ120の出力
は、「011」となるため、出力回路160Bからは
「111」が出力される。このエンコードデータは、レ
ジスタSR3を示すものであるため、図4(J)に示す
ように、「Reg3」を示すデータが出力回路160B
から出力されることになる。また、レジスタ有効信号R
Eがハイレベルとなると、出力回路160Aはその前の
出力を維持するため、図4(I)に示すように、時刻t
8と同じ、「色2」を出力する。時刻t10では「色
3」が、時刻t11では「色4」というように、時刻t
14までは、既に保持回路110に保持されているもの
と同じ入力表示データI−DATAが入力するため、そ
のときの動作は、時刻t9と同様である。但し、保持さ
れているレジスタの位置が異なるため、図4(J)に示
すように、それぞれのレジスタ位置を示す3ビットデー
タが出力される。
【0038】即ち、図4(I),(J)に示すように、
入力表示データI−DATAが保持回路110に保持さ
れているデータと同じ場合(図4の時刻t2,t3,t
4,t9,t10,t11,t12,t13,t14)
においては、図4(I)に示す21ビットデータはその
前のデータを保持し、3ビットデータを用いて、表示デ
ータを伝送することができる。即ち、24ビットの表示
データの伝送を3ビットで行うものである。
【0039】次に、図5を用いて、本実施形態による液
晶表示装置のデータ伝送回路に用いるレシーバ回路20
0の構成について説明する。レシーバ回路200は、保
持回路210と、入力回路220A,220B,220
C,220Dと、ラッチ回路230,235と、選択回
路240とから構成されている。
【0040】入力回路220Aには、図2に示した出力
回路160Aが出力する21ビットの伝送表示データT
−DATA(21)が入力する。入力回路220Bに
は、図2に示した出力回路160Bが出力する3ビット
の伝送表示データT−DATA(3)が入力する。伝送
表示データT−DATA(21)及び伝送表示データT
−DATA(3)は、24ビットの表示データT−DA
TA(24)として、保持回路210に入力する。ま
た、伝送表示データT−DATA(3)は、ラッチ回路
230によって保持される。
【0041】入力回路220Cには、図2に示した出力
回路160Cが出力するレジスタ有効信号REが入力す
る。レジスタ有効信号REは、ラッチ回路235に保持
されるとともに、保持回路210に選択信号SELとし
て入力する。入力回路220dには、図2に示した出力
回路160dが出力するクロックCLKが入力する。ク
ロックCLKは、保持回路210と、ラッチ回路23
0,235に同期信号として入力する。
【0042】保持回路210には、データ伝送の伝送ク
ロックCLKと、RGB×8ビットで合計24ビットの
パラレルの伝送表示データT−DATAと、選択信号S
ELが入力する。保持回路210の構成は、伝送クロッ
クCLKのタイミングに同期して、入力した複数の入力
表示データI−DATAを順次保持する。ここでは、保
持回路210は、8個の入力表示データI−DATAを
保持するものとし、かつ、後述する動作により、保持さ
れる入力表示データI−DATAは、それぞれ、異なる
8種類のデータとなるように構成されている。そして、
保持回路210は、保持した複数の表示データを、デー
タRD0,RD1,…,RD7として出力する。
【0043】保持回路210の構成は、図3に示した保
持回路110と同様であるため、選択信号SELがロー
レベルのときは、入力した伝送表示データT−DATA
を順次シフトしながら保持する8段のシフトレジスタと
して動作する。そして、選択信号SELがハイレベルに
なると、その前のタイミングで保持している値をそのま
ま保持する。保持回路110と保持回路210は、伝送
クロックCLKによって同期を取られているため、保持
回路110を構成する8段のレジスタSR0,…,SR
7が保持するデータが、図4(D)〜(H)のように変
化すると、保持回路210を構成する8段のレジスタの
内容も同じく変化する。
【0044】選択回路240は、レジスタ有効信号RE
がローレベルの場合には、保持回路210の出力RD0
を選択して、出力表示データO−DATAとして出力す
る。出力RD0は、図3に示した出力RD0に相当する
ものであるため、レジスタSR0の保持データである。
従って、図4(D)の時刻t5〜t8に示したように保
持回路110のレジスタSR0のデータが、「色2」,
「色3」,「色4」,「色5」と順次変化するときは、
保持回路210の出力RD0も、同じく、「色2」,
「色3」,「色4」,「色5」と順次変化する。
【0045】また、選択回路240は、レジスタ有効信
号REがハイレベルの場合には、ラッチ回路230に保
持されている3ビットデータをデコードした値によって
示されるデータRD0,…,RD7を選択して、出力表
示データO−DATAとして出力する。出力RD0,
…,RD7は、図3に示した出力RD0,…,RD7に
相当するものであるため、レジスタSR0,…,SR7
の保持データである。従って、図4(J)の時刻t9に
示したようにラッチ回路230に保持された3ビットデ
ータが「Reg3」である場合には、図3のレジスタS
R3に保持された値、即ち、保持回路210の出力デー
タRD3を選択して、「色2」を出力する。
【0046】以上のようにして、入力表示データI−D
ATAが保持回路110に保持されているデータと同じ
場合(図4の時刻t2,t3,t4,t9,t10,t
11,t12,t13,t14)においては、図4
(I)に示す21ビットデータはその前のデータを保持
し、3ビットデータを用いて、表示データを伝送するこ
とができる。即ち、24ビットの表示データの伝送を3
ビットで行うことができ、それに対して、レシーバ回路
200は、保持回路210に保持されているデータを用
いて伝送されてきた3ビットのデータを24ビットデー
タに復元することができる。
【0047】次に、図6及び図7を用いて、本実施形態
による液晶表示装置のデータ伝送回路に用いる出力回路
160Aと入力回路220Aの構成及び動作について説
明する。出力回路160Aは、CMOSのスイッチング
回路SW1,SW2と、選択回路162と、ラッチ回路
164とによって構成されている。スイッチング回路S
W1,SW2は、それぞれ、電源電圧Vccと接地電位
GNDの間に直列接続されているとともに、スイッチン
グ回路SW1のゲートは反転入力となっている。
【0048】入力データI−DATAは、選択回路16
2及びラッチ回路164に入力する。ラッチ回路164
は、入力データI−DATAを保持して、選択回路16
2に出力する。選択回路162は、レジスタ有効信号R
Eによって入力を選択する。レジスタ有効信号REがロ
ーレベルのときは、選択回路162は、入力データI−
DATAをそのままスイッチング回路SW1,SW2に
出力する。レジスタ有効信号REがハイレベルのとき
は、選択回路162は、ラッチ回路164に保持された
入力データI−DATAをスイッチング回路SW1,S
W2に出力する。かかる構成によって、図4(I)に示
したように、例えば、時刻t2,t3,t4において
は、その前の表示データ「色1」を維持したまま出力す
る。
【0049】入力データI−DATAがローレベルのと
きは、スイッチング回路SW1はオンとなり、スイッチ
ング回路SW2がオフとなるので、図7に示すように、
出力回路160Aから伝送線路Lに出力される伝送デー
タT−DATAは、時刻tmにおいて電源電圧Vccの
ハイレベルとなる。また、入力データI−DATAがハ
イレベルのときは、スイッチング回路SW1はオフとな
り、スイッチング回路SW2がオンとなるので、図7に
示すように、出力回路160Aから出力される伝送デー
タT−DATAは、時刻tm+1において接地電位GN
Dのローレベルとなる。
【0050】そして、本実施形態においては、図4
(I)の時刻t8,t9に示したように、保持回路11
0に保持されているデータを送る場合には、前のデータ
を維持するようにしている。即ち、図7の時刻t8,t
9に示すように、例えば、時刻t8においてハイレベル
のとき、従来の方式では、時刻t9に波線で示すように
データがローレベルになる場合でも、本実施形態では、
実線で示すように前のデータ(ハイレベル)を保持して
いる。CMOS回路からなる出力回路では、表示データ
のビット値が変化するデータの変化点において駆動電流
が流れて、消費電力が増加するが、本実施形態のように
ビット値が変化しないようにすることにより、駆動電流
が流れず、消費電力も増大しないものである。
【0051】次に、図6に示すように、入力回路220
Aは、CMOSのスイッチング回路SW3,SW4とに
よって構成されている。スイッチング回路SW3,SW
4は、それぞれ、電源電圧Vccと接地電位GNDの間
に直列接続されているとともに、スイッチング回路SW
3のゲートは反転入力となっている。
【0052】伝送線路Lを介して入力する伝送データT
−DATAがローレベルのときは、スイッチング回路S
W3はオンとなり、スイッチング回路SW4がオフとな
るので、入力回路220Aから出力される伝送データT
−DATAは、電源電圧Vccのハイレベルとなる。ま
た、伝送データI−DATAがハイレベルのときは、ス
イッチング回路SW3はオフとなり、スイッチング回路
SW4がオンとなるので、伝送データT−DATAは、
接地電位GNDのローレベルとなる。
【0053】次に、図8を用いて、本実施形態による液
晶表示装置のデータ伝送回路に用いる出力回路160
B,160C,160Dと入力回路220B,220
C,220Dの構成及び動作について説明する。出力回
路160B,160C,160Dは、CMOSのスイッ
チング回路SW1,SW2とによって構成されている。
スイッチング回路SW1,SW2は、それぞれ、電源電
圧Vccと接地電位GNDの間に直列接続されていると
ともに、スイッチング回路SW1のゲートは反転入力と
なっている。
【0054】入力データI−DATAがローレベルのと
きは、スイッチング回路SW1はオンとなり、スイッチ
ング回路SW2がオフとなるので、出力回路160B,
160C,160Dから伝送線路Lに出力される伝送デ
ータT−DATAは、電源電圧Vccのハイレベルとな
る。また、入力データI−DATAがハイレベルのとき
は、スイッチング回路SW1はオフとなり、スイッチン
グ回路SW2がオンとなるので、出力回路160B,1
60C,160Dから出力される伝送データT−DAT
Aは、接地電位GNDのローレベルとなる。
【0055】次に、入力回路220B,220C,22
0Dは、CMOSのスイッチング回路SW3,SW4と
によって構成されている。スイッチング回路SW3,S
W4は、それぞれ、電源電圧Vccと接地電位GNDの
間に直列接続されているとともに、スイッチング回路S
W3のゲートは反転入力となっている。
【0056】伝送線路Lを介して入力する伝送データT
−DATAがローレベルのときは、スイッチング回路S
W3はオンとなり、スイッチング回路SW4がオフとな
るので、入力回路220B,220C,220Dから出
力される伝送データT−DATAは、電源電圧Vccの
ハイレベルとなる。また、伝送データI−DATAがハ
イレベルのときは、スイッチング回路SW3はオフとな
り、スイッチング回路SW4がオンとなるので、伝送デ
ータT−DATAは、接地電位GNDのローレベルとな
る。
【0057】以上説明したように、24ビットの表示デ
ータを伝送する際に、保持回路210に保持されている
データと同じデータを伝送する場合(例えば、図4の時
刻t2,t3,t4,t9,…,t14)は、21ビッ
トデータは、図4(I)に示すように、前のデータを保
持するようにするため、出力回路の表示データのビット
値が変化しないようにしているので、駆動電流が流れ
ず、消費電力も増大しないものである。そして、3ビッ
トのエンコードされたデータを用いて、保持回路110
に保持された表示データの情報を、レシーバ回路200
に伝送するため、レシーバ回路200の保持回路210
に保持された表示データを復元して、24ビットデータ
を3ビットで伝送することができる。
【0058】なお、本実施形態においては、レジスタ有
効信号として新たに1ビット伝送信号を追加しており、
この分の消費電力は増加することになるが、21ビット
分の消費電力を低減できるため、総体的には、消費電力
を低減することができる。
【0059】RGB各8ビットの24ビットの表示デー
タを用いる液晶表示装置においても、一般的なOA用途
のアプリケーションソフトであるワードプロセッサや表
計算ソフトを液晶パネルに表示する場合には、表示色数
は256色モードであり、実際に表示に使用する色数は
10色〜20色程度である。このようなOA用途のアプ
リケーションソフトの表示では、前の表示データと同じ
表示データが伝送され、保持回路210を3段のシフト
レジスタで構成した場合(即ち、保持する表示データが
3種類の場合)でも、ヒット率が90%以上であること
が判明した。即ち、図3に示した例では、保持回路21
0を8段のシフトレジスタにより構成したが、表示デー
タに対応して、シフトレジスタの段数を削減して構成し
ても消費電力を低減することができる。
【0060】以上説明したように、本実施形態によれ
ば、データ伝送回路及び液晶表示装置の消費電力を低減
することができる。
【0061】次に、図9〜図12を用いて、本発明の第
2の実施形態データ転送回路を用いた液晶表示装置の構
成及び動作について説明する。なお、本実施形態による
液晶表示装置の全体構成は、図1に示したものと同様で
あり、液晶表示装置のデータ伝送回路に用いるトランシ
ーバ回路100の構成は、図2に示したものと同様であ
り、トランシーバ回路100に用いる保持回路110の
構成についても、図3に示したものと同様である。ま
た、本実施形態による液晶表示装置のデータ伝送回路に
用いるレシーバ回路200の構成についても、図5に示
したものと同様である。
【0062】本実施形態においては、特に、出力回路1
60及び入力回路220の構成が異なるものとであり、
この点について、図9〜図12を用いて説明する。本実
施形態においては、出力回路として、オープンドレイン
回路とし、線路は終端抵抗により終端し、入力回路とし
ては差動回路を用いている。
【0063】ここで、図9及び図10を用いて、本実施
形態による液晶表示装置のデータ伝送回路に用いる出力
回路160Aと入力回路220Aの構成及び動作につい
て説明する。出力回路160Aは、CMOSのスイッチ
ング回路SW1と、反転回路INVと、ノア回路NOR
とによって構成されている。スイッチング回路SW1の
ドレインは、伝送線路LのインピーダンスZ0及び終端
抵抗Rtを介して、終端電圧Vtに接続され、ソースは
接地電位GNDに接続されている。なお、終端電圧Vt
は、電源電圧Vccよりも低い電圧である。
【0064】また、入力回路220Aは、CMOSのス
イッチング回路SW3,SW4,SW5,SW6と、定
電流源Iによって構成されている。スイッチング回路S
W3,SW4は、それぞれ、定電流源Iと接地電位GN
Dの間に直列接続され、スイッチング回路SW5,SW
6は、それぞれ、定電流源Iと接地電位GNDの間に直
列接続されている。スイッチング回路SW3のゲートの
反転入力には伝送表示データT−DATAが入力し、ス
イッチング回路SW5のゲートの反転入力には参照電圧
Vrefが入力しており、スイッチング回路SW3,S
W4と、スイッチング回路SW5,SW6とによって差
動回路を構成している。
【0065】スイッチング回路SW1のゲート入力が、
ローレベルのとき、スイッチング回路SW1はオフとな
り、伝送線路Lに電流は流れず、伝送線路Lの電位は、
図10の時刻tmに示すように、終端電圧Vtに等しく
なる。また、スイッチング回路SW1のゲート入力が、
ハイレベルになると、スイッチング回路SW1はオンし
て、伝送線路Lに電流が流れ、伝送線路Lの電位は、図
10の時刻tm+1に示すように、終端電圧Vtから終
端抵抗Rtの電圧ドロップ分低い電圧となる。
【0066】図9において、レジスタ有効信号REがロ
ーレベルのときは、入力表示データI−DATAは、反
転回路INVで反転された後、ノア回路NORで反転さ
れるため、そのままスイッチング回路SW1のゲートに
入力する。それに対して、レジスタ有効信号REがハイ
レベルとなると、ノア回路NORの出力は、入力表示デ
ータI−DATAのレベルに拘わらず、常に、ローレベ
ルとなる。
【0067】従って、図10に示すように、例えば、時
刻t8において、伝送表示データT−DATAが終端電
圧Vtに等しいハイレベルHとする。時刻t9におい
て、従来は、波線で示すように、入力表示データが変化
したとすると、本実施形態においては、そのとき、レジ
スタ有効信号REをハイレベルとすることにより、実線
で示すように、終端電圧Vtに等しいハイレベルHを維
持するようにしている。スイッチング回路SW1がオフ
のときは、伝送線路Lに駆動電流が流れないため、消費
電力を低減することができる。
【0068】ここで、図11を用いて、本実施形態によ
り伝送される表示データの一例について説明する。図1
1(A)は、伝送クロックCLKを示しており、図11
(B)は、伝送クロックCLKに同期して入力する24
ビットの入力表示データI−DATAを示している。即
ち、伝送クロックCLKのタイミングt0,t1,t
2,t3,t4,t5,…に同期して、入力表示データ
I−DATAとして、「色1」,「色1」,色1」,
「色1」,「色2」,…が、図2及び図3に示した保持
回路110に順次入力する。
【0069】時刻t1では、図11(D)に示すよう
に、図3のレジスタSR0に「色1」が保持され、図2
に示したデータRD0は「色1」となる。
【0070】次に、時刻t2に、「色1」の入力表示デ
ータが保持回路110に入力すると、図2に示した比較
器CP0は、データRD0と入力表示データI−DAT
Aが一致するため、ハイレベルの一致信号AG0を出力
する。従って、OR回路130が出力する選択信号SE
Lはハイレベルとなり、図3に示した選択回路SL0,
…,SL7をそれぞれレジスタSR0,…,SR7の出
力Qを選択する。その結果、図11(D)の時刻t2に
示すように、レジスタSR0の保持内容は維持される。
また、選択信号SELがハイレベルとなると、図11
(C)に示すように、レジスタ有効信号REがハイレベ
ルとなる。従って、選択回路150は、ラッチ回路14
0の出力を選択する。ここで、エンコーダ120の出力
は、「000」となるため、出力回路160Bからは
「000」出力される。このエンコードデータは、レジ
スタSR0を示すものであるため、図11(E)に示す
ように、「Reg0」を示すデータが出力回路160B
から出力されることになる。また、レジスタ有効信号R
Eがハイレベルとなると、図9に示した出力回路160
Aのスイッチング回路SW1はオフとなるため、図11
(D)に示すように、ハイレベルHを出力する。時刻t
3,t4の動作は、時刻t2と同様である。
【0071】時刻t5において、入力表示データI−D
ATAとして、「色2」が保持回路110に入力する
と、図2に示した比較器CP0の出力はローレベルとな
るため、OR回路130が出力する選択信号SELは、
ローレベルとなる。従って、図3に示した選択回路SL
0は、入力データI−DATAを選択し、また、選択回
路SL1は、レジスタSR0の出力を選択するため、図
11(D)に示すように、レジスタSR0には「色2」
が保持され、図11(E)に示すように、レジスタSR
1には「色1」がレジスタSR0からシフトして保持さ
れる。
【0072】時刻t6〜t8においては、図11(B)
に示すように、入力表示データI−DATAは、順次、
「色3」,「色4」,「色5」と変化するため、時刻t
5に説明した動作と同様にして、レジスタSR0,SR
1,SR2,SR3,SR4は順次シフトレジスタとし
て動作して、時刻t8においては、それぞれ、「色
5」,「色4」,「色3」,「色2」,「色1」が保持
される。
【0073】次に、時刻t9において、「色2」の入力
表示データが保持回路110に入力すると、時刻t9に
おいては、レジスタSR3に「色2」が保持されてい
る。従って、図2に示した比較器CP3は、データRD
3と入力表示データI−DATAがともに「色2」で一
致するため、ハイレベルの一致信号AG3を出力する。
従って、OR回路130が出力する選択信号SELはハ
イレベルとなり、図3に示した選択回路SL0,…,S
L7をそれぞれレジスタSR0,…,SR7の出力Qを
選択する。その結果、時刻t8におけるレジスタSR0
〜SR4の保持内容は維持される。また、選択信号SE
Lがハイレベルとなると、図11(C)に示すように、
レジスタ有効信号REがハイレベルとなる。従って、選
択回路150は、ラッチ回路140の出力を選択する。
ここで、エンコーダ120の出力は、「011」となる
ため、出力回路160Bからは「111」が出力され
る。このエンコードデータは、レジスタSR3を示すも
のであるため、図11(E)に示すように、「Reg
3」を示すデータが出力回路160Bから出力されるこ
とになる。また、レジスタ有効信号REがハイレベルと
なると、出力回路160Aのスイッチング回路SW1は
オフとなるため、図11(D)に示すように、ハイレベ
ルHを出力する。
【0074】時刻t10では「色3」が、時刻t11で
は「色4」というように、時刻t14までは、既に保持
回路110に保持されているものと同じ入力表示データ
I−DATAが入力するため、そのときの動作は、時刻
t9と同様である。但し、保持されているレジスタの位
置が異なるため、図11(E)に示すように、それぞれ
のレジスタ位置を示す3ビットデータが出力される。
【0075】即ち、図11(D),(E)に示すよう
に、入力表示データI−DATAが保持回路110に保
持されているデータと同じ場合(図11の時刻t2,t
3,t4,t9,t10,t11,t12,t13,t
14)においては、図11(D)に示す21ビットデー
タはハイレベルの出力となり、3ビットデータを用い
て、表示データを伝送することができる。即ち、24ビ
ットの表示データの伝送を3ビットで行うものである。
【0076】次に、図12を用いて、本実施形態による
液晶表示装置のデータ伝送回路に用いる出力回路160
B,160C,160Dと入力回路220B、220
C,220Dの構成及び動作について説明する。出力回
路160B,160C,160Dは、CMOSのスイッ
チング回路SW1から構成されている。スイッチング回
路SW1のドレインは、伝送線路LのインピーダンスZ
0及び終端抵抗Rtを介して、終端電圧Vtに接続さ
れ、ソースは接地電位GNDに接続されている。なお、
終端電圧Vtは、電源電圧Vccよりも低い電圧であ
る。
【0077】また、入力回路220B、220C,22
0Dは、CMOSのスイッチング回路SW3,SW4,
SW5,SW6と、定電流源Iによって構成されてい
る。スイッチング回路SW3,SW4は、それぞれ、定
電流源Iと接地電位GNDの間に直列接続され、スイッ
チング回路SW5,SW6は、それぞれ、定電流源Iと
接地電位GNDの間に直列接続されている。スイッチン
グ回路SW3のゲートの反転入力には伝送表示データT
−DATAが入力し、スイッチング回路SW5のゲート
の反転入力には参照電圧Vrefが入力しており、スイ
ッチング回路SW3,SW4と、スイッチング回路SW
5,SW6とによって差動回路を構成している。
【0078】スイッチング回路SW1のゲート入力が、
ローレベルのとき、スイッチング回路SW1はオフとな
り、伝送線路Lに電流は流れず、伝送線路Lの電位は、
終端電圧Vtに等しくなる。また、スイッチング回路S
W1のゲート入力が、ハイレベルになると、スイッチン
グ回路SW1はオンして、伝送線路Lに電流が流れ、伝
送線路Lの電位は、終端電圧Vtから終端抵抗Rtの電
圧ドロップ分低い電圧となる。
【0079】以上説明したように、本実施形態によれ
ば、出力回路としてオープンドレイン回路を用い、線路
は終端抵抗により終端し、入力回路としては差動回路を
用いる構成として、入力表示データがローレベルとなる
ことにより、伝送線路に駆動電流が流れて電力消費する
ような場合でも、前と同じ表示データを伝送する際に、
21ビットはハイレベルとして、3ビットを用いてエン
コードされた表示データの情報を伝送するようにするこ
とにより、データ伝送回路及び液晶表示装置の消費電力
を低減することができる。
【0080】次に、図13〜図16を用いて、本発明の
第3の実施形態データ転送回路を用いた液晶表示装置の
構成及び動作について説明する。なお、本実施形態によ
る液晶表示装置の全体構成は、図1に示したものと同様
であり、液晶表示装置のデータ伝送回路に用いるトラン
シーバ回路100の構成は、図2に示したものと同様で
あり、トランシーバ回路100に用いる保持回路110
の構成についても、図3に示したものと同様である。ま
た、本実施形態による液晶表示装置のデータ伝送回路に
用いるレシーバ回路200の構成についても、図5に示
したものと同様である。
【0081】本実施形態においては、特に、出力回路1
60及び入力回路220の構成が異なるものとであり、
この点について、図13〜図16を用いて説明する。本
実施形態においては、出力回路として、プッシュプル回
路とし、線路は終端抵抗により終端し、入力回路として
は差動回路を用いていることにより、高速動作を可能に
している。
【0082】ここで、図13及び図14を用いて、本実
施形態による液晶表示装置のデータ伝送回路に用いる出
力回路160Aと入力回路220Aの構成及び動作につ
いて説明する。出力回路160Aは、CMOSのスイッ
チング回路SW1,SW2と、反転回路INVと、ノア
回路NORと、オア回路ORによって構成されている。
スイッチング回路SW1,SW2は、電源電圧Vccと
接地電位GNDの間に直列接続されている。入力表示デ
ータI−DATAは、反転回路INVを介してノア回路
NORの一方の入力端子に入力するとともに、オア回路
ORの一方の入力端子に入力する。レジスタ有効信号R
Eは、ノア回路NOR及びオア回路ORの他方の入力端
子に入力している。ノア回路NORの出力は、スイッチ
ング回路SW2のゲートに入力し、オア回路ORの出力
は、スイッチング回路SW1のゲートに入力する。
【0083】伝送線路Lは、終端抵抗Rtを介して、終
端電圧Vtに接続されている。なお、終端電圧Vtは、
電源電圧Vccよりも低い電圧である。
【0084】また、入力回路220Aは、CMOSのス
イッチング回路SW3,SW4,SW5,SW6と、定
電流源Iによって構成されている。スイッチング回路S
W3,SW4は、それぞれ、電源電圧Vccと定電流源
Iの間に直列接続され、スイッチング回路SW5,SW
6は、それぞれ、電源電圧Vccと定電流源Iの間に直
列接続されている。スイッチング回路SW4のゲートに
は伝送表示データT−DATAが入力し、スイッチング
回路SW6のゲートには終端電圧Vtが入力しており、
スイッチング回路SW3,SW4と、スイッチング回路
SW5,SW6とによって差動回路を構成している。
【0085】スイッチング回路SW1がオンで、スイッ
チング回路SW2がオフすると、電源電圧Vccから伝
送線路L及び終端抵抗Rtを介して終端電圧Vt方向に
電流が流れるため、伝送線路Lの電位は、図14の時刻
tmに示すように、終端電圧Vtより終端抵抗分高い電
圧となる。また、スイッチング回路SW1がオフで、ス
イッチング回路SW2がオンすると、終端電圧Vtから
終端抵抗Rt及び伝送線路Lを介して接地電位GND方
向に電流が流れるため、伝送線路Lの電位は、図14の
時刻tm+1に示すように、終端電圧Vtより終端抵抗
分低い電圧となる。
【0086】さらに、本実施形態においては、スイッチ
ング回路SW1及びスイッチング回路SW2が共にオフ
するようにしており、このとき、伝送線路Lには電流が
流れるため、伝送線路Lの電位は、終端電圧Vtと等し
くなるようにしている。
【0087】図9において、レジスタ有効信号REがロ
ーレベルのときは、入力表示データI−DATAは、反
転回路INVで反転された後、ノア回路NORで反転さ
れるため、そのままスイッチング回路SW2のゲートに
入力するとともに、スイッチング回路SW1には、反転
入力する。それに対して、レジスタ有効信号REがハイ
レベルとなると、ノア回路NORの出力は、入力表示デ
ータI−DATAのレベルに拘わらず、常に、ローレベ
ルとなり、オア回路ORの出力はハイレベルとなるた
め、スイッチング回路SW1,SW2は、ともにオフと
なる。
【0088】従って、図14に示すように、例えば、時
刻t8において、伝送表示データT−DATAが終端電
圧Vtよりも高いハイレベルHとする。時刻t9におい
て、従来は、波線で示すように、入力表示データが変化
したとすると、本実施形態においては、そのとき、レジ
スタ有効信号REをハイレベルとすることにより、実線
で示すように、終端電圧Vtに等しい電圧とするように
している。スイッチング回路SW1,SW2がオフのと
きは、伝送線路Lに駆動電流が流れないため、消費電力
を低減することができる。
【0089】ここで、図15を用いて、本実施形態によ
り伝送される表示データの一例について説明する。図1
5(A)は、伝送クロックCLKを示しており、図15
(B)は、伝送クロックCLKに同期して入力する24
ビットの入力表示データI−DATAを示している。即
ち、伝送クロックCLKのタイミングt0,t1,t
2,t3,t4,t5,…に同期して、入力表示データ
I−DATAとして、「色1」,「色1」,色1」,
「色1」,「色2」,…が、図2及び図3に示した保持
回路110に順次入力する。
【0090】時刻t1では、図15(D)に示すよう
に、図3のレジスタSR0に「色1」が保持され、図2
に示したデータRD0は「色1」となる。
【0091】次に、時刻t2に、「色1」の入力表示デ
ータが保持回路110に入力すると、図2に示した比較
器CP0は、データRD0と入力表示データI−DAT
Aが一致するため、ハイレベルの一致信号AG0を出力
する。従って、OR回路130が出力する選択信号SE
Lはハイレベルとなり、図3に示した選択回路SL0,
…,SL7をそれぞれレジスタSR0,…,SR7の出
力Qを選択する。その結果、図15(D)の時刻t2に
示すように、レジスタSR0の保持内容は維持される。
また、選択信号SELがハイレベルとなると、図15
(C)に示すように、レジスタ有効信号REがハイレベ
ルとなる。従って、選択回路150は、ラッチ回路14
0の出力を選択する。ここで、エンコーダ120の出力
は、「000」となるため、出力回路160Bからは
「000」出力される。このエンコードデータは、レジ
スタSR0を示すものであるため、図15(E)に示す
ように、「Reg0」を示すデータが出力回路160B
から出力されることになる。また、レジスタ有効信号R
Eがハイレベルとなると、図13に示した出力回路16
0Aのスイッチング回路SW1,SW2はオフとなるた
め、図15(D)に示すように、伝送線路Lの電圧は終
端電圧Vtとなる。時刻t3,t4の動作は、時刻t2
と同様である。
【0092】時刻t5において、入力表示データI−D
ATAとして、「色2」が保持回路110に入力する
と、図2に示した比較器CP0の出力はローレベルとな
るため、OR回路130が出力する選択信号SELは、
ローレベルとなる。従って、図3に示した選択回路SL
0は、入力データI−DATAを選択し、また、選択回
路SL1は、レジスタSR0の出力を選択するため、図
15(D)に示すように、レジスタSR0には「色2」
が保持され、図15(E)に示すように、レジスタSR
1には「色1」がレジスタSR0からシフトして保持さ
れる。
【0093】時刻t6〜t8においては、図15(B)
に示すように、入力表示データI−DATAは、順次、
「色3」,「色4」,「色5」と変化するため、時刻t
5に説明した動作と同様にして、レジスタSR0,SR
1,SR2,SR3,SR4は順次シフトレジスタとし
て動作して、時刻t8においては、それぞれ、「色
5」,「色4」,「色3」,「色2」,「色1」が保持
される。
【0094】次に、時刻t9において、「色2」の入力
表示データが保持回路110に入力すると、時刻t9に
おいては、レジスタSR3に「色2」が保持されてい
る。従って、図2に示した比較器CP3は、データRD
3と入力表示データI−DATAがともに「色2」で一
致するため、ハイレベルの一致信号AG3を出力する。
従って、OR回路130が出力する選択信号SELはハ
イレベルとなり、図3に示した選択回路SL0,…,S
L7をそれぞれレジスタSR0,…,SR7の出力Qを
選択する。その結果、時刻t8におけるレジスタSR0
〜SR4の保持内容は維持される。また、選択信号SE
Lがハイレベルとなると、図15(C)に示すように、
レジスタ有効信号REがハイレベルとなる。従って、選
択回路150は、ラッチ回路140の出力を選択する。
ここで、エンコーダ120の出力は、「011」となる
ため、出力回路160Bからは「111」が出力され
る。このエンコードデータは、レジスタSR3を示すも
のであるため、図15(E)に示すように、「Reg
3」を示すデータが出力回路160Bから出力されるこ
とになる。また、レジスタ有効信号REがハイレベルと
なると、図13に示した出力回路160Aのスイッチン
グ回路SW1,SW2はオフとなるため、図15(D)
に示すように、伝送線路Lの電圧は終端電圧Vtとな
る。
【0095】時刻t10では「色3」が、時刻t11で
は「色4」というように、時刻t14までは、既に保持
回路110に保持されているものと同じ入力表示データ
I−DATAが入力するため、そのときの動作は、時刻
t9と同様である。但し、保持されているレジスタの位
置が異なるため、図15(E)に示すように、それぞれ
のレジスタ位置を示す3ビットデータが出力される。
【0096】即ち、図15(D),(E)に示すよう
に、入力表示データI−DATAが保持回路110に保
持されているデータと同じ場合(図15の時刻t2,t
3,t4,t9,t10,t11,t12,t13,t
14)においては、図15(D)に示す21ビットデー
タは終端電圧VTの出力となり、3ビットデータを用い
て、表示データを伝送することができる。即ち、24ビ
ットの表示データの伝送を3ビットで行うものである。
【0097】次に、図16を用いて、本実施形態による
液晶表示装置のデータ伝送回路に用いる出力回路160
B,160C,160Dと入力回路220B、220
C,220Dの構成及び動作について説明する。
【0098】出力回路160A,160C,160D
は、CMOSのスイッチング回路SW1,SW2によっ
て構成されている。スイッチング回路SW1,SW2
は、電源電圧Vccと接地電位GNDの間に直列接続さ
れている。入力表示データI−DATAは、スイッチン
グ回路SW2のゲート及び、スイッチング回路SW1の
ゲートの反転入力に入力する。伝送線路Lは、終端抵抗
Rtを介して、終端電圧Vtに接続されている。なお、
終端電圧Vtは、電源電圧Vccよりも低い電圧であ
る。
【0099】また、入力回路220B、220C,22
0Dは、CMOSのスイッチング回路SW3,SW4,
SW5,SW6と、定電流源Iによって構成されてい
る。スイッチング回路SW3,SW4は、それぞれ、電
源電圧Vccと定電流源Iの間に直列接続され、スイッ
チング回路SW5,SW6は、それぞれ、電源電圧Vc
cと定電流源Iの間に直列接続されている。スイッチン
グ回路SW4のゲートには伝送表示データT−DATA
が入力し、スイッチング回路SW6のゲートには終端電
圧Vtが入力しており、スイッチング回路SW3,SW
4と、スイッチング回路SW5,SW6とによって差動
回路を構成している。
【0100】スイッチング回路SW1がオンで、スイッ
チング回路SW2がオフすると、電源電圧Vccから伝
送線路L及び終端抵抗Rtを介して終端電圧Vt方向に
電流が流れるため、伝送線路Lの電位は、終端電圧Vt
より終端抵抗分高い電圧となる。また、スイッチング回
路SW1がオフで、スイッチング回路SW2がオンする
と、終端電圧Vtから終端抵抗Rt及び伝送線路Lを介
して接地電位GND方向に電流が流れるため、伝送線路
Lの電位は、終端電圧Vtより終端抵抗分低い電圧とな
る。
【0101】以上説明したように、本実施形態によれ
ば、出力回路としてプッシュプル回路を用い、線路は終
端抵抗により終端し、入力回路としては差動回路を用い
る構成として、入力表示データがハイレベル若しくはロ
ーレベルとなることにより、伝送線路に駆動電流が流れ
て電力消費するような場合でも、前と同じ表示データを
伝送する際に、21ビットは終端電圧レベルとして、3
ビットを用いてエンコードされた表示データの情報を伝
送するようにすることにより、データ伝送回路及び液晶
表示装置の消費電力を低減することができる。
【0102】なお、以上の各実施形態では、シフトレジ
スタの段数を8段にして説明を行ったが、段数はこの限
りではなく消費電力が最小となるよう設定可能である。
また、以上の各実施形態では、液晶コントローラと液晶
ドライバ間のデータ伝送について説明を行ったが、この
限りではなく、表示データをシリアルに伝送するトラン
シーバ回路、レシーバ回路に適応可能である。
【0103】
【発明の効果】本発明によれば、データ伝送回路及び液
晶表示装置の消費電力を低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による液晶表示装置の全体
構成を示すブロック図である。
【図2】本発明の一実施形態による液晶表示装置のデー
タ伝送回路に用いるトランシーバ回路の構成を示す回路
図である。
【図3】本発明の一実施形態による液晶表示装置のデー
タ伝送回路のトランシーバ回路に用いる保持回路の構成
を示す回路図である。
【図4】本発明の一実施形態による液晶表示装置のデー
タ伝送回路のトランシーバ回路に用いる保持回路の動作
の説明図である。
【図5】本発明の一実施形態による液晶表示装置のデー
タ伝送回路に用いるレシーバ回路の構成を示す回路図で
ある。
【図6】本発明の一実施形態による液晶表示装置のデー
タ伝送回路に用いる出力回路と入力回路の構成を示す回
路図である。
【図7】本発明の一実施形態による液晶表示装置のデー
タ伝送回路に用いる出力回路と入力回路の動作説明図で
ある。
【図8】本発明の一実施形態による液晶表示装置のデー
タ伝送回路に用いる出力回路と入力回路の構成を示す回
路図である。
【図9】本発明の第2の実施形態による液晶表示装置の
データ伝送回路に用いる出力回路と入力回路の構成を示
す回路図である。
【図10】本発明の第2の実施形態による液晶表示装置
のデータ伝送回路に用いる出力回路と入力回路の動作説
明図である。
【図11】本発明の第2の実施形態による液晶表示装置
のデータ伝送回路のトランシーバ回路に用いる保持回路
の動作の説明図である。
【図12】本発明の第2の実施形態による液晶表示装置
のデータ伝送回路に用いる出力回路と入力回路の構成を
示す回路図である。
【図13】本発明の第3の実施形態による液晶表示装置
のデータ伝送回路に用いる出力回路と入力回路の構成を
示す回路図である。
【図14】本発明の第3の実施形態による液晶表示装置
のデータ伝送回路に用いる出力回路と入力回路の動作説
明図である。
【図15】本発明の第3の実施形態による液晶表示装置
のデータ伝送回路のトランシーバ回路に用いる保持回路
の動作の説明図である。
【図16】本発明の第3の実施形態による液晶表示装置
のデータ伝送回路に用いる出力回路と入力回路の構成を
示す回路図である。
【符号の説明】
100…トランシーバ回路 110,210…保持回路 160…出力回路 200…レシーバ回路 220…入力回路 1000…液晶コントローラ 2000…データドライバ 3000…走査ドライバ 4000…液晶パネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番地1号 株式会社 日立製作所 半導体事業部 内 (72)発明者 輿 博文 千葉県茂原市早野3300番地 株式会社 日立製作所 電子デバイス事業部内 (72)発明者 比嘉 淳裕 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立画像情報システム内 (56)参考文献 特開 平8−179740(JP,A) 特開 平8−95686(JP,A) 特開 平11−327712(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 G06F 3/00 H04N 5/66 - 5/74

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】伝送線路により接続されたトランシーバ回
    路とレシーバ回路を有し、このトランシーバ回路からレ
    シーバ回路にnビット(nは自然数)のパラレルデータ
    を伝送するデータ伝送回路において、 上記トランシーバ回路は、2m個(m<nの自然数)以
    下の複数個のデータを保持する第1の保持回路と、 (n−m)ビットのパラレルデータを出力する第1の出
    力回路と、 mビットのデータを出力する第2の出力回路とを備え、 上記保持回路に保持されたデータと異なるデータを上記
    伝送線路から伝送する際には、上記第1及び第2の出力
    回路を用いて、nビットのデータを上記伝送線路に出力
    し、 上記保持回路に保持されたデータと同じデータを上記伝
    送線路から伝送する際には、上記保持回路の保持場所を
    示すデータを上記第2の出力回路から出力するととも
    に、 上記レシーバ回路は、上記第1の保持回路に保持された
    データと同じデータを保持する第2の保持回路を備え、 上記第の保持回路に保持場所を示すデータが伝送され
    ると、上記第2の保持回路に保持されたデータを用いて
    伝送されたデータを復号することを特徴とするデータ伝
    送回路。
  2. 【請求項2】請求項1記載のデータ伝送回路において、 上記第1及び第2の出力回路は、電源電圧の電圧振幅に
    よりデータを伝送する出力回路であり、 上記第1の出力回路は、入力したデータを保持するラッ
    チ回路を備えており、上記保持回路に保持されたデータ
    と同じデータを上記伝送線路から伝送する際には、上記
    第1の出力回路は、上記ラッチ回路に保持されたデータ
    用いて、前の表示データを維持することを特徴とする
    データ伝送回路。
  3. 【請求項3】請求項1記載のデータ伝送回路において、 上記第1及び第2の出力回路は、オープンドレイン回路
    であり、 上記伝送線路は、終端抵抗を介して終端電圧に接続され
    ており、 上記第1の出力回路は、上記保持回路に保持されたデー
    タと同じデータを上記伝送線路から伝送する際には、ハ
    イレベルの出力を出力することを特徴とするデータ伝送
    回路。
  4. 【請求項4】請求項1記載のデータ伝送回路において、 上記第1及び第2の出力回路は、プッシュプル回路であ
    り、 上記伝送線路は、終端抵抗を介して終端電圧に接続され
    ており、 上記第1の出力回路は、上記保持回路に保持されたデー
    タと同じデータを上記伝送線路から伝送する際には、終
    端電圧レベルの出力を出力することを特徴とするデータ
    伝送回路。
  5. 【請求項5】トランシーバ回路を有する液晶コントロー
    ラと、 この液晶コントローラと伝送線路を介して接続されると
    ともに、伝送線路を介して伝送されたnビット(nは自
    然数)のパラレル表示データを受信するレシーバ回路を
    有するデータドライバと、 このデータドライバによって受信された表示データを表
    示する液晶パネルを有する液晶表示装置において、 上記トランシーバ回路は、2m個(m<nの自然数)以
    下の複数個のデータを保持する第1の保持回路と、 (n−m)ビットのパラレルデータを出力する第1の出
    力回路と、 mビットのデータを出力する第2の出力回路とを備え、 上記保持回路に保持されたデータと異なるデータを上記
    伝送線路から伝送する際には、上記第1及び第2の出力
    回路を用いて、nビットのデータを上記伝送線路に出力
    し、 上記保持回路に保持されたデータと同じデータを上記伝
    送線路から伝送する際には、上記保持回路の保持場所を
    示すデータを上記第2の出力回路から出力するととも
    に、 上記レシーバ回路は、上記第1の保持回路に保持された
    データと同じデータを保持する第2の保持回路を備え、 上記第の保持回路に保持場所を示すデータが伝送され
    ると、上記第2の保持回路に保持されたデータを用いて
    伝送されたデータを復号することを特徴とする液晶表示
    装置。
  6. 【請求項6】請求項5記載の液晶表示装置において、 上記第1及び第2の出力回路は、電源電圧の電圧振幅に
    よりデータを伝送する出力回路であり、 上記第1の出力回路は、入力したデータを保持するラッ
    チ回路を備えており、上記保持回路に保持されたデータ
    と同じデータを上記伝送線路から伝送する際には、上記
    第1の出力回路は、上記ラッチ回路に保持されたデータ
    用いて、前の表示データを維持することを特徴とする
    液晶表示装置。
  7. 【請求項7】請求項5記載の液晶表示装置において、 上記第1及び第2の出力回路は、オープンドレイン回路
    であり、 上記伝送線路は、終端抵抗を介して終端電圧に接続され
    ており、 上記第1の出力回路は、上記保持回路に保持されたデー
    タと同じデータを上記伝送線路から伝送する際には、ハ
    イレベルの出力を出力することを特徴とする液晶表示装
    置。
  8. 【請求項8】請求項5記載の液晶表示装置において、 上記第1及び第2の出力回路は、プッシュプル回路であ
    り、 上記伝送線路は、終端抵抗を介して終端電圧に接続され
    ており、 上記第1の出力回路は、上記保持回路に保持されたデー
    タと同じデータを上記伝送線路から伝送する際には、終
    端電圧レベルの出力を出力することを特徴とする液晶表
    示装置。
JP28026298A 1998-10-01 1998-10-01 データ伝送回路及び液晶表示装置 Expired - Fee Related JP3481868B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28026298A JP3481868B2 (ja) 1998-10-01 1998-10-01 データ伝送回路及び液晶表示装置
US09/408,516 US6625207B1 (en) 1998-10-01 1999-09-30 Low power consumption data transmission circuit and method, and liquid crystal display apparatus using the same
KR1019990041873A KR100311885B1 (ko) 1998-10-01 1999-09-30 저소비 전력형 데이터 전송 회로 및 전송 방법, 이를 이용한 액정 표시 장치
TW088116966A TW519603B (en) 1998-10-01 1999-10-01 Data transmission circuit and method of low power dissipation, and liquid crystal display using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28026298A JP3481868B2 (ja) 1998-10-01 1998-10-01 データ伝送回路及び液晶表示装置

Publications (2)

Publication Number Publication Date
JP2000112438A JP2000112438A (ja) 2000-04-21
JP3481868B2 true JP3481868B2 (ja) 2003-12-22

Family

ID=17622552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28026298A Expired - Fee Related JP3481868B2 (ja) 1998-10-01 1998-10-01 データ伝送回路及び液晶表示装置

Country Status (4)

Country Link
US (1) US6625207B1 (ja)
JP (1) JP3481868B2 (ja)
KR (1) KR100311885B1 (ja)
TW (1) TW519603B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190706B2 (ja) * 2000-07-03 2008-12-03 Necエレクトロニクス株式会社 半導体装置
JP4841083B2 (ja) * 2001-09-06 2011-12-21 ルネサスエレクトロニクス株式会社 液晶表示装置、及び該液晶表示装置における信号伝送方法
US7017053B2 (en) * 2002-01-04 2006-03-21 Ati Technologies, Inc. System for reduced power consumption by monitoring video content and method thereof
US6992675B2 (en) * 2003-02-04 2006-01-31 Ati Technologies, Inc. System for displaying video on a portable device and method thereof
TWI360335B (en) * 2007-09-05 2012-03-11 Quanta Comp Inc Coordinating apparatus and image processing system
JP2008310355A (ja) * 2008-08-12 2008-12-25 Seiko Epson Corp 表示装置および表示装置の制御方法
JP2008293044A (ja) * 2008-08-12 2008-12-04 Seiko Epson Corp 表示装置および表示装置の制御方法
JP2011059216A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 表示装置及び表示制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763291A (en) * 1986-03-06 1988-08-09 Project Benjamin, Ltd. Remote display device for a microcomputer
JP2892216B2 (ja) * 1992-05-22 1999-05-17 株式会社東芝 半導体メモリ

Also Published As

Publication number Publication date
JP2000112438A (ja) 2000-04-21
KR100311885B1 (ko) 2001-11-03
KR20000047503A (ko) 2000-07-25
US6625207B1 (en) 2003-09-23
TW519603B (en) 2003-02-01

Similar Documents

Publication Publication Date Title
EP0788048B1 (en) Display apparatus interface
US6356260B1 (en) Method for reducing power and electromagnetic interference in conveying video data
US7075505B2 (en) Liquid crystal display device, liquid crystal controller and video signal transmission method
US7467250B2 (en) Data transfer control device and electronic instrument generating interface signal of signal type according to interface information set in internal register
US7009616B2 (en) Multi-mode display
US7283132B2 (en) Display panel driver
JP2001222249A (ja) Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
US20060256063A1 (en) Display apparatus including source drivers and method of controlling clock signals of the source drivers
US6600747B1 (en) Video monitor multiplexing circuit
JP3481868B2 (ja) データ伝送回路及び液晶表示装置
US20060202935A1 (en) Dispaly panel for liquid crystal display
US7630375B2 (en) Data transfer control device and electronic instrument having reduced power consumption
US20050165994A1 (en) Signal transmission over a wire pair
JP2002108522A (ja) データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法
US7148866B2 (en) Liquid crystal display apparatus and a method of controlling the same
US8520013B2 (en) DDC communication module
TW501086B (en) Liquid crystal display panel signal processor
JP3498662B2 (ja) 画像表示システム
US20060050034A1 (en) Apparatus for controlling color liquid crystal display and method thereof
JP2008064841A (ja) 表示制御装置、半導体集積回路及び携帯端末システム
US20070153011A1 (en) Video signal circuit of notebook computer
JPH09127908A (ja) 表示信号インターフェース方式
JPS5898778A (ja) モニタデバイス選択表示方式
KR20020082920A (ko) 표시 소자의 제어 데이터 전송 방법
JP2000338956A (ja) 画像データ変換装置、画像データ変換アダプタ、インタフェイスケーブルおよび画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees