JP2002149122A

JP2002149122A - 液晶駆動回路

Info

Publication number: JP2002149122A
Application number: JP2000341228A
Authority: JP
Inventors: Jun Iizuka; 潤飯塚
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-11-09
Filing date: 2000-11-09
Publication date: 2002-05-24

Abstract

(57)【要約】【課題】一定のデータ取り込みクロックにて、画像デ
ータを取り込むので、ドライバにデータを転送するデー
タバス及びクロックラインの充放電電流が多い。【解決手段】垂直方向にデータが同じである場合に
は、データイネーブル端子にて同一であることを転送
し、その他のデータを転送しない。また、水平方向にス
トライプ等ある決まったパターンである場合には、スト
ライプであることを転送し、全てのデータを転送しな
い。また、ソースドライバの最初または中より取り込み
データがなくなった場合には、直ちに次のソースドライ
バへのキャリー信号を転送し、取り込みクロック自体も
少なくできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】大画面で、高画質を要望され
るモニタ用ＴＦＴパネルや、携帯用で低消費電力を特徴
とするような液晶パネルの液晶駆動回路に関するもので
ある。

【０００２】

【従来の技術】通常、デジタルインターフェースのＴＦ
Ｔ液晶パネルのソースライン駆動装置（以下、液晶ソー
スドライバと称す）の画像データは、１垂直期間の間に
水平同期信号に同期して、１出力端子分または任意数の
端子ずつ全てのデータを順に取り込んでいく。そして次
の１垂直同期信号に同期して、取り込んだデータをバッ
ファにより増幅し、出力する。

【０００３】図８は従来の液晶パネルを示している。２
０１は液晶パネル、２０２はドライバの同期信号の制御
およびデータをドライバに転送するコントロール回路、
２０３は液晶パネル２０１のソースラインを駆動する１
番目のソースドライバ、２０４は液晶パネル２０１のソ
ースラインを駆動するｎ番目のソースドライバ、２０５
はゲートドライバを表している。

【０００４】液晶パネル２０１は、コントロール回路２
０２からの垂直同期信号で１ラインずつ順番に選択して
いくゲートドライバ２０５の出力信号と、コントロール
回路２０２からのデジタルデータをＤ／Ａ変換し、垂直
同期信号によりアナログ値を出力するソースドライバ２
０３〜２０４の値により画像を写すことができる。

【０００５】図９は液晶パネル駆動用ＩＣの制御を行う
コントロール回路２０２を示し、２１１はソースドライ
バへデータを転送する駆動バッファを表している。図１
０はソースドライバ２０３および２０４を示し、２１３
はシフトレジスタ、２１４はシフトレジスタ２１３から
のラッチパルスに同期して順番にデータを記憶する１段
目データラッチ、２１５はコントロール回路２０２から
の垂直同期信号に従って１段目データラッチ２１４の内
容を記憶する２段目データラッチである。２１６は出力
バッファ回路で、２段目データラッチ２１５の出力をＤ
／Ａ変換して出力する。

【０００６】次に、各部の接続について詳細に述べてい
く。1番目のソースドライバ２０３の出力数を３８４出
力とし、出力電圧の階調数を６４階調とすると、１出力
あたり６ビットのデータが必要となり、第１段目のデー
タラッチ２１４は３８４×６＝２３０４個のラッチ構成
されていて、第２段目のソースドライバ２１５も同様に
２３０４個のラッチで構成されている。液晶パネル２０
１上でＲＧＢデータを１度に取り込むとすると、３８４
出力分データを取り込むのに１２８個のシフトレジスタ
２１３が必要である。コントロール回路２０２からソー
スドライバへのデータバスは１出力あたり６ビットでＲ
ＧＢの３色必要であるから、１８ビット幅が必要であ
る。

【０００７】次に各部の動作について詳細に述べてい
く。まずコントロール回路２０２からソースドライバ２
０３〜２０４へのデータの転送は、水平同期信号に従っ
て１８ビット幅のデータを常時出力している。データ
と、対応する出力端子の位置はコントロール回路２０２
より最初のソースドライバ２０３に対してデータのスタ
ート位置を示すスタートパルスを転送する。

【０００８】ソースドライバ２０３では、シフトレジス
タ２１３によってスタートパルスを水平同期信号に従っ
てシフトしながらデータを出力端子に取り込んでいく。
１２８個のシフトレジスタを通り、第一段目のデータラ
ッチ２１４に全てのデータを記憶すると、キャリーから
次段へのスタートパルスを転送する。

【０００９】全てのソースドライバ２０３〜２０４の第
一段目のデータラッチ２１４にデータを記憶すると、各
ソースドライバ２０３〜２０４では、垂直同期信号をコ
ントロール回路２０２より受け取り、第一段目のデータ
ラッチ２１４のデータを第２段目のデータラッチ２１５
に転送し、Ｄ／Ａ変換されたアナログデータを出力バッ
ファ２１６より出力する。そして、次の水平ラインのデ
ータを取り込むために水平同期信号に従ってスタートパ
ルスとデータを出力する。

【００１０】以上の動作を繰り返すことで、液晶パネル
２０１に画像を映し出すことができる。

【００１１】

【発明が解決しようとする課題】このように、従来では
画像データに関わらず水平同期信号に同期してスタート
パルスとデータをコントロール回路２０２より転送して
いるが、各ソースドライバ２０３〜２０４にはデータラ
ッチ２１４，２１５の２段を持っているために、縦のス
トライプの画像データを転送する場合、データラッチに
は同じデータを書き込むため充放電が起こらないが、コ
ントロール回路２０２からのデータラインは充放電する
ため、データは変化しないにもデータをセットするため
に充放電を繰り返すことで、無駄に電力を消費している
という問題がある。

【００１２】また、コントロール回路２０２からソース
ドライバ２０３〜２０４への配線は、パネル上の長い配
線となるため電磁波ノイズが多くなる。また、水平方向
に同一データを転送する場合は、データラインの充放電
は無いが、水平同期信号は動作してしまうため、電磁波
ノイズ及び消費電力が増加してしまう問題がある。

【００１３】

【課題を解決するための手段】本発明の液晶駆動回路
は、１垂直期間前と同じデータである場合は、ソースド
ライバの第一段目の記憶回路にデータを持っているので
データの転送に必要がないので、コントロール回路に１
水平ライン分のメモリを持ち、水平ライン上で前と同じ
データである場合、同じであることをソースドライバに
転送することでデータラインの充放電を減らす。

【００１４】また、水平方向に同一データが続く場合
や、ストライプなどの決まりきったパターンでは、同じ
データが何個であるかということや、ラッチのセット・
リセットなどを用いてデータを取り込むことで、クロッ
クでの取り込みをしないようデータを圧縮して転送する
ことで、クロックラインの充放電やデータラインの充放
電を減らす。

【００１５】そして、上記対策にて、シフトレジスタの
途中から後のラッチパルスを出さなくて良い場合には、
すぐに次段へスタートパルスを転送することでクロック
の充放電を減らす。

【００１６】

【発明の実施の形態】本発明の請求項１記載の液晶駆動
回路は、液晶パネルのゲートラインを駆動するゲートド
ライバと、前記液晶パネルのソースラインを駆動するソ
ースドライバと、前記ゲートドライバと前記ソースドラ
イバを制御するコントロール回路とを有する液晶駆動回
路であって、前記コントロール回路を、前記ソースドラ
イバにデータを送信するデータと前回同じソースドライ
バの同じアドレスに転送したデータとを比較して、同じ
であれば前記ソースドライバへデータイネーブル信号を
転送してデータバスをフローティング状態とするように
構成し、前記ソースドライバは、前記イネーブル信号を
受け取ると、内部データラッチの取り込み信号を出力し
ないように構成して、前記ソースドライバのデータが変
更しない場合には、前記コントロール回路より前記ソー
スドライバに転送するデータを少なくしたことを特徴と
する。

【００１７】本発明の請求項２記載の液晶駆動回路は、
請求項１において、前記コントロール回路は、前記ソー
スドライバに転送するデータ毎にデータを圧縮して転送
し、前記ソースドライバは、前記コントロール回路から
のデータを解凍して内部データラッチするよう構成した
ことを特徴とする。

【００１８】本発明の請求項３記載の液晶駆動回路は、
請求項２において、データを圧縮してデータを転送およ
び記憶した場合に、前記コントロール回路よりデータの
終了信号を前記ソースドライバに転送し、前記ソースド
ライバでは、データの終了信号の取り込み後、次段のス
タートパルスを転送するよう構成したことを特徴とす
る。

【００１９】以下、本発明の各実施の形態を図１〜図７
に基づいて説明する。（実施の形態１）図１〜図３は本発明の（実施の形態
１）の液晶表示装置を示す。

【００２０】図１において、１０１は液晶パネル、１０
３は液晶パネル１０１の水平方向のラインを駆動する第
１番目のソースドライバ、１０４は同じく水平方向のラ
インを駆動する第Ｎ番目のソースドライバである。１０
５は垂直方向を駆動するゲートドライバである。１０２
はゲートドライバ１０５とソースドライバ１０３〜１０
４を制御するコントロール回路である。

【００２１】図２はコントロール回路１０２を示す。１
１２はコントロール回路１０２の内部に設けられたデー
タメモリである。１１３は比較回路で、前記データメモ
リ１１２のデータと入力データとを比較する。１１４は
バッファで、比較回路１１３の比較結果によりデータラ
インへのデータの転送を止めることができる。

【００２２】図３はソースドライバ１０３を示す。１１
６はシフトレジスタ、１１７はシフト信号と前記比較回
路１１３から出力されるデータイネーブルとが入力に接
続されたＮＡＮＤ回路である。１１８は第１段目のデー
タラッチ、１１９は第２段目のデータラッチである。１
２０は前記第２段目のデータラッチ１１９の出力をＤ／
Ａ変換して出力するデータバッファである。

【００２３】次に、各部の接続について詳細に説明す
る。図１の１番目のソースドライバ１０３の出力数を３
８４出力とし、出力電圧の階調数を６４階調とすると、
１出力あたり６ビットのデータが必要となり、第１段目
のデータラッチ１１８は３８４×６＝２３０４個のラッ
チで構成されていて、第２段目のデータラッチ１１９も
同様に２３０４個のラッチで構成されている。パネル上
でＲＧＢデータを１度に取り込むとすると、３８４出力
分データを取り込むのに１２８個のシフトレジスタ１１
６が必要である。

【００２４】コントロール回路１０２からソースドライ
バ１０３〜１０４へのデータバスは１出力あたり６ビッ
トでＲＧＢの３色必要であるから、１８ビット幅必要で
ある。また、コントロール回路１０２の内部には１水平
ライン分のデータを記憶しておくために、１８×１２８
×Ｎ（ソースドライバ数）分のデータメモリ１１２を内
蔵している。

【００２５】次に、各部の動作について詳細に説明す
る。液晶パネル駆動用のゲートドライバおよびソースド
ライバを制御するコントロール回路１０２よりデータ転
送の最初を示すスタートパルスを転送し、水平同期信号
に従って最新の入力データが比較回路１１３のレジスタ
にセットされる。比較回路１１３ではこの最新の入力デ
ータと前記データメモリ１１２に保持されている１垂直
周期前のデータと比較する。

【００２６】比較回路１１３で比較された結果が不一致
である場合には、コントロール回路１０２はデータイネ
ーブル信号をＨにセットし、バッファ１１４よりデータ
をソースドライバ１０３に転送する。この場合、ソース
ドライバ１０３の側では、データイネーブル信号がＨで
あるので、ラッチ信号からのデータ取り込み信号により
データが第一段目のデータラッチ１１８に記憶される。

【００２７】比較回路１１３での結果が一致である場合
には、コントロール回路１０２はデータイネーブル信号
をＬにし、前記バッファ１１４よりデータを転送しな
い。ソースドライバ１０３の側では、データイネーブル
信号がＬであるので第一段目のデータラッチ１１８には
データの取り込み信号が出力されず、データラッチ１１
８の中身は前と同じデータとなる。

【００２８】このようにシフトレジスタ１１６の信号
は、次に受け渡されるために１８ビットのデータバスに
対して１本のデータイネーブル信号しか充放電は起こら
ない。したがって、垂直方向に同一データが連続する場
合には、６ビットＲＧＢの１画素で見た場合に、１／１
８の充放電電流となり、データが異なる場合において
も、データイネーブルの充放電は無いため、この配線に
よる充放電電流を低減できる。

【００２９】（実施の形態２）図４と図５は（実施の形
態１）の図２と図３の別の実施例を示す。ゲートドライ
バ１０５とソースドライバ１０３〜１０４をコントロー
ルするコントロール回路１０２には、図４に示すよう
に、１水平ライン分のデータラッチ１１２が設けられて
いる。１２３はソースドライバへデータを転送するため
のデータバッファ、１２４はデータを内部のパターンと
比較してデータを圧縮するためのエンコード回路であ
る。

【００３０】ソースドライバ１０３には、前記エンコー
ド回路１２４で圧縮された内容を図５に示すように解凍
するためのデコード回路１２７が設けられている。デー
タラッチ１１８，１１９と出力バッファ１２０およびシ
フトレジスタ１１６は、（実施の形態２）と同じであ
る。

【００３１】次に回路の動作について詳細に述べる。ま
ず入力データをコントロール回路１０２のデータメモリ
１１２に記憶する。次に記憶したデータを転送するソー
スドライバ１０３の出力数でまとめる。前記データのま
とまりの中でＲＧＢのそれぞれのデータについて、予め
決められた特定のパターンであるかどうかを判定し、特
定のパターンとしての、例えば縦のストライプのデータ
であれば、そのパターンのコードを転送する。ソースド
ライバ１０３のデコード回路１２７では、特定パターン
であるかどうかを判定し、特定パターンであれば、エン
コード回路１２４から受け取ったデータをデコードし、
第一段目の全ての出力端子に関わるデータをセットす
る。

【００３２】特定パターンでない場合は、従来同様にシ
フトレジスタ１１６を使用して順次データを転送すれば
よいので、データ転送量はデータにもよるが大きく減ら
すことができる。

【００３３】（実施の形態３）図６と図７は（実施の形
態２）を示した図４と図５の別の実施例を示す。１０２
はゲートドライバおよび、ソースドライバを制御するコ
ントロール回路である。１１２は１水平期間分のデータ
メモリである。１３３は信号処理回路である。

【００３４】ソースドライバ１０３は、シフトレジスタ
１１６，データ終了判定の検出回路１３６、第１段目の
データラッチ１１８，第２段目データラッチ１１９およ
び第２段目のデータをＤ／Ａ変換して出力する出力バッ
ファ１２０とで構成されている。

【００３５】次に各部の詳細な動作について述べる。デ
ータを圧縮して転送したために、一度に全データを取り
込んでしまった場合に、シフト信号は該当するソースド
ライバに不要であるため、コントロール回路１０２よ
り、チップエンド信号をソースドライバへ転送する。

【００３６】従来はシフトレジスタで転送されるキャリ
ー信号がデータの取り込み位置を示すが、ソースドライ
バ側でチップエンド信号を受け取ると、次のチップへの
キャリー信号を出力してシフトレジスタをリセットす
る。以上により、水平同期信号を少なくすることがで
き、また、内部のキャリー信号の充放電も少なくするこ
とができる。

【００３７】

【発明の効果】以上のように本発明の請求項１記載の構
成によると、１垂直期間前と同じデータである場合は、
ソースドライバの記憶回路にデータを持っているのでデ
ータの転送に必要がないので、コントロール回路に１水
平ライン分のメモリを持ち、水平ライン上で前と同じデ
ータである場合、同じであることをソースドライバに転
送することでデータラインの充放電を減らすことができ
る。

【００３８】また、本発明の請求項２記載の構成による
と、水平方向に同一データが続く場合や、ストライプな
どの決まりきったパターンでは、同じデータが何個であ
るかということや、ラッチのセット・リセットなどを用
いてデータを取り込むことで、クロックでの取り込みを
しないようデータを圧縮して転送することで、クロック
ラインの充放電やデータラインの充放電を減らすことが
できる。

【００３９】また、本発明の請求項３記載の構成による
と、途中から後のシフトをしなくて良い場合には、すぐ
に次段へスタートパルスを転送することでクロックの充
放電を減らすことができるものである。

【図面の簡単な説明】

【図１】本発明の（実施の形態１）の液晶表示装置の構
成図

【図２】同実施の形態のコントロール回路の構成図

【図３】同実施の形態のソースドライバの構成図

【図４】本発明の（実施の形態２）のコントロール回路
の構成図

【図５】同実施の形態のソースドライバの構成図

【図６】本発明の（実施の形態３）のコントロール回路
の構成図

【図７】同実施の形態のソースドライバの構成図

【図８】従来の液晶表示装置の構成図

【図９】同従来例におけるコントロール回路の構成図

【図１０】同従来例におけるソースドライバの構成図

【符号の説明】

１０１液晶パネル１０２コントロール回路１０３〜１０４ソースドライバ１０５ゲートドライバ１１２データメモリ１１３比較回路１１４バッファ１１６シフトレジスタ１１７ＮＡＮＤ回路１１８第１段目のデータラッチ１１９第２段目のデータラッチ１２０データバッファ１２３データバッファ１２４エンコード回路１２７デコード回路１３６検出回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６３３Ｇ０９Ｇ 3/20 ６３３ＰＦターム(参考） 2H093 NC22 NC24 NC26 NC28 NC34 NC49 ND39 5C006 AA01 AA02 AA11 AA22 AC21 AF05 AF06 AF42 AF43 BB16 BC16 BF03 BF04 BF11 FA47 5C080 AA10 BB05 CC03 DD26 FF11 JJ02 KK02 KK43

Claims

【特許請求の範囲】

【請求項１】液晶パネルのゲートラインを駆動するゲー
トドライバと、前記液晶パネルのソースラインを駆動す
るソースドライバと、前記ゲートドライバと前記ソース
ドライバを制御するコントロール回路とを有する液晶駆
動回路であって、前記コントロール回路を、前記ソースドライバにデータ
を送信するデータと前回同じソースドライバの同じアド
レスに転送したデータとを比較して、同じであれば前記
ソースドライバへデータイネーブル信号を転送してデー
タバスをフローティング状態とするように構成し、前記ソースドライバは、前記イネーブル信号を受け取る
と、内部データラッチの取り込み信号を出力しないよう
に構成して、前記ソースドライバのデータが変更しない
場合には、前記コントロール回路より前記ソースドライ
バに転送するデータを少なくしたことを特徴とする液晶
駆動回路。
【請求項２】前記コントロール回路は、前記ソースドラ
イバに転送するデータ毎にデータを圧縮して転送し、前記ソースドライバは、前記コントロール回路からのデ
ータを解凍して内部データラッチするよう構成したこと
を特徴とする請求項１記載の液晶駆動回路。
【請求項３】データを圧縮してデータを転送および記憶
した場合に、前記コントロール回路よりデータの終了信
号を前記ソースドライバに転送し、前記ソースドライバ
では、データの終了信号の取り込み後、次段のスタート
パルスを転送するよう構成したことを特徴とする請求項
２記載の液晶駆動回路。