KR100490933B1 - 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법 - Google Patents

디스플레이시스템및영상신호를디스플레이시스템에공급하는방법 Download PDF

Info

Publication number
KR100490933B1
KR100490933B1 KR10-1998-0710535A KR19980710535A KR100490933B1 KR 100490933 B1 KR100490933 B1 KR 100490933B1 KR 19980710535 A KR19980710535 A KR 19980710535A KR 100490933 B1 KR100490933 B1 KR 100490933B1
Authority
KR
South Korea
Prior art keywords
image
display
clock pulse
signal
image signal
Prior art date
Application number
KR10-1998-0710535A
Other languages
English (en)
Other versions
KR20000022121A (ko
Inventor
로베르트 푀르스터
라이너 키르히너
마르텐 미헬
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Priority to KR10-1998-0710535A priority Critical patent/KR100490933B1/ko
Publication of KR20000022121A publication Critical patent/KR20000022121A/ko
Application granted granted Critical
Publication of KR100490933B1 publication Critical patent/KR100490933B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

디스플레이 시스템에 영상 신호를 공급하는 디스플레이 시스템 및 방법을 제공한다. 영상 신호가 디스플레이 시스템의 시스템 타이머에 관하여 전달되며, 이를 통해 영상 품질을 개선한다. 특히, 한 픽셀에 대한 영상 신호에서 다음 픽셀에 대한 영상 신호로 변화가 디스플레이 시스템이 영상 신호를 스캔하는 스캐닝 포인트에서 타임 딜레이되도록 선택될 때, 양질의 영상이 선택된다.

Description

디스플레이 시스템 및 영상 신호를 디스플레이 시스템에 공급하는 방법{DISPLAY SYSTEM AND PROCESS FOR SUPPLYING A DISPLAY SYSTEM WITH A PICTURE SIGNAL}
본 발명은 청구항 제1항의 전제부에 따른 디스플레이 시스템 및 청구항 제6항의 전제부에 따른 방법에 관한 것이다.
디스플레이 시스템은 NTSC나 PAL 표준과 같은 비디오 신호 또는 텔레비젼 신호를 이용하여 영상을 디스플레이하는데 사용되며, 예를 들어 액정 디스플레이(LCD)가 사용된다.
EP 0 489 757 B1에서는 디스플레이 시스템의 집적회로로 설계되는 클럭-제어가능 구동 장치를 이미 개시하였고, 상기 디스플레이 시스템에서는 다수의 동일하게 구성된 집적회로가 각 경우의 디스플레이 부분으로 제공되며, 코드 입력 후에 디스플레이 상에 디스플레이되는 출력 신호를 저장 장치로부터 판독하는 문자 생성기가 구비되어 있다.
텔레비젼 표준(NTSC, PAL)에 따라 영상을 디스플레이하는 환경에서는 디스플레이상에 디스플레이될 영상을 디스플레이하는 중에, 디스플레이 시스템과 영상 소스 사이의 동기가 각 영상 라인 후에 수행되며, 그 결과 디스플레이 시스템의 클럭 주파수와 공급된 영상 신호의 주파수 사이에 위상 시프트가 하나의 영상 라인 내에서 발생한다. 이는 수직 에지에서 영상 불선명 및 음영 효과를 발생시킨다.
도 1은 디스플레이 시스템의 구조의 개략도.
도 2는 신호 타이밍도.
본 발명의 목적은 영상 품질을 개선하는데 있으며, 처리 중에 특정 음영 효과 및 영상 불선명을 감소시키는 데 있다.
본 발명의 목적은 청구항 제1항 및 청구항 제6항의 특징에 의하여 달성된다. 공급된 영상 신호가 디스플레이 시스템의 시스템 주파수의 함수에 따라 동기될 경우, 특히 양질의 영상 품질이 얻어진다.
본 발명의 또 다른 유익한 개선점은 종속항에 나타난다.
본 발명은 도면을 참조하여 보다 상세하게 설명된다.
도 1은 개별적인 모듈로나 집적 회로로 구현될 수 있는 논리 블록들의 형태 및/또는 소프트웨어의 형태로 디스플레이 시스템을 도시하고 있다.
도 1은 디스플레이(1)를 도시하고 있으며, 디스플레이는 예를 들어 액정 디스플레이, 진공 형광 디스플레이(VFD), 또는 다수의 발광 다이오드(LED)로 형성된 매트릭스로 설계된다. 디스플레이(1)는 디스플레이 제어기(2)를 구비하고 있으며, 이것에 의해 디스플레이(1)의 각 픽셀이 구동될 수 있다. 디스플레이(1)는 텔레비젼 영상에 따라 라인 및 칼럼으로 분할된다. 이를 위하여, 액정 디스플레이의 경우, 다수의 박막 트랜지스터가 매트릭스 형태로 배열되며, 트랜지스터들은 비결정질 실리콘으로 구성되어 있으며 칼럼 및 라인 구동 라인을 통해 각각 구동될 수 있다. 칼러 영상은 박막 트랜지스터를 이용하여 상응하는 세기로 구동되는 빨강, 파랑 및 녹색 도트에 의해 생성되며, 그래서 빨강, 파랑 및 녹색 도트의 색들이 함께 영상 픽셀의 색을 만들어낸다.
디스플레이 제어기(2)는 구동 라인(23)을 통해 영상 제어기(3)로 연결된다. 영상 제어기(3)로부터 리드되는 클럭 라인(10)은 컴퓨팅 유닛(4)으로 라우팅된다. 또한, 제1 및 제2 동기 라인(11, 12)은 영상 제어기(3)와 컴퓨팅 유닛(4) 사이에 배열되고, 선택 라인(13)은 컴퓨팅 유닛(4)에서 영상 제어기(3)로 라우팅된다.
영상 제어기(3)는 제3 및 제4 동기 라인(14, 15)을 통해 영상 신호 소스(7)로 연결되며, 영상 신호 소스(7)로부터 제2 영상 라인(17)이 영상 제어기(3)로 라우팅된다.
영상 제어기(3)는 제1 영상 라인(16)을 통해 영상 생성기(5)에 연결되고, 제1 구동 라인(18)은 컴퓨팅 유닛(4)으로부터 영상 생성기(5)로 라우팅된다. 또한, 영상 생성기(5)는 제1 데이터 라인(6)을 통해 영상 저장장치(8)에 연결된다.
컴퓨팅 유닛(4)은 예를 들어 제어 레지스터를 갖는 세팅 디바이스(9)에 연결된다. 영상 제어기(3)는 제2 구동 라인(32)을 통해 디스플레이 제어기(2)에 연결된다.
영상 제어기(3)는 타이머(26)를 구비하고 있으며, 이는 제1 및 제2 영상 라인(16, 17)의 영상 신호를 샘플링하는 데 이용되는 샘플/홀드 엘리먼트(27)에 대한 클럭 주파수를 지정한다. 제1 영상 라인(16)의 RGB1 신호는 샘플/홀드 엘리먼트(27)에 의해 선택 회로(28)로 전송된다. 제2 영상 라인(17)의 RGB2 신호는 제2 샘플링 라인(30)을 통해 마찬가지로 선택회로(28)로 전송된다. 컴퓨팅 유닛(4)의 선택 라인(13)은 선택 회로(28)에 연결된다. 선택 회로(28)의 출력은 구동 라인(23)으로 전송된다.
컴퓨팅 유닛(4)은 제2 제어 유닛(29)에 연결되고, 제2 제어 유닛(29)은 데이터 라인을 통해 영상 저장장치(8) 및 데이터 메모리(33)에 연결된다.
아래에서는 도 1의 동작 방법을 더욱 상세히 설명한다. 영상 제어기(3)는 예를 들어 텔레비젼 표준(PAL, NTSC)의 빨강, 파랑 및 녹색 신호로 공급되는 영상 신호를 처리한다. 공급된 영상 신호는 이 경우에 영상 제어기(3)와 관련하여 동기된다. 이를 위하여, 제1 동기 신호(VSY1)가 컴퓨팅 유닛(4)과 영상 제어기(3) 사이에서 제1 동기 라인(11)을 통해 교환되며, 이 신호는 영상 페이지 변경의 동기를 실행한다. 이는 영상 제어기(3) 및 컴퓨팅 유닛(4)은 새로운 영상 페이지를 동시에 디스플레이 또는 제공하도록 보장한다. 제2 동기 신호(HSY1)가 컴퓨팅 유닛(4)과 영상 제어기(3) 사이에서 제2 동기 라인(12)을 통해 교환되며, 이 신호는 하나의 영상 내에서 라인 변경을 동기시키는 역할을 한다. 이러한 방식으로, 영상 제어기(3)와 컴퓨팅 유닛(4)이 하나의 영상 라인에서 다음 영상 라인으로 동기적으로 점프할 수 있게 한다.
동일한 동기가 영상 제어기(3)와 영상 신호 소스(7) 사이에서 수행되는데, 이는 제3 동기 신호(VSY2)가 제3 동기 라인(14)을 통해 교환되고 제4 동기 신호(HSY2)가 제4 동기 라인(15)을 통해 교환됨으로써 이루어진다. 제3 동기 신호(VSY2)는 영상 제어기(3) 및 영상 신호 소스(7)가 동기적으로 영상 페이지 변경을 수행하도록 보장한다. 제4 동기 신호(HSY2)는 영상 제어기(3) 및 영상 신호 소스(7)가 동기적으로 한 영상 내에서 라인 변경을 수행하도록 보장한다.
이러한 방식으로, 제1 컴퓨팅 유닛(4)과 영상 신호 소스(7) 모두는 예를 들어 PAL 또는 NTSC와 같은 텔레비젼 표준에 따라 영상 제어기(3)와 동기되고, 영상 제어기(3) 또는 컴퓨팅 유닛(4) 또는 비디오 소스(7)는 동기 타이밍 펄스, 즉 제1, 제2, 제3 및 제4 동기 신호(VSY1, HSY1, VSY2, HSY2)를 지정한다. 제1 동기신호와 제2 동기신호, 그리고 제3 동기신호와 제4 동기 신호가 일치하는 것이 바람직하다: VSY1 = VSY2; HSY1 = HSY2).
컴퓨팅 유닛(4)은 제어 라인(18)을 통해 영상 생성기(5)를 제어한다. 이는 영상 생성기(5)가 제1 동기 신호(VSY1), 제2 동기 신호(HSY1) 및 영상 제어기(3)의 시스템 클럭 펄스에 의존하여 영상 신호를 제1 영상 라인(16)을 통해 영상 제어기(3)의 샘플/홀드 엘리먼트(27)로 공급하는 방식으로 이루어진다. 제1 영상 신호(RGB1)에 대해, 제1 영상 라인(16)은 빨강색에 대한 라인, 파랑색에 대한 라인, 및 녹색에 대한 라인을 가지고 있으며, 이들 색신호들(빨강, 파랑, 녹색)은 영상 제어기(3) 및 구동 유닛(2)에 의해 디스플레이(1)의 상응하는 픽셀의 상응하는 색으로 변환된다.
색신호들(빨강, 파랑, 및 녹색)의 소정 세기에 따라 원하는 어떠한 색도 디스플레이(1) 상에 디스플레이될 수 있다. 컴퓨팅 유닛(4)에 의해 결정되는 타이밍 클럭 펄스에 따라, 영상 생성기(5)는 영상 저장장치(8)로부터 색신호들(빨강, 파랑, 녹색)에 대한 정보를 읽어, 그 색신호들을 컴퓨팅 유닛(4)에 의해 결정되는 타이밍 클럭 펄스에 따라 샘플/홀드 엘리먼트(27)에 전달한다.
컴퓨팅 유닛(4)은 제2 제어 유닛(29)을 제어하며, 제2 제어 유닛(29)은 컴퓨팅 유닛(4)에 의해 결정되는 타이밍 클럭 펄스에 따라 선택 회로(28)로부터 영상 저장장치(8)로 영상 데이터를 전송한다.
영상 신호 소스(7)는 빨강 색신호, 파랑 색신호, 및 녹색 색신호를 포함하는 제2 영상 신호(RGB2)를 제3 및 제4 동기신호(VSY2, HSY2)에 의한 동기에 따라 샘플/홀드 엘리먼트(27)로 공급한다. 제1 영상 라인(16)에 상응하는 방법으로, 제2 영상 라인(17)은 빨강, 파랑, 녹색을 위한 3개 라인을 갖는다.
제1 영상 신호(RGB1)와 제2 영상 신호(RGB2)는 샘플/홀드 엘리먼트(27)에 의해 샘플링되어, 제1 영상 신호 라인(31)과 제2영상 신호 라인(30)을 통해 선택 회로(28)로 전송되며, 선택 회로(28)는 선택 라인(13)을 통해 공급된 선택 신호(A)의 함수에 따라 제1 영상 신호(RGB1)나 제2 영상 신호(RGB2)를 디스플레이 제어기(2)로 전달한다.
디스플레이 제어기(2)로 제2 구동 라인(32)을 통해, 영상 제어기(3)는 하나의 영상 픽셀에서 다음 영상 픽셀로의 변경, 하나의 영상 라인에서 다음 영상 라인으로의 변경, 및 하나의 영상 페이지에서 다음 영상 페이지로의 변경을 지정한다. 영상 제어기(3)의 제어에 따라, 디스플레이 제어기(2)는 영상 제어기(3)에 의해 공급된 영상 신호(RGB1 또는RGB2)를 통해 상응하는 영상 픽셀을 처리한다.
본 발명에 따른 장치의 동작과 본 발명에 따른 방법을 도 2를 참조하여 아래에서 상세히 설명한다. 여기서, 제1(VSY1)및 제3(VSY2) 동기 신호가 일치하며 수직 동기 신호(VSY)로 지정되고, 그리고 제2(HSY1) 및 제4(HSY2) 동기 신호가 일치하며 수평 동기 신호(HSY)로 지정된다고 가정된다. 이 실시예에서, 수직 및 수평 동기 신호는 영상 생성기(3)에 의해 지정된다.
도 2의 a는 수직 동기 신호(VSY)를 도시하고 있으며, 이는 하이 상태에서 로우 상태로 변화하는 경우 영상 페이지 변경을 지정한다. 도 2의 b는 수평 동기 신호(HSY)를 도시하고 있으며, 이는 하이 상태에서 로우 상태로 변화하는 경우 라인 변경을 지정한다.
영상 제어기(3), 영상 생성기(5) 및 영상 신호 소스(7)는 수평 및 수직 동기 신호로 동기되며, 그 결과 순간(T1)에서 디스플레이 제어기(2)는 디스플레이(1) 상에 새로운 영상의 디스플레이를 시작하고, 영상 생성기(5)는 새로운 영상의 제1영상 신호(RGB1)를 영상 제어기에 공급하고, 영상 신호 소스(7)는 새로운 영상의 제2 영상 신호(RGB2)를 영상 제어기(3)로 공급한다.
마찬가지로 순간(T1)에서, 수평 동기 신호(HSY)는 하이 상태에서 로우 상태로의 변화에 의한 새로운 라인의 시작을 지정한다. 그러므로, 순간(T1)에서 영상 생성기(5) 및 영상 신호 소스(7)는 새로운 영상 라인의 제1 픽셀의 영상 신호(RGB1,RGB2)를 영상 제어기(3)로 공급한다.
이는 라인 카운터(ZZ)로 도 2의 c에 기호적으로 도시되어 있다. 새로운 영상이 시작되는 순간(T1)에서, 라인 카운터(ZZ)는 최종 영상의 라인 수를 나타내는 카운트(x)로부터 값 1로 변환하여 새로운 영상의 제1 라인을 나타낸다. 라인변화가 수평 동기 신호(HSY)(도 2의 b)에 의해 지정되는 순간(T4)에서, 라인 카운터(ZZ)는 값 2로 점프한다.
도 2의 d는 시간축의 함수에 따른 픽셀 카운터(PZ)를 도시하고 있으며, 픽셀 카운터(PZ)는 시간의 함수에 따라 디스플레이(1)상에 어느 픽셀이 디스플레이될지를 지정한다. 순간(T1)에서, 픽셀 카운터(PZ)는 최종 라인의 픽셀 수와 일치하는 값 y로부터 값 0으로 점프하며, 이는 순간(T1)에서 새로운 라인 및 새로운 픽셀이 구동되기 때문이다. 라인 카운터(ZZ) 및 픽셀 카운터(PZ)는 컴퓨팅 유닛(4)내에 통합된다.
영상 제어기(3)에 의해 상응하는 영상 픽셀이 구동되게 하는 구동 신호(RGBA)가 도 2의 e에 픽셀 카운터(PZ)와 일시적으로 동기되는 것으로 도시되고 있다. 구동 신호(RGBA)는 영상 픽셀의 기간 동안 일정하며, 이는 구동 신호(RGBA)에 대한 계단 함수의 결과를 낳는다.
도 2의 f는 영상 제어기(3)의 시스템 클럭 펄스(CL)를 도시하고 있으며, 이는 일정 주파수를 가지며 방형파 신호를 구성한다. 시스템 클럭 펄스(CL)의 상승 및 하강 에지 사이의 간격은 픽셀 카운터(PZ)에 의해 나타내어지는 영상 픽셀의 간격을 지정하는 것이 바람직하다. 시스템 클럭 펄스(CL)의 상승 또는 하강 에지는 새로운 픽셀의 시작을 지정하며, 시스템 클럭 펄스(CL)의 에지에서 픽셀 카운터(PZ)까지 화살표로 도시되어 있다. 순간(T2)에서, 하나의 화살표가 시스템 클럭 펄스(CL)에서 픽셀 카운터(PZ)까지 그려져 있으며, 이는 영상 픽셀 0에서 영상 픽셀 1까지의 변경을 지정한다.
마찬가지로 순간(T3)의 다음 상승 에지로부터, 하나의 화살표가 시스템 클럭 펄스(CL)에서 픽셀 카운터(PZ)까지 그려져 있으며, 이는 영상 픽셀 1에서 영상 픽셀 2까지의 변경을 규정한다. 시스템 클럭 펄스(CL)는 영상 제어기(3) 내의 타이머(26)에 의해 지정된다. 이와 같이, 시스템 클럭 펄스(CL)는 영상 라인 내의 영상 픽셀의 시간 응답을 디스플레이 제어기(2)에 의해 규정한다.
시스템 클럭 펄스(CL)는 샘플링 클럭 펄스를 지정하며, 이를 가지고 제1 및 제2 영상 신호(RGB1, RGB2)가 샘플/홀드 엘리먼트(27)에 의해 샘플링된다. 이 예에서, 샘플링은 시스템 클럭 펄스(CL)의 상승 또는 하강 에지가 존재하는 매 시각마다 수행된다. 이는 제1 영상 신호(RGB1)로 향하는 화살표 형태로 도 2의 f 및 2의 g에 도시되어 있다.
시스템 클럭 펄스(CL)에 따라, 컴퓨팅 유닛(4)은 영상 생성기(5)의 출력을 제어하며, 이는 시스템 클럭 펄스(CL)에 대해 소정의 제1 위상 관계(δφ1)(일시적 시프트)를 갖는 새로운 제1 영상 신호(RGB1)가 샘플/홀드 엘리먼트(27)로 전송되는 방식으로 이루어진다.
도 2의 g, 2의 h, 및 2의 i는 제1 영상 신호(RGB1)의 예를 도시하고 있으며, 빨강 색신호(R)는 도 2의 g에, 파랑 색신호(B)는 도 2의 h에, 녹색 색신호(G)는 도 2의 i에 도시되어 있다. 색신호(R, G, B)는 서로 동기되어 각 경우 소정 시간 간격(TF) 동안 일정하게 유지되며, 이어서 상응하는 영상 픽셀에 대한 영상 저장장치(8)로부터 읽혀져서 마찬가지로 소정 시간 간격(TF) 동안 다시 일정하게 유지되는 새로운 색 값으로 영상 생성기(5)에 의해 변환된다. 이러한 방식으로, 색신호(R, G, B) 각각에 대해 스텝 특성이 만들어진다.
이 예에서, 색신호들은 서로 동기되는 것이 바람직하며, 서로에 대해 각 색신호(빨강, 파랑, 녹색)의 변화의 시간적 시프트도 또한 가능하며, 그러나 이 경우 색신호에 부합하여 샘플링을 적응시킬 필요가 있다.
이 예에서, 제1 영상 신호(RGB1)의 색신호(빨강, 파랑, 녹색)가 샘플링되는 순간은 시스템 클럭 펄스(CL)의 상승 또는 하강 에지에 의해 결정되며, 제1 영상 신호의 빨강 색신호까지 그려진 화살표 형태로 도 2의 g에 도시되어 있다.
이 예에서 선택된 시스템 클럭 펄스(CL)와 제1 영상 신호(RGB1) 사이의 위상 관계(일시적 시프트)는 시스템 클럭 펄스의 에지 변화와 영상 생성기(5)에 의해 출력된 제1 영상 신호(RGB1)의 변화 사이의 소정 제1 위상 시프트(δφ1)에 존재하며, 영상 생성기(5)는 시스템 클럭 펄스의 에지에 대해 소정의 위상 시프트(일시적 시프트), 바람직하게는 샘플/홀드 엘리먼트(27)의 샘플링 순간에 대해 소정의 제1 위상 시프트(δφ1)(일시적 시프트)로, 하나의 영상 픽셀에 대한 제1 영상 신호의 다음 영상 픽셀에 대한 제1 영상 신호로의 변화를 수행한다.
시스템 클럭 펄스(CL)에 대한 위상 관계(일시적 시프트)가 제1 영상 신호(RGB1)의 빨강 색신호(R)에 대해 고려되는 경우, 시작 순간(T1)에서 빨강 색신호(R)가 영상 생성기(5)에 의해 다음 영상 픽셀에 대한 새로운 값으로 세트되며 이 값은 영상 생성기(5)에 의해 새로운 값으로 다시 한번 세트되도록 종료 순간(TE)까지 유지되는 것이 도 2의 g 및 2의 f로부터 명백하다. 이때, 이 값은 동일시간 간격동안 일정하게 다시 유지된다.
제1 영상 신호(RGB1)가 변하는 시작 순간(TA)은 시스템 클럭 펄스(CL)의 에지 변화에 대해 제1 소정 위상 시프트(δφ1)(일시적 간격)만큼 시프트된다. 이는 시스템 클럭 펄스(CL)의 상승 에지 및 하강 에지 모두에 적용된다. 시스템 클럭펄스가 이 예에서 샘플링 클럭 펄스를 지정하므로, 이러한 위상 시프트(일시적 시프트) 또한 샘플/홀드 엘리먼트(27)가 제1 영상 신호를 샘플링하는데 이용하는 샘플링 클럭 펄스에 대하여 적용된다.
샘플/홀드 엘리먼트(27)의 샘플링 동작을 고려하면, 샘플링은 시스템 클럭 펄스(CL)에서 제1 영상 신호(RGB1)까지 그려진 도 2의 f, 2의 g에 화살표로 도시된 바와 같이, 시스템 클럭 펄스(CL)의 상승 또는 하강 에지가 존재할 때마다 수행된다. 샘플링 순간(TAB)에서, 샘플/홀드 엘리먼트(27)는 제1 영상 신호의 색신호 값(빨강, 파랑, 녹색)을 샘플링한다. 샘플링된 값은 영상 제어기(3) 및 디스플레이 제어기(2)에 의해 순간(T1)에서 순간(T2)까지의 시간 간격 동안 디스플레이(1) 상에 디스플레이된다. 디스플레이(1)의 디스플레이된 영상 값은 도 2의 e에서 영상 픽셀로 분할된 것으로 도시되어 있다.
도 2의 k, 2의 l 및 2의 m은 제2 영상 신호의 색신호(R, G, B)를 도시하고 있다. 제1 영상 신호의 색신호에 상응하는 방법으로, 제2영상 신호의 색신호(R, G, B)는 일시적으로 서로 동기되어, 소정 시간 간격 동안 일정한 값으로 유지되며, 그 결과 색신호 각각에 대해 계단 함수가 만들어진다. 샘플/홀드 엘리먼트(27)가 제2 영상 신호를 샘플링하는 샘플링 순간은 화살표 형태로 빨강 색신호(R) 위에 도시되어 있다(도 2의 k).
선택 신호(A)가 도 2의 j에 도시되어 있으며, 변환 순간(TU)까지는 값 1을 가지며, 변환 순간(TU)후에는 값 0을 가진다. 그 결과 제1 영상 신호(RGB1)는 변환 순간(TU) 전에 디스플레이(1) 상에 디스플레이되고, 제2 영상 신호(RGB2)는 변환 순간(TU) 후에 디스플레이(1) 상에 디스플레이된다. 변환 순간(TU)은 컴퓨팅 유닛(4)에 의해 선택되며, 이는 변환 순간(TU)이 시스템 클럭 펄스(CL)의 상승 또는 하강 에지에 대해, 특히 샘플링 클럭 펄스에 대해 소정의 제2 위상 시프트(δφ2)(제2 시간 간격)만큼 시프트됨으로써 이루어진다.
도 2의 e는 구동 유닛(2)(위에서는 디스플레이 제어기로도 지칭되었음)이 디스플레이(1)를 구동하는데 이용되는 구동 신호(RGBA)를 도시하고 있다. 제1 또는 제2 영상 신호(RGB1, RGB2)는 숫자 1 또는 2로서 도 2e에 도시되어 있다. 숫자 1 또는 2는 어느 영상 신호가 선택 회로(28)에 의해 구동 유닛(2)으로 전송될 것인 지를 지정한다. 구동 유닛(2)에 의해 디스플레이(1) 상에 재생되는 영상 신호는 변환 순간(TU)까지는 제1 영상 신호(RGB1)이고, 변환 순간(TU) 후에는 제2 영상 신호(RGB2)이다. 이와 같이, 제1 영상 신호(RGB1)는 숫자 1에서 7이 제공된 픽셀 카운터(PZ)의 영상 픽셀에 디스플레이되고, 제2 영상 신호(RGB2)는 픽셀 카운터(PZ)의 숫자 8과 9로서 확인되는 영상 픽셀에서 디스플레이된다.
수직 동기 신호(VSY)는 50 내지 60 ㎐의 주파수를 가지며, 수평 동기 신호(HSY)는 14 내지 18 ㎑의 주파수 범위를 갖는다. 컴퓨팅 유닛(4)이 영상 제어기(3)의 시스템 클럭 펄스(CL)를 샘플링하는 컴퓨팅 유닛(4)의 샘플링 주파수(f)는 4 내지 40 ㎒의 범위에 놓인다. 컴퓨팅 유닛(4)은 타이밍 클럭 펄스(CL)의 주파수보다 크고, 바람직하게는 타이밍 클럭 펄스의 주파수에 배수가 아닌 주파수(f)로 타이밍 클럭 펄스(CL)를 샘플링한다. 설명된 예에서, 타이밍 클럭 펄스(CL)의 주파수는 3.2 ㎒이고, 샘플링 주파수(f)는 40㎒이다. 시간 간격이 도 2의 d에서 픽셀 카운터(PZ)에 의해 도시되어 있는 픽셀의 시간 간격은 1/(CL)= 156 ㎲이며, 컴퓨팅 유닛(4)으로 지정될 수 있으며 타이밍 클럭 펄스(CL)와 제1 영상 신호(RGB1)의 변환 순간 사이의 제1 위상 시프트(δφ1)는 샘플링 주파수의 역수의 배수로 규정될 수 있다: n·(1/f)=n·25㎲, 여기서 컴퓨팅 유닛(4)의 샘플링 주파수(f)는 타이밍클럭 펄스(CL)의 주파수의 배수가 아닌 것이 바람직하다. 샘플링 주파수(f)가 타이밍 클럭 펄스(CL)의 주파수의 배수가 아니라면, 샘플링 주파수는 타이밍 클럭 펄스(CL)의 주파수와 거의 같지만 그보다 크도록 선택될 수 있으며, 그럼에도 불구하고 컴퓨팅 유닛(4)에 의한 제1 위상 시프트(δφ1)(일시적 시프트)의 양호한 튜닝이 제공된다.
제1 위상 시프트(δφ1)는 컴퓨팅 유닛(4)에 의해 하나의 영상 라인 내에서 일정하게 유지되는 것이 바람직하다. 제1 위상시프트(δφ1)(제1 일시적 시프트)가 한 영상 내에서 일정하게 유지된다면, 대단히 양질의 영상이 얻어진다. 제1 영상신호를 샘플링하는 동안에 영상 저장장치(8)로부터 상응하는 영상 픽셀에 대해 제공되는 제1 영상 신호가 바람직한 시간으로 항상 샘플링되어 정확한 영상 신호에 의해 정확한 영상 픽셀이 항상 구동된다면, 유익한 개선이 가능하다. 이러한 방식으로, 에지 변위 및 음영 효과가 회피된다.
컴퓨팅 유닛(4)은 제어 레지스터를 갖는 세팅 디바이스(9)에 연결되며, 그것으로서 제1 또는 제2 위상 시프트(δφ1, δφ2)(제1 또는 제2 일시적 시프트)가 사용자에 의해 영상 품질을 고려하여 선택적으로 설정될 수 있다. 제1 및/또는 제2위상 시프트의 설정은 디스플레이(1)의 영상 해상도에 따른 최적 동기를 설정하는 것을 가능하게 한다.

Claims (10)

  1. 디스플레이(1);
    디스플레이 제어기(2);
    한 라인 내에서 영상 픽셀의 시간 응답을 정하는 시스템 클럭 펄스(CL)에 따라 동작하는 영상 제어기(3); 및
    상기 영상 제어기(3)에 연결됨으로써 상기 시스템 클럭 펄스(CL)를 공급받고, 상기 시스템 클럭 펄스(CL)에 따라 영상 신호(RGB1)를 상기 영상 제어기(3)에 공급하는 영상 신호 소스(4, 5)를 포함하고,
    상기 영상 제어기(3)는 상기 시스템 클럭 펄스(CL)에 따라 상기 디스플레이 제어기(2)를 통해서 상기 디스플레이(1) 상에 영상 신호를 디스플레이하며, 제2 영상 신호 소스(7)에 연결됨으로써 상기 제 2 영상 신호 소스(7)로부터 제2 영상 신호(RGB2)를 공급받고,
    상기 시스템 클럭 펄스가 컴퓨팅 유닛(4)에 제공되고,
    상기 컴퓨팅 유닛(4)은 상기 영상 제어기(3)에 변환 신호(A)를 공급하며,
    상기 변환 신호(A)는 상기 시스템 클럭 펄스에 대해 사전 결정가능한 위상 시프트(δφ2)를 가지며, 어느 영상 신호(RGB1, RGB2)가 상기 영상 제어기(3)에 의해 상기 디스플레이 상에 디스플레이될지를 정하는 것을 특징으로 하는 디스플레이 시스템.
  2. 제 1항에 있어서,
    상기 영상 제어기(3)는 상기 공급된 영상 신호(RGB1)를 상기 시스템 클럭 펄스에 따른 샘플링 클럭 펄스(27)로 샘플링하며, 상기 샘플링된 영상 신호(RGB1)에 따라 상기 디스플레이(1) 상에서 상응하는 픽셀을 디스플레이하고,
    상기 영상 신호 소스(4, 5)는 사전 결정가능한 위상 시프트(δφ1)를 갖는 상기 샘플링 클럭 펄스(27)와 연관하여 상기 영상 신호(RGB1)를 상기 영상 제어기(3)에 공급하는 것을 특징으로 하는 디스플레이 시스템.
  3. 제 2항에 있어서,
    상기 위상 시프트(δφ1)는 상기 디스플레이(1)의 적어도 한 영상 라인에 대해서 일정한 것을 특징으로 하는 디스플레이 시스템.
  4. (삭제)
  5. 제 1항에 있어서,
    상기 영상 제어기(3)는 공급된 영상 신호(RGB1)를 상기 시스템 클럭 펄스에 따른 샘플링 클럭 펄스(27)로 샘플링하고, 상기 샘플링된 영상 신호(RGB1)에 따라 상기 디스플레이(1) 상에서 상응하는 픽셀을 디스플레이하고,
    상기 영상 신호 소스(4, 5)는 사전 결정가능한 위상 시프트(δφ1)를 갖는 상기 샘플링 클럭 펄스(27)와 연관하여 상기 영상 신호(RGB1)를 상기 영상 제어기(3)에 공급하고,
    상기 컴퓨팅 유닛(4)은 자신의 역수 값이 상기 시스템 클럭 펄스의 시간 간격의 배수와 일치하지 않는 샘플링 주파수로 상기 시스템 클럭 펄스를 샘플링하며, 상기 샘플링 주파수의 역수 값의 배수로서 상기 위상 시프트(δφ1)를 규정하는 것을 특징으로 하는 디스플레이 시스템.
  6. 시스템 클럭 펄스(CL)에 따라서 디스플레이 시스템에 의해 디스플레이(1) 상에 디스플레이되는 영상 신호(RGB1)를 상기 디스플레이 시스템에 공급하는 방법에 있어서,
    상기 시스템 클록 펄스는(CL)는 한 라인 내에서 영상 픽셀들의 응답 시간을 정하고,
    상기 영상 신호(RGB1)는 상기 시스템 클럭 펄스(CL)에 따라서 영상 신호 소스로부터 상기 디스플레이 시스템에 제공되고,
    제2 영상 신호(RGB2) 및 선택 신호(A)가 상기 디스플레이 시스템에 공급되고,
    상기 제1 또는 제2 영상 신호(RGB1, RGB2)는 상기 선택 신호(A)에 따라서 상기 디스플레이 시스템에 의해 상기 디스플레이 상에 디스플레이되며,
    상기 선택 신호(A)는 상기 시스템 클럭 펄스에 대해 사전 결정가능한 제2 위상 관계(δφ2)로 변경되는 것을 특징으로 하는 영상 신호 공급 방법.
  7. 제 6항에 있어서,
    상기 영상 신호(RGB1)는 적어도 하나의 영상 픽셀에 대하여 규정되며, 이어서 적어도 하나의 제2 영상 픽셀에 대해 규정되며,
    한 영상 픽셀에서 그 다음 영상 픽셀로의 상기 영상 신호의 변경은 상기 시스템 클럭 펄스에 대해 사전 결정가능한 위상 관계(δφ1)로 규정되는 것을 특징으로 하는 영상 신호 공급 방법.
  8. (삭제)
  9. 제 6항에 있어서,
    상기 영상 신호(RGB1)는 샘플링되고,
    이어서 상기 샘플링된 값이 디스플레이되며,
    샘플링의 순간(27)이 상기 시스템 클럭 펄스에 따라서 규정되는 것을 특징으로 하는 영상 신호 공급 방법.
  10. 제 9항에 있어서,
    상기 영상 신호(RGB1)는 적어도 하나의 제1 영상 픽셀에 대한 값으로 규정되고, 이어서 적어도 하나의 제2 영상 픽셀에 대한 값으로 규정되며, 상기 샘플링 순간(27)에 대해 사전 결정가능한 위상 관계(δφ1)에 따라 상기 제1 영상 픽셀에 대한 값에서 상기 제2 영상 픽셀에 대한 값으로 변경되는 것을 특징으로 하는 영상 신호 공급 방법.
KR10-1998-0710535A 1996-06-27 1997-06-09 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법 KR100490933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0710535A KR100490933B1 (ko) 1996-06-27 1997-06-09 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19625898.7 1996-06-27
KR10-1998-0710535A KR100490933B1 (ko) 1996-06-27 1997-06-09 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법

Publications (2)

Publication Number Publication Date
KR20000022121A KR20000022121A (ko) 2000-04-25
KR100490933B1 true KR100490933B1 (ko) 2005-09-09

Family

ID=43669568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0710535A KR100490933B1 (ko) 1996-06-27 1997-06-09 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법

Country Status (1)

Country Link
KR (1) KR100490933B1 (ko)

Also Published As

Publication number Publication date
KR20000022121A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
US8279159B2 (en) Liquid crystal backlight device and method for controlling the same
CN1107420C (zh) 采用三维光学调制器的投影显示的彩色相位控制系统
US6018331A (en) Frame display control in an image display having a liquid crystal display panel
US5534940A (en) Apparatus and method for driving a liquid crystal display utilizing various television system formats
US5973661A (en) Image display device which staggers the serial input data onto multiple drive lines and extends the time per data point
EP0765078A2 (en) Liquid-crystal display
EP0730372A2 (en) Multi standard video display panel
KR19980081010A (ko) 평면표시장치 및 표시방법
KR100490933B1 (ko) 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법
JP2672608B2 (ja) マトリクス表示パネル駆動装置
US7307611B2 (en) Driving method for LCD panel
JPH0422272B2 (ko)
US6380989B1 (en) Display system and method for supplying a display system with a picture signal
US6310628B1 (en) Image display drive apparatus
KR19990024908A (ko) 3색 구동 액정 표시 장치 및 구동 방법
KR100220856B1 (ko) 액정표시장치의 구동방법
JPH055114B2 (ko)
JPH07147659A (ja) 液晶パネル駆動回路
KR980006859A (ko) 액정 디스플레이 패널이 특별한 신호 처리기 없이 확대된 화상을 표시하도록하는 구동회로
JPH03285479A (ja) ドットマトリクス表示素子を用いた画像表示装置
JPH09149432A (ja) フィールド順次表示のための飛越し走査画像同期方法
JP2000298466A (ja) 画像調整回路
JP3223279B2 (ja) 液晶プロジェクタ
JP3109897B2 (ja) マトリクス表示装置
JPH05284444A (ja) 液晶プロジェクタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090506

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee