JP2672608B2

JP2672608B2 - マトリクス表示パネル駆動装置

Info

Publication number: JP2672608B2
Application number: JP29876988A
Authority: JP
Inventors: 務坂本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-11-25
Filing date: 1988-11-25
Publication date: 1997-11-05
Anticipated expiration: 2012-11-05
Also published as: JPH02143781A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はマトリクス表示パネル駆動装置に関し、特
に、高品位テレビジョン放送表示用として好適のマトリ
クス表示パネル駆動装置に関する。

（従来の技術）近時、高品位テレビジョン放送用の高品位テレビジョ
ン受像機が開発されてきており、表示装置として液晶パ
ネルが採用されることもある。高品位テレビジョン放送
表示用の液晶パネルとしては、水平方向に640乃至1200
画素を有し、垂直方向に900乃至1000画素を有するもの
が採用される。

第２図はこのような960×960画素の液晶パネルを採用
した従来のマトリクス表示パネル駆動装置を示すブロッ
ク図である。

入力端子１に導入される複合映像信号は映像処理回路
２に入力される。映像処理回路２は図示しないビデオ信
号処理回路、クロマ信号処理回路及び同期分離回路によ
り構成されている。映像処理回路２は複合映像信号から
複合同期信号を分離してコントローラ回路３に複合同期
信号SYNCを出力すると共に、輝度信号及び色差信号から
得た３軸の色信号（Ｒ（赤）,G（緑）,B（青）信号）を
極性切換回路４に出力する。コントローラ回路３は複合
同期信号SYNCから水平及び垂直同期信号を分離し、極性
切換回路４を制御する選択信号PSWを出力すると共に、
Ｘドライバ回路５を制御するクロックCLK及びスタート
パルスSTHを出力し、Ｙドライバ回路６を制御するクロ
ックYCLKを出力する。なお、入力端子１には、輝度信
号、色差信号及び同期信号が分離されて導入される場合
もあり、この場合には、映像処理回路２はマトリクス回
路により構成されてR,G,B信号を極性切換回路４に出力
する。極性切換回路４は液晶の劣化を防止するために、
所定の周期でR,G,B信号を反転させて出力している。

Ｘドライバ回路５は極性切換回路４からR,G,B信号及
びR,G,B信号の反転信号，，信号を入力し、コン
トローラ回路３からのクロックCLK及びスタートパルスS
THにより制御されて、液晶パネル７のデータ線群Ｄに色
信号を出力する。また、Ｙドライバ回路６はコントロー
ラ回路３からのクロックYCLKを導入して、液晶パネル７
のゲート線群Ｇに走査信号を供給する。液晶パネル７は
画素がマトリクス状に配置されており、データ線群Ｄ及
びゲート線群Ｇに供給される信号に基づいて各画素が駆
動されて表示を行う。

第３図は極性切換回路４を具体的に示すブロック図で
ある。入力端子8,9,10に夫々導入されるR,G,B信号はス
イッチS1,S2,S3の一方入力端に夫々供給されると共に、
極性反転回路11にも供給される。極性反転回路11はR,G,
B信号の極性を反転させて、，，信号をスイッチS
1,S2,S3の他方入力端に夫々出力する。スイッチS1乃至S
3は選択信号PSWにより制御されて切替わり、R,G,B信号
又は，，信号を夫々バッファアンプB1乃至B3を介
してＸドライバ回路５に出力する。こうして、Ｘドライ
バ回路５には制御信号PSWの周期で極性が切替わるR,G,B
信号が供給される（以下、交流駆動という）。

第４図はＸドライバ回路５の構成を具体的に示すブロ
ック図である。液晶パネル７の水平方向の画素数は960
であり、Ｘドライバ回路５としては240画素駆動用のも
のを４組使用する。

シフトレジスタ12は240ビットで構成されている。シ
フトレジスタ12はコントローラ回路３から水平表示期間
の開始を示すスタートパルスSTHが供給され次いでクロ
ックCLKが導入されると、第１ビットがオンとなってオ
ンパルスを出力する。以後、順次クロックCLKが導入さ
れる毎に各ビットが順次オンとなってオンパルスを出力
する。オンパルスが240ビットシフトすると、シフトレ
ジスタ12からキャリーアウトSTH OUTが次段のシフトレ
ジスタ（図示せず）に出力される。次段のシフトレジス
タはこのキャリーアウトSTH OUTをスタートパルスSTHと
して導入し、順次導入されるクロックパルスで各ビット
が順次オンとなる。コントローラ回路３からは、１水平
有効走査期間に960個のクロックCLKが出力され、シフト
レジスタの各ビットから１水平有効走査期間に960個の
オンパルスが順次出力されるようになっている。レベル
コンバータ13は240段で構成され、シフトレジスタ12の
オンパルスを増幅してサンプルホールド回路14に出力す
る。

240段で構成されるサンプルホールド回路14は、導入
されるR,G,B信号をレベルコンバータ13からのオンパル
スのタイミングでサンプリングしてホールドする。これ
により、サンプルホールド回路14には１水平有効走査期
間に960個のR,G,B信号がサンプリングされて保持され
る。こうして、サンプルホールド回路14は液晶パネル７
の１ライン分の画素に対応したR,G,B信号を保持するこ
とになり、ラインメモリとして機能する。

サンプルホールド回路14に供給されるR,G,B信号は色
切換回路15から供給されている。色切換回路15は水平周
期の切換タイミング信号CSWを導入して、液晶パネル７
の画素の色配列に基づいてR,G,B信号を切換えている。
サンプルホールド回路14からの出力はバッファドライバ
16に供給され、バッファドライバ16はコントローラ回路
３からの出力指示信号OEのタイミングでサンプルホール
ド回路14の出力を増幅して液晶パネル７のデータ線群Ｄ
に出力している。

第５図はサンプルホールド回路14及びバッファドライ
バ16の構成を具体的に示す回路図である。

アナログスイッチ群17の各アナログスイッチ17a,17b,
…はシフトレジスタ12からのオンパルスにより、アナロ
グスイッチ17a,17b,…の順番で順次オンとなる。アナロ
グスイッチ17a,17b,…がオンになると、色切換回路15か
らのR,G,B信号がホールドコンデンサ群18の各ホールド
コンデンサ18a,18b,…に夫々供給されて保持されると共
に、バッファドライバ16を構成する３ステートバッファ
アンプ群19の各３ステートバッファアンプ19a,19b,…の
一方入力端に供給される。３ステートバッファアンプ19
a,19b,…の制御端にはコントローラ回路３から出力指示
信号OE（約10μ秒のパルス幅）が与えられて同時にオン
となる。ホールドコンデンサ18a,18b,…は、出力指示信
号OEが導入されて３ステートバッファアンプ群19からR,
G,B信号が出力されるまでR,G,B信号を保持する。３ステ
ートバッファアンプ19a,19b,…の出力端は他方入力端に
接続されると共に、液晶パネル７のデータ線群Ｄの各デ
ータ線D₁,D₂,…に接続される。これらのデータ線D₁,D₂,
…には、色切換回路15により、Ｒ信号,G信号,B信号，…
又はＢ信号,G信号,R信号，…の順番で色信号が夫々供給
される。なお、アナログスイッチ17a,17b,…がオンする
ために必要な時間は約10n秒であり、色信号が10n秒でサ
ンプリングされることになる。また、ホールドコンデン
サ18a,18b,…の容量は数pFである。

第６図は色切換回路15の構成を具体的に示す回路図で
ある。

入力端子20,21,22には極性切換回路４からR,G,B信号
が夫々導入される。入力端子20,21,22は夫々スイッチS
4,S5,S6の一方入力端に接続されると共に、スイッチS5,
S6,S4の他方入力端にも接続される。スイッチS4,S5,S6
は切換タイミング信号CSWが供給されて水平周期で切替
わる。従って、スイッチS4,S5,S6からは１水平周期毎に
R,G,B信号又はB,R,G信号が切換えられて夫々出力される
ことになる。これにより、前述したように、液晶パネル
７のデータ線D1,D2,…には１水平周期毎に色信号がR,G,
Bの順で又はB,R,Gの順で切換えられて供給されることに
なる。

第７図は液晶パネル７を具体的に示す模式的回路図で
ある。

液晶パネル７はマトリクス状に配列された960×960の
画素により構成され、アスペクト比は16対９である。各
画素には薄膜トランジスタ（TFT）23が設けられ、各TFT
23のゲートはゲート線G1,G2,…に夫々接続され、ドレイ
ンはデータ線D1,D2,…に夫々接続され、ソースは透明電
極24に夫々接続されている。透明電極24と共通電極25と
の間にはツイストネマティック等の液晶層26が形成され
ている。TFT23はＹドライバ回路６からゲート線群Ｇに
与えられる走査信号によりオンとなり、データ線群Ｄか
らのR,G,B信号を透明電極24に与える。これにより、各
液晶層26が駆動される。各画素にはR,G,Bのカラーフィ
ルタが形成されており、カラー表示が可能となってい
る。

Ｙドライバ回路６は液晶パネル７のゲート線G1,G2,…
に水平周期で順次走査信号を供給し、これにより、液晶
パネル７の各ラインを走査して１垂直走査期間で全ライ
ンを走査する。例えば、１水平有効走査期間にゲート線
G1に走査信号が供給された場合には、液晶パネル７の第
１ラインのTFT23がオンとなり、出力指示信号OEのタイ
ミングでバッファドライバ16からR,G,B,…信号が各デー
タ線D1,D2,…に与えられて液晶層26が駆動されるのであ
る。次の１水平有効走査期間にはゲート線G2に走査信号
が供給されて第２ラインのTFT23がオンとなる。この場
合には、色切換回路15によりデータ線D1,D2,…には、B,
R,G,…信号が夫々供給されて液晶層26が駆動される。こ
のようにして、第７図に示す色配列の液晶パネル７が駆
動される。第７図のように、色配列を１ライン毎に1.5
画素分ずらした配列（以下、デルタ配列という）は、解
像度が高く採用されることが多い。

ところで、現在はNTSC方式のテレビジョン放送が行わ
れており、高品位テレビジョン放送とNTSC方式のテレビ
ジョン放送とのいずれをも表示可能であることが望まし
い。高品位テレビジョン方式のアスペクト比は16対９で
あり、NTSC方式のアスペクト比は４対３（12対９）であ
る。従って、高品位テレビジョン方式の映像信号のアス
ペクト比はNTSC方式の映像信号のアスペクト比に比して
16対12だけ水平方向に長い。そこで、ラインメモリ等を
使用して映像信号の水平方向の時間軸を約12/16に圧縮
し、ブランキング期間の前後約2/16ずつを黒レベルに
し、更に、垂直方向については同一水平走査期間の信号
で２ラインを走査するようにすることにより、NTSC方式
のテレビジョン放送を表示することができるしかしながら、時間軸を圧縮する回路をラインメモリ
等のディジタル回路により構成した場合には、回路が極
めて複雑となり大型化してしまうという問題があった。

（発明が解決しようとする課題）このように、上述した従来のマトリクス表示パネル駆
動装置においては、高品位テレビジョン放送とNTSC方式
のテレビジョン放送との互換性を得るためには、回路が
極めて複雑化し大型化してしまうという問題点があっ
た。

本発明はかかる問題点に鑑みてなされたものであっ
て、簡単な回路構成により、例えばアスペクト比が16対
９の表示パネルを使用してNTSC方式の映像信号を表示す
ることができるマトリクス表示パネル駆動装置を提供す
ることを目的とする。

［発明の構成］（課題を解決するための手段）本発明のマトリクス表示パネル駆動装置は、第１のア
スペクト比で構成されマトリクス状に配置された各画素
がデータ線に供給されるデータ信号及び走査線に供給さ
れる走査信号により駆動されるマトリクス表示パネル
と、前記走査信号を供給する走査ドライバ手段と、前記
マトリクス表示パネルの第１の領域に対応するデータ線
に信号を供給する第１のデータドライバ手段と、前記マ
トリクス表示パネルの前記第１の領域とは異なる第２の
領域に対応するデータ線に信号を供給する第２のデータ
ドライバ手段と、前記第１のアスペクト比に対応した第
１の映像信号が入力されたとき前記第１及び第２のデー
タドライバ手段に前記第１の映像信号に基づいた信号を
与える第１の処理手段と、前記第１のアスペクト比と異
なる第２のアスペクト比を有する第２の映像信号が入力
されたとき前記第１のデータドライバ手段に前記第２の
映像信号に基づいた信号を与えると同時に前記第２のデ
ータドライバ手段に所定の信号を与える第２の処理手段
とを有することを特徴とする。

（作用）本発明においては、マトリクス表示パネルのアスペク
トと同一のアスペクト比の第１の映像信号が導入された
場合には、第１の処理手段は第１及び第２のデータドラ
イバ手段に映像信号に基づいた信号を与える。これによ
りマトリクス表示パネルの全画素が駆動されて映像が表
示される。一方マトリクス表示パネルの第１のアスペク
トと異なる第２のアスペクト比の映像信号が導入された
場合には、第１のデータドライバ手段には第２のアスペ
クト比に基づいた信号が与えられると同時に第２のデー
タドライバ手段には所定の信号が与えられる。これによ
り、第１のデータドライバ手段により駆動されるマトリ
クス表示パネルの第１の領域には第２のアスペクト比の
映像が表示され、第２のデータドライバ手段により駆動
されるマトリクス表示パネルの第２の領域には所定のラ
スタ映像が表示される。こうして異なるアスペクト比の
映像を表示することがでる。

（実施例）以下、図面に基づいて本発明を詳細に説明する。第１
図は本発明に係るマトリクス表示パネル駆動装置の一実
施例を示すブロック図である。第１図において第２図と
同一の構成要素には同一の符号を付してある。

Ｘドライバ回路32に図示しない極性切換回路から入力
端子30を介してR,G,B信号が供給され、図示しないコン
トローラ回路によりＸドライバ回路32及びＹドライバ回
路33が制御されることは従来と同一であり、液晶パネル
７が960×960の画素で構成され、アスペクト比が16対９
であることも従来と同一である。

Ｘドライバ回路32のシフトレジスタ及びレベルコンバ
ータ回路34,36は120ビットで構成され、シフトレジスタ
及びレベルコンバータ回路35は720ビットで構成されて
いる。コントローラ回路３からのクロックCLKは入力端
子27を介して全てのシフトレジスタ及びレベルコンバー
タ回路34乃至36に供給され、コントローラ回路３からの
スタートパルスSTHはシフトレジスタ及びレベルコンバ
ータ回路34に供給されると共に、スイッチS7,S8の端子
ａに供給される。スイッチS7,S8の端子ｂには夫々シフ
トレジスタ及びレベルコンバータ回路34,35からキャリ
ーアウトSTH OUTが供給される。スイッチS7,S8のコモン
端ｃからはシフトレジスタ及びレベルコンバータ回路3
5,36にスタートパルスSTHが供給される。

シフトレジスタ及びレベルコンバータ回路34乃至36は
いずれもスタートパルスSTHを導入した後の最初のクロ
ックCLKで第１ビットがオンとなってオンパルスを出力
し、次いでクロックCLKが導入される毎に出力がシフト
して各ビットが順次オンとなる。シフトレジスタ及びレ
ベルコンバータ回路34は120ビットシフトするとキャリ
ーアウトSTH OUTを出力し、シフトレジスタ及びレベル
コンバータ回路35は720ビットシフトするとキャリーア
ウトSTH OUTを出力するようになっている。なお、コン
トローラ回路３は高品位テレビジョン放送表示時には１
水平表示期間に960個のクロックCLKを出力し、NTSCテレ
ビジョン放送表示時には１水平表示期間に720個のクロ
ックCLKを出力するようになっている。

シフトレジスタ及びレベルコンバータ回路34乃至36か
らのオンパルスは夫々サンプルホールド及びバッファド
ライバ回路37乃至39に出力される。サンプルホールド及
びバッファドライバ回路37,39は120段で構成されてお
り、サンプルホールド及びバッファドライバ回路38は72
0段で構成されている。入力端子29には直流電圧が供給
され、この直流電圧はスイッチS9,S10の端子ａに印加さ
れる。また、図示しない極性切換回路から入力端子30に
導入されたR,G,B信号はサンプルホールド及びバッファ
ドライバ回路38に供給されると共に、スイッチS9,S10の
端子ｂに供給される。スイッチS9,S10のコモン端ｃに現
れる直流電圧又はR,G,B信号は夫々サンプルホールド及
びバッファドライバ回路37,39に供給される。

サンプルホールド及びバッファドライバ回路38はシフ
トレジスタ及びレベルコンバータ回路35からのオンパル
スのタイミングでR,G,B信号をサンプリングしてホール
ドする。また、サンプルホールド及びバッファドライバ
回路37,39はシフトレジスタ及びレベルコンバータ回路3
4,36からのオンパルスのタイミングで直流電圧又はR,G,
B信号をサンプリングしてホールドする。サンプルホー
ルド及びバッファドライバ回路37乃至39には入力端子31
から出力指示信号OEが導入されており、出力指示信号OE
のタイミングで液晶パネル７のデータ線群Ｄにホールド
した信号を出力する。

Ｙドライバ回路33は高品位テレビジョン放送表示時に
は水平周期で順次走査信号を出力し、１垂直走査期間で
液晶パネル７の全ラインを走査する。また、Ｙドライバ
回路33はNTSC放送表示時には、同一水平走査期間の信号
で液晶パネルの２ラインのゲート線群Ｇに走査信号を出
力する。即ち、水平周期で２ラインが走査され、１垂直
走査期間で全ラインが走査される。

液晶パネル７の水平方向の両側の120画素ずつのデー
タ線群Ｄにはサンプルホールド及びバッファドライバ回
路37,39から信号が供給され、中央の720画素のデータ線
群Ｄにはサンプルホールド及びバッファドライバ回路38
から信号が供給されるようになっている。

なお、高品位テレビジョン放送表示モード時にはスイ
ッチS7乃至S10はいずれも端子ｂを選択し、NTSC放送表
示モード時にはスイッチS7乃至S10はいずれも端子ａを
選択するようになっている。また、入力端子29に導入さ
れる直流電圧は入力端子30に導入されるR,G,B信号に同
期させて極性を切換える必要があり、図示しない極性切
換回路が直流電圧の極性切換のための制御信号を出力し
ている。

次に、このように構成された実施例装置の動作につい
て説明する。

いま、スイッチS7乃至S10に端子ｂを選択させ、高品
位テレビジョン放送表示モードにする。この場合には、
シフトレジスタ及びレベルコンバータ回路34,35からの
キャリーアウトSTH OUTが夫々シフトレジスタ及びレベ
ルコンバータ回路35,36にスタートパルスSTHとして導入
される。また、サンプルホールド及びバッファドライバ
回路37乃至39にはいずれもR,G,B信号が供給される。入
力端子27からは水平表示期間の開始時にスタートパルス
STHが導入され、クロックCLKが導入される毎にシフトレ
ジスタ及びレベルコンバータ回路34の各ビットから順次
オンパルスが出力される。オンパルスが120ビットシフ
トすると、シフトレジスタ及びレベルコンバータ回路34
からのキャリーアウトSTH OUTによりシフトレジスタ及
びレベルコンバータ回路35が動作を開始し、クロックCL
Kが導入される毎に順次オンパルスがシフトする。以後
同様にして、１水平走査期間においてシフトレジスタ及
びレベルコンバータ回路34乃至36の全ビットから順次オ
ンパルスが出力される。

サンプルホールド及びバッファドライバ回路37乃至39
はこれらのオンパルスのタイミングでR,G,B信号を順次
サンプリングしてホールドし、出力指示信号OEのタイミ
ングで液晶パネル７のデータ線群Ｄに同時に出力する。

Ｙドライバは水平周期でゲート線群Ｇに順次走査信号
を出力して、TFT24をオンする。こうして１垂直走査期
間において全ラインが走査されて高品位テレビジョン放
送の１画面が表示される。

一方、NTSC方式のテレビジョン放送を表示させる場合
には、スイッチS7乃至S10に端子ａを選択させてNTSC放
送表示モードにする。この場合には、シフトレジスタ及
びレベルコンバータ回路34乃至36にはいずれも入力端子
28からのスタートパルスSTHが供給される。従って、入
力端子28からスタートパルスSTHが導入され、更にクロ
ックCLKが導入されると、シフトレジスタ及びレベルコ
ンバータ回路34乃至36の各第１ビットが同時にオンとな
り、以後クロックCLKが導入される毎にオンパルスがシ
フトする。

一方、スイッチS9,S10が端子ａを選択することによ
り、サンプルホールド及びバッファドライバ回路73,39
には入力端子29から直流電圧が供給される。サンプルホ
ールド及びバッファドライバ回路37,39はシフトレジス
タ及びレベルコンバータ回路34,36からのオンパルスの
タイミングで直流電圧をサンプリングしてホールドす
る。また、サンプルホールド及びバッファドライバ回路
38はシフトレジスタ及びレベルコンバータ回路35からの
オンパルスのタイミングでR,G,B信号をサンプリングし
てホールドする。こうして、サンプルホールド及びバッ
ファドライバ回路38には720個の色信号が保持される。
入力端子31から出力指示信号OEが導入されると、サンプ
ルホールド及びバッファドライバ回路37乃至39からの信
号は同時に液晶パネル７のデータ線群Ｄに出力される。

Ｙドライバ回路33は１水平走査期間の信号で液晶パネ
ル７の２ラインを走査し、垂直走査期間に全ラインを走
査する。液晶パネル７の水平方向の両側の120画素ずつ
のデータ線群Ｄには一定レベルの信号が供給されること
になり、この部分には所定のラスタ映像が表示されるこ
とになる。また、液晶パネル７の水平方向の中央の720
画素のデータ線群ＤにはNTSC放送のR,G,B信号が供給さ
れることになる。こうして、液晶パネル７の中央の720
×960の画素にNTSC放送が表示され、両側の120×960ず
つの画素は所定のラスタ映像が表示される。

なお、シフトレジスタ及びレベルコンバータ回路35及
びサンプルホールド及びバッファドライバ回路38のみ動
作させてシフトレジスタ及びレベルコンバータ回路34,3
6並びにサンプルホールド及びバッファドライバ回路37,
39の動作を停止させる方法も考えられる。しかし、この
場合には、液晶パネル７の左右両側の部分が劣化してし
まう。特に、低電圧が印加された場合に透光性を有する
ノーマリーオンモードの液晶では左右両側の部分が白く
なってしまう。このため、本実施例においては、液晶パ
ネル７の左右両側の画素には所定レベルの直流電圧を供
給して所定のラスタ映像を表示させるようにしている。
また、入力端子29に導入する直流電圧のレベルを液晶パ
ネル７の色配列に基づいて切換えることにより、液晶パ
ネル７の左右両側の部分に所望の色を表示させることが
できる。

なお、本発明は上記実施例に限定されるものではな
く、例えば、液晶パネルに替えてプラズマ、EL（エレク
トロルミネセンス）及びLED（発光ダイオード）等を使
用してもよく、また、NTSC放送の表示を液晶パネル７の
中央部以外の部分で行ってもよい。

［発明の効果］以上説明したように本発明によれば、極めて簡単な回
路構成により、NTSC方式の映像信号のアスペクト比と異
なるアスペクト比のマトリクス表示パネルでNTSC方式の
映像を表示することができる。

【図面の簡単な説明】

第１図は本発明に係るマトリクス表示パネル駆動装置の
一実施例を示すブロック図、第２図は従来のマトリクス
表示パネル駆動装置を示すブロック図、第３図は極性切
換回路４の構成を具体的に示すブロック図、第４図はＸ
ドライバ回路５の構成を具体的に示すブロック図、第５
図はサンプルホールド回路14及びバッファドライバ16の
構成を具体的に示す回路図、第６図は色切換回路15の構
成を具体的に示す回路図、第７図は液晶パネル７を具体
的に示す模式的回路図である。７……液晶パネル、27乃至31……入力端子、32……Ｘド
ライバ回路、33……Ｙドライバ回路、34乃至36……シフ
トレジスタ及びレベルコンバータ回路、37乃至39……サ
ンプルホールド及びバッファドライバ回路、S7乃至S10
……スイッチ。

Claims

(57)【特許請求の範囲】

【請求項１】第１のアスペクト比で構成されマトリクス
状に配置された各画素がデータ線に供給されるデータ信
号及び走査線に供給される走査信号により駆動されるマ
トリクス表示パネルと、前記走査信号を供給する走査ドライバ手段と、前記マトリクス表示パネルの第１の領域に対応するデー
タ線に信号を供給する第１のデータドライバ手段と、前記マトリクス表示パネルの前記第１の領域とは異なる
第２の領域に対応するデータ線に信号を供給する第２の
データドライバ手段と、前記第１のアスペクト比に対応した第１の映像信号が入
力されたとき前記第１及び第２のデータドライバ手段に
前記第１の映像信号に基づいた信号を与える第１の処理
手段と、前記第１のアスペクト比と異なる第２のアスペクト比を
有する第２の映像信号が入力されたとき前記第１のデー
タドライバ手段に前記第２の映像信号に基づいた信号を
与えると同時に前記第２のデータドライバ手段に所定の
信号を与える第２の処理手段とを有することを特徴とす
るマトリクス表示パネル駆動装置。
【請求項２】前記第１のアスペクト比は前記第２のアス
ペクト比に比して水平方向に長いことを特徴とする請求
項１に記載のマトリクス表示パネル駆動装置。
【請求項３】前記所定の信号はラスタ信号であることを
特徴とする請求項１に記載のマトリクス表示パネル駆動
装置。
【請求項４】前記第２の処理手段は前記第２のデータド
ライバ手段に所定の信号を与えることにより前記マトリ
クス表示パネルの前記第２の領域に所定の色を表示させ
ることを特徴とする請求項１に記載のマトリクス表示パ
ネル駆動装置。
【請求項５】前記第１の映像信号が入力されたとき、前
記第１のデータドライバ手段および前記第２のデータド
ライバ手段に前記第１の映像信号の水平走査周波数のｍ
倍の周波数のサンプリングクロックを供給する第１のク
ロック供給手段と、前記第２の映像信号が入力されたとき、前記第１のデー
タドライバ手段に前記第２の映像信号の水平走査周波数
のｎ倍の周波数のサンプリングクロックを供給する第２
のクロック供給手段とを有し、前記ｍは前記ｎよりも大きいことを特徴とする請求項１
に記載のマトリクス表示パネル駆動装置。