JPH06197356A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH06197356A JPH06197356A JP5213899A JP21389993A JPH06197356A JP H06197356 A JPH06197356 A JP H06197356A JP 5213899 A JP5213899 A JP 5213899A JP 21389993 A JP21389993 A JP 21389993A JP H06197356 A JPH06197356 A JP H06197356A
- Authority
- JP
- Japan
- Prior art keywords
- color
- source driver
- hold circuit
- sample
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明はビデオ信号入力のＲ．Ｇ．Ｂ各色を
同時にソースバスラインに出力し表示電極を駆動するソ
ースドライバを備えた表示装置において、高画質で色ず
れ等のない高品質な表示が実現することを目的とする。 【構成】ビデオ信号入力を３色非同時にサンプリング及
びホールドしたのちソースドライバに出力する３色非同
時サンプルホールド回路と、３色非同時サンプルホール
ド回路に入力されサンプリングやホールドのタイミング
を制御するクロック信号と、前記クロック信号を１／３
分周しソースドライバ制御用クロック信号を生成するク
ロック１／３分周回路と、を備えることを特徴とする。
同時にソースバスラインに出力し表示電極を駆動するソ
ースドライバを備えた表示装置において、高画質で色ず
れ等のない高品質な表示が実現することを目的とする。 【構成】ビデオ信号入力を３色非同時にサンプリング及
びホールドしたのちソースドライバに出力する３色非同
時サンプルホールド回路と、３色非同時サンプルホール
ド回路に入力されサンプリングやホールドのタイミング
を制御するクロック信号と、前記クロック信号を１／３
分周しソースドライバ制御用クロック信号を生成するク
ロック１／３分周回路と、を備えることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は表示装置に関し、特に大
画面で高画質の液晶パネルに配列されたＴＦＴのソース
バスラインを駆動するソースドライバの回路方式に関す
るものである。
画面で高画質の液晶パネルに配列されたＴＦＴのソース
バスラインを駆動するソースドライバの回路方式に関す
るものである。
【０００２】
【従来の技術】従来のソースドライバは、ビデオ信号の
Ｒ．Ｇ．Ｂ各色の取り込みにより、３色同時サンプル方
式と３色非同時サンプル方式の２通りの方式がある。３
色同時サンプル方式ソースドライバのブロックダイヤグ
ラムを図５に、ビデオ信号の取り込み及びソースバスラ
インへの出力信号波形を図６に示す。３色同時サンプル
方式とは、ビデオ信号のＲ．Ｇ．Ｂ各色を１クロック間
に同時に取り込む方式で、ソースバスライン数に対して
３分の１のクロック数で済むので、クロック周波数が低
く抑えられリニア特性が向上する。又、同じクロック周
波数なら、３色非同時サンプル方式の３倍のソースバス
ライン数を駆動できるので多ライン化に適している。３
色非同時サンプル方式ソースドライバのブロックダイヤ
グラムを図７に、ビデオ信号の取り込み及びソースバス
ラインへの出力を図８に示す。３色非同時サンプル方式
とは、ビデオ信号のＲ．Ｇ．Ｂ各色のうち、１クロック
間に１色だけ取り込む方式でソースバスラインの画素の
カラーフィルタの配列とビデオ信号のＲ．Ｇ．Ｂ各色の
取り込むタイミングが１対１に対応するので解像度がよ
く、色ずれも生じない。
Ｒ．Ｇ．Ｂ各色の取り込みにより、３色同時サンプル方
式と３色非同時サンプル方式の２通りの方式がある。３
色同時サンプル方式ソースドライバのブロックダイヤグ
ラムを図５に、ビデオ信号の取り込み及びソースバスラ
インへの出力信号波形を図６に示す。３色同時サンプル
方式とは、ビデオ信号のＲ．Ｇ．Ｂ各色を１クロック間
に同時に取り込む方式で、ソースバスライン数に対して
３分の１のクロック数で済むので、クロック周波数が低
く抑えられリニア特性が向上する。又、同じクロック周
波数なら、３色非同時サンプル方式の３倍のソースバス
ライン数を駆動できるので多ライン化に適している。３
色非同時サンプル方式ソースドライバのブロックダイヤ
グラムを図７に、ビデオ信号の取り込み及びソースバス
ラインへの出力を図８に示す。３色非同時サンプル方式
とは、ビデオ信号のＲ．Ｇ．Ｂ各色のうち、１クロック
間に１色だけ取り込む方式でソースバスラインの画素の
カラーフィルタの配列とビデオ信号のＲ．Ｇ．Ｂ各色の
取り込むタイミングが１対１に対応するので解像度がよ
く、色ずれも生じない。
【０００３】
【発明が解決しようとする課題】３色同時サンプル方式
では、同時に取り込んだビデオ信号Ｒ．Ｇ．Ｂを、ソー
スバスラインに出力する時に横に展開する形になるの
で、解像度の低下や色ずれが生じる。
では、同時に取り込んだビデオ信号Ｒ．Ｇ．Ｂを、ソー
スバスラインに出力する時に横に展開する形になるの
で、解像度の低下や色ずれが生じる。
【０００４】３色非同時サンプル方式ではソースバスラ
イン数に対して同数のクロック数が必要であり、同じソ
ースバスライン数なら３色同時サンプル方式の３倍のク
ロック周波数となり、リニア特性が悪化する。逆に同じ
クロック周波数なら３色同時サンプル方式の３分の１の
ソースバスライン数しか駆動できず多ライン化が難し
い。
イン数に対して同数のクロック数が必要であり、同じソ
ースバスライン数なら３色同時サンプル方式の３倍のク
ロック周波数となり、リニア特性が悪化する。逆に同じ
クロック周波数なら３色同時サンプル方式の３分の１の
ソースバスライン数しか駆動できず多ライン化が難し
い。
【０００５】
【課題を解決するための手段】本発明は、ビデオ信号入
力のＲ．Ｇ．Ｂ各色を同時にソースバスラインに出力し
表示電極を駆動するソースドライバを備えた表示装置に
おいて、前記ビデオ信号入力を３色非同時にサンプリン
グ及びホールドした後前記ソースドライバに出力する入
力段サンプルホールド回路ブロックと、前記入力段サン
プルホールド回路ブロックに入力され前記ビデオ信号の
サンプリング及びホールドのタイミングを制御するクロ
ック信号と、前記クロック信号を１／３分周し前記ソー
スドライバ制御用クロック信号を生成するクロック１／
３分周回路と、を備えることを特徴とする。
力のＲ．Ｇ．Ｂ各色を同時にソースバスラインに出力し
表示電極を駆動するソースドライバを備えた表示装置に
おいて、前記ビデオ信号入力を３色非同時にサンプリン
グ及びホールドした後前記ソースドライバに出力する入
力段サンプルホールド回路ブロックと、前記入力段サン
プルホールド回路ブロックに入力され前記ビデオ信号の
サンプリング及びホールドのタイミングを制御するクロ
ック信号と、前記クロック信号を１／３分周し前記ソー
スドライバ制御用クロック信号を生成するクロック１／
３分周回路と、を備えることを特徴とする。
【０００６】
【作用】本発明は基本的には、３色非同時サンプル方式
のアナログサンプルホールド回路と、３色同時サンプル
方式のソースドライバより構成される。アナログサンプ
ルホールド回路は、ビデオ信号、ＲＧＢ各色を１クロッ
ク間に１色だけ取り込むので３色取り込むのに３クロッ
ク必要とする。又、ソースドライバ側では３色取り込む
のに１クロックだけで済み、ソースドライバ側に供給す
るクロックは、アナログサンプルホールド回路の３分の
１の周波数となるので、アナログサンプルホールド回路
のクロックを３分の１分周したものを入力する。
のアナログサンプルホールド回路と、３色同時サンプル
方式のソースドライバより構成される。アナログサンプ
ルホールド回路は、ビデオ信号、ＲＧＢ各色を１クロッ
ク間に１色だけ取り込むので３色取り込むのに３クロッ
ク必要とする。又、ソースドライバ側では３色取り込む
のに１クロックだけで済み、ソースドライバ側に供給す
るクロックは、アナログサンプルホールド回路の３分の
１の周波数となるので、アナログサンプルホールド回路
のクロックを３分の１分周したものを入力する。
【０００７】
【実施例】実施例として、本発明の疑似３色非同時サン
プル方式ソースドライバと液晶パネルとの接続例を図１
に、ソースドライバにおけるビデオ信号の取り込みを図
３に示す。アナログサンプルホールド回路でホールドさ
れたビデオ信号は、次のクロックが入力されるまでホー
ルドされるが、３色全てが同時にホールドされることは
ないので、そのままでは次段の３色同時サンプル方式ソ
ースドライバには入力できない。そこで、３色が同時に
しかもソースドライバが取り込むまでの間をホールドす
るためには、１色目のＶ1と２色目のＶ2を、３色目のＶ
3のタイミングで再度取り込みホールドする。よって１
色目と２色目のアナログサンプルホールド回路は２段構
成にする必要がある。
プル方式ソースドライバと液晶パネルとの接続例を図１
に、ソースドライバにおけるビデオ信号の取り込みを図
３に示す。アナログサンプルホールド回路でホールドさ
れたビデオ信号は、次のクロックが入力されるまでホー
ルドされるが、３色全てが同時にホールドされることは
ないので、そのままでは次段の３色同時サンプル方式ソ
ースドライバには入力できない。そこで、３色が同時に
しかもソースドライバが取り込むまでの間をホールドす
るためには、１色目のＶ1と２色目のＶ2を、３色目のＶ
3のタイミングで再度取り込みホールドする。よって１
色目と２色目のアナログサンプルホールド回路は２段構
成にする必要がある。
【０００８】アナログサンプルホールド回路はアナログ
回路なので、リニア特性がクロック周波数の影響を受け
る。入力段のアナログサンプルホールド回路は、ソース
ドライバ側のアナログサンプルホールド回路に比べ３倍
のクロック周波数で動作させるので高速動作に対応する
設計をしなければならない。逆にソースドライバ側のア
ナログサンプルホールド回路は３分の１のクロック周波
数で動作させるので高速動作に対応する必要がなく、設
計も容易になる。これにより、本発明のアナログサンプ
ルホールド回路は、入力段側は５回路、ソースドライバ
側はソースライン数と同数の回路を必要とするが、高速
動作に対応させる入力段側が５回路で済み、回路数の多
いソースドライバ側が高速動作に対応させる必要もな
く、全体として最適の設計となる。
回路なので、リニア特性がクロック周波数の影響を受け
る。入力段のアナログサンプルホールド回路は、ソース
ドライバ側のアナログサンプルホールド回路に比べ３倍
のクロック周波数で動作させるので高速動作に対応する
設計をしなければならない。逆にソースドライバ側のア
ナログサンプルホールド回路は３分の１のクロック周波
数で動作させるので高速動作に対応する必要がなく、設
計も容易になる。これにより、本発明のアナログサンプ
ルホールド回路は、入力段側は５回路、ソースドライバ
側はソースライン数と同数の回路を必要とするが、高速
動作に対応させる入力段側が５回路で済み、回路数の多
いソースドライバ側が高速動作に対応させる必要もな
く、全体として最適の設計となる。
【０００９】他の実施例として、疑似３色非同時サンプ
ル方式ソースドライバと液晶パネルとの接続例を図２に
示す。駆動する液晶パネルのカラーフィルタの配列順序
はＢ．Ｇ．Ｒでソースバスライン数は６４２本である。
又、上下２つのソースドライバによりそれぞれ、奇数ラ
イン、偶数ラインを３２１本ずつ駆動する。
ル方式ソースドライバと液晶パネルとの接続例を図２に
示す。駆動する液晶パネルのカラーフィルタの配列順序
はＢ．Ｇ．Ｒでソースバスライン数は６４２本である。
又、上下２つのソースドライバによりそれぞれ、奇数ラ
イン、偶数ラインを３２１本ずつ駆動する。
【００１０】カラーフィルタの配列より、上側ソースド
ライバはＢ．Ｒ．Ｇの順で取り込み、下側ソースドライ
バはＧ．Ｂ．Ｒの順で取り込むことになる。この時の上
側ソースドライバにおけるビデオ信号の取り込みを図４
に示す。Ｂ0，Ｒ0，Ｇ0は，それぞれソースドライバに
入力されるビデオ信号である。Ｈ1，Ｈ2，Ｈ3はそれぞ
れ，入力段側アナログサンプルホールド回路におけるビ
デオ信号の取り込むタイミングである。Ｂ0はＨ1より取
り込まれＢ1となり、次のＨ3まで保持される。Ｒ0はＨ2
により取り込まれＲ1となり、次のＨ1まで保持される。
このＢ1とＲ1をさらにＧ0と共にＨ3により取り込みそれ
ぞれ、Ｂ2、Ｒ2，Ｇ1とする。こうして取り込まれたビ
デオ信号Ｂ2，Ｒ2，Ｇ1は、次のＨ2まで保持され、次段
のソースドライバ側アナログサンプルホールド回路がＰ
点で取り込む時はビデオ信号が安定しており、リニア特
性が向上する。次にソースドライバに入力するクロック
は、入力段側アナログサンプルホールド回路のサンプリ
ングクロックが基本となり、クロック周波数の算出方法
は、３色非同時サンプル方式ソースドライバの場合と同
じである。よって、クロック周波数ｆHはｆH＝ソースド
ライバ１つ当たりのソースバスライン数／水平表示期間
となる。よって接続例におけるクロック周波数ｆHは水
平表示期間を５０μｓとするとｆH＝３２１／５０×１
０-6＝６．４２ＭＨｚとなる。又、これにより内部ソー
スドライバ側シフトレジスタに入力されるクロック周波
数ｆPはｆHを１／３分周したものになるのでｆP＝ｆH／
３となる。よって、ｆP＝６．４２×１０6／３＝２．１
４ＭＨｚとなる。
ライバはＢ．Ｒ．Ｇの順で取り込み、下側ソースドライ
バはＧ．Ｂ．Ｒの順で取り込むことになる。この時の上
側ソースドライバにおけるビデオ信号の取り込みを図４
に示す。Ｂ0，Ｒ0，Ｇ0は，それぞれソースドライバに
入力されるビデオ信号である。Ｈ1，Ｈ2，Ｈ3はそれぞ
れ，入力段側アナログサンプルホールド回路におけるビ
デオ信号の取り込むタイミングである。Ｂ0はＨ1より取
り込まれＢ1となり、次のＨ3まで保持される。Ｒ0はＨ2
により取り込まれＲ1となり、次のＨ1まで保持される。
このＢ1とＲ1をさらにＧ0と共にＨ3により取り込みそれ
ぞれ、Ｂ2、Ｒ2，Ｇ1とする。こうして取り込まれたビ
デオ信号Ｂ2，Ｒ2，Ｇ1は、次のＨ2まで保持され、次段
のソースドライバ側アナログサンプルホールド回路がＰ
点で取り込む時はビデオ信号が安定しており、リニア特
性が向上する。次にソースドライバに入力するクロック
は、入力段側アナログサンプルホールド回路のサンプリ
ングクロックが基本となり、クロック周波数の算出方法
は、３色非同時サンプル方式ソースドライバの場合と同
じである。よって、クロック周波数ｆHはｆH＝ソースド
ライバ１つ当たりのソースバスライン数／水平表示期間
となる。よって接続例におけるクロック周波数ｆHは水
平表示期間を５０μｓとするとｆH＝３２１／５０×１
０-6＝６．４２ＭＨｚとなる。又、これにより内部ソー
スドライバ側シフトレジスタに入力されるクロック周波
数ｆPはｆHを１／３分周したものになるのでｆP＝ｆH／
３となる。よって、ｆP＝６．４２×１０6／３＝２．１
４ＭＨｚとなる。
【００１１】
【発明の効果】本発明は、クロック信号によってサンプ
ルホールド回路を制御することによりビデオ信号の３色
非同時信号取り込みが行われているので、サンプルホー
ルド回路のサンプルホールドタイミングが一定に保た
れ、常に高画質で色ずれ等のない高品質な表示が実現で
きることや、帯域の違ったビデオ信号が入力されてもク
ロック信号の周波数を変更することにより３色非同時サ
ンプルホールドのタイミング間隔を変更することがで
き、駆動回路を何ら変更する必要がなく設計変更に費や
す費用や時間を省略することができる。
ルホールド回路を制御することによりビデオ信号の３色
非同時信号取り込みが行われているので、サンプルホー
ルド回路のサンプルホールドタイミングが一定に保た
れ、常に高画質で色ずれ等のない高品質な表示が実現で
きることや、帯域の違ったビデオ信号が入力されてもク
ロック信号の周波数を変更することにより３色非同時サ
ンプルホールドのタイミング間隔を変更することがで
き、駆動回路を何ら変更する必要がなく設計変更に費や
す費用や時間を省略することができる。
【００１２】液晶パネルの大画面、高画質化が進み、Ｅ
ＤＴＶへの対応、ＯＡ機器の表示装置への対応となった
場合に、本発明は有効に適用できる。
ＤＴＶへの対応、ＯＡ機器の表示装置への対応となった
場合に、本発明は有効に適用できる。
【図１】本発明の１実施例の説明に供する疑似３色非同
時サンプル方式ソースドライバのブロックダイヤグラム
図。
時サンプル方式ソースドライバのブロックダイヤグラム
図。
【図２】図１に示す疑似３色非同時サンプル方式ソース
ドライバと液晶パネルとの接続例を示す回路図。
ドライバと液晶パネルとの接続例を示す回路図。
【図３】本発明の１実施例の説明に供する疑似３色非同
時サンプル方式ソースドライバのビデオ信号の取り込み
を示す波形図。
時サンプル方式ソースドライバのビデオ信号の取り込み
を示す波形図。
【図４】図２の接続例における上側ソースドライバのビ
デオ信号の取り込みを示す波形図。
デオ信号の取り込みを示す波形図。
【図５】従来の３色同時サンプル方式ソースドライバの
ブロックダイヤグラム図。
ブロックダイヤグラム図。
【図６】従来の３色同時サンプル方式ソースドライバの
ビデオ信号の取り込み図。
ビデオ信号の取り込み図。
【図７】従来の３色非同時サンプル方式ソースドライバ
のブロックダイヤグラム図。
のブロックダイヤグラム図。
【図８】従来の３色非同時サンプル方式ソースドライバ
のビデオ信号の取り込み図。
のビデオ信号の取り込み図。
１，４，１５，２６，３８‥‥シフトパルス発生及びシ
フトレジスタ ２，５，１６，２７，３９‥‥アナログスイッチ ３，６，１７，２８，４０‥‥ソースドライバ用アナロ
グサンプルホールド回路 ７，１８，３０‥‥入力段アナログサンプルホールド回
路用クロック発生回路 ８〜１２，１９〜２３，３１〜３５‥‥入力段アナログ
サンプルホールド回路 １３，２４，３６‥‥入力段アナログサンプルホールド
回路ブロック １４，２５，３７‥‥クロック１／３分周回路 ２９‥‥液晶パネル
フトレジスタ ２，５，１６，２７，３９‥‥アナログスイッチ ３，６，１７，２８，４０‥‥ソースドライバ用アナロ
グサンプルホールド回路 ７，１８，３０‥‥入力段アナログサンプルホールド回
路用クロック発生回路 ８〜１２，１９〜２３，３１〜３５‥‥入力段アナログ
サンプルホールド回路 １３，２４，３６‥‥入力段アナログサンプルホールド
回路ブロック １４，２５，３７‥‥クロック１／３分周回路 ２９‥‥液晶パネル
フロントページの続き (72)発明者 長島 伸悦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (1)
- 【請求項１】 ビデオ信号入力のＲ．Ｇ．Ｂ各色を同時
にソースバスラインに出力し表示電極を駆動するソース
ドライバを備えた表示装置において、 前記ビデオ信号入力を３色非同時にサンプリング及びホ
ールドした後前記ソースドライバに出力する入力段サン
プルホールド回路ブロックと、前記入力段サンプルホー
ルド回路ブロックに入力され前記ビデオ信号のサンプリ
ング及びホールドのタイミングを制御するクロック信号
と、前記クロック信号を１／３分周し前記ソースドライ
バの制御用クロック信号を生成するクロック１／３分周
回路と、を備えることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213899A JP2883521B2 (ja) | 1993-08-30 | 1993-08-30 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213899A JP2883521B2 (ja) | 1993-08-30 | 1993-08-30 | 表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33359187A Division JPH01174185A (ja) | 1987-12-28 | 1987-12-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197356A true JPH06197356A (ja) | 1994-07-15 |
| JP2883521B2 JP2883521B2 (ja) | 1999-04-19 |
Family
ID=16646866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213899A Expired - Lifetime JP2883521B2 (ja) | 1993-08-30 | 1993-08-30 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2883521B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708142A3 (en) * | 1989-08-31 | 1996-06-12 | Mitsui Petrochemical Ind | Polyamide resin compositions |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169126A (ja) * | 1986-01-22 | 1987-07-25 | Seiko Epson Corp | 液晶カラ−パネル駆動回路 |
-
1993
- 1993-08-30 JP JP5213899A patent/JP2883521B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169126A (ja) * | 1986-01-22 | 1987-07-25 | Seiko Epson Corp | 液晶カラ−パネル駆動回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708142A3 (en) * | 1989-08-31 | 1996-06-12 | Mitsui Petrochemical Ind | Polyamide resin compositions |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2883521B2 (ja) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH057368A (ja) | シリアルサンプル映像信号駆動装置 | |
| JPH0652938B2 (ja) | 液晶表示装置 | |
| JPH08123367A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP2672608B2 (ja) | マトリクス表示パネル駆動装置 | |
| JP2003330423A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JPH06197356A (ja) | 表示装置 | |
| JPS62631B2 (ja) | ||
| JPH10503351A (ja) | ライン数変換手段付き画像表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JP3262175B2 (ja) | 液晶駆動法 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| JP2642578B2 (ja) | 画像表示装置 | |
| JPH01174185A (ja) | 液晶表示装置 | |
| JPH08331486A (ja) | 画像表示装置 | |
| JP2708038B2 (ja) | 液晶ディスプレイ装置 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JPH04292087A (ja) | 液晶表示装置 | |
| JPH0731273Y2 (ja) | カラ−マトリツクス表示装置の駆動回路 | |
| JPH09325738A (ja) | 液晶ディスプレイ装置とその駆動方法 | |
| JP3032721B2 (ja) | 表示装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JPH03285479A (ja) | ドットマトリクス表示素子を用いた画像表示装置 | |
| JPH08123359A (ja) | 映像表示装置 | |
| JPH0836370A (ja) | カラー表示装置 | |
| JPH0614279A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |