JPH10503351A - ライン数変換手段付き画像表示装置 - Google Patents

Abstract

(57)【要約】 本発明は１フィールドごとに第２の数のビデオラインを有するインタレースビデオ信号（ＲＧＢ−１）を受信し、第２の数より大きく第２の数の２倍より小さい第１の数の表示ラインを有するノンインタレース表示スクリーンに表示する画像表示装置に関する。第１ラインメモリデバイス（Ｆ１）を用いてビデオ信号（ＲＧＢ−１）のライン数を２倍にする。第２及び第３ラインメモリデバイス（Ｆ２，Ｆ３）の各々がライン数倍増ビデオ信号のビデオラインを受信し、第１の数の表示ラインに対応する低減レートでビデオライン対（ＲＧＢ*,ＲＧＢ**）を供給する。内挿器８７）が第２及び第３ラインメモリデバイス（Ｆ２，Ｆ３）から受信されるビデオライン対（ＲＧＢ*,ＲＧＢ**）に応答して第１の数の表示ライン（ＲＧＢ−２）をディスプレイに供給する。

Description

【発明の詳細な説明】 ライン数変換手段付き画像表示装置 本発明は、ノンインタレース表示スクリーンと、インタレースビデオ信号をノ ンインタレース表示スクリーンに供給する手段とを有する画像表示装置、及び該 画像表示装置用のライン数変換方法に関するものである。 ＵＳ−Ａ−５，３０１，０３１に、表示すべき走査ライン数を少数の走査ライ ンを有する液晶パネルのようなマトリクスディスプレイパネル上に収容しうるラ イン数に変換する走査変換表示装置が開示されている。この装置は入力ビデオ信 号と同期して制御信号を発生する制御回路と、それぞれ該制御回路により駆動さ れるシフトレジスタを含む水平及び垂直走査回路と、これらの走査回路により選 択的に駆動される画素のマトリクス配列からなるディスプレイパネルとを含んで いる。 この装置は、更に、垂直シフトレジスタの動作を垂直走査回路の有効走査期間 内において所定のインターバルで停止させて垂直シフトクロックを抜き取り、こ れによりビデオ信号の有効表示期間内の垂直シフトクロックを除去して走査ライ ンを周期的におろぬく回路を含んでいる。 この既知の装置はこのような垂直シフトクロックの周期的除去及び走査ライン の抜き取りを許さないディスプレイパネルと協働し得ない。 本発明の目的はこの問題を克服した画像表示装置を提供することにある。この 目的のために、本発明の第１の特徴は請求項１に記載されたライン数変換方法に ある。本発明の第２の特徴は請求項３に記載された画像表示装置にある。 本発明の有利な実施例は１フィールドごとに第２の数のビデオラインを有する インタレースビデオ信号を受信し、第２の数より大きく第２の数の２倍より小さ い第１の数の表示ラインを有するノンインタレース表示スクリーンに表示する画 像表示装置に関する。第１ラインメモリデバイスを用いてビデオ信号のライン数 を２倍にする。第２及び第３ラインメモリデバイスの各々がライン数倍増ビデオ 信号のビデオラインを受信し、第１の数の表示ラインに対応する低減レートでビ デオライン対を供給する。内挿器が第２及び第３ラインメモリデバイスから受信 されるビデオライン対に応答して第１の数の表示ラインをディスプレイに供給す る。本発明は５７５のアクティブインタレースビデオラインを有するＰＡＬ信号 を４８０のノンインタレースビデオラインを有するＶＧＡ信号用に設計された液 晶マトリクスディスプレイに表示するのに有利に使用することができ、表示ライ ンを従来のようにライン走査を中断することなく連続的にマトリクスディスプレ イに供給することができる。 本発明のこれらの特徴及び他の特徴は以下に記載する実施例の説明から明らか になる。 図面において、 図１は本発明の好適実施例の基本ブロック図を示し、 図２は図１の実施例の動作説明用タイミング図を示し、 図３はライン数変換が図１の実施例においてどのように行われるかを示す。 図１に示す実施例において、入力赤、緑又は青カラー信号ＲＧＢ−１（図２の 第１行に示す）がＡ／Ｄ変換器１に供給され、そのディジタル出力信号が第１ラ インメモリデバイスＦ１に供給され、このラインメモリデバイスが入力信号のラ インレートを２倍にする。ラインメモリデバイスＦ１の出力信号Ｆ１−Ｏ（図２ の第２行に示す）は第２及び第３ラインメモリデバイスＦ２，Ｆ３に供給され、 これらのメモリデバイスは、図２の第３行（第２ラインメモリデバイスＦ２によ り読み込まれる信号Ｆ２−Ｉ）及び第４行（第３ラインメモリデバイスＦ３によ り読み込まれる信号Ｆ３−Ｉ）に示すように、信号Ｆ１−Ｏの交互のビデオライ ンを読み込む。第２及び第３ラインメモリデバイスＦ２，Ｆ３は、図２の第５行 （第２ラインメモリデバイスＦ２により供給される信号Ｆ２−Ｏ）及び第６行（ 第３ラインメモリデバイスＦ３により供給される信号Ｆ３−Ｏ）に示すように、 適切な遅延を行うことにより各６入力ビデオラインに応答して５出力ビデオライ ンを出力する。 図３は、ブランキング対アクティブビデオ比を、得られる５出力ビデオライン （図３の第２行に示す信号Ｆ２−Ｏ，Ｆ３−Ｏ）が６入力ビデオライン（図３の 第１行に示す信号Ｆ２−Ｉ，Ｆ３−Ｉ）の持続時間を占めるように増大させるこ とにより、６−５ビデオライン変換が達成されることを示す。このことは全回路 を単一のクロックにより動作させることができる利点をもたらす。 図１に戻り説明すると、第２及び第３ラインメモリデバイスＦ２，Ｆ３の出力 信号Ｆ２−Ｏ，Ｆ３−ＯをそれぞれＤ／Ａ変換器３及び５に供給してアナログカ ラー信号ＲＧＢ*及びＲＧＢ**を得る。アナログカラー信号ＲＧＢ*及びＲＧＢ** を内挿器７のそれぞれの入力端子に供給し、内挿器７から信号ＲＧＢ−２をノン インタレースディスプレイ（図示せず）に供給する。図２の最後の２行は内挿器 ７において加算前に入力信号ＲＧＢ*及びＲＧＢ**にそれぞれ乗算される重み係 数ＷＦ−ＲＧＢ*及びＷＦ−ＲＧＢ**を示す。ＰＬＬ及び制御セクション９は入 力カラー信号ＲＧＢ−１に対応する水平及び垂直同期信号Ｈｓｙｎｃ／Ｖｓｙｎ ｃに応答して図１の実施例の全構成ブロックに制御信号を供給する。 Ａ／Ｄ変換器１は既知のＩＣ ＴＤＡ８７０３により構成することができる。 ラインメモリデバイスＦ１，Ｆ２及びＦ３は既知のＩＣ ＵＰＤ４２１０２によ り構成することができる。Ｄ／Ａ変換器３及び５は既知のＩＣ ＣＸ２０２０６ により構成することができる。補間器７は既知のＩＣ ＨＣＴ４０５１及び適当 な抵抗アレーにより構成することができる。 上述した実施例は本発明を限定するものでなく、当業者であれば請求の範囲か ら逸脱することなく多くの変形例を設計することができる。請求の範囲において 、括弧内の参照符号は請求の範囲を限定するものではない。本発明は数個の個別 の要素を具えるハードウエアにより実現することができるとともに、適切にプロ グラムしたコンピュータにより実現することもできる。２つのＤ／Ａ変換器３を 前段に具えるアナログ内挿器７の代わりに、単一のＤ／Ａ変換器を後段に具える ディジタル内挿器を使用することもできる。しかし、図示のアナログ内挿器７は 数個の抵抗により極めて容易に実現することができる。幾つかの直接的な変更に より任意の他のライン数変換を同様に実現することもできる。

Claims (1)

1. 【特許請求の範囲】 １．第２の数のインタレースビデオライン（ＲＧＢ−１）に応答して第２の数よ り大きく第２の数の２倍より小さい第１の数のノンインタレースビデオライン（ ＲＧＢ−２）を発生するライン数変換方法において、 第２の数のビデオラインを倍増して第２の数のノンインタレースビデオライ ンを２度供給するステップ（Ｆ１）と、 倍増された第２の数のノンインタレースビデオラインに応答して第１の数の ビデオラインに対応する低減レートでビデオライン対（Ｆ２−Ｏ，Ｆ３−Ｏ）を 発生させるステップ（Ｆ２，Ｆ３）と、 低減レートで発生するビデオライン対（Ｆ２−Ｏ，Ｆ３−Ｏ）に応答して第 １の数のビデオライン（ＲＧＢ−２）を内挿するステップ（７）と、 を具えることを特徴とするライン数変換方法。 ２．低減レートでビデオライン対（Ｆ２−Ｏ，Ｆ３−Ｏ）を発生させる前記ステ ップは、ブランキング対アクティブビデオ比を、低減レートで得られる出力ビデ オライン（Ｆ２−Ｏ，Ｆ３−Ｏ）が対応する多数の入力ビデオライン（Ｆ２−Ｉ ，Ｆ３−Ｉ）の持続時間を占めるように増大させるステップを含むことを特徴と する請求項１記載のライン数変換方法。 ３．１フィールドごとに第２の数のビデオラインを有するインタレースビデオ信 号（ＲＧＢ−１）を受信する手段（１）と、 第２の数より大きく第２の数の２倍より小さい第１の数の表示ラインを有す るノンインタレース表示スクリーンと、 第２の数のビデオラインを倍増して第２の数のノンインタレースビデオライ ンを２度供給する手段（Ｆ１）と、 倍増された第２の数のノンインタレースビデオラインに応答して第１の数の ビデオラインに対応する低減レートでビデオライン対（Ｆ２−Ｏ，Ｆ３−Ｏ）を 発生させる手段（Ｆ２，Ｆ３）と、 低減レートで発生するビデオライン対（Ｆ２−Ｏ，Ｆ３−Ｏ）に応答して第 １の数のビデオラインを内挿し、内挿ビデオライン（ＲＧＢ−２）をノンイン タレース表示スクリーンに供給する手段（７）と、 を具えることを特徴とする画像表示装置。