JPH0287190A

JPH0287190A - フルライン駆動方式のディスプレイ装置

Info

Publication number: JPH0287190A
Application number: JP23919788A
Authority: JP
Inventors: Kichiji Tsuzuki; 都築　吉司
Original assignee: Toshiba Corp; Toshiba Audio Video Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1988-09-22
Filing date: 1988-09-22
Publication date: 1990-03-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はフルライン駆動方式のディスプレイ装置に関し
、特に、デルタ配列の液晶パネル等を使用したテレビジ
ョン受像機等に好適のフルライン駆動方式のディスプレ
イ４！胃に関する。

（従来の技術）液晶パネルを採用した小型のテレビジョン受像機が一般
に普及してきている。現在市販されでいる小型の液晶テ
レビジョン受像機は垂直方向の画素数が２２０乃至２４
０であり、近時、垂直方向の画素数が４００以上の液晶
パネルも開発されている。しかし、このような画素数が
多い液晶テレビジョン受８＋機においても、ＮＴＳＣ方
式のテレビジョン放送において採用されているインター
レース走査方式を採用Ｊることができない。インターレ
ース走査方式においては、一画面（１フレーム）は５２
５木の走査線で構成され、１フレームは第１及び第２の
フィールドに分割されて、１秒間に６０フイールドの画
面が送られる。従って、第１フイールドと第２フイール
ドとでは１／６０秒だけずれた映像信号が供給されるこ
とになる。

液晶は容量を有するから、このようなインターレース走
査方式の映像信号により液晶を駆動すると、第１フイー
ルドと第２フイールドとが同時に表示され（メモリ効果
）、画像にずれが生じてしまう。

また、液晶パネルにおいては、液晶の′０命を考慮して
１フイールド毎に極性が反転する交流駆動を行っている
。しかし、インターレース走査方式を採用した場合には
、１フレーム毎に極性が反転する交流駆動を行う必要が
あり、薄膜トランジスタ（以下、ＴＰＴという）の特性
からフリッカが画面上で目立つようになってしまう。

そこで、インターレース走査方式が可能の垂直方向の画
素数（約４８０）を有する液晶パネルを採用したディス
プレイ装置においては、フィールドメモリ又はラインメ
モリを利用した倍速走査方式を採用し、１画面を１フイ
ールドで表示（フルライン駆動）して解像度を向上させ
ている。フィールドメモリを使用する方式では、１フイ
ールドの映像信号を１フイ一ルド期間フィールドメモリ
に保持させる。フィールドメモリに保持された第１フイ
ールドの映像信号を、引続いて送られる第２フイールド
の映像信号で補間する。このようにして得た映像信号を
倍速線順次走査して、解像度を向上さゼている。一方、
ラインメモリを使用する方式では、ラインメモリに１水
平走査期間の映像信号を記憶させる。ラインメモリに記
憶された映像信号を利用し、２水平走査線を倍速で走査
することにより解像度を向上させている。

両方式のうちフィールドメモリを使用する方式の方が画
質の而で優れでいるが、補間等の操作のために信号処理
をデジタル化する必要があり、回路が大規模化してしま
うという欠点がある。これに対し゛、ラインメモリを使
用する方式では、画質は多少劣化Ｊるが、比較的小規模
に構成することができることから採用されることが多い
。

第５図はこのようなラインメ七りによる倍速線順次走査
方式を採用し、更に、画素をデルタ配列にした従来のフ
ルライン駆動方式のディスプレイ装置を示す回路図であ
り、第６図はその動作を説明するためのタイミングチャ
ートである。第６図（ａ）は映像信号を示し、第６図（
ｂ）はスイッチＳ＋　、Ｓ２　、Ｓ３に供給される制御
信号　Ｐ５を示し、第６図（Ｃ）はスイッチＳ４乃至　
Ｓ９に供給される制御信号Ｐ６を示し、第６図（（ｊ）
はスイッチＳ１０乃至Ｓ１２に供給される制御信号Ｐ７
を示している。なお、説明の便宜上、各種のスイッチ及
び信号については全てを図示することなく一部のみ示し
、図示を省略しだらのについては説明を省略撲る。

第６図（ａ）に示す映像信号を色復調して得られるＲ（
赤）、Ｇ（緑）、Ｂ（青）信号は夫々端子１．２．３を
介シテスイッチ８１　、８２　、　Ｓ３のコ七ン端Ｃに
導入される。スイッチＳｌ　、　８２Ｓ３には端子４か
ら１水平走査線期間毎にハイレベル（以下、“ＨＩＩと
いう）又は０−レベル（以下、″“Ｌ　１１という）が
切開わる制御信号Ｐ５が与えられており、第６図（ｂ）
に示すように、スイッチ８１．８２．８３はいずれも期
間Ｔ１には端子ａを選択し、期間Ｔ２には端子すを選択
する。

これにより、Ｒ，Ｇ、Ｂ信号は期間Ｔ１にはサンプリン
グ回路５．６に供給され、期間Ｔ２にはサンプリング回
路７，８に供給されることになる。

サンプリング回路５乃至８には端子９から液晶パネル２
３の水平方向の画素数に基づいたタイミングのパルスＰ
８が供給されており、サンプリング回路５．７はこのパ
ルスＰ８のタイミングでスイッチＳ１乃至Ｓ３からの色
信号をＲ信号、Ｇ信号。

Ｂ信号の順にサンプリングし、サンプリング回路６．８
は同様にしてＢ信号、Ｒ信号、Ｇ信号の順にサンプリン
グする。

サンプリング回路５乃至８でサンプリングされたＲ、Ｇ
、Ｂ信号は夫々ラインメモリとしてのホールド回路１０
．１１．１２．１３により保持される。ホールド回路１
０からのＲ，Ｇ、Ｂ信号は人々スイッチＳ４の端子ａ、
スイッチＳ５の端子ａ、スイッチＳ６の端子ａに出力さ
れ、ホールド回路１１からのＢ、Ｒ，Ｇ信号は人々スイ
ッチＳ４の端子す。

スイッチＳ５の端子す、スイッチＳ６の端子すに出力さ
れる。ホールド回路１２からのＲ，Ｇ、Ｂ信号は夫々ス
イッチＳ１の端子ａ、スイッチＳ８の端子ａ、スイッチ
Ｓ９の端子ａに出力され、ホールド回路１３からのＢ、
Ｒ，Ｇ信号は夫々スイッチＳ７の端子す、スイッチＳ８
の端子す、スイッチＳ９の端子すに出力される。

これらのスイッチＳ４乃至Ｓ９は端子１４に導入される
制御信号Ｐ６により制御され、スイッチＳ４乃至Ｓ９は
いずれも第６図（Ｃ）に示すように、水平走査線期間の
前半は端子ａを選択し、後半は端子すを選択する。スイ
ッチＳ４乃至Ｓ６のコモン端Ｃは夫々スイッチ８１０乃
至３１２の端子ａに接続され、スイッチＳ７乃至Ｓ９の
コモン端Ｃはスイッチ８１０乃至Ｓ１２の端子すに接続
される。

スイッチ８１０乃至８１２はいずれも端子１５からの副
部信号Ｐ７により制御され、第６図（ｄ）に示すように
、期間Ｔ１には端子すを選択し、期間Ｔ２には端子ａを
選択する。従って、ホールド回路１０に期間Ｔ１におい
てＲ信号、Ｇ信号、Ｂ信号の順に導入された色信号は、
期間Ｔ２の前半にスイッチＳ４乃至Ｓ６及びスイッチＳ
１０乃至８１２を介して出力され、ホールド回路１１に
期間Ｔ１において８信号、Ｒ信号、Ｇ信号の順に導入さ
れた色信号は、期間Ｔ２の後半にスイッチＳ４乃至Ｓ６
及びスイッチ８１０乃至８１２を介して出力されること
になる。同様に、ホールド回路１２．１３からの色信号
は期間Ｔ１において出ノ〕されることになり、スイッチ
Ｓ１０乃至８１２のコモン端Ｃからは、期間Ｔ１の前半
には、ホールド回路１２からの色信号がＲ信号、Ｇ信号
、Ｂ信号の順に出力され、期間Ｔ１の後半にはホールド
回路１３からの色信号が８信号。

Ｒ信号、Ｇ信号の順に出力されることになる。第７図は
この状態を示したものであり、Ｒはホールド回路１０乃
至１３の読込みを示し、Ｗはホールド回路１０乃至１３
から液晶パネル２３への出力を示している。

一方、液晶パネル２３においては、スイッチ、５１０の
コモン端Ｃからの色信号が端子１６を介して信号線ＳＬ
１に供給され、スイッチ３１１のコモン端Ｃからの色信
号が端子１７を介して信号線ＳＬ２に供給され、スイッ
チ３１２のコモン端Ｃからの色信号が端子１８を介して
信号線ＳＬ３に供給される。なお、端子１９．２０．２
１には図示しないスイッチから色信号が供給される。垂
直方向駆動回路２２は走査信号を出力し、１／２水平周
期で走査線１１゜Ｌ２．・・・を順次選択して各画素を
駆動する。

第８図はこのようにして駆動される各画素を示す模式的
回路図である。

走査１！Ｌ（第５図のＬｌ　、　Ｌ２　、・・・に対応
する）には垂直方向駆動回路２２からの走査信号が導入
され、信号１ｌＡＳＬ（第５図のＳＬＩ　、ＳＬ２・・
・に対応する）にはスイッチ８１０乃至８１２からの色
信号が導入される。ＴＦＴ２４のゲートＧには走査線り
から走査信号が導入され、ＴＰＴ２４は１フイールドに
１回オンとなる。ＴＰＴ２４のドレインＤには信号ＩＳ
Ｌからの色信号が導入される。ＴＦＴ２４のソースＳは
コンデンサＣを介して基準電位点に接続されると共に、
画素電極Ｔ１に接続され、画素ｔ＠極Ｔ１と共通電極Ｔ
２との間には液晶層ＬＤが設けられている。ＴＦＴ２４
がオンになると、信号線ＳＬから色信号が画素電極Ｔ１
及びコンデンサＣに供給され、液晶層ＬＤが駆動される
。

いま、期間Ｔ１の前半において垂直方向駆動回路２２に
より、走査線Ｌ１に接続されたＴＦＴ２４（液晶パネル
２３の第１行目）がオンになるとする。

そうすると、この期間には、スイッチＳ１乃至８１２は
第５図に示す状態であるので、液晶パネル２３の第１行
目には、第５図に示すように、ホールド回路１２からの
Ｒ，Ｇ、Ｂ信号が表示される。期間Ｔ１の後半ではスイ
ッチＳ４乃至Ｓ９が端子す側に切替わると共に、走査線
Ｌ２に接続されたＴＦＴ２４がオンになるので、液晶パ
ネル２３の第２行目には、第５図に示すように、ホール
ド回路１３　′ｂＳらのＢ、Ｒ，Ｇ信号が表示される。

こうして、１水平走査線期間において液晶パネル２３の
２水平走査線が走査され、そして、１フイールドで１画
面が構成され、この１画面が１フレームで２回走査され
ることにより、高画質の表示が可能となっている。この
ように、液晶パネルを駆動する駆動回路として４個のホ
ールド回路を使用し、ホールド回路からの液晶パネルへ
の色信号の供給をスイッチで切換えることにより、垂直
方向に１フレームの走査線分の画素数を有するデルタ配
列の液晶パネルをフルライン駆動することができる。

ところで、前述したように、現在市販されている液晶デ
ィスプレイ装置においては、垂直方向の画素数は約２４
０である。これらの画素は２つのホールド回路を有する
駆動回路で駆動されている。

ボールド回路は、通常、駆動回路を構成する０ＭＯ８Ｉ
　Ｃ（０ＭＯ３トランジスタにより構成される集積回路
）内に、水平方向の画素数分の容量を設けることにより
構成される。このため、駆動回路内におけるホールド回
路の面積占有率は極めて高い。従って、第５図に示ず装
置では、現在市販されている装置に比してボールド回路
が２倍の個数であることから、駆動回路の規模が２倍に
なり、装置が極めて大規模化してしまうという問題があ
った。

（発明が解決しようとする課題）このように、上述した従来のフルライン駆動方式のディ
スプレイ装置においては、ホールド回路の面積占有率が
高く、画質を考慮して画素をデルタ配列にしてフルライ
ン駆動を行った場合には４個のホールド回路が必要とな
り、装置の規模が穫めて大きくなってしまうという問題
点があった。

本発明はかかる問題点に鑑みてなされたものであって、
画質を劣化させることなくホールド回路の数を低減して
回路規模を小さ（することができるフルライン駆動方式
のディスプレイ装置を提供することを目的とする。

［発明の構成］（課題を解決するための手段）本発明は、第１及び第２のガラス基板の間に液晶層を設
け、画面上の垂直方向では交互に配置される第１及び第
２の画素を第１及び第２のガラス基板に夫々設け、前記
第１のガラス基板に配置された第１の画素に信号を供給
する第１の信号線及び前記第２のガラス基板に配置され
た第２の画素に信号を供給覆る第２の信号線並びに第１
及び第２のガラス基板の同一行の画素を同時に駆動Ｊる
走査線を右した表示手段と、水平走査期間に入力端子に
導入される色信号を前記表示手段の水平方向の画素数に
基づいたタイミングで前記第１の画素の色配列と対応し
た順にサンプリングしてホールドし水平帰線期間に前記
第１の信号線に出力する第１のナンブルホールド手段と
、水平走査期間に入力端子に導入される色信号を前記表
示手段の水平方向の画素数に基づいたタイミングで前記
第２の画素の色配列と対応した順にサンプリングしてホ
ールドし水平帰線期間に前記第２の信号線に出力する第
２のサンプルホールド手段と、１水平帰線期間で前記表
示手段の全走査線を順次選択する走査制御手段どを具備
したものである。

（作用）本発明においては、第１及び第２のサンプルホールド回
路は水平走査１１１間に色４３号をサンプリングしてホ
ールドする。第１及び第２のサンプルホールド回路はい
ずれも表示手段の水平方向の画素数に基づいたタイミン
グでナンブリングしており、水平走査期間に２水平走査
線分の色信号がホールドされる。第１及び第２のサンプ
ルホールド回路からの色信号は水平帰線期間に夫々第１
及び第２の信号線に同時に供給される。走査制御手段が
第１及び第２のガラス基板の同一行に夫々配置された画
素を同時に駆動する走査線を選択すると、第１及び第２
のサンプルホールド回路からの出力により、第１及び第
２のガラス基板の同一行の画素が同時に駆動されること
になる。画面では、第１及び第２のガラス基板の第１及
び第２の画素は交互に配置された状態であり、１水平走
査Ｉ！ＩＩ！９１間に２水平走査線が表示されて１フイ
ールドで全走査線が表示されるフルライン駆動が行われ
る。

（実施例）以下、図面に基づいて本発明の詳細な説明する。第１図
は本発明に係るフルライン駆動方式のディスプレイ装置
の一実施例を示す回路図であり、第２図は第１図の液晶
パネルを抜き出しＬ示す断面図である。

入力端子３０．３１．３２には夫々映像信号を色復調し
て得られるＲ、Ｇ、Ｂ信号が導入される。ＣれらのＲ，
Ｇ、Ｂ信号は水平方向の画素数分のスイッチが夫々設け
られたスイッチ群Ｓａ及びスイッチＢ￥　Ｓ　ｂの各ス
イッチの端子ａに供給される。スイッチ群３ａと後述す
るシフトレジスタ３５及びレベルシフタ３６とによりナ
ンブリング回路３３が構成され、スイッチ群ｓｂと後述
するシフトレジスタ３７及びレベルシフタ３８により号
ンブリング回路３４が構成されている。

端子３９．４０には水平方向の画素数に基づいたタイミ
ングのサンプリングパルスＰａ　、Ｐｂが水平走査期間
において夫々導入されており、サンプリングパルスＰａ
　、Ｐｂはシフトレジスタ３５．３７に夫々供給される
。シフトレジスタ３５はパルスｐａのタイミングでスイ
ッチ群３ａをスイッチ３　ａｔ。

Ｓａ２．　Ｓａ３．・・・の順に順次オンとする制御信
号Ｐ１を出力する。レベルシフタ３６は制御信号Ｐ１を
スイッチ８ｔ’　Ｓ　ａの各スイッチに供給し、各スイ
ッチを順次オンにする。これにより、入力端子３０゜３
１、３２からの色信号は、水平走査３９１間にパルスＰ
ａのタイミングでＲ信号、Ｇ信号、Ｂ信号の順にサンプ
リングされることになる。一方、シフトレジスタ３７は
サンプリングパルスｐｂのタイミングでスイッチ群ｓｂ
をスイッチＳｂ１．　Ｓｂ２．　Ｓｂ３゜・・・の順に
順次オンとする制御信号Ｐ２を出力する。

レベルシフタ３８は制御信号Ｐ２をスイッチ群３ｂの各
スイッチに供給し、各スイッチを順次オンにする。これ
により、入力端子３０．３１．３２からの色信号は、水
平走査期間にＢ信号、Ｒ信号、Ｇ信号の順にサンプリン
グされることになる。

スイッチ群３ａのスイッチ３ａ１．　Ｓａ２．・・・の
端子すは、夫々、ホールド回路Ｃａを構成するホールド
コンデンサＣａｌ、　Ｃａ２．・・・を介して基準電位
点に接続されると共に、スイッチ群ＳＣの各スイッチＳ
ｃｌ、　Ｓｃ２．・・・を介して液晶パネル４２の端子
ａ１．　ａ２．　ａ３．・・・に接続される。一方、ス
イッチ群ｓｂのスイッチ３ｂ１．　Ｓｂ２．・・・の端
子すは、夫々、ホールド回路ｃｂを構成するホールドコ
ンデンサＣｂｌ、　Ｃｂ２．・・・を介して基準電位点
に接続されると共に、スイッチ群Ｓｄの各スイッチＳｄ
ｌ、　Ｓｄ２゜・・・を介して液晶パネル４２の端子ｂ
１．　ｂ２．　ｂ３．・・・に接続される。従って、入
力端子３０．３１．３２に導入された色信号は、スイッ
チ群３ａ　、３ｂがオンとなることにより、サンプリン
グされてホールド回路Ｃａ　、Ｃｂに保持され、スイッ
チ群３ｃ　、　Ｓｄがオンとなることにより、液晶パネ
ル４２に供給されることになる。

端子４１にはスイッチ群ＳＣ、Ｓｄを制御する制御信号
Ｐ３が導入されている。スイッチ群Ｓｃ。

３ｄは制御信号Ｐ３を夫々レベルシフタ３６．３８を介
して導入し、υ！御信号Ｐ３の“”Ｈ”ｔ−オンとなり
、“Ｌ″でオフとなる。

液晶パネル４２は上側のＡガラス側画素層と下側のＢガ
ラス側画素層とにより構成されており、へガラス側画素
層の各画素は端子ａ１．　ａ２．・・・に夫々接続され
た信号線５Ｌａｌ、　５Ｌａ２．・・・により駆動され
、Ｂガラス側画素層の各画素は端子ｂ１．　ｂ２゜・・
・に夫々接続された信号５Ｌｂｌ、　５Ｌｂ２．・・・
により駆動される。走査制御回路４３は水平帰線期間に
走査信号を出力して走査線１　ａｌ、　ｌ　ａ２．・・
・を順次選択する。また、走査制御回路４４は水平帰線
期間に走査信号を出力して走査線しｂｌ、　１−ｂ２．
・・・を順次選択する。なお、第１図においては、液晶
パネル４２の平面的な画素配置が示してあり、このよう
に、画面上ではＡガラス側画素層及びＢガラス側画素層
の全画素が表示され、画面はデルタ配列と同一となる。

第２図は第１図に示す液晶パネル４２のＴ−Ｔ線で切断
した断面図である。

Ａガラス４５と８ガラス４６との間には液晶層ＬＤが形
成されている。Ｔ　Ｆ　Ｔ４７ａ　、　４８ａ　、・・
・は信号線５Ｌａｌから信号が供給され、Ｔ　Ｆ　Ｔ４
７ｂ　、　４８ｂ　。

・・・は信号線５Ｌｂｌから信号が供給される。走査線
ｌａ１はＴ　Ｆ　Ｔ　４７ａを駆動し、走査線Ｌｂｌは
ＴＦＴ４７ｂを駆動する。走査線１　ａ２．　Ｌ　ａ３
．　・・・はＴＦＴ４８ａ　、　４９ａ　、　・・・を
駆動し、走査線Ｌｂ２．　Ｌｂ３．　・・・はＴ　Ｆ　
Ｔ４８ｂ　、　４９ｂ　、　・・・を駆動する。ＴＦＴ
４７ａ。

４８ａ、・・・によりＡガラス側の画素の８画素電極５
０に夫々信号が供給され、８画素電極５０と８ガラス４
６に形成された共通電極５１との間の液晶が駆動される
。また、ＴＦＴ４７ｂ　、　４８ｂ　、・・・によりＢ
ガラス側の画素の８画素電極５２に夫々信号が供給され
、８画素電極５２とＡガラス４５に形成された共通電極
５３との間の液晶が駆動される。

次に、このように構成された実施例装置の動作について
、先ず、第３図の動作説明図を参照して概要を説明する
。入力端子３０．３１．３２に導入されるＲ、Ｇ、Ｂ信
号は、サンプリング回路３３及びサンプリング回路３４
に供給される。サンプリング回路３３．３４は色信号を
水平走査１９１間にサンプリングする。サンプリングさ
れた色信号はホールド回路Ｃａ　、Ｃｂによりホールド
され、帰線期間において液晶パネル４２に供給される。

ホールド回路Ｃａからの信号は液晶パネル４２のＡガラ
ス側画素層の各画素（実線にて示す）に供給され、これ
と同時に、ホールド回路ｃｂからの信号が液晶パネル４
２の８ガラス側画素層の各画素（破線にて示す）に供給
される。走査制御回路４３．４４がＡガラス側画素層の
第ｎ　（ｎ＝１．２．　・・・）行目のＴＰＴと８ガラ
ス側画素層の第ｎ行目のＴＰＴとを同時にオンにする信
号を出力するとする。そうすると、垂直方向にはＡ層と
８層とが交互に配置されているので、画面は２層行の走
査線数となり、１フイールドで１枚の画像が表示される
ことになる。

次に、第４図のタイミングチャートを参照して更に詳細
に説明する。第４図（ａ）は映像信号を示し、第４図（
ｂ）はスイッチ群Ｓｃ　、Ｓｄを制御する制御信号Ｐ３
を示している。

第４図（ａ）、（ｂ）に示すように、水平帰線期間には
制御信号Ｐ３は“Ｈ″であり、水平走査期間には°゛Ｌ
′′である。スイッチ群３ａは水平走査期間においてシ
フトレジスタ３５がらの制御信号Ｐ１が導入されて順次
オンとなる。この期間には制御信号Ｐ３がＬ　ＩＩであ
るので、スイッチ群Ｓｃ　、Ｓｄはオフであり、ホール
ドコンデンサすＣａｌ、　Ｃａ２．　・・・は入力端子
３０．３１．３２からの色信号をＲ信号、Ｇ信号、Ｂ信
号の順に保持１゛る。

方、水平走査期間には、スイッチ群ｓｂもシフトレジス
タ３１からの制御信号Ｐ２により順次オンとなり、ホー
ルドコンデンサＣｂ１．　Ｃｂ２．・・・には入力端子
３０．３１．３２からの色信号が８信号、Ｒ信号。

Ｇ信号の順に保持される。スイッチ群３ａ　、　３ｂの
スイッチは夫々水平方向の画素数分設けられているので
、１水平走査期間に２水平走査線分の色信号がホールド
回路Ｃａ　、　Ｃｂによって保持されることになる。

次いで、水平帰線期間になると、スイッチ群３ｃ　、３
ｄはオンとなり、ホールド回路３ａに保持されていたＲ
、Ｇ、Ｂ信号は液晶パネル４２の端子ａｌ　、　ａ２　
、−・・を介して信号線Ｓ　Ｌａ１．　Ｓ　Ｌａ２゜・
・・に供給され、これと同時に、ボールド回路ｓｂに保
持されていたＢ、Ｒ，Ｇ信号は端子ｂｌ、　ｂ２゜・・
・を介して信号線Ｓ　Ｌｂｌ、　Ｓ　Ｌｂ２．・・・に
供給される。走査制御回路４３．４４により、例えば、
走査線１−ａｌ、ｌｂｌが選択されると、Ａガラス側画
素層の各画素は信号線Ｓ　Ｌａ１．　Ｓ　Ｌａ２．・・
・により駆動され、Ｂガラス側画素層の各画素は信号線
５Ｌｂｌ。

５Ｌｂ２．・・・により駆動される。これにより、Ａガ
ラス側画素層及びＢガラス側画素層の第１行目の画素が
表示され、画面では２水平走査線が表示される。次の水
平帰線期間に、走査制御回路４３．４４が走査線Ｌ２を
選択すると、前回と同様にＡガラス側画素層及びＢガラ
ス側画素層の第２行目の画素が駆動される。こうして、
１フイールドでＡガラス側画素層及びＢガラス側画素層
の全画素が駆動されて画面が構成される。

このように、本実施例においては、垂直方向の画素数が
約２４０である液晶パネル用の駆動回路を用い、液晶パ
ネルをＡガラス側画素層及びＢガラス側画素層の２Ｆ！
！にすることにより、垂直方向の画素数が約４８０であ
る画面を構成している。

このため、ホールド回路の個数が第５図の従来装置の１
／２であるにも拘らず、液晶パネルをフルライン駆動す
ることができ、高い解像度を得ている。

［発明の効果］以上説明したように本発明によれば、表示性能を劣化さ
せることなく、ホールド回路の数を１／２に低減するこ
とができ、回路規模を従来の１／２にすることがぐぎる
。このため、極めて経済効果が高い。

【図面の簡単な説明】

第１図は本発明に係るフルライン駆動方式のディスプレ
イ装置の一実施例を示１回路図、第２図は第１図の液晶
パネルを示す断面図、第３図は第１図の動作の概要を説
明するための説明図、第４図は第１図の動作を説明する
ためのタイミングチャート、第５図は従来のフルライン
駆動方式のディスプレイ装置を示す回路図、第６図は第
５図の装置の動作を説明するためのタイミングチャート
、第７図は第５図の動作を説明するための説明図、第８
図は液晶パネルの画素を示す模式的回路図である。３０、３１．３２・・・入力端子、３３、３４・・・サンプリング回路、３５、３７・・・シフトレジスタ、３６、３８・・・レベルシフタ、３９、４０．４１・・・端子、４２・・・液晶パネル、４３、４４・・・走査制御回路、３ａ−３６・・・スイッチ群、Ｃａ　、Ｃｂ・・・ホールド回路。第２ＷＡＲ−Ｇ−８第６図第７図

Claims

【特許請求の範囲】第１及び第２のガラス基板の間に設けられる液晶層並び
に前記第１及び第２のガラス基板に夫々配置されて画面
上の垂直方向には交互に配置される第１及び第２の画素
を有し、前記第１のガラス基板に配置された第１の画素
に信号を供給する第１の信号線及び前記第２のガラス基
板に配置された第２の画素に信号を供給する第２の信号
線並びに第１及び第２のガラス基板の同一行の画素を同
時に駆動する走査線を有する表示手段と、水平走査期間
に入力端子に導入される色信号を前記表示手段の水平方
向の画素数に基づいたタイミングで前記第１の画素の色
配列と対応した順にサンプリングしてホールドし水平帰
線期間に前記第１の信号線に出力する第１のサンプルホ
ールド手段と、水平走査期間に入力端子に導入される色信号を前記表示
手段の水平方向の画素数に基づいたタイミングで前記第
２の画素の色配列と対応した順にサンプリングしてホー
ルドし水平帰線期間に前記第２の信号線に出力する第２
のサンプルホールド手段と、１水平帰線期間で前記表示手段の全走査線を順次選択す
る走査制御手段とを具備したことを特徴とするフルライ
ン駆動方式のディスプレイ装置。