JPH0287190A - フルライン駆動方式のディスプレイ装置 - Google Patents

フルライン駆動方式のディスプレイ装置

Info

Publication number
JPH0287190A
JPH0287190A JP23919788A JP23919788A JPH0287190A JP H0287190 A JPH0287190 A JP H0287190A JP 23919788 A JP23919788 A JP 23919788A JP 23919788 A JP23919788 A JP 23919788A JP H0287190 A JPH0287190 A JP H0287190A
Authority
JP
Japan
Prior art keywords
signal
horizontal
pixels
sample
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23919788A
Other languages
English (en)
Inventor
Kichiji Tsuzuki
都築 吉司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP23919788A priority Critical patent/JPH0287190A/ja
Publication of JPH0287190A publication Critical patent/JPH0287190A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Color Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はフルライン駆動方式のディスプレイ装置に関し
、特に、デルタ配列の液晶パネル等を使用したテレビジ
ョン受像機等に好適のフルライン駆動方式のディスプレ
イ4!胃に関する。
(従来の技術) 液晶パネルを採用した小型のテレビジョン受像機が一般
に普及してきている。現在市販されでいる小型の液晶テ
レビジョン受像機は垂直方向の画素数が220乃至24
0であり、近時、垂直方向の画素数が400以上の液晶
パネルも開発されている。しかし、このような画素数が
多い液晶テレビジョン受8+機においても、NTSC方
式のテレビジョン放送において採用されているインター
レース走査方式を採用Jることができない。インターレ
ース走査方式においては、一画面(1フレーム)は52
5木の走査線で構成され、1フレームは第1及び第2の
フィールドに分割されて、1秒間に60フイールドの画
面が送られる。従って、第1フイールドと第2フイール
ドとでは1/60秒だけずれた映像信号が供給されるこ
とになる。
液晶は容量を有するから、このようなインターレース走
査方式の映像信号により液晶を駆動すると、第1フイー
ルドと第2フイールドとが同時に表示され(メモリ効果
)、画像にずれが生じてしまう。
また、液晶パネルにおいては、液晶の′0命を考慮して
1フイールド毎に極性が反転する交流駆動を行っている
。しかし、インターレース走査方式を採用した場合には
、1フレーム毎に極性が反転する交流駆動を行う必要が
あり、薄膜トランジスタ(以下、TPTという)の特性
からフリッカが画面上で目立つようになってしまう。
そこで、インターレース走査方式が可能の垂直方向の画
素数(約480)を有する液晶パネルを採用したディス
プレイ装置においては、フィールドメモリ又はラインメ
モリを利用した倍速走査方式を採用し、1画面を1フイ
ールドで表示(フルライン駆動)して解像度を向上させ
ている。フィールドメモリを使用する方式では、1フイ
ールドの映像信号を1フイ一ルド期間フィールドメモリ
に保持させる。フィールドメモリに保持された第1フイ
ールドの映像信号を、引続いて送られる第2フイールド
の映像信号で補間する。このようにして得た映像信号を
倍速線順次走査して、解像度を向上さゼている。一方、
ラインメモリを使用する方式では、ラインメモリに1水
平走査期間の映像信号を記憶させる。ラインメモリに記
憶された映像信号を利用し、2水平走査線を倍速で走査
することにより解像度を向上させている。
両方式のうちフィールドメモリを使用する方式の方が画
質の而で優れでいるが、補間等の操作のために信号処理
をデジタル化する必要があり、回路が大規模化してしま
うという欠点がある。これに対し゛、ラインメモリを使
用する方式では、画質は多少劣化Jるが、比較的小規模
に構成することができることから採用されることが多い
第5図はこのようなラインメ七りによる倍速線順次走査
方式を採用し、更に、画素をデルタ配列にした従来のフ
ルライン駆動方式のディスプレイ装置を示す回路図であ
り、第6図はその動作を説明するためのタイミングチャ
ートである。第6図(a)は映像信号を示し、第6図(
b)はスイッチS+ 、S2 、S3に供給される制御
信号 P5を示し、第6図(C)はスイッチS4乃至 
S9に供給される制御信号P6を示し、第6図((j)
はスイッチS10乃至S12に供給される制御信号P7
を示している。なお、説明の便宜上、各種のスイッチ及
び信号については全てを図示することなく一部のみ示し
、図示を省略しだらのについては説明を省略撲る。
第6図(a)に示す映像信号を色復調して得られるR(
赤)、G(緑)、B(青)信号は夫々端子1.2.3を
介シテスイッチ81 、82 、 S3のコ七ン端Cに
導入される。スイッチSl 、 82S3には端子4か
ら1水平走査線期間毎にハイレベル(以下、“HIIと
いう)又は0−レベル(以下、″“L 11という)が
切開わる制御信号P5が与えられており、第6図(b)
に示すように、スイッチ81.82.83はいずれも期
間T1には端子aを選択し、期間T2には端子すを選択
する。
これにより、R,G、B信号は期間T1にはサンプリン
グ回路5.6に供給され、期間T2にはサンプリング回
路7,8に供給されることになる。
サンプリング回路5乃至8には端子9から液晶パネル2
3の水平方向の画素数に基づいたタイミングのパルスP
8が供給されており、サンプリング回路5.7はこのパ
ルスP8のタイミングでスイッチS1乃至S3からの色
信号をR信号、G信号。
B信号の順にサンプリングし、サンプリング回路6.8
は同様にしてB信号、R信号、G信号の順にサンプリン
グする。
サンプリング回路5乃至8でサンプリングされたR、G
、B信号は夫々ラインメモリとしてのホールド回路10
.11.12.13により保持される。ホールド回路1
0からのR,G、B信号は人々スイッチS4の端子a、
スイッチS5の端子a、スイッチS6の端子aに出力さ
れ、ホールド回路11からのB、R,G信号は人々スイ
ッチS4の端子す。
スイッチS5の端子す、スイッチS6の端子すに出力さ
れる。ホールド回路12からのR,G、B信号は夫々ス
イッチS1の端子a、スイッチS8の端子a、スイッチ
S9の端子aに出力され、ホールド回路13からのB、
R,G信号は夫々スイッチS7の端子す、スイッチS8
の端子す、スイッチS9の端子すに出力される。
これらのスイッチS4乃至S9は端子14に導入される
制御信号P6により制御され、スイッチS4乃至S9は
いずれも第6図(C)に示すように、水平走査線期間の
前半は端子aを選択し、後半は端子すを選択する。スイ
ッチS4乃至S6のコモン端Cは夫々スイッチ810乃
至312の端子aに接続され、スイッチS7乃至S9の
コモン端Cはスイッチ810乃至S12の端子すに接続
される。
スイッチ810乃至812はいずれも端子15からの副
部信号P7により制御され、第6図(d)に示すように
、期間T1には端子すを選択し、期間T2には端子aを
選択する。従って、ホールド回路10に期間T1におい
てR信号、G信号、B信号の順に導入された色信号は、
期間T2の前半にスイッチS4乃至S6及びスイッチS
10乃至812を介して出力され、ホールド回路11に
期間T1において8信号、R信号、G信号の順に導入さ
れた色信号は、期間T2の後半にスイッチS4乃至S6
及びスイッチ810乃至812を介して出力されること
になる。同様に、ホールド回路12.13からの色信号
は期間T1において出ノ〕されることになり、スイッチ
S10乃至812のコモン端Cからは、期間T1の前半
には、ホールド回路12からの色信号がR信号、G信号
、B信号の順に出力され、期間T1の後半にはホールド
回路13からの色信号が8信号。
R信号、G信号の順に出力されることになる。第7図は
この状態を示したものであり、Rはホールド回路10乃
至13の読込みを示し、Wはホールド回路10乃至13
から液晶パネル23への出力を示している。
一方、液晶パネル23においては、スイッチ、510の
コモン端Cからの色信号が端子16を介して信号線SL
1に供給され、スイッチ311のコモン端Cからの色信
号が端子17を介して信号線SL2に供給され、スイッ
チ312のコモン端Cからの色信号が端子18を介して
信号線SL3に供給される。なお、端子19.20.2
1には図示しないスイッチから色信号が供給される。垂
直方向駆動回路22は走査信号を出力し、1/2水平周
期で走査線11゜L2.・・・を順次選択して各画素を
駆動する。
第8図はこのようにして駆動される各画素を示す模式的
回路図である。
走査1!L(第5図のLl 、 L2 、・・・に対応
する)には垂直方向駆動回路22からの走査信号が導入
され、信号1lASL(第5図のSLI 、SL2・・
・に対応する)にはスイッチ810乃至812からの色
信号が導入される。TFT24のゲートGには走査線り
から走査信号が導入され、TPT24は1フイールドに
1回オンとなる。TPT24のドレインDには信号IS
Lからの色信号が導入される。TFT24のソースSは
コンデンサCを介して基準電位点に接続されると共に、
画素電極T1に接続され、画素t@極T1と共通電極T
2との間には液晶層LDが設けられている。TFT24
がオンになると、信号線SLから色信号が画素電極T1
及びコンデンサCに供給され、液晶層LDが駆動される
いま、期間T1の前半において垂直方向駆動回路22に
より、走査線L1に接続されたTFT24(液晶パネル
23の第1行目)がオンになるとする。
そうすると、この期間には、スイッチS1乃至812は
第5図に示す状態であるので、液晶パネル23の第1行
目には、第5図に示すように、ホールド回路12からの
R,G、B信号が表示される。期間T1の後半ではスイ
ッチS4乃至S9が端子す側に切替わると共に、走査線
L2に接続されたTFT24がオンになるので、液晶パ
ネル23の第2行目には、第5図に示すように、ホール
ド回路13 ′bSらのB、R,G信号が表示される。
こうして、1水平走査線期間において液晶パネル23の
2水平走査線が走査され、そして、1フイールドで1画
面が構成され、この1画面が1フレームで2回走査され
ることにより、高画質の表示が可能となっている。この
ように、液晶パネルを駆動する駆動回路として4個のホ
ールド回路を使用し、ホールド回路からの液晶パネルへ
の色信号の供給をスイッチで切換えることにより、垂直
方向に1フレームの走査線分の画素数を有するデルタ配
列の液晶パネルをフルライン駆動することができる。
ところで、前述したように、現在市販されている液晶デ
ィスプレイ装置においては、垂直方向の画素数は約24
0である。これらの画素は2つのホールド回路を有する
駆動回路で駆動されている。
ボールド回路は、通常、駆動回路を構成する0MO8I
 C(0MO3トランジスタにより構成される集積回路
)内に、水平方向の画素数分の容量を設けることにより
構成される。このため、駆動回路内におけるホールド回
路の面積占有率は極めて高い。従って、第5図に示ず装
置では、現在市販されている装置に比してボールド回路
が2倍の個数であることから、駆動回路の規模が2倍に
なり、装置が極めて大規模化してしまうという問題があ
った。
(発明が解決しようとする課題) このように、上述した従来のフルライン駆動方式のディ
スプレイ装置においては、ホールド回路の面積占有率が
高く、画質を考慮して画素をデルタ配列にしてフルライ
ン駆動を行った場合には4個のホールド回路が必要とな
り、装置の規模が穫めて大きくなってしまうという問題
点があった。
本発明はかかる問題点に鑑みてなされたものであって、
画質を劣化させることなくホールド回路の数を低減して
回路規模を小さ(することができるフルライン駆動方式
のディスプレイ装置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明は、第1及び第2のガラス基板の間に液晶層を設
け、画面上の垂直方向では交互に配置される第1及び第
2の画素を第1及び第2のガラス基板に夫々設け、前記
第1のガラス基板に配置された第1の画素に信号を供給
する第1の信号線及び前記第2のガラス基板に配置され
た第2の画素に信号を供給覆る第2の信号線並びに第1
及び第2のガラス基板の同一行の画素を同時に駆動Jる
走査線を右した表示手段と、水平走査期間に入力端子に
導入される色信号を前記表示手段の水平方向の画素数に
基づいたタイミングで前記第1の画素の色配列と対応し
た順にサンプリングしてホールドし水平帰線期間に前記
第1の信号線に出力する第1のナンブルホールド手段と
、水平走査期間に入力端子に導入される色信号を前記表
示手段の水平方向の画素数に基づいたタイミングで前記
第2の画素の色配列と対応した順にサンプリングしてホ
ールドし水平帰線期間に前記第2の信号線に出力する第
2のサンプルホールド手段と、1水平帰線期間で前記表
示手段の全走査線を順次選択する走査制御手段どを具備
したものである。
(作用) 本発明においては、第1及び第2のサンプルホールド回
路は水平走査111間に色43号をサンプリングしてホ
ールドする。第1及び第2のサンプルホールド回路はい
ずれも表示手段の水平方向の画素数に基づいたタイミン
グでナンブリングしており、水平走査期間に2水平走査
線分の色信号がホールドされる。第1及び第2のサンプ
ルホールド回路からの色信号は水平帰線期間に夫々第1
及び第2の信号線に同時に供給される。走査制御手段が
第1及び第2のガラス基板の同一行に夫々配置された画
素を同時に駆動する走査線を選択すると、第1及び第2
のサンプルホールド回路からの出力により、第1及び第
2のガラス基板の同一行の画素が同時に駆動されること
になる。画面では、第1及び第2のガラス基板の第1及
び第2の画素は交互に配置された状態であり、1水平走
査I!II!91間に2水平走査線が表示されて1フイ
ールドで全走査線が表示されるフルライン駆動が行われ
る。
(実施例) 以下、図面に基づいて本発明の詳細な説明する。第1図
は本発明に係るフルライン駆動方式のディスプレイ装置
の一実施例を示す回路図であり、第2図は第1図の液晶
パネルを抜き出しL示す断面図である。
入力端子30.31.32には夫々映像信号を色復調し
て得られるR、G、B信号が導入される。CれらのR,
G、B信号は水平方向の画素数分のスイッチが夫々設け
られたスイッチ群Sa及びスイッチB¥ S bの各ス
イッチの端子aに供給される。スイッチ群3aと後述す
るシフトレジスタ35及びレベルシフタ36とによりナ
ンブリング回路33が構成され、スイッチ群sbと後述
するシフトレジスタ37及びレベルシフタ38により号
ンブリング回路34が構成されている。
端子39.40には水平方向の画素数に基づいたタイミ
ングのサンプリングパルスPa 、Pbが水平走査期間
において夫々導入されており、サンプリングパルスPa
 、Pbはシフトレジスタ35.37に夫々供給される
。シフトレジスタ35はパルスpaのタイミングでスイ
ッチ群3aをスイッチ3 at。
Sa2. Sa3.・・・の順に順次オンとする制御信
号P1を出力する。レベルシフタ36は制御信号P1を
スイッチ8t’ S aの各スイッチに供給し、各スイ
ッチを順次オンにする。これにより、入力端子30゜3
1、32からの色信号は、水平走査391間にパルスP
aのタイミングでR信号、G信号、B信号の順にサンプ
リングされることになる。一方、シフトレジスタ37は
サンプリングパルスpbのタイミングでスイッチ群sb
をスイッチSb1. Sb2. Sb3゜・・・の順に
順次オンとする制御信号P2を出力する。
レベルシフタ38は制御信号P2をスイッチ群3bの各
スイッチに供給し、各スイッチを順次オンにする。これ
により、入力端子30.31.32からの色信号は、水
平走査期間にB信号、R信号、G信号の順にサンプリン
グされることになる。
スイッチ群3aのスイッチ3a1. Sa2.・・・の
端子すは、夫々、ホールド回路Caを構成するホールド
コンデンサCal、 Ca2.・・・を介して基準電位
点に接続されると共に、スイッチ群SCの各スイッチS
cl、 Sc2.・・・を介して液晶パネル42の端子
a1. a2. a3.・・・に接続される。一方、ス
イッチ群sbのスイッチ3b1. Sb2.・・・の端
子すは、夫々、ホールド回路cbを構成するホールドコ
ンデンサCbl、 Cb2.・・・を介して基準電位点
に接続されると共に、スイッチ群Sdの各スイッチSd
l、 Sd2゜・・・を介して液晶パネル42の端子b
1. b2. b3.・・・に接続される。従って、入
力端子30.31.32に導入された色信号は、スイッ
チ群3a 、3bがオンとなることにより、サンプリン
グされてホールド回路Ca 、Cbに保持され、スイッ
チ群3c 、 Sdがオンとなることにより、液晶パネ
ル42に供給されることになる。
端子41にはスイッチ群SC、Sdを制御する制御信号
P3が導入されている。スイッチ群Sc。
3dは制御信号P3を夫々レベルシフタ36.38を介
して導入し、υ!御信号P3の“”H”t−オンとなり
、“L″でオフとなる。
液晶パネル42は上側のAガラス側画素層と下側のBガ
ラス側画素層とにより構成されており、へガラス側画素
層の各画素は端子a1. a2.・・・に夫々接続され
た信号線5Lal、 5La2.・・・により駆動され
、Bガラス側画素層の各画素は端子b1. b2゜・・
・に夫々接続された信号5Lbl、 5Lb2.・・・
により駆動される。走査制御回路43は水平帰線期間に
走査信号を出力して走査線1 al、 l a2.・・
・を順次選択する。また、走査制御回路44は水平帰線
期間に走査信号を出力して走査線しbl、 1−b2.
・・・を順次選択する。なお、第1図においては、液晶
パネル42の平面的な画素配置が示してあり、このよう
に、画面上ではAガラス側画素層及びBガラス側画素層
の全画素が表示され、画面はデルタ配列と同一となる。
第2図は第1図に示す液晶パネル42のT−T線で切断
した断面図である。
Aガラス45と8ガラス46との間には液晶層LDが形
成されている。T F T47a 、 48a 、・・
・は信号線5Lalから信号が供給され、T F T4
7b 、 48b 。
・・・は信号線5Lblから信号が供給される。走査線
la1はT F T 47aを駆動し、走査線Lblは
TFT47bを駆動する。走査線1 a2. L a3
. ・・・はTFT48a 、 49a 、 ・・・を
駆動し、走査線Lb2. Lb3. ・・・はT F 
T48b 、 49b 、 ・・・を駆動する。TFT
47a。
48a、・・・によりAガラス側の画素の8画素電極5
0に夫々信号が供給され、8画素電極50と8ガラス4
6に形成された共通電極51との間の液晶が駆動される
。また、TFT47b 、 48b 、・・・によりB
ガラス側の画素の8画素電極52に夫々信号が供給され
、8画素電極52とAガラス45に形成された共通電極
53との間の液晶が駆動される。
次に、このように構成された実施例装置の動作について
、先ず、第3図の動作説明図を参照して概要を説明する
。入力端子30.31.32に導入されるR、G、B信
号は、サンプリング回路33及びサンプリング回路34
に供給される。サンプリング回路33.34は色信号を
水平走査191間にサンプリングする。サンプリングさ
れた色信号はホールド回路Ca 、Cbによりホールド
され、帰線期間において液晶パネル42に供給される。
ホールド回路Caからの信号は液晶パネル42のAガラ
ス側画素層の各画素(実線にて示す)に供給され、これ
と同時に、ホールド回路cbからの信号が液晶パネル4
2の8ガラス側画素層の各画素(破線にて示す)に供給
される。走査制御回路43.44がAガラス側画素層の
第n (n=1.2. ・・・)行目のTPTと8ガラ
ス側画素層の第n行目のTPTとを同時にオンにする信
号を出力するとする。そうすると、垂直方向にはA層と
8層とが交互に配置されているので、画面は2層行の走
査線数となり、1フイールドで1枚の画像が表示される
ことになる。
次に、第4図のタイミングチャートを参照して更に詳細
に説明する。第4図(a)は映像信号を示し、第4図(
b)はスイッチ群Sc 、Sdを制御する制御信号P3
を示している。
第4図(a)、(b)に示すように、水平帰線期間には
制御信号P3は“H″であり、水平走査期間には°゛L
′′である。スイッチ群3aは水平走査期間においてシ
フトレジスタ35がらの制御信号P1が導入されて順次
オンとなる。この期間には制御信号P3がL IIであ
るので、スイッチ群Sc 、Sdはオフであり、ホール
ドコンデンサすCal、 Ca2. ・・・は入力端子
30.31.32からの色信号をR信号、G信号、B信
号の順に保持1゛る。
方、水平走査期間には、スイッチ群sbもシフトレジス
タ31からの制御信号P2により順次オンとなり、ホー
ルドコンデンサCb1. Cb2.・・・には入力端子
30.31.32からの色信号が8信号、R信号。
G信号の順に保持される。スイッチ群3a 、 3bの
スイッチは夫々水平方向の画素数分設けられているので
、1水平走査期間に2水平走査線分の色信号がホールド
回路Ca 、 Cbによって保持されることになる。
次いで、水平帰線期間になると、スイッチ群3c 、3
dはオンとなり、ホールド回路3aに保持されていたR
、G、B信号は液晶パネル42の端子al 、 a2 
、−・・を介して信号線S La1. S La2゜・
・・に供給され、これと同時に、ボールド回路sbに保
持されていたB、R,G信号は端子bl、 b2゜・・
・を介して信号線S Lbl、 S Lb2.・・・に
供給される。走査制御回路43.44により、例えば、
走査線1−al、lblが選択されると、Aガラス側画
素層の各画素は信号線S La1. S La2.・・
・により駆動され、Bガラス側画素層の各画素は信号線
5Lbl。
5Lb2.・・・により駆動される。これにより、Aガ
ラス側画素層及びBガラス側画素層の第1行目の画素が
表示され、画面では2水平走査線が表示される。次の水
平帰線期間に、走査制御回路43.44が走査線L2を
選択すると、前回と同様にAガラス側画素層及びBガラ
ス側画素層の第2行目の画素が駆動される。こうして、
1フイールドでAガラス側画素層及びBガラス側画素層
の全画素が駆動されて画面が構成される。
このように、本実施例においては、垂直方向の画素数が
約240である液晶パネル用の駆動回路を用い、液晶パ
ネルをAガラス側画素層及びBガラス側画素層の2F!
!にすることにより、垂直方向の画素数が約480であ
る画面を構成している。
このため、ホールド回路の個数が第5図の従来装置の1
/2であるにも拘らず、液晶パネルをフルライン駆動す
ることができ、高い解像度を得ている。
[発明の効果] 以上説明したように本発明によれば、表示性能を劣化さ
せることなく、ホールド回路の数を1/2に低減するこ
とができ、回路規模を従来の1/2にすることがぐぎる
。このため、極めて経済効果が高い。
【図面の簡単な説明】
第1図は本発明に係るフルライン駆動方式のディスプレ
イ装置の一実施例を示1回路図、第2図は第1図の液晶
パネルを示す断面図、第3図は第1図の動作の概要を説
明するための説明図、第4図は第1図の動作を説明する
ためのタイミングチャート、第5図は従来のフルライン
駆動方式のディスプレイ装置を示す回路図、第6図は第
5図の装置の動作を説明するためのタイミングチャート
、第7図は第5図の動作を説明するための説明図、第8
図は液晶パネルの画素を示す模式的回路図である。 30、31.32・・・入力端子、 33、34・・・サンプリング回路、 35、37・・・シフトレジスタ、 36、38・・・レベルシフタ、 39、40.41・・・端子、 42・・・液晶パネル、 43、44・・・走査制御回路、 3a−36・・・スイッチ群、 Ca 、Cb・・・ホールド回路。 第2WA R−G−8 第6図 第7図

Claims (1)

  1. 【特許請求の範囲】 第1及び第2のガラス基板の間に設けられる液晶層並び
    に前記第1及び第2のガラス基板に夫々配置されて画面
    上の垂直方向には交互に配置される第1及び第2の画素
    を有し、前記第1のガラス基板に配置された第1の画素
    に信号を供給する第1の信号線及び前記第2のガラス基
    板に配置された第2の画素に信号を供給する第2の信号
    線並びに第1及び第2のガラス基板の同一行の画素を同
    時に駆動する走査線を有する表示手段と、水平走査期間
    に入力端子に導入される色信号を前記表示手段の水平方
    向の画素数に基づいたタイミングで前記第1の画素の色
    配列と対応した順にサンプリングしてホールドし水平帰
    線期間に前記第1の信号線に出力する第1のサンプルホ
    ールド手段と、 水平走査期間に入力端子に導入される色信号を前記表示
    手段の水平方向の画素数に基づいたタイミングで前記第
    2の画素の色配列と対応した順にサンプリングしてホー
    ルドし水平帰線期間に前記第2の信号線に出力する第2
    のサンプルホールド手段と、 1水平帰線期間で前記表示手段の全走査線を順次選択す
    る走査制御手段とを具備したことを特徴とするフルライ
    ン駆動方式のディスプレイ装置。
JP23919788A 1988-09-22 1988-09-22 フルライン駆動方式のディスプレイ装置 Pending JPH0287190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23919788A JPH0287190A (ja) 1988-09-22 1988-09-22 フルライン駆動方式のディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23919788A JPH0287190A (ja) 1988-09-22 1988-09-22 フルライン駆動方式のディスプレイ装置

Publications (1)

Publication Number Publication Date
JPH0287190A true JPH0287190A (ja) 1990-03-28

Family

ID=17041170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23919788A Pending JPH0287190A (ja) 1988-09-22 1988-09-22 フルライン駆動方式のディスプレイ装置

Country Status (1)

Country Link
JP (1) JPH0287190A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1058232B1 (en) * 1999-06-04 2011-11-02 Samsung Electronics Co., Ltd. Liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1058232B1 (en) * 1999-06-04 2011-11-02 Samsung Electronics Co., Ltd. Liquid crystal display

Similar Documents

Publication Publication Date Title
US5579027A (en) Method of driving image display apparatus
JP2581796B2 (ja) 表示装置及び液晶表示装置
US9466251B2 (en) Picture display device and method of driving the same
US5365284A (en) Liquid crystal display device and driving method thereof
US5357290A (en) Liquid crystal displaying apparatus capable of receiving television signals that differ in broadcasting format
US5619225A (en) Liquid crystal display apparatus and method of driving the same
JPS62175074A (ja) 液晶表示装置
JPH07199154A (ja) 液晶表示装置
JP3202345B2 (ja) 液晶表示装置
JP2672608B2 (ja) マトリクス表示パネル駆動装置
JPH05260418A (ja) 液晶表示装置
JPH0287190A (ja) フルライン駆動方式のディスプレイ装置
JPH07168542A (ja) 液晶表示装置
JPH0762790B2 (ja) 液晶デイスプレイ装置
JPH055114B2 (ja)
JPH03172085A (ja) 液晶表示装置
JPH04140716A (ja) 液晶表示装置
JPH07306662A (ja) アクティブマトリックス液晶表示装置とその駆動方法
JPH0664436B2 (ja) 画像表示装置
JPH02211784A (ja) 液晶表示装置
JPH0315195B2 (ja)
JPH08320675A (ja) 液晶ディスプレイ装置
JPH0286284A (ja) フルライン駆動方式のディスプレイ装置
JPH07121098B2 (ja) 液晶マトリクス・パネルの駆動方法
JPH05108028A (ja) インターレース走査回路