CN105741755B - 一种led显示屏、显示电路及其显示控制芯片 - Google Patents

Abstract

本发明属于LED显示应用技术领域，公开了一种LED显示屏、显示电路及其显示控制芯片。在本发明中，通过采用包括解码模块、逻辑控制模块、N个开关模块以及移位寄存器的显示控制芯片，使得移位寄存器根据移位时钟信号与译码采样信号生成N个采样信号，并输出至逻辑控制模块；解码模块根据移位时钟信号对行线切换信号进行解码并将移位时钟信号、解码后的行线切换信号输出至逻辑控制模块，逻辑控制模块根据移位时钟信号、解码后的行线切换信号及N个采样信号输出N个行切换控制信号至N个开关模块，以使N个开关模块输出N个行扫控制信号，以驱动LED显示阵列，解决了现有的动态LED显示屏存在应用芯片个数多、PCB板布线复杂，且应用可靠性差的问题。

Description

一种LED显示屏、显示电路及其显示控制芯片

技术领域

本发明属于LED显示应用技术领域，尤其涉及一种LED显示屏、显示电路及其显示控制芯片。

背景技术

由于LED具有低压、节能、使用寿命长诸多等优点，目前在各个领域中均得到广泛的应用。根据LED显示屏的扫描方式，可将LED显示屏分为动态屏和静态屏，静态屏指的是每个扫描行均是同时开启，每颗LED灯由不同的驱动芯片控制；动态屏是利用了人眼的视觉停留，其在某一时间仅显示某一行，然后下一时间显示下一行，直到显示完所有行，然后再显示第一行，以此类推，循环显示，以达到显示整幅画面的目的，具体可参考图1，如图1所示，4扫LED显示屏，由分时四行显示组成，例如一个斜条纹可以通过分时四行依次显示，每行点亮一个LED灯组成。

目前，动态显示屏传统扫描显示方式是译码芯片(SM74HC138)加航扫控制芯片(MW4953)完成，如图2所示，8扫动态LED显示屏的扫描显示方式是显示屏控制器发出控制信号A、B、C，SM74HC138接收译码信号后，输出译码后的信号控制MW4953，以控制每个扫描行的开关动作。但是，上述动态屏的传统扫描显示方式中显示屏芯片应用个数多，使PCB布线条数增加，而PCB板的空间有限，如此将会增加布线难度，并且降低LED显示屏应用可靠性。尤其是扫描行较多时，例如对于32扫动态屏64*64点单元板，需要4颗SM74HC138，32颗MW4953，这样PCB板的布线密集度更高，进而使得PCB布线难度更大，显示屏应用可靠性更差。

综上所述，现有的动态LED显示屏存在应用芯片个数多、PCB板布线复杂，且应用可靠性差的问题。

发明内容

本发明的目的在于提供一种LED显示控制芯片，旨在解决现有的动态LED显示屏存在应用芯片个数多、PCB板布线复杂，且应用可靠性差的问题。

本发明是这样实现的，一种显示控制芯片，其具有译码采样信号输入端、移位时钟信号输入端、行线切换信号输入端、N个行扫控制信号输出端，所述译码采样信号输入端与外部的控制器的译码采样信号输出端连接，所述移位时钟信号输入端与所述控制器的移位时钟信号输出端连接，所述行线切换信号输入端与所述控制器的行线切换信号输出端连接，所述N个行扫控制信号输出端分别与LED显示阵列的N个行线一一对应连接；所述显示控制芯片还包括：

解码模块、逻辑控制模块、N个开关模块以及移位寄存器；

所述解码模块的第一输入端为所述显示控制芯片的行线切换信号输入端，所述解码模块的第二输入端为所述显示控制芯片的移位时钟信号输入端，所述解码模块的输出端与所述逻辑控制模块的第一输入端连接，所述逻辑控制模块的N个行切换控制信号输出端分别与N个所述开关模块的控制端一一对应连接，N个所述开关模块的输入端均接收外部电压，N个所述开关模块的输出端为所述显示控制芯片的N个行扫控制信号输出端，所述移位寄存器的第一输入端为所述显示控制芯片的译码采样信号输入端，所述移位寄存器的第二输入端接收所述移位时钟信号，所述移位寄存器的第一输出端与所述逻辑控制模块的第二输入端连接；

所述移位寄存器根据所述移位时钟信号对所述译码采样信号进行采样以生成第一采样信号，并根据所述第一采样信号与所述移位时钟信号生成第二采样信号，以此类推，所述移位寄存器根据第N-1采样信号与所述移位时钟信号生成第N采样信号；所述移位寄存器将所述N个采样信号输出至所述逻辑控制模块；所述解码模块根据所述移位时钟信号对所述行线切换信号进行解码并将所述移位时钟信号、解码后的行线切换信号输出至所述逻辑控制模块，所述逻辑控制模块根据所述移位时钟信号、解码后的行线切换信号以及N个所述采样信号输出所述N个行切换控制信号至N个所述开关模块，N个所述开关模块分别根据所述N个行切换控制信号导通后输出所述N个行扫控制信号。

本发明的另一目的还在于提供一种LED显示电路，所述LED显示电路包括控制器、LED驱动芯片、LED显示阵列以及上述的显示控制芯片。

本发明的又一目的还在于提供一种LED显示屏，所述LED显示屏包括上述的LED显示电路。

在本发明中，通过采用包括解码模块、逻辑控制模块、N个开关模块以及移位寄存器的显示控制芯片，使得移位寄存器根据移位时钟信号对译码采样信号进行采样以生成第一采样信号，并根据第一采样信号与移位时钟信号生成第二采样信号，以此类推，移位寄存器根据第N-1采样信号与移位时钟信号生成第N采样信号，进而移位寄存器将N个采样信号输出至逻辑控制模块；解码模块根据移位时钟信号对行线切换信号进行解码并将移位时钟信号、解码后的行线切换信号输出至逻辑控制模块，逻辑控制模块根据移位时钟信号、解码后的行线切换信号以及N个采样信号输出N个行切换控制信号至N个开关模块，N个开关模块分别根据N个行切换控制信号导通后输出N个行扫控制信号，以驱动LED显示阵列，进而使得本发明的LED显示屏及其LED显示电路利用一个LED显示控制芯片便可完成8扫LED显示屏的显示，无需使用译码控制芯片和多个行扫控制芯片，降低了PCB的布线复杂程度，进而解决了现有的动态LED显示屏存在应用芯片个数多、PCB板布线复杂，且应用可靠性差的问题。

附图说明

图1是现有的4扫动态LED显示屏的显示原理图；

图2是现有的8扫动态LED动态显示屏的电路结构示意图；

图3是本发明一实施例所提供的显示控制芯片的模块结构示意图；

图4是本发明一实施例所提供的显示控制芯片的另一模块结构示意图；

图5是本发明一实施例所提供的显示控制芯片工作的信号时序示意图；

图6是本发明一实施例提供的显示控制芯片的选择消影电压的时序示意图；

图7是本发明一实施例提供的8扫LED显示电路的电路结构示意图；

图8是本发明一实施例提供的16扫LED显示电路的电路结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下结合具体附图对本发明的实现进行详细的描述：

图3示出了本发明一实施例所提供的显示控制芯片100的模块结构，为了便于说明，仅示出与本实发明实施例相关的部分，详述如下：

如图3所示，本发明实施例所提供的显示控制芯片100具有译码采样信号输入端，移位时钟信号输入端、行线切换信号输入端以及N个行扫控制信号输出端。

其中，译码采样信号输入端与外部的控制器(图中未示出)的译码采样信号输出端连接，移位时钟信号输入端与控制器的移位时钟信号输出端连接，行线切换输入端与控制器的行线切换信号输出端连接，N个行扫控制信号输出端分别与LED显示阵列(图中未示出)的N个行线一一对应连接。

进一步地，本发明实施例所提供的显示控制芯片100包括解码模块10、逻辑控制模块20、N个开关模块31-3N以及移位寄存器40。

其中，解码模块10的第一输入端为显示控制芯片100的行线切换信号输入端，解码模块10的第二输入端为显示控制芯片100的移位时钟信号输入端，解码模块10的输出端与逻辑控制模块20的第一输入端连接，逻辑控制模块20的N个行切换控制信号输出端分别与N个开关模块31-3N的控制端一一对应连接，N个开关模块31-3N的输入端均接收外部电压VDD，N个开关模块31-3N的输出端为显示控制芯片100的N个行扫控制信号输出端，移位寄存器40的第一输入端为显示控制芯片100的译码采样信号输入端，移位寄存器40的第二输入端接收移位时钟信号CLK，移位寄存器40的第一输出端与逻辑控制模块20的第二输入端连接。

具体的，移位寄存器40根据移位时钟信号CLK对译码采样信号SDI进行采样以生成第一采样信号Q0，并根据第一采样信号Q0与移位时钟信号CLK生成第二采样信号Q1，以此类推，移位寄存器40根据第N-1采样信号QN-2与移位时钟信号CLK生成第N采样信号QN-1；移位寄存器40将N个采样信号Q0-QN-1输出至逻辑控制模块20；解码模块10根据移位时钟信号CLK对行线切换信号LE进行解码并将移位时钟信号CLK、解码后的行线切换信号LE输出至逻辑控制模块20，逻辑控制模块20根据移位时钟信号CLK、解码后的行线切换信号LE以及N个采样信号Q0-QN-1输出N个行切换控制信号G0-GN-1至N个开关模块31-3N，N个开关模块31-3N分别根据N个行切换控制信号G0-GN-1导通并输出N个行扫控制信号OUT0-OUTN-1，以驱动LED显示阵列中的N条行线。

优选的，在本实施例中，逻辑控制模块20根据移位时钟信号CLK、解码后的行线切换信号LE以及N个采样信号Q0-QN-1输出N个行切换控制信号G0-GN-1的方法包括但不限于GN-1＝LE+CLK+(～QN-1)，例如，第一采样信号G0可以由G0＝LE+CLK+(～Q0)所得，也可由G0＝LE+CLK+(～Q0)+Q1+Q2所得，其中，“+”与“～”分别代表的是逻辑上的“或”和“非”。

具体的，以图5所示的时序图为例，当移位时钟信号CLK在解码后的解码后的行线切换信号LE的第一个下降沿和第二个上升沿之间为低电平，且第一采样信号Q0在解码后的行线切换信号LE的第一个下降沿和第二个上升沿之间为高电平时，根据逻辑关系式G0＝LE+CLK+(～Q0)所得的第一行切换控制信号G0为低电平，此时，第一开关模块31开启，并输出第一行扫控制信号OUT0至LED显示阵列的第一行线，以驱动LED显示阵列中的第一行线上的LED；当移位时钟信号CLK在解码后的解码后的行线切换信号LE的第二个下降沿和第三个上升沿之间为低电平，且第二采样信号Q1在解码后的行线切换信号LE的第二个下降沿和第三个上升沿之间为高电平时，根据逻辑关系式G1＝LE+CLK+(～Q1)所得的第二行切换控制信号G1为低电平，此时，第二开关模块32开启，并输出第一行扫控制信号OUT1至LED显示阵列的第二行线，以驱动LED显示阵列中的第二行线上的LED；以此类推，当移位时钟信号CLK在解码后的解码后的行线切换信号LE的第N个下降沿和第N+1个上升沿之间为低电平，且第N采样信号QN-1在解码后的行线切换信号LE的第N个下降沿和第N+1个上升沿之间为高电平时，根据逻辑关系式GN-1＝LE+CLK+(～QN-1)所得的第N行切换控制信号GN-1为低电平，此时，第N开关模块3N开启，并输出第N行扫控制信号OUTN-1至LED显示阵列的第N行线，以驱动LED显示阵列中的第N行线上的LED。

进一步地，作为本发明一优选实施例，如图4所示，本发明实施例所提供的显示控制芯片100还包括输出模块50，输出模块50的输入端与移位寄存器40的第二输出端连接，输出模块50的输出端为显示控制芯片100的级联信号输出端；输出模块50接收移位寄存器40输出的N个采样信号Q0-QN-1，并根据N个采样信号Q0-QN-1生成级联信号SDO，该级联信号SDO用于实现显示控制芯片100之间的级联；优选的，在本实施例中，输出模块50利用逻辑关系式SDO＝QN-1*(～Q0)*(～Q1)*(～Q2)*(～Q3)*...*(～QN-2)得到级联信号SDO；其中，“*”与“～”分别代表的是逻辑上的“与”和“非”。

具体的，以图5所示的时序图为例，N个采样信号的数目为8，分别为Q0-Q7。当在第八采样信号Q7为高电平，第一采样信号Q0至第七采样信号Q6均为低电平时，级联信号SDO＝1*1*1*1*1*1*1*1*＝1，而当第八采样信号Q7为低电平电平，第一采样信号Q0至第七采样信号Q6不论全为低电平、高电平，或者部分为低电平，部分为高电平，级联信号SDO均为低电平。

进一步地，作为本发明一优选实施例，如图4所示，显示控制芯片100还包括N个消影模块61-6N，N个消影模块61-6N的输入端分别与逻辑控制模块20的N个消影信号使能端一一对应连接，N个消影模块61-6N的输出端分别与N个开关模块31-3N的输出端一一对应连接。

其中，逻辑控制模块20根据解码后的行线切换信号LE、移位时钟信号CLK以及N个采样信号Q0-QN-1生成N个消影使能信号EN0-ENN-1，并输出至N个消影模块61-6N，每个消影模块根据与之对应的消影使能信号对LED显示阵列的每个行线上的寄生电荷进行泄放处理，以使每个行线上的电压保持在电压固定值；优选的，在本实施例中，逻辑控制模块20根据逻辑关系式ENN-1＝LE*(～CLK)*QN-1得到消影使能信号，例如，第一消影使能信号EN0＝LE*(～CLK)*Q0，第二消影使能信号EN1＝LE*(～CLK)*Q1，第三消影使能信号EN3＝LE*(～CLK)*Q3，第四消影使能信号EN4＝LE*(～CLK)*Q4，以此类推，第N消影使能信号ENN-1＝LE*(～CLK)*QN-1。

进一步地，作为本发明一优选实施例，如图5所示，在解码后的行线切换信号LE的第二个上升沿和移位时钟信号CLK的第二个上升沿之间，第一消影使能信号EN0有效，在解码后的行线切换信号LE的第三个上升沿和移位时钟信号CLK的第三个上升沿之间，第二消影使能信号EN1有效，以此类推，在解码后的行线切换信号LE的第N+1个上升沿和移位时钟信号CLK的第N+1个上升沿之间，第N消影使能信号ENN-1有效。

具体的，以图5所示的时序图为例，当第一采样信号Q0在解码后的行线切换信号LE的第二个上升沿和移位时钟信号CLK的第二个上升沿之间为高电平时，根据逻辑关系式EN0＝LE*(～CLK)*Q0可知，第一消影使能信号EN0＝1*1*1＝1，即第一消影使能信号EN0为高电平；当第二采样信号Q1在解码后的行线切换信号LE的第三个上升沿和移位时钟信号CLK的第三个上升沿之间为高电平时，根据逻辑关系式EN1＝LE*(～CLK)*Q1可知，第二消影使能信号EN1＝1*1*1＝1，即第二消影使能信号EN1为高电平；当第三采样信号Q2在解码后的行线切换信号LE的第四个上升沿和移位时钟信号CLK的第四个上升沿之间为高电平时，根据逻辑关系式EN2＝LE*(～CLK)*Q2可知，第三消影使能信号EN2＝1*1*1＝1，即第三消影使能信号EN三为高电平；以此类推，当第N采样信号QN-1在解码后的行线切换信号LE的第N+1个上升沿和移位时钟信号CLK的第N+1个上升沿之间为高电平时，根据逻辑关系式ENN-1＝LE*(～CLK)*QN-1可知，第二消影使能信号ENN-1＝1*1*1＝1，即第N消影使能信号ENN-1为高电平；需要说明的是，图5所示的时序图是N为8时的时序图示例。

进一步地，作为本发明一优选实施例，电压固定值是逻辑控制模块20通过发送指令进行设置的，而发送指令指的是移位时钟信号CLK的高电平持续时间内包含的解码后的行线切换信号LE的上升沿个数，例如如图6所示，当移位时钟信号CLK的高电平持续时间内包含的解码后的行线切换信号LE的上升沿个数为4时，该电压固定值为3.5V。

进一步地，作为本发明一优选实施例，电压固定值在第一差值与第二差值之间，第一差值为外部电压VDD与2.5V的差值，第二差值为外部电压VDD与1V的差值，即电压固定值的范围在VDD-2.5V与VDD-1V之间，例如，假设VDD为5V时，电压固定值将在2.5V与4V之间。

进一步地，作为本发明一优选实施例，N个开关模块31-3N均为PMOS管，PMOS管的栅极、源极以及漏极分别为N个开关模块31-3N的控制端、输入端以及输出端。

在本实施例中，显示控制芯片100通过内部的解码模块10、逻辑控制模块20、N个开关模块31-3N、移位寄存器40以及N个消影模块61-6N，将译码功能、行扫控制功能与消影功能集成在一个显示控制芯片100内，使得通过一个显示控制芯片100便可完成最简单的八扫LED显示屏驱动，无需使用译码控制芯片和多个行扫控制芯片，降低了PCB的布线复杂程度，进而解决了现有的动态LED显示屏存在应用芯片个数多、PCB板布线复杂，且应用可靠性差的问题。

进一步地，图7示出了本发明一实施例提供的8扫LED显示电路的电路结构，为了便于说明，仅示出与本实施例相关的部分：

如图7所示，本发明实施例提供的8扫LED显示电路包括控制器200、LED驱动芯片300、LED显示阵列400以及显示控制芯片100；其中，LED显示阵列400内包括第一ROW0至第八行线-ROW7、第一列线COL0至第N+1列线COLn，第一列线COL0至第N+1列线COLn均与LED驱动芯片300的输出端连接，每条行线上包括N+1个发光二极管。

其中，第一行扫控制信号输出端OUT0至第八行扫控制信号输出端OUT7分别与第一ROW0至第八行线-ROW7一一对应连接，以驱动对应行线上的发光二极管，LED驱动芯片300根据控制信号驱动对应列线上的发光二极管，进而使得LED显示电路进行显示。

进一步地，图8示出了本发明实施例提供的16扫LED显示电路，如图8所示，本实施例中所示的16扫LED显示电路中仅比图7所示的8扫LED显示电路多一个显示控制芯片100，该第二个显示控制芯片100的译码采样信号输入端与第一个显示控制芯片100的级联信号输出端连接，以实现显示控制芯片100之间的级联，而该第二显示控制芯片100的其他端口的连接方式与第一显示控制芯片100中的相同，此处不再赘述。

需要说明的是，当显示控制芯片100的数目为多个时，控制器200的移位时钟信号输出端以及行线切换信号输出端分别与多个显示控制芯片100的移位时钟信号输入端以及行线切换信号输入端对应连接，控制器200的译码采样信号输出端与第一个显示控制芯片100的译码采样信号输入端连接，显示控制芯片100的N个行扫控制信号输出端分别与LED显示阵列400的N个行线一一对应连接，每个显示控制芯片100的级联信号输出端与下一级联显示控制芯片100的译码采样信号输入端连接。

进一步地，本发明还提供一种LED显示屏，该LED显示屏包括上述的LED显示电路。

在本发明中，通过采用包括解码模块10、逻辑控制模块20、N个开关模块31-3N以及移位寄存器40的显示控制芯片100，使得移位寄存器40根据移位时钟信号CLK对译码采样信号SDI进行采样以生成第一采样信号Q0，并根据第一采样信号Q0与移位时钟信号CLK生成第二采样信号Q1，以此类推，移位寄存器40根据第N-1采样信号QN-2与移位时钟信号CLK生成第N采样信号QN-1，进而移位寄存器40将N个采样信号Q0-QN-1输出至逻辑控制模块20；解码模块10根据移位时钟信号CLK对行线切换信号LE进行解码并将移位时钟信号CLK、解码后的行线切换信号LE输出至逻辑控制模块20，逻辑控制模块20根据移位时钟信号CLK、解码后的行线切换信号LE以及N个采样信号Q0-QN-1输出N个行切换控制信号G0-GN-1至N个开关模块31-3N，N个开关模块31-3N分别根据N个行切换控制信号G0-GN-1导通后输出N个行扫控制信号OUT0-OUTN-1，以驱动LED显示阵列，进而使得本发明的LED显示屏及其LED显示电路利用一个LED显示控制芯片便可完成最简单8扫LED显示屏的显示，并且当需要完成16扫、32扫、64扫等LED显示屏的显示时，只需要对显示控制芯片100进行级联便可，无需使用译码控制芯片和多个行扫控制芯片，降低了PCB的布线复杂程度，进而解决了现有的动态LED显示屏存在应用芯片个数多、PCB板布线复杂，且应用可靠性差的问题。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种显示控制芯片，其特征在于，所述显示控制芯片具有译码采样信号输入端、移位时钟信号输入端、行线切换信号输入端、N个行扫控制信号输出端，所述译码采样信号输入端与外部的控制器的译码采样信号输出端连接，所述移位时钟信号输入端与所述控制器的移位时钟信号输出端连接，所述行线切换信号输入端与所述控制器的行线切换信号输出端连接，所述N个行扫控制信号输出端分别与LED显示阵列的N个行线一一对应连接；

所述显示控制芯片包括解码模块、逻辑控制模块、N个开关模块以及移位寄存器；

所述解码模块的第一输入端为所述显示控制芯片的行线切换信号输入端，所述解码模块的第二输入端为所述显示控制芯片的移位时钟信号输入端，所述解码模块的输出端与所述逻辑控制模块的第一输入端连接，所述逻辑控制模块的N个行切换控制信号输出端分别与N个所述开关模块的控制端一一对应连接，N个所述开关模块的输入端均接收外部电压，N个所述开关模块的输出端为所述显示控制芯片的N个行扫控制信号输出端，所述移位寄存器的第一输入端为所述显示控制芯片的译码采样信号输入端，所述移位寄存器的第二输入端接收所述移位时钟信号，所述移位寄存器的第一输出端与所述逻辑控制模块的第二输入端连接；

所述移位寄存器根据所述移位时钟信号对所述译码采样信号进行采样以生成第一采样信号，并根据所述第一采样信号与所述移位时钟信号生成第二采样信号，以此类推，所述移位寄存器根据第N-1采样信号与所述移位时钟信号生成第N采样信号；所述移位寄存器将N个所述采样信号输出至所述逻辑控制模块；所述解码模块根据所述移位时钟信号对所述行线切换信号进行解码并将所述移位时钟信号、解码后的行线切换信号输出至所述逻辑控制模块，所述逻辑控制模块根据所述移位时钟信号、解码后的行线切换信号以及N个所述采样信号输出N个行切换控制信号至N个所述开关模块，N个所述开关模块分别根据所述N个行切换控制信号导通后输出N个行扫控制信号。

2.根据权利要求1所述的显示控制芯片，其特征在于，所述显示控制芯片还包括输出模块，所述输出模块的输入端与所述移位寄存器的第二输出端连接，所述输出模块的输出端为所述显示控制芯片的级联信号输出端；

所述输出模块接收N个所述采样信号，并根据N个所述采样信号生成级联信号。

3.根据权利要求1所述的显示控制芯片，其特征在于，所述显示控制芯片还包括N个消影模块，N个所述消影模块的输入端分别与所述逻辑控制模块的N个消影信号使能端一一对应连接，N个所述消影模块的输出端分别与N个所述开关模块的输出端一一对应连接；

所述逻辑控制模块根据所述解码后的行线切换信号、所述移位时钟信号以及N个所述采样信号生成N个消影使能信号，并输出至N个所述消影模块，每个所述消影模块根据与之对应的所述消影使能信号对所述LED显示阵列的每个行线上的寄生电荷进行泄放处理，以使所述每个行线上的电压保持在电压固定值。

4.根据权利要求3所述的显示控制芯片，其特征在于，在所述解码后的行线切换信号的第二个上升沿和所述移位时钟信号的第二个上升沿之间，第一消影使能信号有效，在所述解码后的行线切换信号的第三个上升沿和所述移位时钟信号的第三个上升沿之间，第二消影使能信号有效，以此类推，在所述解码后的行线切换信号的第N+1个上升沿和所述移位时钟信号的第N+1个上升沿之间，第N消影使能信号有效。

5.根据权利要求3所述的显示控制芯片，其特征在于，所述逻辑控制模块通过发送指令设置所述电压固定值，所述发送指令指的是所述移位时钟信号高电平内包含的所述解码后的行线切换信号的上升沿个数。

6.根据权利要求5所述的显示控制芯片，其特征在于，所述电压固定值在第一差值与第二差值之间，所述第一差值为所述外部电压与2.5V的差值，所述第二差值为所述外部电压与1V的差值。

7.根据权利要求1所述的显示控制芯片，其特征在于，N个所述开关模块均为PMOS管，所述PMOS管的栅极、源极以及漏极分别为N个所述开关模块的控制端、输入端以及输出端。

8.一种LED显示电路，包括控制器、LED驱动芯片以及LED显示阵列，其特征在于，所述LED显示电路还包括如权利要求1-7任一项所述的显示控制芯片。

9.根据权利要求8所述的LED显示电路，其特征在于，当所述显示控制芯片的数目为多个时，所述控制器的移位时钟信号输出端以及行线切换信号输出端分别与多个所述显示控制芯片的移位时钟信号输入端以及行线切换信号输入端对应连接，所述控制器的译码采样信号输出端与第一个显示控制芯片的译码采样信号输入端连接，所述显示控制芯片的N个行扫控制信号输出端分别与所述LED显示阵列的N个行线一一对应连接，每个所述显示控制芯片的级联信号输出端与下一级联显示控制芯片的译码采样信号输入端连接。

10.一种LED显示屏，其特征在于，所述LED显示屏包括如权利要求8或9所述的LED显示电路。