CN105161053B - 一种防拖影行扫控制芯片及防拖影led显示电路 - Google Patents

Abstract

本发明适用于LED领域，提供了一种防拖影行扫控制芯片及防拖影LED显示电路，该芯片包括：两行扫使能引脚和与LED行线连接的两行扫控制引脚，以及消影使能引脚和外部消影信号引脚；以及，第一、第二开关管；消影信号产生单元，用于根据行扫使能信号生成控制行线泄放寄生电荷的行线消影脉冲；选通单元，用于对行线消影脉冲和外部消影信号进行逻辑处理，并在消影方式使能信号为外部输入消影信号状态时输出处理后的外部消影信号，在消影方式使能信号为内部生成消影脉冲状态时输出处理后的行线消影脉冲。本发明将消影功能集成到行扫控制芯片内，或通过外部消影信号对LED行线进行消影处理，高集成度简化了显示屏布线难度，降低应用成本。

Description

一种防拖影行扫控制芯片及防拖影LED显示电路

技术领域

本发明属于LED领域，尤其涉及一种防拖影行扫控制芯片及防拖影LED显示电路。

背景技术

由于LED显示具有低压、节能、使用此寿命长等诸多优点，目前在各个领域中均得到广泛的应用，根据LED显示屏扫描方式，可分为动态屏和静态屏，静态屏就是每个扫描行是同时开启，每颗LED灯由不同的驱动芯片控制，这样就需要很多的驱动芯片控制；动态屏是在某一时间仅显示某一行，然后下一时间显示下一行，直到显示完所有行，然后再显示第一行，依次类推，循环显示，显示整幅画面，可以大大减少驱动芯片的数量，经低成本。

动态屏的扫描方式是利用了人眼的视觉停留，如图1所示，四扫LED显示屏，由分时四行显示组成，例如一个斜条纹可以通过分时四行依次显示，每行点亮一个LED灯组成。然而虽然动态屏降低了显示屏生产成本，但它也带来了负面影响，结合图2，行扫控制芯片4953控制四个扫描行ROW0～ROW3，LED驱动芯片驱动列线COL0～COLn，显示屏在工作时，每次让一个扫描行导通，如ROW0先导通，接着ROW1导通，然后后续扫描行依次导通，如此循环导通。当第一扫描行导通时，LED灯L1开启，其余灯不开启，接着第二扫描行导通时，LED灯L3开启，由于显示屏行线和列线上存在寄生电容C，这时，第一扫描行ROW0行线上寄生电容C通过LED灯L2放电，使LED灯L2出现暗亮，从而造成扫行切换时的拖影现象，影响显示屏的清晰度。

为了提高动态显示屏的清晰度，传统的解决方法是，在每条行线上增加下拉电阻R，参见图2，当扫描行切换时，第一扫描行关闭后，第二扫描行开启前，第一扫描行的寄生电荷通过下拉电阻R泄放到(VDD-0.5)V以下，那么，在第二扫描行开启时，LED灯L2就不会出现暗亮现象，从而消除行线拖影现象。

但是当某个LED灯短路时，例如当LED灯L3出现短路时，当第二扫描行ROW1导通，这时其余扫描行就会通过LED灯L3和该行线下拉电阻R泄放电荷，造成列线(COL1)上的LED灯出现暗亮现象，使显示屏整列灯出现暗亮，即“毛毛虫”现象；另外一种解决方法是，在显示屏上增加行扫消影芯片和外接消影放电电阻R，参见图3，当行扫控制芯片4953控制每个扫描行开启结束后，通过行扫消影芯片将行线上的寄生电荷泄放掉，这样能够有效消除拖影现象，但是，这种方法使单元板(组成显示屏的基本模组)上增加几颗消影芯片，增加了单元板的走线难度，提高了显示屏的应用成本。

发明内容

本发明实施例的目的在于提供一种，旨在解决现有消除LED动态屏效果差，成本高，布线复杂的问题。

本发明实施例是这样实现的，一种防拖影行扫控制芯片，与LED行线连接，所述防拖影行扫控制芯片包括：

第一、第二行扫使能引脚，分别用于接收第一、第二行扫使能信号；

第一行扫控制引脚，用于输出控制第一行线LED发光的第一行扫控制信号和第一行线消影脉冲；

第二行扫控制引脚，用于输出控制第二行线LED发光的第二行扫控制信号和第二行线消影脉冲；

所述第一、第二行扫控制引脚分别与第一、第二LED行线连接；

消影使能引脚，用于接收消影方式使能信号；

外部消影信号引脚，用于接收控制行线泄放寄生电荷的外部消影信号；

所述防拖影行扫控制芯片的内部结构包括：

第一开关管、第二开关管；及

消影信号产生单元，用于根据所述第一行扫使能信号生成控制第一行线泄放寄生电荷的第一行线消影脉冲，或根据所述第二行扫使能信号生成控制第二行线泄放寄生电荷的第二行线消影脉冲；

选通单元，用于对所述第一、第二行线消影脉冲和所述外部消影信号进行逻辑处理，并根据所述消影方式使能信号选择输出逻辑处理后的外部消影信号或行线消影脉冲，所述消影方式使能信号包括内部生成消影脉冲状态和外部输入消影信号状态；

所述消影信号产生单元的第一、第二输入端分别与所述第一、第二行扫使能引脚连接，所述消影信号产生单元的输出端与所述选通单元的第一输入端连接，所述选通单元的第一、第二控制端分别与所述第一、第二行扫使能引脚连接，所述第一、第二开关管的控制端分别与所述第一、第二行扫使能引脚连接，所述第一、第二开关管的输入端同时连接电源电压，所述第一、第二开关管的输出端分别与所述第一、第二行扫控制引脚连接，所述选通单元的第一、第二输出端也分别与所述第一、第二行扫控制引脚连接，所述选通单元的第二、第三输入端分别与所述消影使能引脚和所述外部消影信号引脚连接。

本发明实施例的另一目的在于，提供一种采用上述防拖影行扫控制芯片的防拖影LED显示电路，所述电路还包括：

LED显示阵列以及进行驱动显示的驱动芯片；

多个防拖影行扫控制芯片依次与LED显示阵列的行线连接，每一防拖影行扫控制芯片的第一、第二行扫控制引脚顺序对应连接LED显示阵列的两行线；

所述驱动芯片的多个驱动端分别与LED显示阵列的列线连接。

本发明实施例将消影功能集成到行扫控制芯片内，对LED行线进行消影处理，或通过外部消影信号对LED行线进行消影处理，不仅提升显示屏的显示清晰度，还通过芯片高集成度简化了显示屏布线难度，降低应用成本。

附图说明

图1为四扫LED动态显示屏的显示原理图；

图2为一种现有消除行线拖影的四行扫描显示结构；

图3为另一种现有消除行线拖影的四行扫描显示结构；

图4为本发明实施例提供的防拖影行扫控制芯片的内部结构图；

图5为本发明实施例提供的防拖影LED显示电路的结构图；

图6为在消影方式使能信号为内部生成消影脉冲状态时，防拖影行扫控制芯片输出的行线消影脉冲的时序图；

图7为消影方式使能信号为外部输入消影信号状态时，防拖影行扫控制芯片输出的外部消影信号的时序图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明实施例将消影功能集成到行扫控制芯片内，对LED行线进行消影处理，或通过外部消影信号对LED行线进行消影处理，大大降低了显示屏单元板的布线难度和应用成本。

图4示出了本发明实施例提供的防拖影行扫控制芯片的内部结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该防拖影行扫控制芯片与LED行线连接，可以应用于任何LED显示电路中，包括：

第一、第二行扫使能引脚，分别用于接收第一行扫使能信号G1、第二行扫使能信号G2；

第一行扫控制引脚，用于输出控制第一行线LED发光的第一行扫控制信号D1和第一行线消影脉冲；

第二行扫控制引脚，用于输出控制第二行线LED发光的第二行扫控制信号D2和第二行线消影脉冲；

第一、第二行扫控制引脚分别与第一LED行线ROW0、第二LED行线ROW1连接；

消影使能引脚，用于接收消影方式使能信号EN；

外部消影信号引脚，用于接收控制行线泄放寄生电荷的外部消影信号CON；

防拖影行扫控制芯片的内部结构包括：

第一开关管PMOS1、第二开关管PMOS2；及

消影信号产生单元11，用于根据第一行扫使能信号G1生成控制第一行线泄放寄生电荷的第一行线消影脉冲，或根据第二行扫使能信号G2生成控制第二行线泄放寄生电荷的第二行线消影脉冲；

选通单元12，用于对第一、第二行线消影脉冲和外部消影信号进行逻辑处理，并根据消影方式使能信号EN选择输出逻辑处理后的外部消影信号或行线消影脉冲，该消影方式使能信号包括内部生成消影脉冲状态和外部输入消影信号状态；

当选通单元12在消影方式使能信号为内部生成消影脉冲状态时，根据第一行扫使能信号G1输出逻辑处理后的第一行线消影脉冲，或根据第二行扫使能信号G2输出逻辑处理后的第二行线消影脉冲；

当选通单元12在消影方式使能信号为外部输入消影信号状态时，根据第一行扫使能信号G1输出逻辑处理后的第一外部消影信号，或根据第二行扫使能信号G2输出逻辑处理后的第二外部消影信号；

在本发明实施例中，内部生成消影脉冲状态和外部输入消影信号状态可以通过高低电平的逻辑信号来表示，比如令消影方式使能信号为1时对应内部生成消影脉冲状态，令消影方式使能信号为0时对应外部输入消影信号状态，当然反之亦可。选通单元12对第一、第二行线消影脉冲以及外部消影信号进行一定的逻辑处理，以提取第一、第二行线消影脉冲以及外部消影信号中的有效消影信息。

消影信号产生单元11的第一、第二输入端分别与第一、第二行扫使能引脚连接，消影信号产生单元11的输出端与选通单元12的第一输入端I1连接，选通单元12的第一控制端C1、第二控制端C2分别与第一、第二行扫使能引脚连接，第一开关管PMOS1、第二开关管PMOS2的控制端分别与第一、第二行扫使能引脚连接，第一开关管PMOS1、第二开关管PMOS2的输入端同时连接电源电压，第一开关管PMOS1、第二开关管PMOS2的输出端分别与第一、第二行扫控制引脚连接，选通单元12的第一输出端O1、第二输出端O2也分别与第一、第二行扫控制引脚连接，选通单元12的第二输入端I2、第三输入端I3分别与消影使能引脚和外部消影信号引脚连接。

在本发明实施例中，当G1为低电平时，D1为高电平让行线导通；当G2为低电平时，D2为高电平让行线导通。

当前一个扫描行显示结束后，通过防拖影行扫控制芯片将行线上的寄生电荷泄放掉，泄放的时间通过行线消影脉冲控制，行线消影脉冲由芯片内部生成，在下一扫描行开启前，应前一扫描行行线电压泄放到预设值电压以下，该预设值电压一般比电源电压低0.5V，这样能够有效消除拖影现象，降低显示屏的应用成本，并且不需要复杂的布线。

作为本发明一实施例，消影信号产生单元11于第一行扫使能信号处于控制第一行线的LED熄灭的信号变化沿后生成第一行线消影脉冲；

消影信号产生单元11于第二行扫使能信号处于控制第二行线的LED熄灭的信号变化沿后生成第二行线消影脉冲；

选通单元12于第一行扫使能信号处于控制第一行线的LED熄灭的信号变化沿后输出逻辑处理后的第一行线消影脉冲，或于第二行扫使能信号处于控制第二行线的LED熄灭的信号变化沿后输出逻辑处理后的第二行线消影脉冲；

第一行扫使能信号控制第一行线的LED熄灭的信号变化沿与第二行扫使能信号控制第二行线的LED发光的信号变化沿之间的时间间隔大于消影脉冲的脉宽。

当然，行线消影脉冲也可以由芯片外部输入，即外部消影信号CON，此时，

当消影方式使能信号EN为1时，芯片内部产生行线消影脉冲，当消影方式使能信号EN为0时，芯片外部输入外部消影信号CON。

选通单元12先根据消影方式使能信号EN选择输出外部消影信号还是行线消影脉冲，若选择输出行线消影脉冲，则根据G1、G2的上升沿进一步确定通过第一行扫控制引脚还是第二行扫控制引脚输出，若选择输出外部消影信号，则根据G1、G2的上升沿进一步确定通过第一行扫控制引脚输出第一外部消影信号还是通过第二行扫控制引脚输出，第二外部消影信号。

作为本发明一实施例，在逻辑处理后的外部消影信号或行线消影脉冲的脉冲时间内对行线泄放寄生电荷，应使行线电压低于预设电压值，该预设电压值为驱动LED发光的最低电压。

优选地，第一开关管PMOS1、第二开关管PMOS2均为P型MOS管，P型MOS管的栅极为第一开关管PMOS1、第二开关管PMOS2的控制端，P型MOS管的源极为第一开关管PMOS1、第二开关管PMOS2的输入端，P型MOS管的漏极为第一开关管PMOS1、第二开关管PMOS2的输出端。

以下结合具体实施例对本发明的实现进行详细描述：

图5示出了本发明实施例提供的防拖影LED显示电路的结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该防拖影LED显示电路包括多个上述实施例中的防拖影行扫控制芯片，和LED显示阵列以及进行驱动显示的LED驱动芯片21；

以四行显示驱动为例进行说明：

两个防拖影行扫控制芯片10依次与LED显示阵列的行线ROW0-ROW3连接，每一防拖影行扫控制芯片10的第一、第二行扫控制引脚顺序对应连接LED显示阵列的两行线；

LED驱动芯片21的多个驱动端分别与LED显示阵列的列线连接。

本发明实施例可以通过两种方式消除LED行线消影。

方式一，通过芯片内部生成行线消影脉冲；

当消影方式使能信号EN为1时，芯片选择内部生成消影脉冲方式，当G1信号为低电平时，第一行线ROW0导通(为高电平)，LED驱动芯片21开启的端口对应第一行线的LED就会点亮。当G1信号为高电平使第一行线关闭时，芯片内部生成行线消影脉冲，在脉冲时间内对第一行线泄放寄生电荷，使行线电压低于(VDD-0.5)V，当第二行线导通时，第一行线导通时未开启的LED才不会出现暗亮，进而可以有效消除拖影现象。

应当注意地，行线消影脉冲的时间应小于换行时间，该换行时间指从第一行线关闭到第二行线开启这段时间。

当G2信号为低电平时，第二行线ROW1导通，LED驱动芯片开启的端口对应第二行线的LED灯就会点亮。当G2信号为高电平使第二行线关闭时，芯片内部生成行线消影脉冲，在脉冲时间内对第二行线泄放电荷，使行线电压低于(VDD-0.5)V，泄放电荷的时间由行线消影脉冲的脉宽决定，当第三行线导通时，第二行线导通时未开启的LED灯才不会出现暗亮，到达消除拖影的目的。

在本发明实施例中，每次只有一条扫描行线导通，上面阐述了第一行线和第二行线消除拖影的方式，其他扫描行线也是按上述的方式消除拖影。

在消影方式使能信号为内部生成消影脉冲状态时，防拖影行扫控制芯片输出的防拖影行扫控制芯片输出的行线消影脉冲的时序参见图6，其中，分别在第一行线和第二行线关闭时，产生行线消影脉冲，并对其进行逻辑处理后输出，即在G1和G2信号上升沿处防拖影行扫控制芯片输出经过逻辑处理后的第一、第二行线消影脉冲，对相应行线泄放寄生电荷，泄放过程在换行时间(换行信号CON的高电平)内完成。

方式二，通过芯片外部输入外部消影信号；

图7为消影方式使能信号为外部输入消影信号状态时，防拖影行扫控制芯片输出的外部消影信号的时序图。

当消影方式使能信号EN为0时，芯片选择外部输入消影脉冲方式，可以利用换行信号CON调节外部消影信号CON的宽度，换行信号CON可以通过控制系统调节，结合图7，CON信号低电平让某一行线导通，高电平为换行时间(即前一扫描行关闭到下一扫描行开启之间的时间)，当CON信号上升沿时开始消影，在换行时间里将前一扫描行的电压泄放到(VDD-0.5)V以下，下降沿时结束消影。G1信号上升沿到来时关闭第一行线，对应的CON信号高电平内泄放第一行线寄生电容；G2信号上升沿到来时关闭第二行线，对应的CON信号高电平内泄放第二行线寄生电荷，以此类推，按照上述方式泄放其他行线寄生电荷，进而消除行线的拖影现象。

作为本发明一实施例，防拖影LED显示电路还可以采用多个内部不生成行线消影脉冲的行扫控制芯片，以及LED显示阵列、进行驱动显示的LED驱动芯片21组成；

其中，多个行扫控制芯片依次与LED显示阵列的行线连接，每一行扫控制芯片的第一、第二行扫控制引脚顺序对应连接LED显示阵列的两行线，LED驱动芯片的多个驱动端分别与LED显示阵列的列线连接；

行扫控制芯片的第一、第二行扫使能引脚接收第一、第二行扫使能信号，行扫控制芯片的外部消影信号引脚接收控制行线泄放寄生电荷的外部消影信号，行扫控制芯片的第一、第二行扫控制引脚输出控制行线LED发光的第一、第二行扫控制信号或外部消影信号。

作为本发明一优选实施例，行扫控制芯片内部结构可以包括：

第一开关管、第二开关管及选通单元；

第一、第二开关管的控制端分别与行扫控制芯片的第一、第二行扫使能引脚连接，第一、第二开关管的输入端与电源电压连接，第一、第二开关管的输出端与行扫控制芯片的第一、第二行扫控制引脚连接；

选通单元的第一、第二控制端分别与行扫控制芯片的第一、第二行扫使能引脚连接，选通单元的第一、第二输出端分别与行扫控制芯片的第一、第二行扫控制引脚连接，选通单元的输入端与行扫控制芯片的外部消影信号引脚连接。

在本发明实施例中，可以仅仅利用选通单元通过外部消影信号对行线进行消影处理。

本发明实施例将消影功能集成到行扫控制芯片内，对LED行线进行消影处理，或通过外部消影信号对LED行线进行消影处理，不仅提升显示屏的显示清晰度，还通过芯片高集成度简化了显示屏布线难度，降低应用成本。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种防拖影行扫控制芯片，与LED行线连接，其特征在于，所述防拖影行扫控制芯片包括：

第一、第二行扫使能引脚，分别用于接收第一、第二行扫使能信号；

第一行扫控制引脚，用于输出控制第一行线LED发光的第一行扫控制信号和第一行线消影脉冲；

第二行扫控制引脚，用于输出控制第二行线LED发光的第二行扫控制信号和第二行线消影脉冲；

所述第一、第二行扫控制引脚分别与第一、第二LED行线连接；

消影使能引脚，用于接收消影方式使能信号；

外部消影信号引脚，用于接收控制行线泄放寄生电荷的外部消影信号；

所述防拖影行扫控制芯片的内部结构包括：

第一开关管、第二开关管；及

消影信号产生单元，用于根据所述第一行扫使能信号生成控制第一行线泄放寄生电荷的第一行线消影脉冲，或根据所述第二行扫使能信号生成控制第二行线泄放寄生电荷的第二行线消影脉冲；

选通单元，用于对所述第一、第二行线消影脉冲和所述外部消影信号进行逻辑处理，并根据所述消影方式使能信号选择输出逻辑处理后的外部消影信号或行线消影脉冲，所述消影方式使能信号包括内部生成消影脉冲状态和外部输入消影信号状态；

所述消影信号产生单元的第一、第二输入端分别与所述第一、第二行扫使能引脚连接，所述消影信号产生单元的输出端与所述选通单元的第一输入端连接，所述选通单元的第一、第二控制端分别与所述第一、第二行扫使能引脚连接，所述第一、第二开关管的控制端分别与所述第一、第二行扫使能引脚连接，所述第一、第二开关管的输入端同时连接电源电压，所述第一、第二开关管的输出端分别与所述第一、第二行扫控制引脚连接，所述选通单元的第一、第二输出端也分别与所述第一、第二行扫控制引脚连接，所述选通单元的第二、第三输入端分别与所述消影使能引脚和所述外部消影信号引脚连接。

2.如权利要求1所述的防拖影行扫控制芯片，其特征在于，所述消影方式使能信号为内部生成消影脉冲状态时，所述选通单元根据所述第一行扫使能信号输出逻辑处理后的第一行线消影脉冲，或根据所述第二行扫使能信号输出逻辑处理后的第二行线消影脉冲。

3.如权利要求1所述的防拖影行扫控制芯片，其特征在于，所述消影方式使能信号为外部输入消影信号状态时，所述选通单元根据所述第一行扫使能信号输出逻辑处理后的第一外部消影信号，或根据所述第二行扫使能信号输出逻辑处理后的第二外部消影信号。

4.如权利要求1所述的防拖影行扫控制芯片，其特征在于，所述消影信号产生单元于所述第一行扫使能信号处于控制第一行线的LED熄灭的信号变化沿后生成第一行线消影脉冲；

所述消影信号产生单元于所述第二行扫使能信号处于控制第二行线的LED熄灭的信号变化沿后生成第二行线消影脉冲；

所述选通单元于所述第一行扫使能信号处于控制第一行线的LED熄灭的信号变化沿后输出逻辑处理后的第一行线消影脉冲，或于所述第二行扫使能信号处于控制第二行线的LED熄灭的信号变化沿后输出逻辑处理后的第二行线消影脉冲；

所述第一行扫使能信号控制第一行线的LED熄灭的信号变化沿与所述第二行扫使能信号控制第二行线的LED发光的信号变化沿之间的时间间隔大于所述消影脉冲的脉宽。

5.如权利要求1至4任一项所述的防拖影行扫控制芯片，其特征在于，在逻辑处理后的外部消影信号或行线消影脉冲的脉冲时间内对行线泄放寄生电荷，使行线电压低于预设电压值，所述预设电压值为驱动LED发光的最低电压。

6.如权利要求1所述的防拖影行扫控制芯片，其特征在于，所述第一、第二开关管均为P型MOS管，所述P型MOS管的栅极为所述第一、第二开关管的控制端，所述P型MOS管的源极为所述第一、第二开关管的输入端，所述P型MOS管的漏极为所述第一、第二开关管的输出端。

7.一种防拖影LED显示电路，其特征在于，所述电路包括多个如权利要求1至6任一项所述的防拖影行扫控制芯片，所述电路还包括：

LED显示阵列以及进行驱动显示的驱动芯片；

多个防拖影行扫控制芯片依次与LED显示阵列的行线连接，每一防拖影行扫控制芯片的第一、第二行扫控制引脚顺序对应连接LED显示阵列的两行线；

所述驱动芯片的多个驱动端分别与LED显示阵列的列线连接。