CN111599311B - 像素电路、显示单元及终端设备 - Google Patents

像素电路、显示单元及终端设备 Download PDF

Info

Publication number
CN111599311B
CN111599311B CN202010470560.9A CN202010470560A CN111599311B CN 111599311 B CN111599311 B CN 111599311B CN 202010470560 A CN202010470560 A CN 202010470560A CN 111599311 B CN111599311 B CN 111599311B
Authority
CN
China
Prior art keywords
pixel circuit
compensation
transistor
compensation capacitor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010470560.9A
Other languages
English (en)
Other versions
CN111599311A (zh
Inventor
陈彩琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202010470560.9A priority Critical patent/CN111599311B/zh
Publication of CN111599311A publication Critical patent/CN111599311A/zh
Application granted granted Critical
Publication of CN111599311B publication Critical patent/CN111599311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种像素电路、显示单元及终端设备，属于光电领域。该像素电路可以在包括有发光面积较小的OLED的像素电路中增加补偿电容，并将补偿电容的一端连接于低压端、第一晶体管的第一极之间，在处于补偿初始化阶段时，第一晶体管被控制导通、并使得补偿电容的另一端处于高电位，补偿电容为了维持自身的电荷不变，可以起到稳定OLED的阳极的电位作用，延缓了OLED的放电时间，或者在处于在补偿初始化阶段时，第一晶体管被控制导通、并使得补偿电容的另一端处于低电位，补偿电容为了维持自身的电荷不变，从而拉低OLED的阳极的电位，加速了OLED的放电时间，从而使得发光面积较小的OLED的像素电路的在上一帧的画面与发光面积较大的上一帧的画面保持一致。

Description

像素电路、显示单元及终端设备
技术领域
本申请属于光电领域，具体涉及一种像素电路、显示单元及终端设备。
背景技术
有源矩阵有机发光二极体面板(Active Matrix Organic Light EmittingDiode，AMOLED)的显示电路包括多个像素电路，每个像素电路包括有有机发光二极管(Organic Light-Emitting Diode，OLED)，且不同材料的OLED发出光的颜色不同。
在现有技术中，由于发出不同光的OLED的发光材料的面积不同，当在OLED(有电容的功能)两端施加相同电压时，发出不同光的OLED放电的时间会各有差异。例如，对于B像素电路、R像素电路以及G像素电路而言，B像素电路的OLED的发光面积＞R像素电路的发光面积>G像素电路的发光面积，从而B像素电路的OLED的电容值＞R像素电路的电容值>G像素电路的电容值，放电过程中B像素电路的OLED的放电时间＞R像素电路的OLED的放电时间>G像素电路的OLED的放电时间，保留上一帧的画面时间较B＞R>G时间长，当用户在观看显示单元的显示内容时，会在视觉上呈现残影、拖色，观看体验感差。
发明内容
本申请实施例的目的是提供一种像素电路、显示单元及终端设备，能够解决用户在观看显示单元的显示内容时，在视觉上呈现残影、拖色的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提供了一种像素电路，所述像素电路包括补偿初始化模块、电位补偿模块、补偿电容、第一晶体管、发光驱动模块以及OLED，所述补偿初始化模块串接于高压端与低压端之间，所述电位补偿模块的第一端、第二端、第三端分别连接于所述补偿初始化模块、所述发光驱动模块以及信号电压输入端，所述发光驱动模块串接于所述高压端与所述OLED的阳极之间，所述补偿电容的一端连接于所述低压端、所述第一晶体管的第一极之间，所述第一晶体管的第二极连接于所述OLED的阳极与所述发光驱动模块之间；
所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于高电平的第一扫描信号端或所述补偿电容的另一端连接于所述高压端、所述补偿初始化模块之间；
或者，所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于低电平的第二扫描信号端。
第二方面，本申请提供了一种显示单元，包括多组本申请实施例第一方面所述的像素电路，多组所述像素电路之间间隔设置，每组像素电路包括第一像素电路、第二像素电路、第三像素电路，所述第三像素电路的发光面积大于所述第二像素电路的发光面积，所述第二像素电路的发光面积大于所述第一像素电路的发光面积，其中，所述第一像素电路的补偿电容大于所述第二像素电路的补偿电容，所述第二像素电路的补偿电容大于所述第三像素电路的补偿电容，其中，所述第三像素电路的补偿电容的值大于等于零；
其中，所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于高电平的第一扫描信号端或所述补偿电容的另一端连接于所述高压端、所述补偿初始化模块之间。
第三方面，本申请还提供了一种终端设备，安装有本申请实施例第二方面所述的显示单元。
第四方面，本申请还提供了另一种显示单元，包括多组本申请实施例第一方面所述的像素电路，多组像素电路之间间隔设置，每组像素电路包括第一像素电路、第二像素电路、第三像素电路，所述第三像素电路的发光面积大于所述第二像素电路的发光面积，所述第二像素电路的发光面积大于所述第一像素电路的发光面积，其中，所述第三像素电路的补偿电容大于所述第二像素电路的补偿电容，所述第二像素电路的补偿电容大于第一像素电路的补偿电容，其中，所述第一像素电路的补偿电容的值大于等于零；
所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于低电平的第二扫描信号端。
第四方面，本申请还提供了一种终端设备，安装有本申请实施例第四方面所述的显示单元。
在本申请实施例中，可以在包括有发光面积较小的OLED的像素电路中增加补偿电容，并将补偿电容的一端连接于低压端、第一晶体管的第一极之间、补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于高电平的第一扫描信号端或补偿电容的另一端连接于高压端、补偿初始化模块之间，在补偿初始化阶段时，第一晶体管被控制导通、并使得所述补偿电容的另一端处于高电位，补偿电容为了维持自身的电荷不变，可以起到稳定OLED的阳极的电位作用，延缓了OLED的放电时间，从而使得发光面积较小的OLED的像素电路的在上一帧的画面与发光面积较大的上一帧的画面保持一致，避免了显示内容的拖色残影；
或者，在包括有发光面积较大的OLED的像素电路中增加补偿电容，补偿电容的一端连接于低压端、第一晶体管的第一极之间、补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于低电平的第二扫描信号端，在处于在补偿初始化阶段时，第一晶体管被控制导通、并使得补偿电容的另一端处于低电位，补偿电容为了维持自身的电荷不变，从而拉低OLED的阳极的电位，加速了OLED的放电时间，从而使得发光面积较大的OLED的像素电路的在上一帧的画面与发光面积较小的上一帧的画面保持一致，避免了显示内容的拖色残影。
附图说明
图1是本申请一种实施例提供的像素电路的电路连接框图；
图2是本申请一种实施例提供的像素电路的电路结构示意图；
图3是本申请一种实施例提供的像素电路的被控制发光的流程图；
图4是本申请一种实施例提供的像素电路的一种具体实施方式的电路结构示意图；
图5是本申请一种实施例提供的像素电路的另一种具体实施方式的电路结构示意图；
图6是本申请一种实施例提供的像素电路的的被控制发光的控制信号逻辑电平时序图。
图7为本申请一种实施例提供的显示单元的结构示意图；
图8为本申请一种实施例提供的像素电路的另一种具体实施方式的电路结构示意图；
图9为本申请另一种实施例提供的像素电路的被控制发光的流程图；
图10为本申请另一种实施例提供的显示单元的结构示意图；
图11为本申请实施例提供的终端设备的电路连接框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的像素电路、显示单元及终端设备进行详细地说明。
请参阅图1，本申请实施例提供了一种像素电路，像素电路包括补偿初始化模块101、电位补偿模块103、补偿电容C1、第一晶体管T1、发光驱动模块102以及OLED。补偿初始化模块101串接于高压端Vdd与低压端Vi之间，电位补偿模块103的第一端、第二端、第三端分别连接于补偿初始化模块101、发光驱动模块102以及信号电压输入端Vdata，发光驱动模块102串接于高压端Vdd与OLED的阳极之间。补偿电容C1的一端连接于低压端Vi、第一晶体管T1的第一极之间，第一晶体管T1的第二极连接于OLED的阳极与发光驱动模块102之间。
具体地，如图2所示，补偿初始化模块101包括第一电容C2、第二晶体管T2，第一电容C2的一端与第二晶体管T2的第一极连接，第一电容C2的另一端与高压端Vdd连接，第二晶体管T2的第二极与低压端Vi连接。
具体地，电位补偿模块103包括第三晶体管T3、第四晶体管T4以及第五晶体管T5，其中，第三晶体管T3的第一极与信号电压输入端Vdata连接，第三晶体管T3的第二极与第四晶体管T4的第一极连接，第四晶体管T4的栅极与第五晶体管T5的第一极连接，第四晶体管T4的栅极还连接于第一电容C2的一端与第二晶体管T2的第一极之间，第五晶体管T5的栅极与第三晶体管T3的栅极连接，第五晶体管T5的第一极与第四晶体管T4的第二极连接，第五晶体管T5的第二极与第三晶体管T3的第二极连接。
具体地，发光驱动模块102包括第六晶体管T6、第七晶体管T7，第六晶体管T6的第一极连接于第一电容C2的另一端与高压端Vdd之间，第六晶体管T6的第二极连接于第三晶体管T3的第一极、第四晶体管T4的第一极，第六晶体管T6的栅极与第七晶体管T7的栅极连接，第七晶体管T7的第一极分别与第四晶体管T4的第二极、第五晶体管T5的第二极连接，第七晶体管T7的第二极分别与OLED的阳极、第一晶体管T1的第二极连接，OLED的阴极连接接地电压端Vss。
本申请实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为但不限于NMOS管。
如图3所示，像素电路被控制发光的过程如下：
S11：在T1时刻，补偿初始化模块101被控制导通并充电，以及电位补偿模块103、第一晶体管T1、发光驱动模块102被控制断开。
例如，第二晶体管T2被控制导通、而第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7被控制断开，第一电容C2与第二晶体管T2连接的一端从高电位被拉低至低电位，从而第一电容C2充电。
S12：在T2时刻，补偿初始化模块101被控制断开放电、电位补偿模块103导通以补偿电位补偿模块103与补偿初始化模块101的连接点的电位，以及第一晶体管T1被控制导通、并使得补偿电容C1的另一端处于高电位以稳定OLED的阳极的电位。
例如，第二晶体管T2被控制断开，第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5被控制导通及第六晶体管T6、第七晶体管T7仍然保持断开状态，第一电容C2放电，T1的栅漏短接，且第一电容C2与第二晶体管T2连接的一端的电位的绝对值大于第三晶体管T3的导通电压的绝对值，从而第三晶体管T3相当于一个二极管，第三晶体管T3导通，使得信号电压输入端Vdata的电荷存储到第一电容C2与第二晶体管T2连接的一端，直到第一电容C2与第二晶体管T2连接的一端的电位变成信号电压输入端Vdata的电压与第三晶体管T3的导通电压的差值截止。同时，在第一晶体管T1导通的状态下，补偿电容C1为了维持自身的电荷不变，可以起到稳定OLED的阳极的电位作用，延缓了OLED的放电时间。
S13：在T3时刻，发光驱动模块102被控制导通，第一晶体管T1、电位补偿模块103被控制断开以使电流流过OELD。
具体地，例如，第六晶体管T6、第七晶体管T7被控制导通，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5被控制断开，第四晶体管T4的Vgs＝高压端Vdd的电压-(信号电压输入端Vdata的电压Vdata-第四晶体管T4的导通电压的绝对值|Vth|)，经过第四晶体管T4的Ids＝(1/2)K[高压端Vdd的电压-(信号电压输入端Vdata的电压Vdata-第四晶体管T4的导通电压的绝对值|Vth|)-第四晶体管T4的导通电压的绝对值|Vth|]^2，从而电流流过OLED，使得OLED发光，由于上述的补偿电容C1延缓了OLED的放电时间，从而延缓像素电路播放的上一帧发光画面的熄灭。
该像素电路可以为包括有发光面积较小的OLED的像素电路，通过在发光面积较小的OLED的像素电路中增加补偿电容C1，并将补偿电容C1的一端连接于低压端Vi、第一晶体管T1的第一极之间，在控制发光过程的T2时刻时，第一晶体管T1被控制导通、并使得补偿电容C1的另一端处于高电位，补偿电容C1为了维持自身的电荷不变，可以起到稳定OLED的阳极的电位作用，延缓了OLED的放电时间，从而使得发光面积较小的OLED的像素电路的在上一帧的画面与发光面积较大的上一帧的画面保持一致，避免了显示画面的拖色残影。
可选地，上述的稳定OLED的阳极的电位的方式包括但不限于以下两种：
第一种：如图4所示，补偿电容C1的另一端连接于第一扫描信号端，在T2时刻，第一扫描信号端输入的扫描信号被控制处于高电平，以保持补偿电容C1的另一端处于高电位，从而稳定OLED的阳极的电位。
第二种：如图5所示，补偿电容C1的另一端连接于高压端Vdd、补偿初始化模块101之间，以在T2时刻保持补偿电容C1的另一端处于高电位，从而稳定OLED的阳极的电位。
可选地，上述的像素电路可以为G像素电路或R像素电路。G像素电路或R像素电路的OLED发光面积均小于预设的阈值，分别在G像素电路或R像素电路设置上述的大小不同的补偿电容C1，可以使得G像素电路、R像素电路的在上一帧的画面与B像素电路(发光面积大于预设的阈值)的上一帧的画面保持一致，避免了显示画面的拖色残影。
需要说明的是，上述的第二晶体管T2的栅极可以与第一扫描信号电压输入端scan(n-1)连接，第一晶体管T1的栅极、第四晶体管T4的栅极与第二扫描信号电压输入端scan(n)连接，第七晶体管T7的栅极与发光信号电压输入端EM连接。上述的第一扫描信号电压输入端scan(n-1)、第二扫描信号电压输入端scan(n)、发光信号电压输入端EM与微控制器连接。微控制器用于控制第一扫描信号电压输入端scan(n-1)、第二扫描信号电压输入端scan(n)以及发光信号电压输入端EM的信号逻辑电平时序关系。
具体地，如图6所示，在T1时刻，第一扫描信号电压输入端scan(n-1)输入的信号为低电平、第二扫描信号电压输入端scan(n)输入的信号为高电平、发光信号电压输入端EM输入的信号为高电平；在T2时刻，第一扫描信号电压输入端scan(n-1)输入的信号为高电平、第二扫描信号电压输入端scan(n)输入的信号为低电平、发光信号电压输入端EM输入的信号为高电平；在T3时刻，第一扫描信号电压输入端scan(n-1)输入的信号为高电平、第二扫描信号电压输入端scan(n)输入的信号为高电平、发光信号电压输入端EM输入的信号为低电平。
请参阅图7，本申请实施例还提供了一种显示单元，包括多组上述实施例的像素电路，多组像素电路之间间隔设置，每组像素电路包括第一像素电路、第二像素电路、第三像素电路，第三像素电路的发光面积大于第二像素电路的发光面积，第二像素电路的发光面积大于第一像素电路的发光面积，其中，第一像素电路的补偿电容C1大于第二像素电路的补偿电容C1，第二像素电路的补偿电容C1大于第三像素电路的补偿电容C1，其中，第三像素电路的补偿电容C1的值大于等于零。
可选地，第一像素电路为G像素电路、第二像素电路为R像素电路，第三像素电路为B像素电路。另外，显示单元可以为硬屏、柔性屏、折叠屏，在此不作限定。
本申请实施例中，由于B像素电路的OLED的发光面积＞R像素电路的发光面积>G像素电路的发光面积，会导致B像素电路的OLED的放电时间＞R像素电路的OLED的放电时间>G像素电路的OLED的放电时间，因此，将G像素电路的补偿电容C1大于R像素电路的补偿电容C1，R像素电路的补偿电容C1大于B像素电路的补偿电容C1，其中，B像素电路的补偿电容C1的值大于等于零，从而使得G像素电路的OLED的延迟时长>R像素电路的OLED的延迟时长>B像素电路的OLED的延迟时长(当B像素电路的补偿电容C1的值等于零时，延迟时长等于零)，从而通过将G像素电路的补偿电容C1大于R像素电路的补偿电容C1，R像素电路的补偿电容C1大于B像素电路的补偿电容C1，其中，B像素电路的补偿电容C1的值大于等于零，从而使得发光面积较小的OLED的像素电路的在上一帧的画面与发光面积较大的上一帧的画面保持一致，避免了显示内容的拖色残影。
本申请实施例还提供了另一种像素电路，像素电路包括补偿初始化模块101、电位补偿模块103、补偿电容C1、第一晶体管T1、发光驱动模块102以及OLED，补偿初始化模块101串接于高压端Vdd与低压端Vi之间。电位补偿模块103的第一端、第二端、第三端分别连接于补偿初始化模块101、发光驱动模块102以及信号电压输入端Vdata，发光驱动模块102串接于高压端Vdd与OLED的阳极之间。补偿电容C1的一端连接于低压端Vi、第一晶体管T1的第一极之间，第一晶体管T1的第二极连接于OLED的阳极与发光驱动模块102之间。
可选地，具体地，如图8所示，补偿电容C1的另一端连接于第二扫描信号端，在T2时刻，第二扫描信号端输入的扫描信号被控制处于低电平，以保持补偿电容C1的另一端处于低电位，从而拉低OLED的阳极的电位。
其中，补偿初始化模块101、电位补偿模块103、补偿电容C1、第一晶体管T1、发光驱动模块102以及OLED的具体电路结构以及相互之间的连接方式可以如上述实施例所示。
如图9所示，本申请实施例的像素电路被控制发光的过程如下：
S91：在T1时刻，补偿初始化模块101被控制导通并充电，以及电位补偿模块103、第一晶体管T1、发光驱动模块102被控制断开。
S92：在T2时刻，补偿初始化模块101被控制断开放电、电位补偿模块103导通以补偿电位补偿模块103与补偿初始化模块101的连接点的电位，以及第一晶体管T1被控制导通、并使得补偿电容C1的另一端处于低电位以拉低OLED的阳极的电位。
S93：在T3时刻，发光驱动模块102导通、第一晶体管T1、电位补偿模块103被控制断开以使电流流过OELD。
在该像素电路的第一晶体管T1被控制导通时，使得补偿电容C1的另一端处于低电位以拉低OLED的阳极的电位补偿电容C1为了维持自身的电荷不变，从而拉低OLED的阳极的电位，加速了OLED的放电时间，从而使得发光面积较大的OLED的像素电路的在上一帧的画面与发光面积较小的上一帧的画面保持一致，避免了显示内容的拖色残影。
可选地，像素电路为B像素电路或R像素电路，B像素电路或R像素电路的OLED发光面积均大于预设的阈值，分别在B像素电路或R像素电路设置上述的大小不同的补偿电容C1加速OLED的放电时间，可以使得B像素电路、R像素电路的在上一帧的画面与G像素电路(发光面积大于预设的阈值)的上一帧的画面保持一致，避免了显示画面的拖色残影。
请参阅图10，本申请实施例还提供了一种显示单元，包括多组上述的像素电路，多组像素电路之间间隔设置，每组像素电路包括第一像素电路、第二像素电路、第三像素电路，第三像素电路的发光面积大于第二像素电路的发光面积，第二像素电路的发光面积大于第一像素电路的发光面积，其中，第三像素电路的补偿电容C1大于第二像素电路的补偿电容C1，第二像素电路的补偿电容C1大于第一像素电路的补偿电容C1，其中，第一像素电路的补偿电容C1的值大于等于零。
可选地，第一像素电路为G像素电路、第二像素电路为R像素电路，第三像素电路为B像素电路。
本申请实施例中，由于B像素电路的OLED的发光面积＞R像素电路的发光面积>G像素电路的发光面积，会导致B像素电路的OLED的放电时间＞R像素电路的OLED的放电时间>G像素电路的OLED的放电时间，因此，将G像素电路的补偿电容C1小于R像素电路的补偿电容C1，R像素电路的补偿电容C1小于B像素电路的补偿电容C1，其中，G像素电路的补偿电容C1的值大于等于零，从而使得B像素电路的OLED的加速放电时长>R像素电路的OLED的加速放电时长>G像素电路的OLED的加速放电时长(当G像素电路的补偿电容C1的值等于零时，加速放电时长等于零)，从而通过将B像素电路的补偿电容C1大于R像素电路的补偿电容C1，R像素电路的补偿电容C1大于G像素电路的补偿电容C1，其中，G像素电路的补偿电容C1的值大于等于零，从而使得发光面积较小的OLED的像素电路的在上一帧的画面与发光面积较大的上一帧的画面保持一致，避免了显示内容的拖色残影。
图11为实现本申请实施例的一种终端设备的硬件结构示意图。
该终端设备100包括但不限于：射频单元101、网络模块102、音频输出单元103、输入单元104、传感器105、显示单元106、用户输入单元107、接口单元108、存储器109、以及处理器110等部件。其中，显示单元106包括显示面板1061，显示面板1061包括多组上述任一实施例所述的像素电路。
本领域技术人员可以理解，终端设备100还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器110逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图11中示出的终端设备结构并不构成对终端设备的限定，终端设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (12)

1.一种像素电路，其特征在于，所述像素电路包括补偿初始化模块、电位补偿模块、补偿电容、第一晶体管、发光驱动模块以及OLED，所述补偿初始化模块串接于高压端与低压端之间，所述电位补偿模块的第一端、第二端、第三端分别连接于所述补偿初始化模块、所述发光驱动模块以及信号电压输入端，所述发光驱动模块串接于所述高压端与所述OLED的阳极之间，所述补偿电容的一端连接于所述低压端、所述第一晶体管的第一极之间，所述第一晶体管的第二极连接于所述OLED的阳极与所述发光驱动模块之间，所述第一晶体管的栅极与第二扫描信号端连接；
所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于高电平的第一扫描信号端或所述补偿电容的另一端连接于所述高压端、所述补偿初始化模块之间；
或者，所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于低电平的所述第二扫描信号端。
2.根据权利要求1所述的像素电路，其特征在于，所述补偿电容的另一端连接于第一扫描信号端，
在T1时刻，补偿初始化模块被控制导通并充电，以及电位补偿模块、第一晶体管、发光驱动模块被控制断开；
在T2时刻，所述第一扫描信号端输入的扫描信号被控制处于高电平，以保持所述补偿电容的另一端处于高电位，从而稳定所述OLED的阳极的电位；
在T3时刻，发光驱动模块被控制导通，第一晶体管T1、电位补偿模块被控制断开以使电流流过OELD。
3.根据权利要求1所述的像素电路，其特征在于，所述补偿电容的另一端连接于所述高压端、所述补偿初始化模块之间，
在T1时刻，补偿初始化模块被控制导通并充电，以及电位补偿模块、第一晶体管、发光驱动模块被控制断开；
在T2时刻，所述高压端保持所述补偿电容的另一端处于高电位，从而稳定所述OLED的阳极的电位；
在T3时刻，发光驱动模块被控制导通，第一晶体管T1、电位补偿模块被控制断开以使电流流过OELD。
4.根据权利要求2或3所述的像素电路，其特征在于，所述像素电路为G像素电路或R像素电路。
5.根据权利要求1所述的像素电路，其特征在于，所述补偿电容的另一端连接于第二扫描信号端，
在T1时刻，补偿初始化模块被控制导通并充电，以及电位补偿模块、第一晶体管、发光驱动模块被控制断开；
在T2时刻，所述第二扫描信号端输入的扫描信号被控制处于低电平，以保持所述补偿电容的另一端处于低电位，从而拉低所述OLED的阳极的电位；
在T3时刻，发光驱动模块被控制导通，第一晶体管T1、电位补偿模块被控制断开以使电流流过OELD。
6.根据权利要求5所述的像素电路，其特征在于，所述像素电路为B像素电路或R像素电路。
7.一种显示单元，其特征在于，包括多组权利要求1所述的像素电路，多组所述像素电路之间间隔设置，每组像素电路包括第一像素电路、第二像素电路、第三像素电路，所述第三像素电路的发光面积大于所述第二像素电路的发光面积，所述第二像素电路的发光面积大于所述第一像素电路的发光面积，其中，所述第一像素电路的补偿电容大于所述第二像素电路的补偿电容，所述第二像素电路的补偿电容大于所述第三像素电路的补偿电容，其中，所述第三像素电路的补偿电容的值大于等于零；
其中，所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于高电平的第一扫描信号端或所述补偿电容的另一端连接于所述高压端、所述补偿初始化模块之间。
8.根据权利要求7所述的显示单元，所述第一像素电路为G像素电路、所述第二像素电路为R像素电路，所述第三像素电路为B像素电路。
9.一种终端设备，其特征在于，安装有权利要求7-8任一所述的显示单元。
10.一种显示单元，其特征在于，包括多组权利要求1所述的像素电路，多组像素电路之间间隔设置，每组像素电路包括第一像素电路、第二像素电路、第三像素电路，所述第三像素电路的发光面积大于所述第二像素电路的发光面积，所述第二像素电路的发光面积大于所述第一像素电路的发光面积，其中，所述第三像素电路的补偿电容大于所述第二像素电路的补偿电容，所述第二像素电路的补偿电容大于第一像素电路的补偿电容，其中，所述第一像素电路的补偿电容的值大于等于零；
其中，所述补偿电容的另一端连接于在补偿初始化阶段输出的扫描信号处于低电平的第二扫描信号端。
11.根据权利要求10所述的显示单元，所述第一像素电路为G像素电路、所述第二像素电路为R像素电路，所述第三像素电路为B像素电路。
12.一种终端设备，其特征在于，安装有权利要求10-11任一所述的显示单元。
CN202010470560.9A 2020-05-28 2020-05-28 像素电路、显示单元及终端设备 Active CN111599311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010470560.9A CN111599311B (zh) 2020-05-28 2020-05-28 像素电路、显示单元及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010470560.9A CN111599311B (zh) 2020-05-28 2020-05-28 像素电路、显示单元及终端设备

Publications (2)

Publication Number Publication Date
CN111599311A CN111599311A (zh) 2020-08-28
CN111599311B true CN111599311B (zh) 2021-04-23

Family

ID=72181532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010470560.9A Active CN111599311B (zh) 2020-05-28 2020-05-28 像素电路、显示单元及终端设备

Country Status (1)

Country Link
CN (1) CN111599311B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986620B (zh) * 2020-09-10 2022-04-19 武汉天马微电子有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN114023237B (zh) * 2021-11-12 2024-01-16 昆山国显光电有限公司 像素电路和显示面板
WO2023221032A1 (zh) * 2022-05-19 2023-11-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、显示装置
CN117542317B (zh) * 2023-12-19 2024-07-05 惠科股份有限公司 发光驱动电路及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499236B1 (ko) * 2008-12-29 2015-03-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104050926B (zh) * 2014-07-07 2016-01-13 中南大学 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法
CN104464618B (zh) * 2014-11-04 2017-02-15 深圳市华星光电技术有限公司 Amoled驱动装置及驱动方法
CN105161053B (zh) * 2015-09-11 2017-08-11 深圳市明微电子股份有限公司 一种防拖影行扫控制芯片及防拖影led显示电路
CN107154239B (zh) * 2017-06-30 2019-07-05 武汉天马微电子有限公司 一种像素电路、驱动方法、有机发光显示面板及显示装置
CN107358916B (zh) * 2017-08-15 2020-01-14 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、电致发光显示面板及显示装置
CN107358920B (zh) * 2017-09-08 2019-09-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法及显示装置
KR102530014B1 (ko) * 2018-09-04 2023-05-10 삼성디스플레이 주식회사 로고 제어부 및 로고 제어 방법
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置

Also Published As

Publication number Publication date
CN111599311A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN111599311B (zh) 像素电路、显示单元及终端设备
US20240005874A1 (en) Organic light emitting display device
CN111883055B (zh) 像素电路及其驱动方法
KR102238640B1 (ko) 유기발광다이오드 표시장치
KR101791664B1 (ko) 유기전계발광 표시장치
CN109509428B (zh) 像素驱动电路、像素驱动方法和显示装置
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
CN110782838A (zh) 像素驱动电路、驱动方法、显示面板及显示装置
CN109817165B (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
CN107808636B (zh) 一种像素驱动电路及液晶显示装置
JP2020518023A (ja) 表示パネル、画素駆動回路及びその駆動方法
CN109119029B (zh) 像素电路及其驱动方法、显示装置和电子设备
WO2015127760A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
JP2007304598A (ja) 画像表示システム
CN110610683B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN107369410B (zh) 像素电路、驱动方法和显示装置
CN113593475B (zh) 像素电路、驱动方法和显示装置
CN107331345A (zh) 一种像素补偿电路及显示装置
CN110060637B (zh) 像素驱动电路、驱动方法、显示面板及显示装置
CN105405399A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US20140098083A1 (en) Organic light emitting display device and driving method thereof
KR20190021985A (ko) 유기발광 표시장치
CN107945740B (zh) 像素电路的驱动方法
CN111462698A (zh) 一种像素驱动电路、显示面板及显示装置
CN104021762A (zh) 一种像素电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant