JP6070524B2 - 表示パネル、駆動方法、および電子機器 - Google Patents

Description

本開示は、画像を表示する表示パネル、そのような表示パネルの駆動方法、およびそのような表示パネルを備える電子機器に関する。

近年、画像表示を行う表示パネルの分野では、流れる電流値に応じて輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を発光素子として用いた表示パネル（有機ＥＬ表示パネル）が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子であり、光源（バックライト）が必要ない。そのため、有機ＥＬ表示パネルは、光源を必要とする液晶表示パネルと比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

例えば、特許文献１には、各画素に薄膜トランジスタ（ＴＦＴ）を設け、画素ごとに有機ＥＬ素子の発光を制御する、いわゆるアクティブマトリクス型の表示パネルが開示されている。この表示パネルは、水平方向に延伸する複数のゲート線と、垂直方向に延伸する複数のデータ線を有し、各画素が、ゲート線とデータ線との交点付近に設けられている。そして、ゲート線の信号に基づいて画素がラインごとに選択され、その選択された画素にアナログの画素電圧が書き込まれるようになっている。

特開２０１２−３２８２８号公報

ところで、表示パネルは、パーソナルコンピュータのモニタ、テレビジョン装置、スマートフォンに代表される携帯型電子機器など、様々な用途に用いられる。その際、表示パネルは、多くの機能を有することが望まれる場合がある。具体的には、表示パネルは、例えば、ユーザに対する出力インタフェースとして機能するほか、入力インタフェースとして機能することが望まれる場合もある。また、例えば、画質をより高める機能が望まれる場合もある。

本開示はかかる問題点に鑑みてなされたもので、その目的は、多くの機能を実現することができる表示パネル、駆動方法、および電子機器を提供することにある。

本開示の表示パネルは、ドライバ部と、複数の単位画素と、レシーバ部とを備えている。ドライバ部は、デジタル輝度データを含む第１の画素パケットを生成するものである。複数の単位画素は、順次接続され、それぞれが、第１の画素パケットの前記デジタル輝度データに基づいて表示動作を行うとともに、少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力するものである。レシーバ部は、第２の画素パケットを受け取るものである。

本開示の駆動方法は、デジタル輝度データを含む第１の画素パケットを生成し、順次接続された複数の単位画素のそれぞれが、第１の画素パケットのデジタル輝度データに基づいて表示動作を行うとともに、複数の単位画素のうちの少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力するものである。

本開示の電子機器は、上記表示パネルを備えたものであり、例えば、パーソナルコンピュータ、モニタ、テレビジョン装置、スマートフォン、デジタルカメラ、ビデオカメラなどが該当する。

本開示の表示パネル、駆動方法、および電子機器では、第１の画素パケットのデジタル輝度データに基づいて、各単位画素により表示動作が行われる。その際、単位画素のうちの少なくとも１つでは、デジタル検出データを含む第２の画素パケットが生成される。

本開示の表示パネル、駆動方法、および電子機器によれば、単位画素が第２の画素パケットを生成するようにしたので、多くの機能を実現することができる。

本開示の第１の実施の形態に係る表示パネルの一構成例を表すブロック図である。 図１に示した表示部の一構成例を表す説明図である。 画素パケットの一構成例を表す説明図である。 他の画素パケットの一構成例を表す説明図である。 図１に示した表示パネルの一動作例を表す説明図である。 図１に示した画素の一構成例を表すブロック図である。 図１に示した画素の一動作例を表すタイミング図である。 図１に示した画素の他の動作例を表すタイミング図である。 図１に示した表示パネルの一動作例を表すタイミング図である。 図１に示した表示パネルの一動作例を表すフローチャートである。 図１に示した表示パネルの他の動作例を表すタイミング図である。 図１に示した表示パネルの他の動作例を表すタイミング図である。 第１の実施の形態の変形例に係る表示パネルの一構成例を表すブロック図である。 図１２に示した表示パネルの一動作例を表すタイミング図である。 第１の実施の形態の変形例に係る表示パネルを複数備えた表示装置の一構成例を表す説明図である。 図１４に示した表示装置の一動作例を表すタイミング図である。 第１の実施の形態の変形例に係る表示パネルを複数備えた他の表示装置の一動作例を表すタイミング図である。 第２の実施の形態に係る表示パネルの一構成例を表すブロック図である。 図１７に示した表示パネルの一動作例を表す説明図である。 図１７に示した画素の一構成例を表すブロック図である。 図１７に示した表示パネルの一動作例を表すタイミング図である。 第３の実施の形態に係る表示パネルの一構成例を表すブロック図である。 図２１に示した画素の一構成例を表すブロック図である。 図２１に示した表示パネルの一動作例を表すタイミング図である。 第４の実施の形態に係る表示パネルの一構成例を表すブロック図である。 図２４に示した表示部の一構成例を表す説明図である。 図２４に示した画素の一構成例を表すブロック図である。 実施の形態を適用したノート型パーソナルコンピュータの外観構成を表す斜視図である。 実施の形態を適用したスマートフォンの外観構成を表す斜視図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．適用例

＜１．第１の実施の形態＞
［構成例］
（全体構成例）
図１は、第１の実施の形態に係る表示パネルの一構成例を表すものである。表示パネル１は、画像を表示するとともに光を検出することができる表示パネルである。なお、本開示の実施の形態に係る駆動方法および電子機器は、本実施の形態により具現化されるので、併せて説明する。表示パネル１は、制御部１０と、ドライバ部１２と、表示部２０と、レシーバ部１３とを備えている。

制御部１０は、映像信号Ｓdisp0に基づいて、表示パネル１全体の動作を制御するものである。映像信号Ｓdisp0は、表示部２０の各画素Ｐ（後述）の輝度を画定する輝度データＩＤ（後述）を含むものである。制御部１０は、この映像信号Ｓdisp0に基づいて、各種同期信号など、ドライバ部１２の動作に必要な様々な信号を生成し、これらの信号を輝度データＩＤとともに映像信号Ｓdispとしてドライバ部１２に供給するようになっている。

制御部１０は、輝度データ生成部１１を有している。輝度データ生成部１１は、後述するように、レシーバ部１３から供給される検出信号Ｓdetに基づいて、輝度データＩＤを生成し、映像信号Ｓdisp0により供給された輝度データＩＤを、生成した輝度データＩＤに置き換えるものである。

ドライバ部１２は、映像信号Ｓdispに基づいて、表示部２０の各画素Ｐ（後述）における発光を制御するものである。具体的には、ドライバ部１２は、表示部２０の画素Ｐの各画素列に対して、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫを供給することにより、各画素Ｐの発光を制御するようになっている。

表示部２０は、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫに基づいて画像を表示するとともに、光を検出するものである。すなわち、表示部２０は、ユーザに対する出力インタフェースとして機能するとともに、入力インタフェースとしても機能するものである。

表示部２０には、画素Ｐがマトリクス状に配置されている。具体的には、画素Ｐは、図示しないが、水平方向（横方向）にＭ個、垂直方向（縦方向）にＮ個配置されている。垂直方向に並設されたＮ個の画素Ｐ（Ｐ（０）〜Ｐ（Ｎ−１））は、デイジーチェーン接続されている。ドライバ部１２は、デイジーチェーン接続されたＮ個の画素Ｐにおける初段の画素Ｐ（０）に対して、データ信号ＰＳ，ＰＤ（ＰＳ（０），ＰＤ（０））、およびクロック信号ＣＫ（ＣＫ（０））を供給する。この画素Ｐ（０）は、データ信号ＰＳ（０），ＰＤ（０）、およびクロック信号ＣＫ（０）に基づいて、データ信号ＰＳ，ＰＤ（ＰＳ（１），ＰＤ（１））、およびクロック信号ＣＫ（ＣＫ（１））を生成し、次段の画素Ｐ（１）に供給する。この次段の画素Ｐ（１）は、データ信号ＰＳ（１），ＰＤ（１）、およびクロック信号ＣＫ（１）に基づいて、データ信号ＰＳ，ＰＤ（ＰＳ（２），ＰＤ（２））、およびクロック信号ＣＫ（ＣＫ（２））を生成し、その次の画素Ｐ（２）に供給する。続く画素Ｐ（２）〜Ｐ（Ｎ−２）についても同様である。そして最終段の画素Ｐ（Ｎ−１）は、前段の画素Ｐ（Ｎ−２）が生成したデータ信号ＰＳ，ＰＤ（ＰＳ（Ｎ−１），ＰＤ（Ｎ−１））、およびクロック信号ＣＫ（ＣＫ（Ｎ−１））に基づいて、データ信号ＰＳ，ＰＤ（ＰＳ（Ｎ），ＰＤ（Ｎ））、およびクロック信号ＣＫ（ＣＫ（Ｎ））を生成し、レシーバ部１３に供給するようになっている。このように、画素Ｐは、データ信号ＰＳ，ＰＤについてデイジーチェーン接続されるとともに、クロック信号ＣＫについてもデイジーチェーン接続されている。

図２は、表示部２０の一構成例を表すものである。各画素Ｐは、３つのサブ画素ＰsubR，ＰsubG，ＰsubBと、光センサＳＰＤとを有している。サブ画素ＰsubRは赤色の光を発光するものであり、サブ画素ＰsubGは緑色の光を発光するものであり、サブ画素ＰsubBは青色の光を発光するものである。光センサＳＰＤは、光を検出するものである。この構成により、各画素Ｐは、３つのサブ画素ＰsubR，ＰsubG，ＰsubBを用いて表示動作を行うとともに、光センサＳＰＤを用いて光検出動作を行うようになっている。

データ信号ＰＤは、デイジーチェーン接続されたＮ個の画素Ｐに対して供給される一連の画素パケットＰＣＴ１，ＰＣＴ２を含んでいる。画素パケットＰＣＴ１は、画素Ｐに表示動作および光検出動作をさせるためのものであり、画素パケットＰＣＴ２は、画素Ｐが光検出動作により得た検出結果を転送するためのものである。以下に、画素パケットＰＣＴ１，ＰＣＴ２について説明する。

図３Ａは、画素パケットＰＣＴ１の一構成例を表すものである。画素パケットＰＣＴ１は、輝度データＩＤと、制御データＣＤと、スタートフラグＳＦとを有している。輝度データＩＤは、各画素Ｐにおける輝度を画定するものである。この輝度データＩＤは、赤色（Ｒ）の輝度を示す輝度データＩＤＲと、緑色（Ｇ）の輝度を示す輝度データＩＤＧと、青色（Ｂ）の輝度を示す輝度データＩＤＢとを有している。この例では、輝度データＩＤＲ，ＩＤＧ，ＩＤＢは、それぞれ複数ビットからなるコードである。制御データＣＤは、各画素Ｐの動作を制御するためのものである。具体的には、この例では、制御データＣＤは、発光タイミングデータＥＴＤと、検出タイミングデータＳＴＤとを有している。発光タイミングデータＥＴＤは、各画素Ｐにおける発光開始タイミングを画定するものであり、複数ビットからなるコードである。検出タイミングデータＳＴＤは、各画素Ｐにおける光の検出開始タイミングを画定するものであり、複数ビットからなるコードである。スタートフラグＳＦは、画素パケットＰＣＴ１の開始を示すものである。スタートフラグＳＦは、デイジーチェーン接続されたＮ個の画素Ｐに対して供給される一連の画素パケット群における、どの画素Ｐにもまだ読み出されていない画素パケットのうちの最初の画素パケットにおいてのみ“１”になるものである。この例では、画素パケットＰＣＴ１内において、スタートフラグＳＦ、輝度データＩＤ、および制御データＣＤがこの順に配置されている。

図３Ｂは、画素パケットＰＣＴ２の一構成例を表すものである。画素パケットＰＣＴ２は、この例では、画素パケットＰＣＴ１と同じビット数で構成されるものである。画素パケットＰＣＴ２は、検出データＳＤと、スタートフラグＳＦとを有している。検出データＳＤは、光検出動作により得られた検出結果を示すものであり、複数ビットからなるコードである。スタートフラグＳＦは、“０”が設定されている。この例では、画素パケットＰＣＴ２内において、スタートフラグＳＦおよび検出データＳＤがこの順に配置されている。

データ信号ＰＳは、図３Ａ，３Ｂに示したように、データ信号ＰＤがスタートフラグＳＦを示すときに“１”となり、その他のときには“０”となる信号である。言い換えれば、データ信号ＰＳは、各画素パケットＰＣＴ１，ＰＣＴ２の開始時に“１”となる信号である。

レシーバ部１３は、表示部２０の最後段の画素Ｐから供給されたデータ信号ＰＳ（Ｎ），ＰＤ（Ｎ）およびクロック信号ＣＫ（Ｎ）に基づいて、画素パケットＰＣＴ２に含まれる検出データＳＤを取得する。そして、レシーバ部１３は、表示部２０の全画素Ｐ分の検出データＳＤを、検出信号Ｓdetとして制御部１０に供給するようになっている。

図４は、表示パネル１の一動作例を表すものである。この例では、表示パネル１を用いて、電子サインボードとして機能する表示装置８を構成している。この表示装置８は、ユーザがレーザポインタ９を用いて表示画面上に描いた図形などをそのまま表示するものである。具体的には、表示部２０の各画素Ｐは、表示動作を行うとともに、レーザポインタ９からの光を検出し、その検出結果をレシーバ部１３に供給する。そして、レシーバ部１３は、表示部２０の全画素Ｐ分の検出結果を、検出信号Ｓdetとして制御部１０に供給する。制御部１０の輝度データ生成部１１は、この検出信号Ｓdetに基づいて、光を検出した位置に配置された画素Ｐの輝度データＩＤを生成し、映像信号Ｓdisp0により供給された１フレーム画像分の輝度データＩＤのうちの、この画素Ｐに対応する輝度データＩＤを、この生成した輝度データＩＤに置き換える。これにより、表示パネル１は、映像信号Ｓdisp0が示すフレーム画像に、ユーザがレーザポインタ９を用いて表示画面上に描いた図形や文字などを重畳して表示することができるようになっている。

（画素Ｐ）
図５は、画素Ｐの一構成例を表すものである。画素Ｐは、クロックバッファ２５，２６と、制御部２１と、発光制御部２２と、発光部２３と、光検出部２４とを有している。なお、以下では、説明の便宜上、デイジーチェーン接続されたＮ個の画素Ｐのうちの初段の画素Ｐ（０）を用いて説明するが、その他の画素Ｐ（１）〜Ｐ（Ｎ−１）においても同様である。

画素Ｐ（０）は、入力端子ＰＳＩＮに入力されたデータ信号ＰＳ（０）、入力端子ＰＤＩＮに入力されたデータ信号ＰＤ（０）、および入力端子ＣＫＩＮに入力されたクロック信号ＣＫ（０）に基づいて、データ信号ＰＳ（１），ＰＤ（１）、およびクロック信号ＣＫ（１）を生成する。そして、画素Ｐ（０）は、データ信号ＰＳ（１）を出力端子ＰＳＯＵＴから出力し、データ信号ＰＤ（１）を出力端子ＰＤＯＵＴから出力し、クロック信号ＣＫ（１）を出力端子ＣＫＯＵＴから出力するようになっている。

クロックバッファ２５は、クロック信号ＣＫ（０）に基づいて、クロック信号ＣＫＡを生成するものである。クロックバッファ２６は、クロック信号ＣＫＡに基づいてクロック信号ＣＫ（１）を生成するものである。

制御部２１は、データ信号ＰＳ（０），ＰＤ（０）、およびクロック信号ＣＫＡに基づいて、データ信号ＰＳ（１），ＰＤ（１）を生成するものである。その際、制御部２１は、後述するように、スタートフラグＳＦが“０”である画素パケットＰＣＴ１，ＰＣＴ２が供給された場合には、その画素パケットＰＣＴ１，ＰＣＴ２をそのまま出力する。また、制御部２１は、スタートフラグＳＦが“１”である画素パケットＰＣＴ１が供給された場合には、その画素パケットＰＣＴ１に含まれる輝度データＩＤおよび制御データＣＤを読み出す。その際、制御部２１は、その画素パケットＰＣＴ１のうちのスタートフラグＳＦを“０”に変更するとともに輝度データＩＤおよび制御データＣＤを検出データＳＤに置き換えることにより、画素パケットＰＣＴ２を生成して出力する。さらに、制御部２１は、次の画素パケットＰＣＴ１におけるスタートフラグＳＦを“１”に設定するようになっている。

制御部２１は、基準カウンタ２９を有している。基準カウンタ２９は、時間の経過に応じてカウント値ＣＮＴ０が増加するものであり、その画素Ｐにおける時間を定義するいわゆるベースカウンタである。この基準カウンタ２９は、入力された画素パケットＰＣＴ１におけるスタートフラグＳＦが“１”である場合に、初期化されるものである。

制御部２１は、信号ＤＩＤ，ＤＥＴＤおよびクロック信号ＣＬＫＲ，ＣＬＫＧ，ＣＬＫＢを生成して、カウント値ＣＮＴ０とともに発光制御部２２に対して供給するようになっている。ここで、信号ＤＩＤは、輝度データＩＤ（輝度データＩＤＲ，ＩＤＧ，ＩＤＢ）を含むものであり、信号ＤＥＴＤは、発光タイミングデータＥＴＤを含むものである。クロック信号ＣＬＫＲ，ＣＬＫＧ，ＣＬＫＢは、発光制御部２２のレジスタ５２Ｒ，５２Ｇ，５２Ｂ（後述）に輝度データＩＤＲ，ＩＤＧ，ＩＤＢをそれぞれ供給するためのクロック信号である。また、制御部２１は、信号ＤＳＴＤおよびクロック信号ＣＬＫＳを生成して、カウント値ＣＮＴ０とともに光検出部２４に供給するとともに、光検出部２４から信号ＤＳＤを受け取るようになっている。ここで、信号ＤＳＴＤは、検出タイミングデータＳＴＤを含むものであり、信号ＤＳＤは、検出データＳＤを含むものであり、クロック信号ＣＬＫＳは、光検出部２４のレジスタ６５（後述）から検出データＳＤを取得するためのクロック信号である。

この構成により、制御部２１は、入力された画素パケットＰＣＴ１におけるスタートフラグＳＦが“１”である場合には、まず、基準カウンタ２９を初期化する。そして、制御部２１は、そのスタートフラグＳＦに続く輝度データＩＤおよび制御データＣＤを読み出し、発光制御部２２および光検出部２４との間でデータのやり取りを行う。具体的には、制御部２１は、信号ＤＩＤおよびクロック信号ＣＬＫＲ，ＣＬＫＧ，ＣＬＫＢを用いて、その輝度データＩＤを発光制御部２２に対して供給するとともに、信号ＤＥＴＤを用いて、その制御データＣＤに含まれる発光タイミングデータＥＴＤを発光制御部２２に対して供給する。また、制御部２１は、信号ＤＳＴＤを用いて、その制御データＣＤに含まれる検出タイミングデータＳＴＤを光検出部２４に供給する。そして、制御部２１は、信号ＤＳＤおよびクロック信号ＣＬＫＳを用いて、光検出部２４から検出データＳＤを取得し、この検出データＳＤを用いて画素パケットＰＣＴ２を生成するようになっている。

発光制御部２２は、発光部２３における発光動作を制御するものである。発光制御部２２は、カウント制御部５１と、レジスタ５２Ｒ，５２Ｇ，５２Ｂと、カウント比較部５３Ｒ，５３Ｇ，５３Ｂと、電流源５４Ｒ，５４Ｇ，５４Ｂと、スイッチ５５Ｒ，５５Ｇ，５５Ｂとを有している。

カウント制御部５１は、カウント値ＣＮＴ０および信号ＤＥＴＤに基づいて、カウント値ＣＮＴ１を生成するものである。具体的には、カウント制御部５１は、まず、信号ＤＥＴＤを介して制御部２１から発光タイミングデータＥＴＤを取得する。そして、カウント制御部５１は、カウント値ＣＮＴ０が発光タイミングデータＥＴＤの値以下である場合には、カウント値ＣＮＴ１を初期値（例えば“０”）のまま維持する。そして、カウント制御部５１は、カウント値ＣＮＴ０が発光タイミングデータＥＴＤの値よりも大きい場合には、そのカウント値ＣＮＴ０と発光タイミングデータＥＴＤの値との差を、カウント値ＣＮＴ１として出力するようになっている。

レジスタ５２Ｒは、信号ＤＩＤおよびクロック信号ＣＬＫＲに基づいて、信号ＤＩＤに含まれる輝度データＩＤＲを記憶するものである。レジスタ５２Ｇは、信号ＤＩＤおよびクロック信号ＣＬＫＧに基づいて、信号ＤＩＤに含まれる輝度データＩＤＧを記憶するものである。レジスタ５２Ｂは、信号ＤＩＤおよびクロック信号ＣＬＫＢに基づいて、信号ＤＩＤに含まれる輝度データＩＤＢを記憶するものである。レジスタ５２Ｒ，５２Ｇ，５２Ｂは、例えば、シフトレジスタにより構成されるものである。

カウント比較部５３Ｒは、カウント値ＣＮＴ１と、レジスタ５２Ｒに記憶された輝度データＩＤＲの値とを比較することにより、輝度データＩＤＲに応じたパルス幅を有するパルス信号を生成するものである。具体的には、カウント比較部５３Ｒは、カウント値ＣＮＴ１が初期値（例えば“０”）から増加し始めたタイミングから、カウント値ＣＮＴ１が輝度データＩＤＲの値になるタイミングまでの期間をパルス幅とするパルス信号を生成するようになっている。同様に、カウント比較部５３Ｇは、カウント値ＣＮＴ１と、レジスタ５２Ｇに記憶された輝度データＩＤＧの値とを比較することにより、輝度データＩＤＧに応じたパルス幅を有するパルス信号を生成するものである。また、カウント比較部５３Ｂは、カウント値ＣＮＴ１と、レジスタ５２Ｂに記憶された輝度データＩＤＢの値とを比較することにより、輝度データＩＤＢに応じたパルス幅を有するパルス信号を生成するものである。

電流源５４Ｒ，５４Ｇ，５４Ｂは、一定の駆動電流をそれぞれ生成する定電流源である。スイッチ５５Ｒ，５５Ｇ，５５Ｂは、カウント比較部５３Ｒ，５３Ｇ，５３Ｂから供給されたパルス信号に基づいて、それぞれオンオフするものである。

発光部２３は、発光制御部２２から供給された駆動電流に基づいて発光するものである。発光部２３は、発光素子２３Ｒ，２３Ｇ，２３Ｂを有している。発光素子２３Ｒ，２３Ｇ，２３Ｂは、図２に示したサブ画素ＰsubR，ＰsubG，ＰsubBにそれぞれ対応するものであり、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の光をそれぞれ射出するものである。発光素子２３Ｒ，２３Ｇ，２３Ｂは、この例では、ＬＥＤ（Light Emitting Diode）を用いて構成されている。

この構成により、発光素子２３Ｒ，２３Ｇ，２３Ｂは、輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた長さの期間においてそれぞれ発光する。すなわち、各画素Ｐは、発光素子２３Ｒ，２３Ｇ，２３Ｂの発光時間の長さによって、輝度の階調を表現するようになっている。

光検出部２４は、光を検出して、その検出結果を検出データＳＤとして制御部２１に供給するものである。光検出部２４は、カウント制御部６１と、光検出素子６２と、Ｉ／Ｖ変換部６３と、Ａ／Ｄ（Analog/Digital）変換部６４と、レジスタ６５とを有している。

カウント制御部６１は、カウント値ＣＮＴ０および信号ＤＳＴＤに基づいて、検出制御信号ＣＴＬＳを生成するものである。具体的には、カウント制御部６１は、まず、信号ＤＳＴＤを介して制御部２１から検出タイミングデータＳＴＤを取得する。そして、カウント制御部６１は、カウント値ＣＮＴ０が検出タイミングデータＳＴＤの値以下である場合には、検出制御信号ＣＴＬＳをディセーブルにする。そして、カウント制御部６１は、カウント値ＣＮＴ０が検出タイミングデータＳＴＤの値よりも大きくなったタイミングから所定の期間において、検出制御信号ＣＴＬＳをイネーブルにするようになっている。

光検出素子６２は、受光した光の強度に応じた電流を出力するものであり、図２に示した光センサＳＰＤに対応するものである。光検出素子６２は、この例では、フォトダイオードを用いて構成されている。

Ｉ／Ｖ変換部６３は、検出制御信号ＣＴＬＳがイネーブルである期間において、光検出素子６２から供給された電流信号（Ｉ）を積分して、電圧信号（Ｖ）に変換するものである。また、Ｉ／Ｖ変換部６３は、検出制御信号ＣＴＬＳがディセーブルである期間では、積分結果をリセットするようになっている。

Ａ／Ｄ変換部６４は、検出制御信号ＣＴＬＳがイネーブルからディセーブルに変化する直前のタイミングにおいて、Ｉ／Ｖ変換部６３から供給された電圧信号（アナログ信号）をサンプリングして、そのアナログ信号をデジタル信号に変換するものである。そして、Ａ／Ｄ変換部６４は、その変換後のデジタル信号を検出データＳＤとして出力するようになっている。

レジスタ６５は、Ａ／Ｄ変換部６４から供給された検出データＳＤを記憶するものである。そして、レジスタ６５は、クロック信号ＣＬＫＳに基づいて、記憶された検出データＳＤを、信号ＤＳＤを用いて制御部２１に供給するようになっている。

この構成により、光検出部２４は、検出制御信号ＣＴＬＳがイネーブルである期間において光を検出し、その期間における総受光量（積分値）に応じた検出データＳＤを生成し、その検出データＳＤを制御部２１に供給するようになっている。

ここで、画素Ｐは、本開示における「単位画素」の一具体例に対応する。画素パケットＰＣＴ１は、本開示における「第１の画素パケット」の一具体例に対応する。画素パケットＰＣＴ２は、本開示における「第２の画素パケット」の一具体例に対応する。スタートフラグＳＦは、本開示における「フラグデータ」の一具体例に対応する。発光タイミングデータＥＴＤは、本開示における「第１の制御データ」の一具体例に対応する。検出タイミングデータＳＴＤは、本開示における「第２の制御データ」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示パネル１の動作および作用について説明する。

（全体動作概要）
まず、図１などを参照して、表示パネル１の全体動作概要を説明する。制御部１０は、映像信号Ｓdisp0に基づいて、ドライバ部１２の動作に必要な様々な信号を生成し、これらの信号を輝度データＩＤとともに映像信号Ｓdispとしてドライバ部１２に供給する。その際、制御部１０の輝度データ生成部１１は、レシーバ部１３から供給される検出信号Ｓdetに基づいて、光を検出した位置に配置された画素Ｐの輝度データＩＤを生成し、映像信号Ｓdisp0により供給された１フレーム画像分の輝度データＩＤのうちの、この画素Ｐに対応する輝度データＩＤを、この生成した輝度データＩＤに置き換える。ドライバ部１２は、映像信号Ｓdispに基づいて、表示部２０の画素Ｐの各画素列に対して、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫを供給する。各画素Ｐは、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫを用いて画素パケットＰＣＴ１，ＰＣＴ２を転送する。その際、各画素Ｐは、スタートフラグＳＦが“０”である画素パケットＰＣＴ１，ＰＣＴ２が供給された場合には、その画素パケットＰＣＴ１，ＰＣＴ２をそのまま後段の画素Ｐに供給する。また、各画素Ｐは、スタートフラグＳＦが“１”である画素パケットＰＣＴ１が供給された場合には、その画素パケットＰＣＴ１における輝度データＩＤおよび制御データＣＤを読み出す。その際、各画素Ｐは、その画素パケットＰＣＴ１のうちのスタートフラグＳＦを“０”に変更するとともに輝度データＩＤおよび制御データＣＤを検出データＳＤに置き換えることにより、画素パケットＰＣＴ２を生成し、後段の画素Ｐに供給する。さらに、各画素Ｐは、次の画素パケットＰＣＴ１におけるスタートフラグＳＦを“１”に設定する。各画素Ｐは、読み出した輝度データＩＤおよび制御データＣＤ（発光タイミングデータＥＴＤ）に基づいて表示動作を行うとともに、読み出した制御データＣＤ（検出タイミングデータＳＴＤ）に基づいて光検出動作を行い、検出データＳＤを生成する。レシーバ部１３は、最後段の画素Ｐから供給されたデータ信号ＰＳ（Ｎ），ＰＤ（Ｎ）およびクロック信号ＣＫ（Ｎ）に基づいて、画素パケットＰＣＴ２に含まれる検出データＳＤを取得し、表示部２０の全画素Ｐ分の検出データＳＤを、検出信号Ｓdetとして制御部１０に供給する。

（画素パケットＰＣＴ１，ＰＣＴ２の転送動作）
次に、画素Ｐの動作について詳細に説明する。まず最初に、画素パケットＰＣＴ１，ＰＣＴ２の転送動作について説明する。

図６は、スタートフラグＳＦの値が“０”である画素パケットＰＣＴ１が供給された場合における、ｎ番目の画素Ｐ（ｎ）における動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｐ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｐ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｐ（ｎ）の前段の画素Ｐ（ｎ−１）は、“０”を示すスタートフラグＳＦと、輝度データＩＤと、制御データＣＤとからなるデータ信号ＰＤ（ｎ）（画素パケットＰＣＴ１）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｐ（ｎ）に供給する（図６（Ａ）〜（Ｃ））。

画素Ｐ（ｎ）の制御部２１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をスタートフラグＳＦとして取得する。この例では、スタートフラグＳＦは“０”であるため、制御部２１は、データ信号ＰＳ（ｎ），ＰＤ（ｎ）をそのままデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）として出力する（図６（Ｄ），（Ｅ））。その際、この例では、制御部２１は、入力されたデータ信号ＰＳ（ｎ）を２クロック分遅延させてデータ信号ＰＳ（ｎ＋１）として出力するとともに、入力されたデータ信号ＰＤ（ｎ）を２クロック分遅延させてデータ信号ＰＤ（ｎ＋１）として出力する。なお、遅延量はこれに限定されるものではなく、１クロック分であってもよいし、３クロック分以上であってもよい。

なお、この例では、スタートフラグＳＦの値が“０”である画素パケットＰＣＴ１が供給された場合を示したが、スタートフラグＳＦの値が“０”である画素パケットＰＣＴ２が供給された場合も同様である。

図７は、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ１が供給された場合における、ｎ番目の画素Ｐ（ｎ）における動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｐ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｐ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｐ（ｎ）の前段の画素Ｐ（ｎ−１）は、“１”を示すスタートフラグＳＦと、輝度データＩＤと、制御データＣＤとからなるデータ信号ＰＤ（ｎ）（画素パケットＰＣＴ１）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｐ（ｎ）に供給する（図７（Ａ）〜（Ｃ））。

画素Ｐ（ｎ）の制御部２１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をスタートフラグＳＦとして取得する。この例では、スタートフラグＳＦは“１”であるため、制御部２１は、輝度信号ＩＤおよび制御データＣＤを読み出し、この輝度信号ＩＤおよび制御データＣＤに基づいて、画素Ｐ（ｎ）が表示動作および光検出動作を行うように制御する。そして、制御部２１は、その画素パケットＰＣＴ１におけるスタートフラグＳＦの値を“０”に変更するとともに輝度信号ＩＤおよび制御データＣＤを検出データＳＤに置き換え、さらに、次のスタートフラグＳＦの値を“１”に変更して、図６の場合と同様に２クロック分遅延させてデータ信号ＰＤ（ｎ＋１）として出力する（図７（Ｅ））。すなわち、画素Ｐ（ｎ）は、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ１に基づいて、値が“０”であるスタートフラグＳＦと検出データＳＤとからなる画素パケットＰＣＴ２を生成する。

このように、画素Ｐ（ｎ）は、入力された画素パケットＰＣＴ１，ＰＣＴ２のスタートフラグＳＦの値に基づいて、その画素パケットＰＣＴ１が処理の対象であるか否かを判断する。そして、画素Ｐ（ｎ）は、その画素パケットＰＣＴ１が処理の対象でない場合には、その画素パケットＰＣＴ１をそのまま後段の画素Ｐ（ｎ＋１）に供給する。また、画素Ｐ（ｎ）は、その画素パケットＰＣＴ１が処理の対象である場合には、その画素パケットＰＣＴ１から輝度信号ＩＤおよび制御データＣＤを読み出すとともに、検出データＳＤを含む画素パケットＰＣＴ２を生成して後段の画素Ｐ（ｎ＋１）に供給する。

図８は、表示部２０における画素パケットＰＣＴ１，ＰＣＴ２の転送動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｐ（０）に入力されるクロック信号ＣＫ（０）およびデータ信号ＰＳ（０），ＰＤ（０）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｐ（１）に入力されるデータ信号ＰＳ（１），ＰＤ（１）をそれぞれ示し、（Ｆ），（Ｇ）は画素Ｐ（２）に入力されるデータ信号ＰＳ（２），ＰＤ（２）をそれぞれ示す。

ドライバ部１２は、０番目の画素Ｐ（０）のための画素パケットＰＣＴ１（０）と、１番目の画素Ｐ（１）のための画素パケットＰＣＴ１（１）と、２番目の画素Ｐ（２）のための画素パケットＰＣＴ１（２）とが連なるデータ信号ＰＤ（０）を生成し、このデータ信号ＰＤ（０）を、データ信号ＰＳ（０）およびクロック信号ＣＫ（０）とともに、初段の画素Ｐ（０）に供給する（図８（Ａ）〜（Ｃ））。

０番目の画素Ｐ（０）は、データ信号ＰＤ（０）（図８（Ｃ））において、値が“１”であるスタートフラグＳＦ（画素パケットＰＣＴ１（０）のスタートフラグＳＦ）を検出する。そして、画素Ｐ（０）は、その画素パケットＰＣＴ１（０）に含まれる輝度信号ＩＤおよび制御データＣＤを読み出す。そして、画素Ｐ（０）は、その画素パケットＰＣＴ１（０）のスタートフラグＳＦの値を“０”に変更するとともに輝度信号ＩＤおよび制御データＣＤを検出データＳＤに置き換えることにより、画素パケットＰＣＴ２（０）を生成する（図８（Ｅ））。

その後、画素Ｐ（０）は、データ信号ＰＤ（０）（図８（Ｃ））における、スタートフラグＳＦの値が“０”である画素パケット（画素パケットＰＣＴ１（１），ＰＣＴ１（２）など）を、そのまま出力する（図８（Ｅ））。その際、画素Ｐ（０）は、データ信号ＰＤ（１）（図８（Ｅ））における、生成した画素パケットＰＣＴ２（０）の次のスタートフラグＳＦ（画素パケットＰＣＴ１（１）のスタートフラグＳＦ）の値を“１”に変更する。

１番目の画素Ｐ（１）は、データ信号ＰＤ（１）（図８（Ｅ））における、スタートフラグＳＦの値が“０”である画素パケットＰＣＴ２（０）を、そのまま出力する（図８（Ｇ））。

その後、画素Ｐ（１）は、データ信号ＰＤ（１）（図８（Ｅ））において、値が“１”であるスタートフラグＳＦ（画素パケットＰＣＴ１（１）のスタートフラグＳＦ）を検出する。そして、画素Ｐ（１）は、その画素パケットＰＣＴ１（１）に含まれる輝度信号ＩＤおよび制御データＣＤを読み出す。そして、画素Ｐ（１）は、その画素パケットＰＣＴ１（１）のスタートフラグＳＦの値を“０”に変更するとともに輝度信号ＩＤおよび制御データＣＤを検出データＳＤに置き換えることにより、画素パケットＰＣＴ２（１）を生成する（図８（Ｇ））。

その後、画素Ｐ（１）は、データ信号ＰＤ（１）（図８（Ｅ））における、スタートフラグＳＦの値が“０”である画素パケット（画素パケットＰＣＴ１（２）など）を、そのまま出力する（図８（Ｅ））。その際、画素Ｐ（１）は、データ信号ＰＤ（１）（図８（Ｇ））における、生成した画素パケットＰＣＴ２（１）の次のスタートフラグＳＦ（画素パケットＰＣＴ１（２）のスタートフラグＳＦ）の値を“１”に変更する。

このようにして、デイジーチェーン接続されたＮ個の画素Ｐは、画素パケットＰＣＴ１，ＰＣＴ２を順次転送する。そして、各画素Ｐは、画素パケットＰＣＴ１から取得した輝度信号ＩＤおよび制御データＣＤ（発光タイミングデータＥＴＤ）に基づいて表示動作を行うとともに、その画素パケットＰＣＴ１から取得した制御データＣＤ（検出タイミングデータＳＴＤ）に基づいておよび光検出動作を行う。

（画素Ｐの詳細動作）
図９は、画素Ｐの一動作例を示すフローチャートを表すものである。図１０は、画素Ｐの一動作例を表すタイミング図を表すものである。図１０（Ｄ）〜（Ｆ）において、“ＯＮ”は発光素子２３Ｒ，２３Ｇ，２３Ｂが発光していることを示し、“ＯＦＦ”は発光素子２３Ｒ，２３Ｇ，２３Ｂが消光していることを示す。また、図１０（Ｇ）において、“ＯＮ”は光検出部２４が光を検出していることを示し、“ＯＦＦ”は光検出部２４が光を検出していないことを示す。画素Ｐは、１フレーム期間において、表示動作と光検出動作とを時分割的に行う。以下に、その詳細を説明する。

まず、画素Ｐは、タイミングｔ１〜ｔ２の期間（図１０）において、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ１を受信する（ステップＳ１）。具体的には、画素Ｐの制御部２１は、その画素パケットＰＣＴ１におけるスタートフラグＳＦの値が“１”であることを検出して、基準カウンタ２９を初期化し、カウント値ＣＮＴ０が初期値（例えば“０”）から増加し始める。そして、制御部２１は、そのスタートフラグＳＦに続く輝度データＩＤおよび制御データＣＤを読み出し、信号ＤＩＤおよびクロック信号ＣＬＫＲ，ＣＬＫＧ，ＣＬＫＢを用いて、その輝度データＩＤ（輝度データＩＤＲ，ＩＤＧ，ＩＤＢ）をレジスタ５２Ｒ，５２Ｇ，５２Ｂに対して供給する。そして、レジスタ５２Ｒ，５２Ｇ，５２Ｂは、輝度データＩＤＲ，ＩＤＧ，ＩＤＢをそれぞれ記憶する。また、制御部２１は、信号ＤＥＴＤを用いて、その制御データＣＤに含まれる発光タイミングデータＥＴＤをカウント制御部５１に対して供給し、信号ＤＳＴＤを用いて、その制御データＣＤに含まれる検出タイミングデータＳＴＤをカウント制御部６１に供給する。

基準カウンタ２９は、初期化された後、カウント値ＣＮＴ０を増加させる。そして、タイミングｔ３において、カウント値ＣＮＴ０が発光タイミングデータＥＴＤの値よりも大きくなる。

次に、画素Ｐは、タイミングｔ３（図１０）において表示動作を開始する（ステップＳ２）。具体的には、まず、タイミングｔ３において、カウント制御部５１は、カウント値ＣＮＴ１を初期値（例えば“０”）から増加させ始める。すなわち、タイミングｔ３において、カウント値ＣＮＴ０が発光タイミングデータＥＴＤの値よりも大きくなったので、カウント制御部５１は、カウント値ＣＮＴ１を初期値から増加させ始める。そして、カウント比較部５３Ｒ，５３Ｇ，５３Ｂは、カウント値ＣＮＴ１が初期値（例えば“０”）から増加し始めたタイミングから、カウント値ＣＮＴ１が輝度データＩＤＲ，ＩＤＧ，ＩＤＢの値になるタイミングまでの期間をパルス幅とするパルス信号をそれぞれ生成する。そして、発光素子２３Ｒ，２３Ｇ，２３Ｂは、このパルスの期間において所定の輝度で発光する。このようにして、発光素子２３Ｒ，２３Ｇ，２３Ｂは、発光タイミングデータＥＴＤに応じたタイミングｔ３から、輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた長さの期間においてそれぞれ発光する。

その後も、基準カウンタ２９は、カウント値ＣＮＴ０を引き続き増加させる。そして、タイミングｔ４において、カウント値ＣＮＴ０が検出タイミングデータＳＴＤの値よりも大きくなる。

次に、画素Ｐは、タイミングｔ４〜ｔ５の期間（図１０）において、光検出動作を行う（ステップＳ３）。具体的には、まず、タイミングｔ４において、カウント制御部６１は、このタイミングｔ４〜ｔ５の所定の期間において、検出制御信号ＣＴＬＳをイネーブルにする。すなわち、タイミングｔ４において、カウント値ＣＮＴ０が検出タイミングデータＳＴＤの値よりも大きくなったので、カウント制御部６１は、このタイミングｔ４から所定の期間において、検出制御信号ＣＴＬＳをイネーブルにする。そして、Ｉ／Ｖ変換部６３は、検出制御信号ＣＴＬＳがイネーブルである期間において、光検出素子６２から供給された電流信号（Ｉ）を積分して、電圧信号（Ｖ）に変換する。Ａ／Ｄ変換部６４は、タイミングｔ５の直前において、Ｉ／Ｖ変換部６３から供給された電圧信号（アナログ信号）をサンプリングして、そのアナログ信号をデジタル信号に変換し、このデジタル信号を検出データＳＤとして出力する。そして、レジスタ６５は、その検出データＳＤを記憶する。このようにして、光検出部２４は、検出タイミングデータＳＴＤに応じたタイミングｔ４から所定の期間において、光を検出する。

次に、画素Ｐは、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ１を受信するとともに、画素パケットＰＣＴ２を送信する（ステップＳ４）。具体的には、画素Ｐは、ステップＳ１と同様に、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ１から輝度データＩＤおよび制御データＣＤを読み出すとともに、所定の処理を行う。そして、制御部２１は、信号ＤＳＤおよびクロック信号ＣＬＫＳを用いて、レジスタ６５から検出データＳＤを取得する。そして、制御部２１は、その画素パケットＰＣＴ１におけるスタートフラグＳＦの値を“０”に変更するとともに輝度信号ＩＤおよび制御データＣＤを検出データＳＤに置き換えることにより画素パケットＰＣＴ２を生成し、この画素パケットＰＣＴ２を送信する。

これ以後、画素Ｐは、ステップＳ２〜Ｓ４の動作を繰り返す。

このように、表示パネル１では、画素Ｐごとに発光タイミングデータＥＴＤおよび検出タイミングデータＳＴＤを設定することができる。これにより、表示パネル１では、画素Ｐごとに、発光素子２３Ｒ，２３Ｇ，２３Ｂの発光開始タイミング（図１０におけるタイミングｔ３）を設定することができるとともに、光検出部２４の検出開始タイミング（図１０におけるタイミングｔ４）を設定することができる。

図１１は、表示パネル１における表示動作および光検出動作のタイミング図を表すものである。ここで、図１１において、横軸は時間を示し、縦軸は表示部２０の垂直方向（縦方向）における位置を示す。表示パネル１では、１フレーム期間（１Ｆ）のそれぞれにおいて、転送動作Ｍ１と、表示動作Ｍ２と、光検出動作Ｍ３を行う。以下に、その詳細を説明する。

まず、タイミングｔ１１〜ｔ１２の期間において、表示パネル１は、転送動作Ｍ１を行う。具体的には、まず、ドライバ部１２は、表示部２０の画素Ｐの各画素列に対して、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫを用いて、一連の画素パケットＰＣＴ１を供給する。そして、各画素Ｐは、一連の画素パケットＰＣＴ１のうちの、スタートフラグＳＦが“１”である画素パケットＰＣＴ１に基づいて画素パケットＰＣＴ２を生成して後段の画素Ｐに供給するとともに、スタートフラグＳＦが“０”である画素パケットＰＣＴ１，ＰＣＴ２をそのまま後段の画素Ｐに供給する。これにより、デイジーチェーン接続されたＮ個の画素Ｐは、画素パケットＰＣＴ１，ＰＣＴ２を順次転送する。その際、この例では、図１に示したように、ドライバ部１２を表示部２０の下側に配置したため、表示部２０は、図１１に示したように、表示部２０の最下部から最上部に向かって画素パケットＰＣＴ１，ＰＣＴ２を順次転送する。

次に、タイミングｔ１２〜ｔ１３の期間において、表示パネル１は、表示動作Ｍ２を行う。具体的には、各画素Ｐの発光素子２３Ｒ，２３Ｇ，２３Ｂは、発光タイミングデータＥＴＤに応じたタイミングから、輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた長さの期間においてそれぞれ発光する。発光タイミングデータＥＴＤは、この例では、表示パネル１が、表示部２０の最上部から最下部に向かって表示動作Ｍ２を順次開始するように設定されている。すなわち、表示パネル１は、表示画面の最上部から線順次走査により表示動作を行う通常の表示パネルと同様に、最上部から表示動作Ｍ２を順次開始する。なお、この例では、輝度データＩＤＲ，ＩＤＧ，ＩＤＢを、最大値にそれぞれ設定している。すなわち、発光素子２３Ｒ，２３Ｇ，２３Ｂの発光期間（図１１における表示動作Ｍ２の横方向の幅）は、最も長い期間になるように設定されている。この最長発光時間は、１フレーム期間の１／３程度である。これにより、表示パネル１では、例えば、ユーザが動きの速い映像を観察する際に、残像が生じて画質が低下したように感じるおそれを低減することができる。

次に、タイミングｔ１３〜ｔ１４の期間において、表示パネル１は、光検出動作Ｍ３を行う。具体的には、各画素Ｐの光検出部２４は、検出タイミングデータＳＴＤに応じたタイミングから所定の期間において、光を検出する。検出タイミングデータＳＴＤは、この例では、表示パネル１が、表示部２０の全面にわたり同じ期間に光検出動作Ｍ３を行うように設定されている。これにより、表示パネル１では、正確な光検出を行うことができる。すなわち、例えば、光検出動作を、表示動作Ｍ２と同様に、表示画面の最上部から順に開始するようにした場合には、各ラインにおける光検出期間のずれに起因して、光検出結果のマップデータが歪み、光検出精度が低下するおそれがある。一方、表示パネル１では、光検出動作Ｍ３を表示部２０の全面にわたり同じ期間に行うようにしたので、光検出結果のマップデータが歪むおそれを低減することができ、光検出精度が低下するおそれを低減することができる。

このように、表示パネル１では、画素Ｐごとに発光タイミングデータＥＴＤおよび検出タイミングデータＳＴＤを設定するようにしたので、表示動作Ｍ２と光検出動作Ｍ３の開始タイミングを自由に設定することができ、動作の自由度を高めることができる。

また、表示パネル１では、発光素子２３Ｒ，２３Ｇ，２３Ｂが発光動作を行わない期間に光検出動作Ｍ３を行うようにしたので、時間を有効活用して光検出動作を行うことができる。すなわち、表示パネル１では、図１１に示したように、画質を高めるため、発光素子２３Ｒ，２３Ｇ，２３Ｂの最長発光時間を１フレーム期間の１／３程度に設定している。よって、例えば、表示パネル１が光検出動作Ｍ３を行わない場合には、各画素Ｐが実質的な動作を行わない、いわゆるアイドル状態になる期間が生じてしまう。表示パネル１では、この期間に光検出動作Ｍ３を行うようにしたので、時間を有効活用することができる。

また、表示パネル１では、各画素Ｐは、スタートフラグＳＦの値が”１”である画素パケットＰＣＴ１を受信するとともに、画素パケットＰＣＴ２を生成して送信するようにしたので、伝送帯域を有効活用して光検出動作を行うことができる。すなわち、ある画素パケットＰＣＴ１に含まれる輝度データＩＤおよび制御データＣＤは、１つの画素Ｐによってのみ読み出されるものであり、その画素Ｐの後ろに接続された１または複数の画素Ｐが、この画素パケットＰＣＴ１を実質的に使用することはない。よって、例えば、表示パネル１が光検出動作Ｍ３を行わない場合には、伝送帯域が無駄になってしまうおそれがある。一方、表示パネル１では、スタートフラグＳＦの値が”１”である画素パケットＰＣＴ１を受信するとともに、画素パケットＰＣＴ２を生成して送信するようにしたので、伝送帯域を有効活用することができる。

表示パネル１では、画素Ｐをデイジーチェーン接続している。これにより、各画素Ｐは、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫを前段の画素Ｐから受け取り、それらに基づいて新たなデータ信号ＰＳ，ＰＤおよびクロック信号ＣＫを生成して次段の画素Ｐに対して供給する。そして、各画素Ｐは、データ信号ＰＤから、その画素Ｐに係る輝度データＩＤを読み込み、その輝度データＩＤに応じた輝度で発光する。このように、表示パネル１では、画素Ｐをデイジーチェーン接続するようにしたので、画質を高めることができる。

すなわち、例えば、特許文献１に記載された表示パネルでは、駆動部が、ゲート線やデータ線を介して各画素を駆動する。このゲート線やデータ線は、一画素列分の複数の画素、または一画素行分の複数の画素に接続される、いわばグローバルな配線である。よって、例えば、大画面の表示パネルを実現しようとする場合には、これらの配線が長くなるため、配線の抵抗や寄生容量が増加し、各画素を十分に駆動することができなくなるおそれがある。また、例えば、高精細な表示パネルを実現しようとする場合には、各フレーム期間により多くのラインを駆動する必要があることから、１水平期間（１Ｈ）に割り当てられる時間が短くなり、各画素を十分に駆動することができなくなるおそれがある。また、例えば、フレームレートを高めようとする場合にも、１水平期間（１Ｈ）に割り当てられる時間が短くなり、各画素を十分に駆動することができなくなるおそれがある。

一方、本実施の形態に係る表示パネル１では、画素Ｐをデイジーチェーン接続するようにしている。すなわち、各画素Ｐは、上述したようなグローバルな配線ではなく、画素Ｐ間のローカルな配線を介して、次段の画素Ｐを駆動する。よって、各画素Ｐは、このような短い配線を介して、比較的容易に次段の画素Ｐを駆動することができ、大画面の表示パネルを実現することができる。また、各画素Ｐは、配線が短いため、比較的容易にデータ信号ＰＳ，ＰＤなどの転送速度を高めることができ、高精細な表示パネルやフレームレートの高い表示パネルを実現することができる。

また、このように画素Ｐをデイジーチェーン接続するようにしたので、表示パネル１の構成をシンプルにすることができる。すなわち、例えば、特許文献１に記載された表示パネルでは、水平方向（横方向）に延伸する複数のゲート線、垂直方向（縦方向）に延伸する複数のデータ線、ゲート線に接続されたいわゆるゲートドライバ、およびデータ線に接続されたいわゆるデータドライバを設けるため、構成が複雑になるおそれがある。一方、本実施の形態に係る表示パネル１では、画素Ｐをデイジーチェーン接続するようにしたので、図１に示したように、垂直方向（縦方向）に延伸する画素Ｐ間の配線と、ドライバ部２０等のみを設ければよいため、水平方向（横方向）に延伸する配線や、その配線を駆動するための駆動部を設けなくてすみ、表示パネル１の構成をシンプルにすることができる。

また、表示パネル１では、デジタル信号（データ信号ＰＳ，ＰＤおよびクロック信号ＣＫ）を用いて各画素Ｐの発光を制御するようにしたので、ノイズの画質への影響を低減することができる。例えば、特許文献１に記載された表示パネルでは、アナログ信号を用いているため、ノイズにより画質が劣化するおそれがある。また、特に、大画面、高精細、またはフレームレートが高い表示パネルでは、ノイズの画質への影響がさらに大きくなるおそれがある。一方、本実施の形態に係る表示パネル１では、デジタル信号を用いるようにしたので、ノイズの画質への影響を低減することができる。

また、このようにデジタル信号を用いるようにしたので、輻射を低減することができる。すなわち、例えば、アナログ信号を用いた場合には、階調表現や、ノイズに対する耐性などの観点から、信号振幅を大きくする必要があり、この場合には、輻射が増大してしまう。一方、本実施の形態に係る表示パネル１では、デジタル信号を用いるようにしたので、信号振幅を小さくすることができるため、輻射を低減することができる。

また、表示パネル１では、画素Ｐをデイジーチェーン接続したので、データ信号ＰＳ，ＰＤなどの信号振幅を小さくすることができる。すなわち、例えば、上述したグローバル配線の場合には、表示駆動部から離れるに従い、信号振幅が減衰するおそれがある。この場合には、表示駆動部は、大きな信号振幅のデータ信号ＰＳ，ＰＤを生成する必要がある。一方、表示パネル１では、画素Ｐを通過する度に、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫが波形整形されることにより信号振幅が維持される。つまり、信号振幅が減衰するおそれを低減することができるため、データ信号ＰＳ，ＰＤの信号振幅を小さくすることができる。これにより、上述した輻射を低減できるとともに、電源電圧を低くすることができ、消費電力を低減することができる。

［効果］
以上のように本実施の形態では、発光素子が発光動作を行わない期間に光検出動作を行うようにしたので、時間を有効活用して光検出動作を行うことができる。

また、本実施の形態では、各画素は、画素パケットＰＣＴ１を受信するとともに、画素パケットＰＣＴ２を生成して送信するようにしたので、伝送帯域を有効活用して光検出動作を行うことができる。

また、本実施の形態では、画素ごとに発光タイミングデータおよび検出タイミングデータを設定するようにしたので、表示動作と光検出動作の開始タイミングを自由に設定することができる。

［変形例１−１］
上記実施の形態では、ドライバ部１２を表示部２０の下側に配置したが、これに限定されるものではなく、これに代えて、例えば、図１２に示す表示パネル１Ａのように、表示部２０の上側に配置してもよい。この場合には、表示パネル１Ａは、図１３に示すように、表示部２０の最上部から最下部に向かって画素パケットＰＣＴ１，ＰＣＴ２を順次転送するとともに、最上部から最下部に向かって表示動作Ｍ２を順次開始する。具体的には、表示部２０は、タイミングｔ３１〜ｔ３３の期間において転送動作Ｍ１を行い、タイミングｔ３３より前のタイミングｔ３２から、タイミングｔ３４までの期間において表示動作Ｍ２を行う。これにより、表示パネル１Ａでは、表示パネル１の場合に比べて、例えば、光検出動作Ｍ３を行う期間（タイミングｔ３４〜ｔ３５）を長く設定することができる。

［変形例１−２］
上記実施の形態に係る表示パネル１を複数枚並べて、大きな表示装置を構成してもよい。以下に、いくつかの例を挙げて本変形例について説明する。

図１４は、本変形例に係る表示装置１００の一構成例を表すものである。表示装置１００では、４枚の表示パネル１（１０１〜１０４）を水平方向に２枚、垂直方向に２枚配置している。具体的には、表示パネル１０１を左上に配置し、表示パネル１０２を左下に配置し、表示パネル１０３を右上に配置し、表示パネル１０４を右下に配置している。

図１５は、表示装置１００の各表示パネル１における表示動作および光検出動作のタイミング図を表すものであり、（Ａ）は表示パネル１０１，１０３の動作を示し、（Ｂ）は表示パネル１０２，１０４の動作を示す。表示装置１００では、４枚の表示パネル１０１〜１０４は、タイミングｔ４１〜ｔ４２の期間において、転送動作Ｍ１をそれぞれ同時に行う。そして、タイミングｔ４２〜ｔ４３の期間において、表示装置１００の上半分に配置された表示パネル１０１，１０３が、最上部から最下部に向かって表示動作Ｍ２をそれぞれ開始し、続くタイミングｔ４３〜ｔ４４の期間において、表示装置１００の下半分に配置された表示パネル１０２，１０４が、最上部から最下部に向かって表示動作Ｍ２をそれぞれ開始する。すなわち、表示装置１００では、４枚の表示パネル１０１〜１０４があたかも１枚の表示パネルであるかのように、表示装置１００の表示画面の最上部から最下部に向かって表示動作Ｍ２を行う。そして、４枚の表示パネル１０１〜１０４は、タイミングｔ４５〜ｔ４６の期間において、光検出動作Ｍ３をそれぞれ同時に行う。このように、表示装置１００では、４枚の表示パネル１０１〜１０４があたかも１枚の表示パネルであるかのように、表示動作Ｍ２を行うようにしたので、画質の低下を抑えることができる。

また、例えば、より多くの表示パネル１を並べて、より大きな表示装置を構成してもよい。以下に、一例として、水平方向に１０枚、垂直方向に１０枚の表示パネル１を並べて構成した表示装置１１０について説明する。

図１６は、表示装置１１０の各表示パネル１における表示動作および光検出動作のタイミング図を表すものであり、（Ａ）は上から奇数枚目の表示パネル１Ｂの動作を示し、（Ｂ）は上から偶数枚目の表示パネル１Ｃの動作を示す。表示装置１１０では、タイミングｔ５１〜ｔ５２の期間において、すべての表示パネル１が転送動作Ｍ１をそれぞれ同時に行う。そして、タイミングｔ５２〜ｔ５３の期間において、すべての表示パネル１が表示動作Ｍ２を行う。その際、奇数番目の表示パネル１Ｂは、最上部から最下部へ向かって順次、表示動作Ｍ２をそれぞれ開始し、偶数番目の表示パネル１Ｃは、最下部から最上部へ向かって順次、表示動作Ｍ２をそれぞれ開始する。すなわち、奇数番目の表示パネル１Ｂの最下部と、その表示パネル１Ｂの下に配置された偶数番目の表示パネル１Ｃの最上部では、表示動作Ｍ２がほぼ同時に開始される。同様に、偶数番目の表示パネル１Ｃの最下部と、その表示パネル１Ｃの下に配置された奇数番目の表示パネル１Ｂの最上部では、表示動作Ｍ２がほぼ同時に開始される。そして、タイミングｔ５３〜ｔ５４の期間において、すべての表示パネル１が光検出動作Ｍ３をそれぞれ同時に行う。このように、表示装置１１０では、垂直方向に隣り合う表示パネル１の境界付近において、表示動作Ｍ２をほぼ同時に開始するようにしたので、画質の低下を抑えることができる。

［変形例１−３］
上記実施の形態では、各画素Ｐは、発光素子２３Ｒ，２３Ｇ，２３Ｂの発光時間の長さによって輝度の階調を表現したが、これに限定されるものではなく、これに代えて、例えば、発光素子２３Ｒ，２３Ｇ，２３Ｂが発する光の強度によって輝度の階調を表現してもよい。

［変形例１−４］
上記実施の形態では、デイジーチェーン接続されたＮ個の画素Ｐのすべてが光検出動作を行うようにしたが、これに限定されるものではなく、これに代えて、例えば、Ｎ個の画素Ｐのうちの一部が光検出動作を行うようにしてもよい。また、上記実施の形態では、光検出部２４を有するＮ個の画素Ｐをデイジーチェーン接続したが、これに限定されるものではなく、これに代えて、例えば、光検出部２４を有しない複数の画素と、光検出部２４を有する複数の画素Ｐとをデイジーチェーン接続してもよい。具体的には、例えば、光検出部２４を有しない画素と、検出部２４を有する画素Ｐとを交互に配置することができる。

［変形例１−５］
上記実施の形態では、光検出動作Ｍ３を表示部２０の全面にわたり同じ期間に行うようにしたが、これに限定されるものではなく、これに代えて、例えば、表示動作Ｍ２と同様に、表示画面の最上部から順に行うようにしてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示パネル２について説明する。本実施の形態は、画像を表示するとともに、いわゆるイメージスキャナとしても機能する表示部を用いたものである。なお、上記第１の実施の形態に係る表示パネル１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１７は、本実施の形態の表示パネル２の一構成例を表すものである。表示パネル２は、制御部１５と、表示部３０とを備えている。

制御部１５は、画像生成部１６を有している。画像生成部１６は、後述するように、レシーバ部１３から供給される検出信号Ｓdetに基づいて、画像を生成し、映像信号Ｓdisp0により供給された画像を、生成した画像に置き換えるものである。

表示部３０は、表示部２０と同様に、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫに基づいて画像を表示するとともに、光を検出するものである。表示部３０には、画素Ｑがマトリクス状に配置されている。垂直方向に並設されたＮ個の画素Ｑ（Ｑ（０）〜Ｑ（Ｎ−１））は、デイジーチェーン接続されている。各画素Ｑは、図２に示したように、３つのサブ画素ＰsubR，ＰsubG，ＰsubBと、光センサＳＰＤとを有している。

図１８は、表示パネル２の一動作例を表すものである。この例では、表示パネル２を用いて、いわゆるスキャナブルテーブルとして機能する表示装置６を構成している。この表示装置６は、その表示画面上に載せられた写真７の画像を取得し、その取得した画像を表示するものである。具体的には、表示部３０の各画素Ｑ、写真７に対して白色光を照射するとともに光を検出し、その検出結果をレシーバ部１３に供給する。そして、レシーバ部１３は、表示部３０の全画素Ｑ分の検出結果を、検出信号Ｓdetとして制御部１５に供給する。制御部１５の画像生成部１６は、この検出信号Ｓdetに基づいて、画像を生成する。その際、画像生成部１６は、例えば画像の拡大や、色の調整などの所定の画像処理を行う。そして、画像生成部１６は、映像信号Ｓdisp0により供給された１フレーム画像分の輝度データＩＤのうちの、所定の画像領域における輝度データＩＤを、この生成した画像に係る輝度データＩＤに置き換える。これにより、表示パネル２は、写真７の画像を表示面に表示することができるようになっている。

図１９は、画素Ｑの一構成例を表すものである。画素Ｑは、発光制御部３２と、光検出部３４とを有している。

発光制御部３２は、カウント比較部７３Ｒ，７３Ｇ，７３Ｂを有している。カウント比較部７３Ｒは、上記第１の実施の形態に係るカウント比較部５３Ｒと同様に、カウント値ＣＮＴ１と、レジスタ５２Ｒに記憶された輝度データＩＤＲの値とを比較することにより、輝度データＩＤＲに応じたパルス幅を有するパルス信号を生成するものである。また、カウント比較部７３Ｒは、検出制御信号ＣＴＬＳがイネーブルである期間にもパルスを生成するようになっている。カウント比較部７３Ｇ，７３Ｂについても同様である。これにより、発光制御部３２は、検出タイミングデータＳＴＤに応じたタイミングから所定の期間において、発光部２３に白色光を発光させるようになっている。

光検出部３４は、光検出素子８２Ｒ，８２Ｇ，８２Ｂと、Ｉ／Ｖ変換部８３と、Ａ／Ｄ変換部８４と、レジスタ８５とを有している。光検出素子８２Ｒは、赤色（Ｒ）の光の強度に応じた電流を出力するものであり、光検出素子８２Ｇは、緑色（Ｇ）の光の強度に応じた電流を出力するものであり、光検出素子８２Ｂは、青色（Ｂ）の光の強度に応じた電流を出力するものである。３つの光検出素子８２Ｒ，８２Ｇ，８２Ｂは、図２に示した光センサＳＰＤに対応するものである。この光検出素子８２Ｒ，８２Ｇ，８２Ｂは、例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタおよびフォトダイオードを用いてそれぞれ構成することができる。Ｉ／Ｖ変換部８３は、検出制御信号ＣＴＬＳに基づいて、光検出素子８２Ｒ，８２Ｇ，８２Ｂから供給された電流信号（Ｉ）を積分して電圧信号（Ｖ）に変換するものである。その際、Ｉ／Ｖ変換部８３は、光検出素子８２Ｒ，８２Ｇ，８２Ｂから供給された電流信号を時分割的に切り替え、電流信号をそれぞれ積分し、電圧信号にそれぞれ変換するようになっている。そして、Ａ／Ｄ変換部６４は、これらの電圧信号（アナログ信号）をそれぞれデジタル信号に変換し、検出データＳＤとして出力するものである。すなわち、検出データＳＤは、３つの光検出素子８２Ｒ，８２Ｇ，８２Ｂに係る検出結果を含むものである。レジスタ８５は、Ａ／Ｄ変換部８４から供給された検出データＳＤを記憶するものである。そして、レジスタ８５は、クロック信号ＣＬＫＳに基づいて、記憶された検出データＳＤを、信号ＤＳＤを用いて制御部２１に供給するようになっている。

なお、この例では、Ｉ／Ｖ変換部８３は、光検出素子８２Ｒ，８２Ｇ，８２Ｂから供給された電流信号を時分割的に切り替えて積分したが、これに限定されるものではなく、これに代えて、例えば、３系統のＩ／Ｖ変換部を設けることにより、光検出素子８２Ｒ，８２Ｇ，８２Ｂから供給された電流信号を同時に積分してもよい。

ここで、画素Ｑは、本開示における「単位画素」の一具体例に対応する。画像生成部１６は、本開示における「輝度データ生成部」の一具体例に対応する。

図２０は、表示パネル２における表示動作および画像取得動作のタイミング図を表すものである。表示パネル２では、例えば、ある１フレーム期間（１Ｆ）において、転送動作Ｍ１と、表示動作Ｍ２と、画像取得動作Ｍ４を行う。具体的には、まず、表示パネル２は、上記第１の実施の形態に係る表示パネル１の場合（図１１）と同様に、タイミングｔ６１〜ｔ６２の期間において転送動作Ｍ１を行い、タイミングｔ６２〜ｔ６３の期間において表示動作Ｍ２を行う。次に、タイミングｔ６３〜ｔ６４の期間において、表示パネル２は、画像取得動作Ｍ４を行う。具体的には、各画素Ｑの発光部２３が、検出タイミングデータＳＴＤに応じたタイミングから所定の期間において、白色光を発光する。そして、各画素Ｑの光検出部３４は、検出タイミングデータＳＴＤに応じたタイミングから所定の期間において、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光を時分割的に検出する。

以上のように本実施の形態では、光検出動作と同時に発光動作を行うようにしたので、画像を取得することができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態に係る表示パネル２に、上記第１の実施の形態の各変形例を適用してもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る表示パネル３について説明する。本実施の形態は、表示部における輝度の経時変化を補正する機能を有するものである。なお、上記第１の実施の形態に係る表示パネル１などと実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２１は、本実施の形態の表示パネル３の一構成例を表すものである。表示パネル３は、表示部４０と、制御部１２０とを備えている。

表示部４０は、表示部２０と同様に、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫに基づいて画像を表示するとともに、光を検出するものである。表示部４０には、画素Ｒがマトリクス状に配置されている。図２１に示したように、垂直方向に並設されたＮ個の画素Ｒ（Ｒ（０）〜Ｒ（Ｎ−１））は、デイジーチェーン接続されている。

図２２は、画素Ｒの一構成例を表すものである。画素Ｒは、光検出部４４を有している。光検出部４４は、上記第２の実施の形態に係る光検出部３４と同様に、光検出素子７２Ｒ，７２Ｇ，７２Ｂを有している。光検出素子７２Ｒは、発光素子２３Ｒが発光する赤色（Ｒ）の光の強度に応じた電流を出力するものであり、光検出素子７２Ｇは、発光素子２３Ｇが発光する緑色（Ｇ）の光の強度に応じた電流を出力するものであり、光検出素子７２Ｂは、発光素子２３Ｂが発光する青色（Ｂ）の光の強度に応じた電流を出力するものである。レジスタ８５に記憶される検出データＳＤは、この３つの光検出素子７２Ｒ，７２Ｇ，７２Ｂに係る検出結果を含むものである。

制御部１２０は、補正量算出部１２１と、補正メモリ１２２と、輝度データ補正部１２３とを有している。補正量算出部１２１は、検出信号Ｓdetに含まれる各画素Ｒの検出データＳＤに基づいて、各画素Ｒの発光素子２３Ｒ，２３Ｇ，２３Ｂの輝度の経時変化の度合いを取得し、その度合いに基づいて、各画素Ｒにおける輝度データＩＤの補正量を算出するものである。すなわち、発光素子２３Ｒ，２３Ｇ，２３Ｂは、通電時間が長くなるのに応じて、輝度が変化するおそれがあるため、補正量算出部１２１は、各画素Ｒの発光素子２３Ｒ，２３Ｇ，２３Ｂの輝度の経時変化の度合いを取得し、その度合いに基づいて、その画素Ｒにおける輝度を補正するようになっている。補正量算出部１２１は、この動作を、所定の期間（例えば１日や１カ月など）に一回の割合で行い、算出した補正量を補正メモリ１２２に供給するようになっている。補正メモリ１２２は、各画素Ｒにおける輝度データＩＤの補正量を記憶するものである。輝度データ補正部１２３は、補正メモリ１２２に記憶された輝度データＩＤの補正量に基づいて、入力された映像信号Ｓdisp0における各画素Ｒの輝度データＩＤを補正するものである。

ここで、画素Ｒは、本開示における「単位画素」の一具体例に対応する。輝度データ補正部１２３は、本開示における「輝度データ生成部」の一具体例に対応する。

図２３は、表示パネル３における表示動作および画像取得動作のタイミング図を表すものである。表示パネル３では、例えば、ある１フレーム期間（１Ｆ）において、転送動作Ｍ１と、表示動作Ｍ２と、輝度取得動作Ｍ５を行う。具体的には、まず、表示パネル３は、上記第１の実施の形態に係る表示パネル１の場合（図１１）と同様に、タイミングｔ７１〜ｔ７２の期間において転送動作Ｍ１を行い、タイミングｔ７２〜ｔ７３の期間において表示動作Ｍ２を行う。また、表示パネル３の各画素Ｒは、各画素Ｒが表示動作Ｍ２を開始した直後において、輝度取得動作Ｍ５を行う。すなわち、表示動作Ｍ２では、各画素Ｒの発光素子２３Ｒ，２３Ｇ，２３Ｂは、発光タイミングデータＥＴＤに応じたタイミングから、輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた長さの期間においてそれぞれ発光するので、表示動作Ｍ２を開始した直後の期間において、輝度取得動作Ｍ５を行う。

以上のように本実施の形態では、各画素の発光素子の輝度を検出するようにしたので、表示部における輝度の経時変化を補正することができる。その他の効果は、上記第１の実施の形態などの場合と同様である。

［変形例３−１］
上記実施の形態に係る表示パネル３に、上記第１の実施の形態の各変形例を適用してもよい。

＜４．第４の実施の形態＞
次に、第４の実施の形態に係る表示パネル４について説明する。本実施の形態は、表示部における輝度の温度依存性を補正する機能を有するものである。なお、上記第１の実施の形態に係る表示パネル１などと実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２４は、本実施の形態の表示パネル４の一構成例を表すものである。表示パネル４は、表示部１４０と、制御部１３０とを備えている。

表示部１４０は、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫに基づいて画像を表示するとともに、温度を検出するものである。表示部１４０には、画素Ｓがマトリクス状に配置されている。垂直方向に並設されたＮ個の画素Ｓ（Ｓ（０）〜Ｓ（Ｎ−１））は、デイジーチェーン接続されている。

図２５は、表示部１４０の一構成例を表すものである。各画素Ｓは、３つのサブ画素ＰsubR，ＰsubG，ＰsubBと、温度センサＳＴとを有している。温度センサＳＴは、温度を検出するものである。この構成により、各画素Ｓは、３つのサブ画素ＰsubR，ＰsubG，ＰsubBを用いて表示動作を行うとともに、温度センサＳＴを用いて温度検出動作を行うようになっている。

図２６は、画素Ｓの一構成例を表すものである。画素Ｓは、温度検出部１４４を有している。温度検出部１４４は、サーミスタ９２を有している。サーミスタ９２は、温度に応じて電気抵抗が変化するものであり、図２５に示した温度センサＳＴに対応するものである。サーミスタ９２は、この例では、図示しない定電流源により所定の電流が供給され、温度に応じた電圧値が発生するようになっている。レジスタ６５に記憶される検出データＳＤは、このサーミスタ９２に係る検出結果を含むものである。

制御部１３０は、補正量算出部１３１と、輝度データ補正部１３２とを有している。補正量算出部１３１は、検出信号Ｓdetに含まれる各画素Ｓの検出データＳＤに基づいて、各画素Ｓにおける温度を取得し、その温度に基づいて、各画素Ｓにおける輝度データＩＤの補正量を算出するものである。すなわち、発光素子２３Ｒ，２３Ｇ，２３Ｂは、温度によって輝度が変化するおそれがあるため、補正量算出部１３１は、各画素Ｓにおける温度を取得し、その温度に基づいて、その画素Ｓにおける輝度を補正するようになっている。輝度データ補正部１３２は、補正量算出部１３１により得られた輝度データＩＤの補正量に基づいて、入力された映像信号Ｓdisp0における各画素Ｓの輝度データＩＤを補正するものである。

ここで、画素Ｓは、本開示における「単位画素」の一具体例に対応する。輝度データ補正部１３２は、本開示における「輝度データ生成部」の一具体例に対応する。

以上のように本実施の形態では、各画素における温度を検出するようにしたので、表示部における輝度の温度依存性を補正することができる。その他の効果は、上記第１の実施の形態などの場合と同様である。

［変形例４−１］
上記実施の形態に係る表示パネル４に、上記第１の実施の形態の各変形例を適用してもよい。

＜５．適用例＞
次に、上記実施の形態および変形例で説明した表示パネルの適用例について説明する。

図２７は、上記実施の形態等の表示パネルが適用されるノート型パーソナルコンピュータの外観を表すものである。このノート型パーソナルコンピュータは、例えば、本体２１０と、キーボード２２０と、表示部２３０とを有している。この表示部２３０には、上記実施の形態等に係る表示パネルが適用されている。

図２８は、上記実施の形態等の表示パネルが適用されるスマートフォンの外観を表すものである。このスマートフォンは、例えば、本体３１０と、操作部３２０と、表示部３３０とを有している。この表示部３３０には、上記実施の形態等に係る表示パネルが適用されている。

上記実施の形態等の表示パネルは、このような電子機器の他、モニタ、テレビジョン装置、デジタルカメラ、ビデオカメラ、サッカー場や野球場などに設置される大型のディスプレイなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示パネルは、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態等では、画素パケットＰＣＴ１の制御データＣＤは、発光タイミングデータＥＴＤおよび検出タイミングデータＳＴＤを含むようにしたが、これに限定されるものではなく、他の制御データを含むようにしてもよい。

また、例えば、上記の各実施の形態等では、ＬＥＤを表示素子として用いたが、これに限定されるものではなく、これに代えて、有機ＥＬ素子を表示素子として用いてもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）デジタル輝度データを含む第１の画素パケットを生成するドライバ部と、
順次接続され、それぞれが、前記第１の画素パケットの前記デジタル輝度データに基づいて表示動作を行うとともに、少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力する複数の単位画素と、
前記第２の画素パケットを受け取るレシーバ部と
を備えた表示パネル。

（２）前記第１の画素パケットは、フラグデータをさらに含み、
各単位画素は、前記フラグデータの値に基づいて、入力された第１の画素パケットに含まれるデジタル輝度データを読み込むか否かを判断する
前記（１）に記載の表示パネル。

（３）前記フラグデータは、第１のフラグ値または第２のフラグ値を示し、
各単位画素は、
入力された第１の画素パケットの前記フラグデータが前記第１のフラグ値を示す場合には、その第１の画素パケットをそのまま出力し、
入力された第１の画素パケットの前記フラグデータが前記第２のフラグ値を示す場合には、その第１の画素パケットに含まれるデジタル輝度データを読み出すとともに、前記第２の画素パケットを生成する
前記（３）に記載の表示パネル。

（４）前記第２の画素パケットは、前記第１のフラグ値を示すフラグデータをさらに含み、
各単位画素は、第２の画素パケットを生成し出力した後の最初の第１の画素パケットにおけるフラグデータを前記第２のフラグ値に設定する
前記（３）に記載の表示パネル。

（５）前記第１の画素パケットは、単位画素における表示動作の開始タイミングを示す第１の制御データをさらに含む
前記（１）から（４）のいずれかに記載の表示パネル。

（６）前記第１の画素パケットは、単位画素における検出動作の開始タイミングを示す第２の制御データをさらに含む
前記（１）から（５）のいずれかに記載の表示パネル。

（７）前記第１の画素パケットは、フラグデータをさらに含み、
各単位画素は、前記フラグデータに基づいてカウント値が初期化される基準カウンタを有し、その基準カウンタのカウント値に基づいて表示動作および検出動作を行う
前記（１）から（６）のいずれかに記載の表示パネル。

（８）各単位画素は、光検出素子を有し、その光検出素子による検出値に基づいて前記デジタル検出データを生成する
前記（１）から（７）のいずれかに記載の表示パネル。

（９）前記光検出素子は、その光検出素子を有する単位画素が表示動作を行っていないときに光を検出する
前記（８）に記載の表示パネル。

（１０）前記光検出素子は、その光検出素子を有する単位画素が表示動作を行っているときに光を検出する
前記（８）に記載の表示パネル。

（１１）各単位画素は、所定光を発し、
前記光検出素子は、その光検出素子を有する単位画素が前記所定光を発しているときに光を検出する
前記（８）に記載の表示パネル。

（１２）各単位画素は、温度検出素子を有し、その温度検出素子による検出値に基づいて前記デジタル検出データを生成する
前記（１）から（７）のいずれかに記載の表示パネル。

（１３）輝度データ生成部をさらに備え、
前記レシーバ部は、前記第２の画素パケットにおける前記デジタル検出データを前記輝度データ生成部に供給し、
前記輝度データ生成部は、前記デジタル検出データに基づいて、前記複数の単位画素のうちの１または複数の単位画素のデジタル輝度データを生成して前記ドライバ部に供給する
前記（８）から（１２）のいずれかに記載の表示パネル。

（１４）前記輝度データ生成部は、前記デジタル検出データに基づいて、そのデジタル検出データを生成した単位画素におけるデジタル輝度データを生成する
前記（１３）に記載の表示パネル。

（１５）デジタル輝度データを含む第１の画素パケットを生成し、
順次接続された複数の単位画素のそれぞれが、前記第１の画素パケットの前記デジタル輝度データに基づいて表示動作を行うとともに、前記複数の単位画素のうちの少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力する
駆動方法。

（１６）表示パネルと
前記表示パネルに対して動作制御を行う制御部と
を備え、
前記表示パネルは、
デジタル輝度データを含む第１の画素パケットを生成するドライバ部と、
順次接続され、それぞれが、前記第１の画素パケットの前記デジタル輝度データに基づいて表示動作を行うとともに、少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力する複数の単位画素と、
前記第２の画素パケットを受け取るレシーバ部と
を有する
電子機器。

１〜４，１Ａ〜１Ｃ，１０１〜１０４…表示パネル、６，８…表示装置、１０，１５，１２０，１３０…制御部、１１…輝度データ生成部、１２…ドライバ部、１３…レシーバ部、１６…画像生成部、２０，３０，４０，１４０…表示部、２１…制御部、２２，３２…発光制御部、２３…発光部、２３Ｒ，２３Ｇ，２３Ｂ…発光素子、２４，３４，４４…光検出部、２５，２６…クロックバッファ、２９…基準カウンタ、５１…カウント制御部、５２Ｒ，５２Ｇ，５２Ｂ…レジスタ、５３Ｒ，５３Ｇ，５３Ｂ，７３Ｒ，７３Ｇ，７３Ｂ…カウント比較部、５４Ｒ，５４Ｇ，５４Ｂ…電流源、５５Ｒ，５５Ｇ，５５Ｂ…スイッチ、６１…カウント制御部、６２，７２Ｒ，７２Ｇ，７２Ｂ，８２Ｒ，８２Ｇ，８２Ｂ…光検出素子、６３，８３…Ｉ／Ｖ変換部、６４，８４…Ａ／Ｄ変換部、６５，８５…レジスタ、９２…サーミスタ、１２１…補正量算出部、１２２…補正メモリ、１２３…輝度データ補正部、１３１…補正量算出部、１３２…輝度データ補正部、１４４…温度検出部、ＣＤ…制御データ、ＣＫ，ＣＫＡ，ＣＫ（０）〜ＣＫ（Ｎ−１），ＣＬＫＲ，ＣＬＫＳ，ＣＬＫＧ，ＣＬＫＢ…クロック信号、ＣＫＩＮ，ＰＤＩＮ，ＰＳＩＮ…入力端子、ＣＫＯＵＴ，ＰＤＯＵＴ，ＰＳＯＵＴ…出力端子、ＣＴＬＳ…検出制御信号、ＣＮＴ０，ＣＮＴ１…カウント値、ＤＴＥＤ，ＤＩＤ，ＤＳＤ，ＤＳＴＤ…信号、ＥＴＤ…発光タイミングデータ、Ｍ１…転送動作、Ｍ２…表示動作、Ｍ３…光検出動作、Ｍ４…画像取得動作、Ｍ５…輝度取得動作、ＩＤ，ＩＤＲ，ＩＤＧ，ＩＤＢ…輝度データ、Ｐ，Ｐ（０）〜Ｐ（Ｎ−１），Ｑ，Ｑ（０）〜Ｑ（Ｎ−１），Ｒ，Ｒ（０）〜Ｒ（Ｎ−１），Ｓ，Ｓ（０）〜Ｓ（Ｎ−1）…画素、ＰＣＴ１，ＰＣＴ２…画素パケット、ＰＳ，ＰＳ（０）〜ＰＳ（Ｎ），ＰＤ，ＰＤ（０）〜ＰＤ（Ｎ）…データ信号、ＰsubR，ＰsubG，ＰsubB…サブ画素、ＳＤ…検出データ、Ｓdet…検出信号、Ｓdisp，Ｓdisp0…映像信号、ＳＦ…スタートフラグ、ＳＰＤ…光センサ、ＳＴ…温度センサ、ＳＴＤ…検出タイミングデータ。

Claims (16)

1. デジタル輝度データを含む第１の画素パケットを生成するドライバ部と、
   順次接続され、それぞれが、前記第１の画素パケットの前記デジタル輝度データに基づいて表示動作を行うとともに、少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力する複数の単位画素と、
   前記第２の画素パケットを受け取るレシーバ部と
   を備えた表示パネル。
2. 前記第１の画素パケットは、フラグデータをさらに含み、
   各単位画素は、前記フラグデータの値に基づいて、入力された第１の画素パケットに含まれるデジタル輝度データを読み込むか否かを判断する
   請求項１に記載の表示パネル。
3. 前記フラグデータは、第１のフラグ値または第２のフラグ値を示し、
   各単位画素は、
   入力された第１の画素パケットの前記フラグデータが前記第１のフラグ値を示す場合には、その第１の画素パケットをそのまま出力し、
   入力された第１の画素パケットの前記フラグデータが前記第２のフラグ値を示す場合には、その第１の画素パケットに含まれるデジタル輝度データを読み出すとともに、前記第２の画素パケットを生成する
   請求項２に記載の表示パネル。
4. 前記第２の画素パケットは、前記第１のフラグ値を示すフラグデータをさらに含み、
   各単位画素は、第２の画素パケットを生成し出力した後の最初の第１の画素パケットにおけるフラグデータを前記第２のフラグ値に設定する
   請求項３に記載の表示パネル。
5. 前記第１の画素パケットは、単位画素における表示動作の開始タイミングを示す第１の制御データをさらに含む
   請求項１に記載の表示パネル。
6. 前記第１の画素パケットは、単位画素における検出動作の開始タイミングを示す第２の制御データをさらに含む
   請求項１に記載の表示パネル。
7. 前記第１の画素パケットは、フラグデータをさらに含み、
   各単位画素は、前記フラグデータに基づいてカウント値が初期化される基準カウンタを有し、その基準カウンタのカウント値に基づいて表示動作および検出動作を行う
   請求項１に記載の表示パネル。
8. 各単位画素は、光検出素子を有し、その光検出素子による検出値に基づいて前記デジタル検出データを生成する
   請求項１に記載の表示パネル。
9. 前記光検出素子は、その光検出素子を有する単位画素が表示動作を行っていないときに光を検出する
   請求項８に記載の表示パネル。
10. 前記光検出素子は、その光検出素子を有する単位画素が表示動作を行っているときに光を検出する
    請求項８に記載の表示パネル。
11. 各単位画素は、所定光を発し、
    前記光検出素子は、その光検出素子を有する単位画素が前記所定光を発しているときに光を検出する
    請求項８に記載の表示パネル。
12. 各単位画素は、温度検出素子を有し、その温度検出素子による検出値に基づいて前記デジタル検出データを生成する
    請求項１に記載の表示パネル。
13. 輝度データ生成部をさらに備え、
    前記レシーバ部は、前記第２の画素パケットにおける前記デジタル検出データを前記輝度データ生成部に供給し、
    前記輝度データ生成部は、前記デジタル検出データに基づいて、前記複数の単位画素のうちの１または複数の単位画素のデジタル輝度データを生成して前記ドライバ部に供給する
    請求項８に記載の表示パネル。
14. 前記輝度データ生成部は、前記デジタル検出データに基づいて、そのデジタル検出データを生成した単位画素におけるデジタル輝度データを生成する
    請求項１３に記載の表示パネル。
15. デジタル輝度データを含む第１の画素パケットを生成し、
    順次接続された複数の単位画素のそれぞれが、前記第１の画素パケットの前記デジタル輝度データに基づいて表示動作を行うとともに、前記複数の単位画素のうちの少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力する
    駆動方法。
16. 表示パネルと
    前記表示パネルに対して動作制御を行う制御部と
    を備え、
    前記表示パネルは、
    デジタル輝度データを含む第１の画素パケットを生成するドライバ部と、
    順次接続され、それぞれが、前記第１の画素パケットの前記デジタル輝度データに基づいて表示動作を行うとともに、少なくとも１つが、自画素における物理量の検出動作を行い、その検出動作により得られたデジタル検出データを含む第２の画素パケットを生成して次段に出力する複数の単位画素と、
    前記第２の画素パケットを受け取るレシーバ部と
    を有する
    電子機器。
    
    

Images