JP2020030346A

JP2020030346A - 表示装置及び表示装置におけるデータ伝送方法

Info

Publication number: JP2020030346A
Application number: JP2018156305A
Authority: JP
Inventors: 佐々木　崇; Takashi Sasaki; 崇佐々木
Original assignee: Sakai Display Products Corp
Current assignee: Sakai Display Products Corp
Priority date: 2018-08-23
Filing date: 2018-08-23
Publication date: 2020-02-27
Also published as: US10714039B2; CN110858474A; US20200066222A1

Abstract

【課題】データ信号の高速伝送を確実に行うことができる表示装置及び表示装置におけるデータ伝送方法を提供する。【解決手段】表示装置は、入力画像を表示領域に表示させる前の前段階において、クロック信号に対する位相差を第１位相差として特定パターンの第１データ信号を送信することの第１指示を前記送信部に出し（Ｓ１）、第１指示を受けた送信部から受信部が受信したデータ信号である第１受信データ信号を受信部から読み出し（Ｓ２）、受信成否判定であって第１データ信号及び第１受信データ信号に基づく第１判定を行い（Ｓ３）、第１判定の結果に基づいて、入力データに基づくデータ信号を送信する際のクロック信号に対する位相差である設定位相差を決定する（Ｓ８）。【選択図】図３

Description

本発明は、表示装置及び表示装置におけるデータ伝送方法に関する。

表示装置は高精細化が更に進んでいる。例えば、８Ｋ対応の表示装置は、７６８０画素×４３２０画素の解像度の画像を毎秒１２０フレームで表示する。高精細化された表示装置においては、膨大な量のデータ信号（映像データに基づく画像を表示させるための制御データ等）を装置内で高速に伝送することが必要である。データ信号の高速伝送が確実に行われないと、表示画像にノイズが発生する。

受信側でのデータ受信の確実性を向上させるための方法として、記録媒体からデータを読み出す読取装置（ホスト装置）にて、ラッチタイミングの調整（チューニング）方法が提案されている（特許文献１）。この読取装置は、クロック信号と共にデータの送信要求信号を記録媒体に送信し、送信要求への応答として送信されるデータ信号をラッチして記録媒体からデータを受信する。記録媒体からのデータ信号は、送信要求信号の送信タイミングから遅延することを考慮して従来は規格化された固定値分だけ遅延させていたが、提案されている読取装置では、温度変化、記録媒体の個体差等に応じて適切なラッチタイミングを選択する処理を行う。

特開２０１５−１４２１７８号公報

特許文献１で提案されている読取装置は、上述したように、データ信号の受信側の読取装置にてラッチタイミングを調整しているが、この手法を表示装置におけるデータ信号の高速伝送に適用することは困難である。表示装置においては、データ信号を高速伝送するために複数のＴＣＯＮが用いられ、これらのＴＣＯＮが並行的にゲートドライバ及びソースドライバへ一方通行でデータ信号を出力する。特許文献１で提案されている読取装置のように、受信側の回路が送信側の回路へフィードバックを行って受信時のラッチタイミングを調整する手法は、上述した構成の表示装置には適していない。

本発明は、斯かる事情に鑑みてなされたものであり、データ信号の高速伝送を確実に行うことができる表示装置及び表示装置におけるデータ伝送方法を提供することを目的とする。

本開示の一実施形態に係る表示装置は、複数の画素により構成される表示領域を有する表示パネルと、前記複数の画素それぞれの画素値を含む入力データに対して所定の信号処理を行うことにより、前記入力データに基づく入力画像を前記表示領域に表示させるための第１出力データを生成する信号処理部とを備える。前記信号処理部は、受信部と、前記入力データに基づくデータ信号又は指示されたデータ信号をクロック信号に同期させて前記受信部へ送信する送信部と、前記受信部及び前記送信部に接続された制御部とを備える。前記制御部は、前記入力画像を前記表示領域に表示させる前の前段階において、クロック信号に対する位相差を第１位相差として特定パターンの第１データ信号を送信することの第１指示を前記送信部に出し、前記第１指示を受けた前記送信部から前記受信部が受信したデータ信号である第１受信データ信号を前記受信部から読み出し、前記送信部が送信したデータ信号を前記受信部が正しく受信できたか否かの受信成否判定であって、前記第１データ信号及び前記第１受信データ信号に基づく第１判定を行い、前記第１判定の結果に基づいて、前記入力データに基づくデータ信号を送信する際のクロック信号に対する位相差である設定位相差を決定する。

本開示の一実施形態に係る表示装置におけるデータ伝送方法は、複数の画素により構成される表示領域を有する表示パネルと、前記複数の画素それぞれの画素値を含む入力データに対して所定の信号処理を行うことにより、前記入力データに基づく入力画像を前記表示領域に表示させるための出力データを生成する、受信部及び送信部を含む信号処理部とを備える表示装置におけるデータ伝送方法である。当該データ伝送方法において、表示装置は、前記入力画像を前記表示領域に表示させる前の前段階において、クロック信号に対する位相差を第１位相差として特定パターンの第１データ信号を送信することの第１指示を前記送信部に出し、前記第１指示を受けた前記送信部から前記受信部が受信したデータ信号である第１受信データ信号を前記受信部から読み出し、前記送信部が送信したデータ信号を前記受信部が正しく受信できたか否かの受信成否判定であって、前記第１データ信号及び前記第１受信データ信号に基づく判定を行い、前記判定の結果に基づいて、前記入力データに基づくデータ信号を送信する際のクロック信号に対する位相差である設定位相差を決定し、前記入力画像を前記表示領域に表示させる表示段階において、前記送信部が、前記入力データに基づくデータ信号を前記設定位相差で送信する。

本発明によれば、データ信号の高速伝送を確実に行うことができる表示装置及び表示装置におけるデータ伝送方法が提供される。

実施の形態１における表示装置の構成図である。実施の形態１における信号処理回路の構成図である。信号処理回路にて実行される調整手順のフローチャートである。実施の形態１における定期的処理のフローチャートである。調整部による動作の説明図である。特定画素の位置を示す模式図である。実施の形態２における定期的処理のフローチャートである。実施の形態２におけるデータ差し替えの説明図である。実施の形態３における定期的処理のフローチャートである。実施の形態３におけるデータ差し替え対象画素の説明図である。実施の形態４における定期的処理のフローチャートである。実施の形態４におけるデータ差し替え対象画素の説明図である。

以下に、本発明の実施の形態について図面に基づき具体的に説明する。なお、以下に示す実施の形態は例示であって、本発明は以下の構成に限られないことは勿論である。

（実施の形態１）
図１は、実施の形態１における表示装置１の構成図である。表示装置１は、例えば液晶表示装置であり、液晶パネル２と光源装置３と入力回路９と信号処理回路１０とを備える。液晶パネル２には、信号処理回路１０が接続されている。

液晶パネル２は、マトリクス状に配置された複数の画素により構成される表示領域２１０（２２０）を有し、表示領域２１０における各画素の輝度をＴＦＴ（Thin Film Transistor）で制御するアクティブマトリクス方式を採用している。液晶パネル２は、一対のガラス基板と、一対のガラス基板の間に封止された液晶材料とを含む。ガラス基板の一方は、画素電極、ＴＦＴ、及びバスライン等が形成されたＴＦＴ基板２２である。ガラス基板の他方は、カラーフィルタ（ＣＦ：Color Filter）及び画素電極に各対向する対向電極等の素子が形成されたＣＦ基板２１である。

ＣＦ基板２１には、ブラックマトリックス、カラーフィルタ、絶縁膜、対向電極、配向膜が順に形成されている。ＴＦＴ基板２２には、各画素を構成する画素電極、ＴＦＴ、及び補助容量と、各画素に接続されたバスラインとが形成されている。ＴＦＴ基板２２には、制御用の信号を出力するソースドライバ２２１及びゲートドライバ２２２が実装されているフレキシブル基板２３が接続されている。

光源装置３は、エッジライト型又は直下型の光源装置であり、ＬＥＤ（Light Emitting Diode）又はレーザ等を用いた光源と、導光板又は拡散板と、光学シートとを含む。

入力回路９は、外部から受信した映像データを信号処理回路１０に入力する。映像データは、表示領域２１０内の複数の画素それぞれの画素値を含む。

信号処理回路１０は、入力回路９から入力された映像データ（入力データ）に対して所定の信号処理を行うことにより、映像データに基づく画像（入力画像）を表示領域２１０に表示させるための制御データを生成する。信号処理回路１０は、生成した制御データの一部（第１出力データ）をソースドライバ２２１へ出力し、生成した制御データの他の一部をゲートドライバ２２２へ出力する。また、信号処理回路１０は、入力画像を表示領域２１０に表示させる前の前段階において、表示領域２１０内の複数の画素それぞれを黒色に表示させるための制御データ（第２出力データ）をソースドライバ２２１へ出力する。

表示装置１は、液晶パネル２のＴＦＴ基板２２側に光源装置３を配して構成される。表示装置１は、信号処理回路１０から出力された制御データに基づいて、ソースドライバ２２１及びゲートドライバ２２２により各画素の画素電極に電圧が印加される。画素電極に電圧が印加されることにより、ＴＦＴ基板２２の画素電極とＣＦ基板２１の対向電極との間で液晶分子の配向方向が画素毎に制御され、画素毎の光の透過量が調整されて、表示領域２１０に画像が表示される。

図２は、実施の形態１における信号処理回路１０の構成図である。信号処理回路１０は、表示領域２１０の分割数に応じた数（本実施の形態では２つ）のＴＣＯＮ１１ａ，１１ｂ（送信部）と、表示領域２１０の分割数に応じた数（本実施の形態では２つ）のＦＰＧＡ（Field-Programmable Gate Array）１２ａ，１２ｂ（受信部）と、調整部１３（制御部）と備える。

ＴＣＯＮ１１ａ，１１ｂは、入力回路９から入力された映像データに基づくデータ信号（ソース信号及びゲート信号等）をクロック信号に同期させてＦＰＧＡ１２ａ，１２ｂへ送信する。ＴＣＯＮ１１ａは、調整部１３と接続されており、調整部１３から指示を受けたときは当該指示に基づき動作する。ＴＣＯＮ１１ａとＴＣＯＮ１１ｂとは接続されており、ＴＣＯＮ１１ｂは、ＴＣＯＮ１１ａを経由して調整部１３から指示を受けたときは当該指示に基づき動作する。

ＦＰＧＡ１２ａ，１２ｂは、受信したデータ信号に対して所定の処理を行うように構成されている。例えばＦＰＧＡ１２ａ，１２ｂは、ＴＣＯＮ１１ａ，１１ｂとの組み合わせにより、ガンマ変換処理、オーバードライブ処理、ディザ処理等の信号処理を行う。ＦＰＧＡ１２ａは調整部１３と接続されており、調整部１３は、ＦＰＧＡ１２ａが受信したデータ信号を読み出すことができる。ＦＰＧＡ１２ｂはＦＰＧＡ１２ａと接続されており、調整部１３は、ＦＰＧＡ１２ｂが受信したデータ信号を、ＦＰＧＡ１２ａを経由して読み出すことができる。

調整部１３は、プロセッサ１０１及びメモリ１０２を含む。プロセッサ１０１が、メモリ１０２に格納されている種々のデータを参照しながらメモリ１０２に格納されている種々のプログラムを実行することで、調整部１３の機能が実現される。調整部１３は、ＴＣＯＮ１１ａ，１１ｂがデータ信号を送信する際のクロック信号に対する位相差（設定位相差）を調整する。調整部１３は、クロック信号とデータ信号との間の位相差（データ信号を送信する際のクロック信号に対する位相差）を指定した値に設定して指定したデータ信号を送信することの指示をＴＣＯＮ１１ａ，１１ｂに出す。また、調整部１３は、ＦＰＧＡ１２ａ，１２ｂが受信したデータ信号を読み出して保持する。

本開示の表示装置１の信号処理回路１０では、調整部１３が、ＴＣＯＮ１１ａ，１１ｂがＦＰＧＡ１２ａ，１２ｂへデータ信号を送信する際のデータ信号とクロック信号との間の位相（タイミング）を最適化する。図３は、信号処理回路１０にて実行される調整手順のフローチャートである。

まず、調整部１３は、入力画像を表示領域２１０に表示させる前の前段階において、ＴＣＯＮ１１ａ，１１ｂそれぞれへ、クロック信号に対する位相差を第１位相差として特定パターンの第１データ信号を送信することの第１指示を出す（ステップＳ１）。第１データ信号は、クロック信号と同一周期で信号レベルが複数回連続して上下するパターンのデータ信号である。なお、前段階において、ＦＰＧＡ１２ａ，１２ｂは、表示領域２１０全面を黒く表示させる制御データ（第２出力データ）を液晶パネル２へ送信し続ける。

次に、調整部１３は、第１指示を受けたＴＣＯＮ１１ａ，１１ｂからＦＰＧＡ１２ａ，１２ｂが受信したデータ信号である第１受信データ信号をＦＰＧＡ１２ａ，１２ｂから読み出す（ステップＳ２）。

次に、調整部１３は、ＴＣＯＮ１１ａ，１１ｂが送信したデータ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できたか否かの受信成否判定であって、第１データ信号及び第１受信データ信号に基づく第１判定を行う（ステップＳ３）。具体的には、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第１受信データ信号が第１データ信号と一致している場合に、第１判定の結果が肯定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第１データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できたと判定する。一方、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第１受信データ信号が第１データ信号と一致していない場合に、第１判定の結果が否定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第１データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できなかったと判定する。調整部１３は、第１指示で指定した第１位相差と第１判定の結果とを対応付けてメモリ１０２に記憶する（ステップＳ４）。

その後、調整部１３は、ステップＳ１〜Ｓ４の処理を所定回数実行したか否かを判断する（ステップＳ５）。所定回数実行していないと判断された場合（ステップＳ５：ＮＯ）、調整部１３は、第１位相差を前回指定した値から所定量だけ増大させた値に変更して再度第１指示をＴＣＯＮ１１ａ，１１ｂへ出し（ステップＳ６）、処理をステップＳ１へ戻す。

一方、ステップＳ５で所定回数実行したと判断された場合（ステップＳ５：ＹＥＳ）、調整部１３は、メモリ１０２に記憶されている第１位相差と第１判定の結果との対応関係から、ＦＰＧＡ１２ａ，ＦＰＧＡ１２ｂが第１データ信号を正しく受信できたときの１以上の第１位相差の範囲を特定する（ステップＳ７）。そして、調整部１３は、ステップＳ７で特定した１以上の第１位相差の範囲の中央値を設定位相差（位相差の最適値）と決定する（ステップＳ８）。

その後、調整部１３は、決定した設定位相差を用いて映像データに基づくデータ信号を出力することを指示する指示信号をＴＣＯＮ１１ａ，１１ｂへ出力し（ステップＳ９）、当該指示をＦＰＧＡ１２ａ，１２ｂへ通知する。指示信号を受信したＴＣＯＮ１１ａ，１１ｂは、クロック信号とデータ信号との間の位相差を決定された設定位相差に設定する。

その後、入力画像の表示領域２１０への表示が開始される（ステップＳ１０）。ＴＣＯＮ１１ａ，１１ｂは、入力画像を表示領域２１０に表示させる表示段階において、映像データに基づくデータ信号を設定位相差で送信する。ＦＰＧＡ１２ａ，１２ｂは、通知を受けた後は、ＴＣＯＮ１１ａ，１１ｂから受信したデータ信号に基づき所定の処理を行って制御データを生成し、生成した制御データを液晶パネル２へ出力する。

その後、調整部１３は、表示段階において、定期的又は不定期的に、受信成否判定を行って当該判定の結果が否定的である場合に設定位相差を変更する位相差更新処理を行う（ステップＳ１１、Ｓ１２）。本実施の形態では、調整部１３は、一定期間（例えば３０分）が経過する都度に（ステップＳ１１：ＹＥＳ）、定期的処理を実行する（ステップＳ１２）。以後、調整部１３は、電源オフ状態となるまでステップＳ１１、Ｓ１２の処理を継続する。

図４は、実施の形態１における定期的処理のフローチャートである。

実施の形態１の定期的処理において、調整部１３は、まず、映像データに基づくデータ信号の内の特定画素の画素値を示す第２データ信号を送信したＴＣＯＮ１１ａ，１１ｂから第２データ信号を読み出すとともに、第２データ信号を送信したＴＣＯＮ１１ａ，１１ｂからＦＰＧＡ１２ａ，１２ｂが受信したデータ信号である第２受信データ信号をＦＰＧＡ１２ａ，１２ｂから読み出す（ステップＳ４０１）。

次に、調整部１３は、受信成否判定であって、第２データ信号及び第２受信データ信号に基づく第２判定を行う（ステップＳ４０２）。具体的には、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第２受信データ信号がＴＣＯＮ１１ａ，１１ｂから読み出した第２データ信号と一致している場合に、第２判定の結果が肯定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第２データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できたと判定する。一方、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第２受信データ信号がＴＣＯＮ１１ａ，１１ｂから読み出した第２データ信号と一致していない場合に、第２判定の結果が否定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第２データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できなかったと判定する。

第２判定の結果が肯定的である場合（ステップＳ４０２：ＹＥＳ）、調整部１３は、一回の定期的処理を終了し、図３のフローチャートのステップＳ１１へ処理を戻す。

一方、第２判定の結果が否定的である場合（ステップＳ４０２：ＮＯ）、調整部１３は、クロック信号に対する位相差を第２位相差として第２データ信号を送信することの指示であって、第２データ信号を送信する都度に第２位相差を順に所定量だけ増大させることの第２指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４０３）。そして、調整部１３は、第２指示に関して第２判定を複数回繰り返して行う。

具体的には、調整部１３は、第２指示を出した後にＴＣＯＮ１１ａ，１１ｂが第２データ信号を送信する都度、ＴＣＯＮ１１ａ，１１ｂから第２データ信号を読み出すとともに、ＦＰＧＡ１２ａ，１２ｂから第２受信データ信号を読み出す（ステップＳ４０４）。そして、調整部１３は、ステップＳ４０４で読み出した第２データ信号及び第２受信データ信号に基づいて、第２判定を行う（ステップＳ４０５）。調整部１３は、第２指示で指定した第２位相差と第２判定の結果とを対応付けてメモリ１０２に記憶する（ステップＳ４０６）。

調整部１３は、ステップＳ４０３〜４０６の処理を所定回数実行したか否かを判断する（ステップＳ４０７）。所定回数実行していないと判断された場合（ステップＳ４０７：ＮＯ）、調整部１３は、処理をステップＳ４０３へ戻す。

一方、ステップＳ４０７で所定回数実行したと判断された場合（ステップＳ４０７：ＹＥＳ）、調整部１３は、メモリ１０２に記憶されている第２位相差と第２判定の結果との対応関係から、ＦＰＧＡ１２ａ，ＦＰＧＡ１２ｂが第２データ信号を正しく受信できたときの１以上の第２位相差の範囲を特定する（ステップＳ４０８）。そして、調整部１３は、ステップＳ４０８で特定した１以上の第２位相差の範囲の中央値に設定位相差を変更する（ステップＳ４０９）。

その後、調整部１３は、変更後の設定位相差を用いて映像データに基づくデータ信号を出力することを指示する指示信号をＴＣＯＮ１１ａ，１１ｂへ出力する（ステップＳ４１０）。指示信号を受信したＴＣＯＮ１１ａ，１１ｂは、クロック信号とデータ信号との間の位相差を変更後の設定位相差に設定する。その後、ＴＣＯＮ１１ａ，１１ｂは、映像データに基づくデータ信号を変更後の設定位相差で送信する。

調整部１３は、ステップＳ４１０の後、一回の定期的処理を終了し、図３のフローチャートのステップＳ１１へ処理を戻す。

図５は、調整部１３による動作の説明図である。図５は、クロック信号とデータ信号との間の位相差を示すタイムチャートである。横軸は時間、縦軸は信号レベルを示す。図５に示すタイムチャートでは、調整部１３は、第１位相差を変えて８回、ＴＣＯＮ１１ａ，１１ｂに第１データ信号を送信させている。即ち、図５は、ステップＳ５の所定回数を８回とした場合の例である。なお、ステップＳ５の所定回数は８回に限られない。

図中「ＤＡＴＡ（１ｔｈ）」は、１回目の送信時のタイムチャートであり、ＴＣＯＮ１１ａ，１１ｂが第１データ信号を所定の第１位相差で送信したときのタイムチャートを示している。図中「ＤＡＴＡ（２ｎｄ）」は、２回目の送信時のタイムチャートであり、ＴＣＯＮ１１ａ，１１ｂが第１データ信号を前回（１回目）の第１位相差よりも所定量だけ大きい第１位相差で送信したときのタイムチャートを示している。図中「ＤＡＴＡ（３ｒｄ）」は、３回目の送信時のタイムチャートであり、ＴＣＯＮ１１ａ，１１ｂが第１データ信号を前回（２回目）の第１位相差よりも所定量だけ大きい第１位相差で送信したときのタイムチャートを示している。図中「ＤＡＴＡ（４ｔｈ）」〜図中「ＤＡＴＡ（８ｔｈ）」も同様に、４回目〜８回目の送信時のタイムチャートであり、ＴＣＯＮ１１ａ，１１ｂが第１データ信号を前回（３回目〜７回目）の第１位相差よりも所定量だけ大きい第１位相差で送信したときのタイムチャートを示している。

図５の例では、調整部１３は、３回目〜７回目の第１位相差の範囲を、ＦＰＧＡ１２ａ，ＦＰＧＡ１２ｂが第１データ信号を正しく受信できたときの第１位相差の範囲として特定する。この場合、調整部１３は、特定した第１位相差の範囲の中央値、即ち５回目の第１位相差を設定位相差と決定する。

図６は、特定画素の位置を示す模式図である。図６は、表示領域２１０を２つに分割した場合を示している。２つに分割した表示領域２１０の内の一方の領域２１０Ａには、ＴＣＯＮ１１ａからＦＰＧＡ１２ａへ送信されたデータ信号に基づく制御データにより入力画像が表示され、他方の領域２１０Ｂには、ＴＣＯＮ１１ｂからＦＰＧＡ１２ｂへ送信されたデータ信号に基づく制御データにより入力画像が表示される。図中の「Ｘ」は、領域２１０Ａ，２１０Ｂそれぞれにおける特定画素を示している。ＴＣＯＮ１１ａ，１１ｂが映像データに基づくデータ信号の出力を開始した後、調整部１３が、図中の「Ｘ」で示す特定画素の画素値を示す第２データ信号について、定期的又は不定期的に、受信成否判定を行って当該判定の結果が否定的である場合に設定位相差を変更する位相差更新処理を行う。なお、毎秒１２０フレーム又は６０フレームの内の１フレームの中の特定の１画素について一定期間（例えば３０分等）に一度行う程度であるから、表示品位には影響しない。

これにより、表示装置１は起動時にまず、環境温度を始めとする周囲環境に対応してデータ信号を送信する際のクロック信号に対する位相差（設定位相差）を最適化することができる。更に、動作中の温度等の変化に対応して設定位相差を最適化することができる。これにより、起動時のみならず、動作中でもノイズ発生を抑制して表示品位を保つことができる。

なお、ステップＳ６において、調整部１３は、第１位相差を前回指定した値から所定量だけ増大させた値に変更して再度第１指示を出したが、第１位相差を前回指定した値から所定量だけ減少させた値に変更して再度第１指示を出すようにしてもよい。同様に、ステップＳ４０３において、調整部１３は、第２データ信号を送信する都度に第２位相差を順に所定量だけ増大させることの第２指示を出したが、第２指示は、第２データ信号を送信する都度に第２位相差を順に所定量だけ減少させることの指示であってもよい。

（実施の形態２）
実施の形態２における表示装置１の構成は、信号処理回路１０における処理の詳細以外は実施の形態１と同一であるから、共通の構成には同一の符号を付して詳細な説明を省略する。図７は、実施の形態２における定期的処理のフローチャートである。図７のフローチャートに示す手順の内、実施の形態１の図４のフローチャートに示す手順と共通する手順については同一のステップ番号を付している。

実施の形態２の定期的処理において、調整部１３は、まず、映像データに基づくデータ信号の内の特定画素の画素値を示す第２データ信号に代えて特定パターンの第３データ信号を送信することの第３指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４１１）。第３データ信号は、クロック信号と同一周期で信号レベルが複数回連続して上下するパターンのデータ信号である。そして、調整部１３は、第３指示を受けたＴＣＯＮ１１ａ，１１ｂからＦＰＧＡ１２ａ，１２ｂが受信したデータ信号である第３受信データ信号をＦＰＧＡ１２ａ，１２ｂから読み出す（ステップＳ４１２）。

次に、調整部１３は、受信成否判定であって、第３データ信号及び第３受信データ信号に基づく第３判定を行う（ステップＳ４０２）。具体的には、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第３受信データ信号が第３データ信号と一致している場合に、第３判定の結果が肯定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第３データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できたと判定する。一方、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第３受信データ信号が第３データ信号と一致していない場合に、第３判定の結果が否定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第３データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できなかったと判定する。

第３判定の結果が肯定的である場合（ステップＳ４０２：ＹＥＳ）、調整部１３は、一回の定期的処理を終了し、図３のフローチャートのステップＳ１１へ処理を戻す。

一方、第３判定の結果が否定的である場合（ステップＳ４０２：ＮＯ）、調整部１３は、クロック信号に対する位相差を第３位相差として第２データ信号に代えて第３データ信号を送信することの指示であって、第３データ信号を送信する都度に第３位相差を順に所定量だけ増大させることの第４指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４４１）。そして、調整部１３は、第４指示に関して第３判定を複数回繰り返して行う。

具体的には、調整部１３は、第４指示を出した後にＴＣＯＮ１１ａ，１１ｂが第３データ信号を送信する都度、ＦＰＧＡ１２ａ，１２ｂから第３受信データ信号を読み出す（ステップＳ４４２）。そして、調整部１３は、ステップＳ４４２で読み出した第３受信データ信号と第３データ信号とに基づいて、第３判定を行う（ステップＳ４０５）。調整部１３は、第４指示で指定した第３位相差と第３判定の結果とを対応付けてメモリ１０２に記憶する（ステップＳ４０６）。

調整部１３は、ステップＳ４４１〜４０６の処理を所定回数実行したか否かを判断する（ステップＳ４０７）。所定回数実行していないと判断された場合（ステップＳ４０７：ＮＯ）、調整部１３は、処理をステップＳ４４１へ戻す。

一方、ステップＳ４０７で所定回数実行したと判断された場合（ステップＳ４０７：ＹＥＳ）、調整部１３は、メモリ１０２に記憶されている第３位相差と第３判定の結果との対応関係から、ＦＰＧＡ１２ａ，ＦＰＧＡ１２ｂが第３データ信号を正しく受信できたときの１以上の第３位相差の範囲を特定する（ステップＳ４０８）。そして、調整部１３は、ステップＳ４０８で特定した１以上の第３位相差の範囲の中央値に設定位相差を変更する（ステップＳ４０９）。

その後、調整部１３は、変更後の設定位相差を用いて映像データに基づくデータ信号を出力することを指示する指示信号をＴＣＯＮ１１ａ，１１ｂへ出力する（ステップＳ４１０）。調整部１３は、ステップＳ４１０の後、一回の定期的処理を終了し、図３のフローチャートのステップＳ１１へ処理を戻す。

図８は、実施の形態２におけるデータ差し替えの説明図である。図８は、ＴＣＯＮ１１ａ，１１ｂがＦＰＧＡ１２ａ，１２ｂへ送信するデータ信号のタイムチャートを示している。図８においてタイムチャートが４つの範囲に区切られているが、４つの範囲それぞれは１画素に対応する信号範囲を示している。図８の上段は、映像データに基づくデータ信号（データ差し替え前のデータ信号）を示し、図８の下段は、ステップＳ４１１（又はステップＳ４４１）の指示による特定パターンへのデータ差し替え後のデータ信号を示す。太字の矩形で囲まれた範囲は、特定画素に対応する信号範囲を示している。図８に示すように、特定パターンは、信号レベルのＨｉｇｈレベルとＬｏｗレベルとが頻繁に切り替わるような（ビット列が０，１，０，１，…となるような）パターン、即ちクロック信号と同一周期で信号レベルが複数回連続して上下するような信号パターンである。このような特定パターンのデータ信号を送信する際は、位相がずれている場合に、ＦＰＧＡ１２ａ，１２ｂは、データ信号の受信を続けて失敗する可能性が高い。

実施の形態２では、動作中に厳しい条件にて受信成否判定が行われるため、判定精度を高めてより確実に設定位相差を最適化することができる。設定位相差のより確実な最適化により、表示品位の維持をより確実にすることができる。

なお、ステップＳ４４１において、調整部１３は、第３データ信号を送信する都度に第３位相差を順に所定量だけ増大させることの第４指示を出したが、第４指示は、第３データ信号を送信する都度に第３位相差を順に所定量だけ減少させることの指示であってもよい。

（実施の形態３）
実施の形態３における表示装置１の構成は、信号処理回路１０における処理の詳細以外は実施の形態１と同一であるから、共通の構成には同一の符号を付して詳細な説明を省略する。図９は、実施の形態３における定期的処理のフローチャートである。図９のフローチャートに示す手順の内、実施の形態１の図４のフローチャートに示す手順と共通する手順については同一のステップ番号を付している。

実施の形態３の定期的処理において、調整部１３は、まず、映像データに基づくデータ信号の内の任意の画素の画素値を示す第４データ信号に代えて特定パターンの第５データ信号を送信することの第５指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４１３）。第５データ信号は、クロック信号と同一周期で信号レベルが複数回連続して上下するパターンのデータ信号である。そして、調整部１３は、第５指示を受けたＴＣＯＮ１１ａ，１１ｂからＦＰＧＡ１２ａ，１２ｂが受信したデータ信号である第５受信データ信号をＦＰＧＡ１２ａ，１２ｂから読み出す（ステップＳ４１４）。

次に、調整部１３は、受信成否判定であって、第５データ信号及び第５受信データ信号に基づく第４判定を行う（ステップＳ４０２）。具体的には、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第５受信データ信号が第５データ信号と一致している場合に、第４判定の結果が肯定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第５データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できたと判定する。一方、調整部１３は、ＦＰＧＡ１２ａ，１２ｂから読み出した第５受信データ信号が第５データ信号と一致していない場合に、第４判定の結果が否定的である、即ちＴＣＯＮ１１ａ，１１ｂが送信した第５データ信号をＦＰＧＡ１２ａ，１２ｂが正しく受信できなかったと判定する。

第４判定の結果が肯定的である場合（ステップＳ４０２：ＹＥＳ）、調整部１３は、一回の定期的処理を終了し、図３のフローチャートのステップＳ１１へ処理を戻す。実施の形態３では、一定期間が経過する都度に、データ信号の差し替え対象となる任意の画素を変更するとよい。

一方、第４判定の結果が否定的である場合（ステップＳ４０２：ＮＯ）、調整部１３は、クロック信号に対する位相差を第４位相差として第４データ信号に代えて第５データ信号を送信することの指示であって、第５データ信号を送信する都度に任意の画素を変更し且つ第４位相差を順に所定量だけ増大させることの第６指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４４３）。そして、調整部１３は、第６指示に関して第４判定を複数回繰り返して行う。

具体的には、調整部１３は、第６指示を出した後にＴＣＯＮ１１ａ，１１ｂが第５データ信号を送信する都度、ＦＰＧＡ１２ａ，１２ｂから第５受信データ信号を読み出す（ステップＳ４４４）。そして、調整部１３は、ステップＳ４４４で読み出した第５受信データ信号と第５データ信号とに基づいて、第４判定を行う（ステップＳ４０５）。調整部１３は、第６指示で指定した第４位相差と第４判定の結果とを対応付けてメモリ１０２に記憶する（ステップＳ４０６）。

調整部１３は、ステップＳ４４３〜４０６の処理を所定回数実行したか否かを判断する（ステップＳ４０７）。所定回数実行していないと判断された場合（ステップＳ４０７：ＮＯ）、調整部１３は、処理をステップＳ４４３へ戻す。

一方、ステップＳ４０７で所定回数実行したと判断された場合（ステップＳ４０７：ＹＥＳ）、調整部１３は、メモリ１０２に記憶されている第４位相差と第４判定の結果との対応関係から、ＦＰＧＡ１２ａ，ＦＰＧＡ１２ｂが第５データ信号を正しく受信できたときの１以上の第４位相差の範囲を特定する（ステップＳ４０８）。そして、調整部１３は、ステップＳ４０８で特定した１以上の第４位相差の範囲の中央値に設定位相差を変更する（ステップＳ４０９）。

図１０は、実施の形態３におけるデータ差し替え対象画素の説明図である。図１０は、表示領域２１０を２つに分割した場合を示している。２つに分割した表示領域２１０の内の一方の領域２１０Ａには、ＴＣＯＮ１１ａからＦＰＧＡ１２ａへ送信されたデータ信号に基づく制御データにより入力画像が表示され、他方の領域２１０Ｂには、ＴＣＯＮ１１ｂからＦＰＧＡ１２ｂへ送信されたデータ信号に基づく制御データにより入力画像が表示される。図中の「Ｘ」は、領域２１０Ａ，２１０Ｂそれぞれにおける最初に設定された任意の画素（データ信号の差し替え対象となる画素）を示している。図１０に示すように、実施の形態３において、第５データ信号に差し替えられる任意の画素は、第５データ信号を送信する都度に変更される。図中の矢印の先の丸印が、変更後の任意の画素を示している。２つの領域２１０Ａ，２１０Ｂ間において、異なる画素が任意の画素として選択されてもよい。

実施の形態３では、動作中に厳しい条件にて受信成否判定が行われるため、判定精度を高めてより確実に設定位相差を最適化することができる。設定位相差のより確実な最適化により、表示品位の維持をより確実にすることができる。実施の形態３では、データ信号の差し替え対象となる画素が順次変更されて受信成否判定が行われるため、実施の形態２の場合よりも更に判定精度を高めて確実に設定位相差を最適化することができる。

なお、ステップＳ４４３において、調整部１３は、第５データ信号を送信する都度に第４位相差を順に所定量だけ増大させることの第６指示を出したが、第６指示は、第５データ信号を送信する都度に第４位相差を順に所定量だけ減少させることの指示であってもよい。

（実施の形態４）
実施の形態４における表示装置１の構成は、信号処理回路１０における処理の詳細以外は実施の形態１と同一であるから、共通の構成には同一の符号を付して詳細な説明を省略する。図１１は、実施の形態４における定期的処理のフローチャートである。

実施の形態４の定期的処理において、調整部１３は、まず、複数の特定画素を指定した第３指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４５１）。即ち、調整部１３は、複数の特定画素それぞれについて、映像データに基づくデータ信号の内の前記特定画素の画素値を示す第２データ信号に代えて特定パターンの第３データ信号を送信することの第３指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４５１）。そして、調整部１３は、第３指示を受けたＴＣＯＮ１１ａ，１１ｂからＦＰＧＡ１２ａ，１２ｂが受信したデータ信号である第３受信データ信号をＦＰＧＡ１２ａ，１２ｂから読み出す（ステップＳ４５２）。調整部１３は、複数の特定画素それぞれについて、第３受信データ信号をＦＰＧＡ１２ａ，１２ｂから読み出す。

次に、調整部１３は、複数の特定画素それぞれについて、第３データ信号とステップＳ４５２で読み出した第３受信データ信号とに基づいて、第３判定を行う（ステップＳ４５３）。

複数の特定画素全てについてステップＳ４５３の第３判定の結果が肯定的である場合（ステップＳ４５４：ＹＥＳ）、調整部１３は、一回の定期的処理を終了し、図３のフローチャートのステップＳ１１へ処理を戻す。

一方、複数の特定画素のうちのいずれか１以上の画素についてステップＳ４５３の第３判定の結果が否定的である場合（ステップＳ４５４：ＮＯ）、調整部１３は、複数の特定画素それぞれについて、クロック信号に対する位相差を前回指定した値から所定量だけ増大又は減少させた第５位相差として第２データ信号に代えて第３データ信号を送信することの第７指示をＴＣＯＮ１１ａ，１１ｂに出す（ステップＳ４５５）。ここで、調整部１３は、ステップＳ４５３の第３判定の結果が肯定的であった特定画素の数（受信成功数）をメモリ１０２に記憶する。

その後、調整部１３は、第７指示を出した後にＴＣＯＮ１１ａ，１１ｂが第３データ信号を送信する都度、ＦＰＧＡ１２ａ，１２ｂから第３受信データ信号を読み出す（ステップＳ４５６）。そして、調整部１３は、複数の特定画素それぞれについて、第３データ信号とステップＳ４５６で読み出した第３受信データ信号とに基づいて、第３判定を行う（ステップＳ４５７）。

複数の特定画素全てについてステップＳ４５７の第３判定の結果が肯定的である場合（ステップＳ４５８：ＹＥＳ）、調整部１３は、第７指示で指定した第５位相差に設定位相差を変更する（ステップＳ４６２）。

その後、調整部１３は、変更後の設定位相差を用いて映像データに基づくデータ信号を出力することを指示する指示信号をＴＣＯＮ１１ａ，１１ｂへ出力する（ステップＳ４６３）。調整部１３は、ステップＳ４６３の後、一回の定期的処理を終了し、図３のフローチャートのステップＳ１１へ処理を戻す。

一方、複数の特定画素のうちのいずれか１以上の画素についてステップＳ４５７の第３判定の結果が否定的である場合（Ｓ４５８：ＮＯ）、調整部１３は、ステップＳ４５７の第３判定の結果が肯定的であった特定画素の数（最新の受信成功数）が、メモリ１０２に記憶されている前回の受信成功数よりも多くなったか否かを判断する（ステップＳ４５９）。ここで、調整部１３は、メモリ１０２に記憶されている受信成功数を最新の受信成功数に更新する。

最新の受信成功数が前回の受信成功数よりも多くなった場合（ステップＳ４５９：ＹＥＳ）、調整部１３は、前回と同内容の第７指示をＴＣＯＮ１１ａ，１１ｂに出し（ステップＳ４６０）、処理をステップＳ４５６へ戻す。すなわち、調整部１３は、前回出した第７指示において、前回指定した値から所定量だけ増大させた位相差を第５位相差として指定した場合は、ステップＳ４６０の第７指示においても、前回指定した値から所定量だけ増大させた位相差を第５位相差として指定する。一方、調整部１３は、前回出した第７指示において、前回指定した値から所定量だけ減少させた位相差を第５位相差として指定した場合は、ステップＳ４６０の第７指示においても、前回指定した値から所定量だけ減少させた位相差を第５位相差として指定する。

一方、最新の受信成功数が前回の受信成功数以下となった場合（ステップＳ４５９：ＮＯ）、調整部１３は、第５位相差の変化方向が前回とは逆の第７指示をＴＣＯＮ１１ａ，１１ｂに出し（ステップＳ４６１）、処理をステップＳ４５６へ戻す。すなわち、調整部１３は、前回出した第７指示において、前回指定した値から所定量だけ増大させた位相差を第５位相差として指定した場合は、ステップＳ４６０の第７指示においては、前回指定した値から所定量だけ減少させた位相差を第５位相差として指定する。一方、調整部１３は、前回出した第７指示において、前回指定した値から所定量だけ減少させた位相差を第５位相差として指定した場合は、ステップＳ４６０の第７指示においては、前回指定した値から所定量だけ増加させた位相差を第５位相差として指定する。

図１２は、実施の形態４におけるデータ差し替え対象画素の説明図である。図１２は、表示領域２１０を２つに分割した場合を示している。２つに分割した表示領域２１０の内の一方の領域２１０Ａには、ＴＣＯＮ１１ａからＦＰＧＡ１２ａへ送信されたデータ信号に基づく制御データにより入力画像が表示され、他方の領域２１０Ｂには、ＴＣＯＮ１１ｂからＦＰＧＡ１２ｂへ送信されたデータ信号に基づく制御データにより入力画像が表示される。図中の「Ｘ」は、領域２１０Ａ，２１０Ｂそれぞれにおける複数の特定画素を示している。２つの領域２１０Ａ，２１０Ｂ間において、異なる画素が特定画素として選択されてもよい。

実施の形態１〜３では、調整部１３は、表示段階において定期的に行う受信成否判定の結果が否定的であった場合に、クロック信号に対する位相差を変更してデータ信号を所定回数送信させ、それらの受信成否の結果に応じて設定位相差を変更した。即ち、実施の形態１〜３では、表示段階において定期的に行う受信成否判定の結果が否定的と判定されてから設定位相差が変更されるまでに、おおよそ上記所定回数に１フレームの時間長を乗算して得られる時間が必要となる。これに対し、実施の形態４では、表示段階において定期的に行う受信成否判定の結果が否定的と判定されてから、１フレームの時間長の中で設定位相差を変更することもでき、従って、設定位相差の調整に要する時間を短縮することができる。

なお、実施の形態４において、調整部１３は、データ信号の差し替えを行わずに、第３判定を行う代わりに、第２データ信号及び第２受信データ信号に基づいて第２判定を行ってもよい。

開示された実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１表示装置
１０信号処理回路
１１ａ，１１ｂＴＣＯＮ
１２ａ，１２ｂＦＰＧＡ
１３調整部
２液晶パネル
２１ＣＦ基板
２２ＴＦＴ基板
２２１ソースドライバ
２２２ゲートドライバ

Claims

複数の画素により構成される表示領域を有する表示パネルと、
前記複数の画素それぞれの画素値を含む入力データに対して所定の信号処理を行うことにより、前記入力データに基づく入力画像を前記表示領域に表示させるための第１出力データを生成する信号処理部と
を備え、
前記信号処理部は、
受信部と、
前記入力データに基づくデータ信号又は指示されたデータ信号をクロック信号に同期させて前記受信部へ送信する送信部と、
前記受信部及び前記送信部に接続された制御部と
を備え、
前記制御部は、
前記入力画像を前記表示領域に表示させる前の前段階において、
クロック信号に対する位相差を第１位相差として特定パターンの第１データ信号を送信することの第１指示を前記送信部に出し、
前記第１指示を受けた前記送信部から前記受信部が受信したデータ信号である第１受信データ信号を前記受信部から読み出し、
前記送信部が送信したデータ信号を前記受信部が正しく受信できたか否かの受信成否判定であって、前記第１データ信号及び前記第１受信データ信号に基づく第１判定を行い、
前記第１判定の結果に基づいて、前記入力データに基づくデータ信号を送信する際のクロック信号に対する位相差である設定位相差を決定する
ことを特徴とする表示装置。
前記制御部は、
前記第１位相差を順に増大させるか又は減少させて前記第１指示を複数回繰り返して出すとともに、前記第１判定を複数回繰り返して行い、
複数回行われた前記第１判定の結果に基づいて、前記受信部が前記第１データ信号を正しく受信できたときの１以上の前記第１位相差を特定し、特定した１以上の前記第１位相差の範囲の中央値を前記設定位相差と決定する
ことを特徴とする請求項１に記載の表示装置。
前記制御部は、
前記入力画像を前記表示領域に表示させる表示段階において、
定期的又は不定期的に、前記受信成否判定を行って当該判定の結果が否定的である場合に前記設定位相差を変更する位相差更新処理を行う
ことを特徴とする請求項１又は２に記載の表示装置。
前記制御部は、
前記位相差更新処理において、
前記入力データに基づくデータ信号の内の特定画素の画素値を示す第２データ信号を送信した前記送信部から前記第２データ信号を読み出し、
前記第２データ信号を送信した前記送信部から前記受信部が受信したデータ信号である第２受信データ信号を前記受信部から読み出し、
前記受信成否判定であって、前記第２データ信号及び前記第２受信データ信号に基づく第２判定を行い、
前記第２判定の結果が否定的である場合、クロック信号に対する位相差を第２位相差として前記第２データ信号を送信することの指示であって、前記第２データ信号を送信する都度に前記第２位相差を順に増大させるか又は減少させることの第２指示を前記送信部に出すとともに、前記第２指示に関して前記第２判定を複数回繰り返して行い、
前記第２指示に関して複数回行われた前記第２判定の結果に基づいて、前記受信部が前記第２データ信号を正しく受信できたときの１以上の前記第２位相差を特定し、特定した１以上の前記第２位相差の範囲の中央値に前記設定位相差を変更する
ことを特徴とする請求項３に記載の表示装置。
前記制御部は、
前記位相差更新処理において、
前記入力データに基づくデータ信号の内の特定画素の画素値を示す第２データ信号に代えて特定パターンの第３データ信号を送信することの第３指示を前記送信部に出し、
前記第３指示を受けた前記送信部から前記受信部が受信したデータ信号である第３受信データ信号を前記受信部から読み出し、
前記受信成否判定であって、前記第３データ信号及び前記第３受信データ信号に基づく第３判定を行い、
前記第３判定の結果が否定的である場合、クロック信号に対する位相差を第３位相差として前記第２データ信号に代えて前記第３データ信号を送信することの指示であって、前記第３データ信号を送信する都度に前記第３位相差を順に増大させるか又は減少させることの第４指示を前記送信部に出すとともに、前記第４指示に関して前記第３判定を複数回繰り返して行い、
前記第４指示に関して複数回行われた前記第３判定の結果に基づいて、前記受信部が前記第３データ信号を正しく受信できたときの１以上の前記第３位相差を特定し、特定した１以上の前記第３位相差の範囲の中央値に前記設定位相差を変更する
ことを特徴とする請求項３に記載の表示装置。
前記制御部は、
前記位相差更新処理において、
前記入力データに基づくデータ信号の内の任意の画素の画素値を示す第４データ信号に代えて特定パターンの第５データ信号を送信することの第５指示を前記送信部に出し、
前記第５指示を受けた前記送信部から前記受信部が受信したデータ信号である第５受信データ信号を前記受信部から読み出し、
前記受信成否判定であって、前記第５データ信号及び前記第５受信データ信号に基づく第４判定を行い、
前記第４判定の結果が否定的である場合、クロック信号に対する位相差を第４位相差として前記第４データ信号に代えて前記第５データ信号を送信することの指示であって、前記第５データ信号を送信する都度に前記任意の画素を変更し且つ前記第４位相差を順に増大させるか又は減少させることの第６指示を前記送信部に出すとともに、前記第６指示に関して前記第４判定を複数回繰り返して行い、
前記第６指示に関して複数回行われた前記第４判定の結果に基づいて、前記受信部が前記第５データ信号を正しく受信できたときの１以上の前記第４位相差を特定し、特定した１以上の前記第４位相差の範囲の中央値に前記設定位相差を変更する
ことを特徴とする請求項３に記載の表示装置。
前記制御部は、
前記位相差更新処理において、
前記複数の画素のうちの複数の特定画素それぞれについて、前記入力データに基づくデータ信号の内の前記特定画素の画素値を示す第２データ信号に代えて特定パターンの第３データ信号を送信することの第３指示を前記送信部に出し、
前記第３指示を受けた前記送信部から前記受信部が受信したデータ信号である第３受信データ信号を前記受信部から読み出し、
前記受信成否判定であって、前記第３データ信号及び前記第３受信データ信号に基づく第３判定を前記複数の特定画素それぞれについて行い、
前記複数の特定画素のうちのいずれか１以上の画素について前記第３判定の結果が否定的である場合、前記複数の特定画素それぞれについて、クロック信号に対する位相差を前回よりも増大させるか又は減少させた第５位相差として前記第２データ信号に代えて前記第３データ信号を送信することの第７指示を前記送信部に出すとともに、前記第７指示に関する前記第３判定である第５判定を前記複数の特定画素それぞれについて行い、
前記複数の特定画素のうちのいずれか１以上の画素について前記第５判定の結果が否定的である場合、前記第５判定の結果が肯定的である前記特定画素の数が前回よりも増えたか否かを判定し、
前記第５判定の結果が肯定的である前記特定画素の数が前回よりも増えている場合は、前回と同内容の前記第７指示を前記送信部に出し、前記第５判定の結果が肯定的である前記特定画素の数が前回以下である場合は、前記第５位相差の変化方向が前回とは逆の第７指示を前記送信部に出し、
前記複数の特定画素の全てについて前記第５判定の結果が肯定的である場合、最後に出した前記第７指示で指定した前記第５位相差に前記設定位相差を変更する
ことを特徴とする請求項３に記載の表示装置。
前記信号処理部は、
前記入力画像を前記表示領域に表示させる表示段階において、前記第１出力データを前記表示パネルへ出力し、
前記前段階において、前記複数の画素それぞれを黒色に表示させるための第２出力データを前記表示パネルへ出力する
ことを特徴とする請求項１〜７のいずれかに記載の表示装置。
前記特定パターンのデータ信号は、前記クロック信号と同一周期で信号レベルが複数回連続して上下するパターンのデータ信号である
ことを特徴とする請求項１〜８のいずれかに記載の表示装置。
複数の画素により構成される表示領域を有する表示パネルと、前記複数の画素それぞれの画素値を含む入力データに対して所定の信号処理を行うことにより、前記入力データに基づく入力画像を前記表示領域に表示させるための出力データを生成する、受信部及び送信部を含む信号処理部とを備える表示装置におけるデータ伝送方法であって、
前記入力画像を前記表示領域に表示させる前の前段階において、
クロック信号に対する位相差を第１位相差として特定パターンの第１データ信号を送信することの第１指示を前記送信部に出し、
前記第１指示を受けた前記送信部から前記受信部が受信したデータ信号である第１受信データ信号を前記受信部から読み出し、
前記送信部が送信したデータ信号を前記受信部が正しく受信できたか否かの受信成否判定であって、前記第１データ信号及び前記第１受信データ信号に基づく判定を行い、
前記判定の結果に基づいて、前記入力データに基づくデータ信号を送信する際のクロック信号に対する位相差である設定位相差を決定し、
前記入力画像を前記表示領域に表示させる表示段階において、
前記送信部が、前記入力データに基づくデータ信号を前記設定位相差で送信する
ことを特徴とするデータ伝送方法。