KR102297573B1 - 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법 - Google Patents

컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법 Download PDF

Info

Publication number
KR102297573B1
KR102297573B1 KR1020140188280A KR20140188280A KR102297573B1 KR 102297573 B1 KR102297573 B1 KR 102297573B1 KR 1020140188280 A KR1020140188280 A KR 1020140188280A KR 20140188280 A KR20140188280 A KR 20140188280A KR 102297573 B1 KR102297573 B1 KR 102297573B1
Authority
KR
South Korea
Prior art keywords
data
source driver
driver integrated
internal clock
timing controller
Prior art date
Application number
KR1020140188280A
Other languages
English (en)
Other versions
KR20160078641A (ko
Inventor
최현일
유석종
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140188280A priority Critical patent/KR102297573B1/ko
Priority to US14/855,285 priority patent/US10297185B2/en
Priority to CN201510671788.3A priority patent/CN105741728B/zh
Priority to EP15201961.8A priority patent/EP3038086B1/en
Publication of KR20160078641A publication Critical patent/KR20160078641A/ko
Application granted granted Critical
Publication of KR102297573B1 publication Critical patent/KR102297573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 실시예들은, 소스 드라이버 집적회로로부터 데이터를 수신하여 인식할 때, 내부 클럭과 데이터가 동기화되지 못하여 발생하는 데이터 인식 오류를 방지할 수 있는 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법에 관한 것이다.

Description

컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법{CONTROLLER, SOURCE DRIVER IC, DISPLAY DEVICE, AND THE METHOD FOR TRANSMITTING SIGNAL}
본 실시예들은 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 데이터 라인들과 게이트 라인들이 배치되고, 데이터 라인들과 게이트 라인들이 서로 교차하는 지점마다 서브픽셀이 매트릭스 타입으로 배치되는 표시패널과, 데이터 라인들로 데이터 신호를 공급하는 데이터 구동부와, 게이트 라인들로 스캔 신호를 공급하는 게이트 구동부와 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러 등을 포함한다.
전술한 타이밍 컨트롤러는, 특정 프로세스(예: 보상 프로세스 등)를 수행하기 위하여, 데이터 구동부에 포함된 하나 또는 다수의 소스 드라이버 집적회로로부터 해당 데이터를 수신하여 인식하는 과정을 진행한다.
이러한 타이밍 컨트롤러는, 자신의 내부 클럭을 이용하여 소스 드라이버 집적회로로부터 수신된 데이터를 인식할 때, 데이터와 내부 클럭 간의 동기가 맞지 않아, 데이터 인식을 정확하게 하지 못하는 문제점이 있다.
이러한 비동기화 현상에 따른 데이터 인식 오류의 문제점은, 해당 프로세스가 정확하게 이루어지지 못하게 한다. 이 경우, 해당 프로세스가 화상 제어에 관련된 경우라면, 화상 품질이 저하될 수 있다.
본 실시예들의 목적은, 소스 드라이버 집적회로로부터 데이터를 수신하여 인식할 때, 내부 클럭과 데이터가 동기화되지 못하여 발생하는 데이터 인식 오류를 방지할 수 있는 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법을 제공하는 데 있다.
일 실시예는, 다수의 서브픽셀이 배치된 표시패널과, 내부 클럭을 락 신호에 실어서 송신하는 타이밍 컨트롤러와, 내부 클럭이 실려진 락 신호의 입력에 따라, 내부 클럭에 동기화된 데이터를 상기 타이밍 컨트롤러로 전송하는 다수의 소스 드라이버 집적회로를 포함하는 표시장치를 제공할 수 있다.
다른 실시예는, 락 신호에 내부 클럭을 실어서 송신하고 수신하는 락 신호 송수신부와, 내부 클럭에 동기화된 데이터를 수신하는 데이터 수신부를 포함하는 컨트롤러를 제공할 수 있다.
또 다른 실시예는, 내부 클럭이 실려진 락 신호를 입력받고 특정 조건 만족 시 출력하는 락 신호 송수신부와, 락 신호에 실려진 내부 클럭에 동기화된 데이터를 전송하는 데이터 송신부를 포함하는 소스 드라이버 집적회로를 제공할 수 있다.
또 다른 실시예는, 데이터 라인 및 게이트 라인이 배치된 표시패널과, 데이터 라인을 구동하는 소스 드라이버 집적회로와, 소스 드라이버 집적회로를 제어하는 타이밍 컨트롤러를 포함하는 표시장치의 신호전송방법에 있어서, 타이밍 컨트롤러가 락 신호에 내부 클럭을 실어서 전송하는 단계와, 소스 드라이버 집적회로가 락 신호에 실려진 내부 클럭에 데이터를 동기화시켜 타이밍 컨트롤러로 전송하는 단계와, 타이밍 컨트롤러가 내부 클럭이 실려진 락 신호를 수신하고, 락 신호에 실려진 내부 클럭에 동기화된 데이터를 수신하면, 수신된 데이터를 수신된 락 신호에 실려진 내부 클럭에 동기화시켜 인식하는 단계를 포함하는 표시장치의 신호전송방법을 제공할 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 소스 드라이버 집적회로로부터 데이터를 수신하여 인식할 때, 내부 클럭과 데이터가 동기화되지 못하여 발생하는 데이터 인식 오류를 방지할 수 있는 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법을 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성의 예시도이다.
도 2는 본 실시예들에 따른 표시장치의 서브픽셀 구조의 예시도이다.
도 3은 본 실시예들에 따른 표시장치에서, 다수의 소스 드라이버 집적회로와 타이밍 컨트롤러 간의 배선 구조의 예시도이다.
도 4 및 도 5는 본 실시예들에 따른 표시장치(100)에 포함된 타이밍 컨트롤러(140)에서의 데이터 인식 타이밍도이다.
도 6은 본 실시예들에 따른 표시장치에서, 다수의 소스 드라이버 집적회로와 타이밍 컨트롤러 간의 락 신호 및 B-LVDS 데이터 간의 전송을 나타낸 도면이다.
도 7은 본 실시예들에 따른 표시장치에서, 타이밍 컨트롤러가 전송하는 락 신호를 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치에서, 각 소스 드라이버 집적회로가 전송하는 센싱 데이터를 나타낸 도면이다.
도 9A는 본 실시예들에 따른 표시장치에 포함된 컨트롤러의 블록도이다.
도 9B는 컨트롤러에 포함된 락 신호 송수신부의 내부 구성도이다.
도 10은 본 실시예들에 따른 표시장치에 포함된 소스 드라이버 집적회로의 블록도이다.
도 11은 본 실시예들에 따른 표시장치의 신호전송방법에 대한 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성의 예시도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 제1방향으로 다수의 데이터 라인(DL: Data Line)이 배치되고, 제1방향과 교차하는 제2방향으로 다수의 게이트 라인(GL: Gate Line)이 배치되며, 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된다. 데이터 구동부(120)는, 데이터 라인들로 데이터전압을 공급하여 데이터 라인들을 구동한다. 게이트 구동부(130)는, 게이트 라인들로 스캔 신호를 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다. 타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)를 제어한다.
타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부(예: 호스트 시스템(미도시) 등)에서 입력되는 영상데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 게이트 라인들로 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다.
게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC)를 포함할 수 있다.
게이트 구동부(130)에 포함된 게이트 드라이버 집적회로(Gate Driver IC)는, 도 1에서는 5개(GDIC #1, ..., GDIC #5)인 것으로 예시되었으나, 이는 설명의 편의를 위한 것일 뿐, 1개일 수도 있으며, 2개 이상일 수도 있다. 하지만, 아래에서는, 설명의 편의를 위하여, 표시장치(100)에 5개의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #5)가 포함된 것으로 가정한다.
또한, 게이트 구동부(130)에 포함된 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)은, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
데이터 구동부(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상데이터를 아날로그 형태의 데이터 전압으로 변환하여 데이터 라인들로 공급함으로써, 데이터 라인들을 구동한다.
데이터 구동부(120)는 하나 또는 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함)를 포함할 수 있다.
데이터 구동부(120)에 포함된 소스 드라이버 집적회로(Source Driver IC)는, 도 1에서는 10개(SDIC #1, ..., SDIC #10)인 것으로 예시되었으나, 이는 설명의 편의를 위한 것일 뿐, 1개일 수도 있으며, 2개 이상일 수도 있다. 하지만, 아래에서는, 설명의 편의를 위하여, 표시장치(100)에 10개의 소스 드라이버 집적회로(SDIC #1, ..., SDIC #10)가 포함된 것으로 가정한다.
데이터 구동부(120)에 포함된 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10)은, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.
또한, 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10) 각각은, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
위에서 언급한 소스 인쇄회로기판은 1개일 수도 있고, 도 1에서와 같이, 2개(150a, 150b)일 수도 있고, 3개 이상일 수도 있다. 아래에서는, 설명의 편의를 위하여, 표시장치(100)에 2개의 소스 인쇄회로기판(150a, 150b)이 포함된 것으로 가정한다.
한편, 데이터 구동부(120)에 포함된 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10)은, 모두 동일한 그룹 내에서 포함될 수도 있고, 몇 개의 그룹으로 나누어져 포함될 수도 있다.
아래에서는, 도 1에서와 같이, 왼쪽부터 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)는 제1그룹(G1)에 포함되고, 나머지 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)는 제2그룹(G2)에 포함되는 것으로 가정한다.
각 그룹에 포함된 소스 드라이버 집적회로들은 하나의 배선 구조를 통해 타이밍 컨트롤러(140)와 신호 및 데이터를 송수신한다.
따라서, 본 실시예들에 따른 표시장치(100)는, 제1그룹(G1)에 포함된 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #5)과 타이밍 컨트롤러(140) 간의 신호/데이터 송수신을 위한 제1그룹 배선 구조와, 제2그룹(G2)에 포함된 소스 드라이버 집적회로들(SDIC #6, ... , SDIC #10)과 타이밍 컨트롤러(140) 간의 신호/데이터 송수신을 위한 제2그룹 배선 구조를 갖는다.
이와 관련하여, 제1그룹 배선 구조는, 제1그룹(G1)에 포함된 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #5)이 본딩되는 제1그룹 소스 인쇄회로기판(150a)과, 제1그룹 소스 인쇄회로기판(150a)과 타이밍 컨트롤러(140)가 배치된 컨트롤 인쇄회로기판(170)을 연결해주는 제1그룹 연결매체(160a) 등을 포함한다.
또한, 제2그룹 배선 구조는, 제2그룹(G2)에 포함된 소스 드라이버 집적회로들(SDIC #6, ... , SDIC #10)이 본딩되는 제2그룹 소스 인쇄회로기판(150b)과, 제2그룹 소스 인쇄회로기판(150b)과 타이밍 컨트롤러(140)가 배치된 컨트롤 인쇄회로기판(170)을 연결해주는 제2그룹 연결매체(160b) 등을 포함한다.
위에서 언급한 제1그룹 연결매체(160a) 및 제2그룹 연결매체(160b)는, 일 예로, 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등일 수 있다.
한편, 타이밍 컨트롤러(140)는, 외부의 호스트 시스템(미도시)으로부터 입력 영상의 영상데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 수신한다.
타이밍 컨트롤러(140)는, 호스트 시스템으로부터 입력된 영상데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)의 타이밍 정보를 지정하고 있다.
타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #10)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #10) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호(DCS)에 극성 제어 신호(POL)가 더 포함될 수 있다.
도 1을 참조하면, 컨트롤 인쇄회로기판(170)에는, 표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.
도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 중 하나일 수 있다.
전술한 표시패널(110)에 형성된 각 서브픽셀(SP)에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀에는 유기발광다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터(Transistor) 및 하나 이상의 캐패시터(Capacitor) 등으로 이루어진 회로가 형성되어 있다.
아래에서는, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀의 구조를 설명한다.
전술한 본 실시예들에 따른 표시패널(110)에 배치된 각 서브픽셀(SP)은, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 구동 회로를 포함하여 구성된다.
구동 회로는, 기본적으로, 유기발광다이오드(OLED)를 구동하기 위한 구동 트랜지스터(DRT: Driving Transistor)와, 스캔신호에 의해 해당 행(Row)이 선택되면, 구동 트랜지스터(DRT)의 게이트 노드에 데이터 전압을 인가해주기 위한 스위칭 트랜지스터(SWT: Switching Transistor)와, 데이터전압을 한 프레임 시간 동안 유지하는 역할을 하는 스토리지 캐패시터(Cstg: Storage Capacitor)를 기본적으로 포함한다.
즉, 유기발광표시패널인 표시패널(110)의 각 서브픽셀은, 기본적으로, 2개의 트랜지스터(DRT, SWT)와 1개의 캐패시터(Cstg)를 포함하여 구성되고, 필요에 따라, 1개 이상의 트랜지스터가 추가되거나, 1개 이상의 캐패시터가 추가될 수도 있다.
한편, 각 서브픽셀 내 구동 트랜지스터(DRT)는, 문턱전압(Vth: Threshold Voltage), 이동도(Mobility) 등의 고유 특성치를 가지고 있다.
이러한 구동 트랜지스터(DRT)는, 구동 시간이 길어짐에 따라 열화(Degradation)가 진행되어, 문턱전압, 이동도 등의 고유 특성치도 변하게 된다.
따라서, 각 서브픽셀 내 구동 트랜지스터(DRT) 간의 고유 특성치 편차가 더 크게 발생하고, 이로 인해, 각 서브픽셀 간의 휘도 편차가 더 크게 초래될 수 있다.
이러한 각 서브픽셀 간의 휘도 편차는, 표시패널(110)에서의 휘도 불균일 현상을 야기시켜, 화상 품질을 크게 떨어뜨릴 수 있다.
따라서, 본 실시예들에 따른 표시장치(100)는, 각 서브픽셀 내 구동 트랜지스터(DRT) 간의 고유 특성치를 센싱하여, 고유 특성치 편차를 파악하고, 이러한 고유 특성치 편차를 보상해주는 기술을 제공한다.
고유 특성치 편차 보상을 위해, 각 서브픽셀의 구조 또한 변경될 수 있다. 도 2는 고유 특성치 편차 보상을 위한 서브픽셀 구조의 일 예를 나타낸다.
1개의 유기발광다이오드(OLED), 3개의 트랜지스터 및 1개의 캐패시터를 포함하는 3T(Transistor)1C(Capacitor) 구조로 되어 있는 경우를 예로 들어 설명한다.
도 2는 본 실시예들에 따른 표시장치(100)의 서브픽셀 구조의 예시도이다.
도 2를 참조하면, 각 서브픽셀은, 1개의 유기발광다이오드(OLED) 이외에, 구동 트랜지스터(DRT), 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT)를 포함하는 3개의 트랜지스터, 그리고, 1개의 스토리지 캐패시터(Cstg)를 포함하여 구성된 3T(Transistor)1C(Capacitor) 구조를 갖는다.
도 2에 예시된 서브픽셀 구조는, 구동 트랜지스터(DRT)의 고유 특성치(예: 문턱전압, 이동도)의 편차를 보상해주기 위하여, 센싱 및 보상 기능이 적용된 구조의 예시도이다.
유기발광다이오드(OLED)는, 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2전극(예: 캐소드 전극 또는 애노드 전극) 등으로 이루어져 있다. 여기서, 일 예로, 제1전극은 구동 트랜지스터(DRT)의 제2노드(N2 노드)와 전기적으로 연결되며, 제2전극은 기저전압(EVSS)이 공급되는 노드와 전기적으로 연결될 수 있다.
구동 트랜지스터(DRT)의 고유 특성치 편차 보상은, 서브픽셀의 휘도 편차 보상과 동일한 의미로 사용되고, 또한, 휘도 편차 보상을 위해서는 서브픽셀로 공급할 데이터를 변경해야 하므로, "데이터 보상"과도 동일한 의미로 사용된다. 즉, 트랜지스터 특성치 편차 보상, 휘도 편차 보상, 데이터 보상 및 픽셀 보상 등은 모두 동일한 의미로 사용된다.
구동 트랜지스터(DRT)는 유기발광다이오드(OLED)를 구동하는 트랜지스터로서, 게이트 노드에 해당하는 제1노드(N1 노드), 유기발광다이오드(OLED)의 제1전극(예: 애노드 전극 또는 드레인 전극)에 전기적으로 연결되는 제2노드(N2 노드, 예: 소스 노드 또는 드레인 노드) 및 구동전압(EVDD)을 공급하기 위한 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결되는 제3노드(N3 노드, 예: 드레인 노드 또는 소스 노드)를 갖는다.
스위칭 트랜지스터(SWT)는, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 N1 노드에 데이터 전압(Vdata)을 인가해주기 위한 트랜지스터로서, 해당 게이트 라인(GL)을 통해 게이트 노드에 인가된 스캔신호(SCAN)에 의해 제어되고, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 N1 노드와 데이터 라인(DL) 사이에 전기적으로 연결된다.
스토리지 캐패시터(Cstg: Storage Capacitor)는 구동 트랜지스터(DRT)의 N1 노드와 N2 노드 사이에 전기적으로 연결되어, 한 프레임 시간 동안, 일정 전압을 유지하는 역할을 한다.
센싱 트랜지스터(SENT)는, 해당 게이트 라인(GL')에서 게이트 노드에 인가된 스캔신호의 일종인 센스신호(SENSE)에 의해 제어되며, 기준전압(VREF: Reference Voltage)을 공급하는 기준전압 라인(RVL: Reference Voltage Line)과 구동 트랜지스터(DRT)의 N2 노드 사이에 전기적으로 연결된다. 즉, 센싱 트랜지스터(SENT)의 드레인 노드 또는 소스 노드에 해당하는 N4 노드는 기준전압 라인과 연결되고, 센싱 트랜지스터(SENT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 N2 노드에 연결된다.
한편, 표시장치(100)는, 기준전압 라인(RVL)의 일 측에 연결된 스위치(SW)와, 이 스위치(SW)의 스위칭 동작에 의해, 기준전압 라인(RVL)과 전기적으로 연결될 수 있는 아날로그 디지털 컨버터(ADC)를 더 포함할 수 있다.
아날로그 디지털 컨버터(ADC)는, 해당 서브픽셀(들)에서의 특정 노드의 전압을 센싱하고, 센싱된 전압을 디지털 값으로 변환하여 센싱 데이터를 생성하여 타이밍 컨트롤러(140)로 출력한다.
이러한 아날로그 디지털 컨버터(ADC)를 이용하면, 디지털 기반에서 필요한 정보(예: 문턱전압, 문턱전압 편차 등)의 센싱 및 데이터 보상 처리를 가능하게 할 수 있다.
아날로그 디지털 컨버터(ADC)에 의해 전압 센싱이 이루어지는 센싱 노드에 해당하는 특정 노드는, 유기발광다이오드(OLED)를 구동하기 위한 구동 트랜지스터(DRT)의 문턱전압을 센싱할 수 있는 노드로서, 해당 서브픽셀에 배치된 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드에 해당하는 N2 노드일 수 있다.
이를 통해, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)의 문턱전압, 이동도 등의 고유 특성치 또는 그 편차를 센싱할 수 있다.
한편, 도 2를 참조하면, 스위치(SW)는, 스위칭 타이밍 제어 신호에 따라, 기준전압 공급노드(Nvref) 또는 아날로그 디지털 컨버터(ADC)에 연결된 노드(Nadc)를 기준전압 라인(RVL)에 연결된 노드(Nrvl)와 연결해줄 수 있다.
스위치(SW)가, 스위칭 타이밍 제어 신호에 따라, 기준전압 공급노드(Nvref)를 기준전압 라인(RVL)에 연결된 노드(Nrvl)와 연결해주면, 기준전압(VREF)이 기준전압 라인(RVL)에 공급되도록 하여, 턴 온 된 센싱 트랜지스터(SENT)를 통해, 구동 트랜지스터(DRT)의 N2 노드에 기준전압(VREF)이 인가되도록 해줄 수 있다.
스위치(SW)가, 스위칭 타이밍 제어 신호에 따라, 아날로그 디지털 컨버터(ADC)에 연결된 노드(Nadc)를 기준전압 라인(RVL)에 연결된 노드(Nrvl)와 연결해준 경우, 센싱부에 해당하는 아날로그 디지털 컨버터(ADC)는, 기준전압 라인(RVL)d을 통해, 기준전압 라인(RVL)의 전압을 센싱할 수 있다
이때, 센싱 트랜지스터(SENT)가 턴 온 된 경우, 아날로그 디지털 컨버터(ADC)는, 기준전압 라인(RVL)의 전압을 센싱함으로써, 구동 트랜지스터(DRT)의 N2 노드의 전압을 센싱할 수 있다.
이와 같이, 아날로그 디지털 컨버터(ADC)가 전압을 센싱하는 센싱노드는, 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드에 해당하는 N2 노드일 수 있다.
여기서, 아날로그 디지털 컨버터(ADC)가 센싱한 전압은, 데이터 라인(DL)을 통해 스위칭 트랜지스터(SWT)의 드레인 노드 또는 소스 노드로 출력되어 구동 트랜지스터(DRT)의 N1 노드로 인가된 데이터 전압(Vdata)과, 구동 트랜지스터(DRT)의 문턱전압(Vth)으로 표현될 수 있다(센싱한 전압=Vdata-Vth).
따라서, 아날로그 디지털 컨버터(ADC)가 센싱한 전압(Vdata-Vth)과 이미 알고 있는 데이터 전압(Vdata)을 이용하여, 구동 트랜지스터(DRT)의 문턱전압(Vth)을 알아낼 수 있다.
아날로그 디지털 컨버터(ADC)는 다수의 서브픽셀 각각에서의 센싱노드의 전압을 센싱하고, 센싱된 전압을 디지털 값으로 변환하고, 변환된 디지털 값을 포함하는 센싱 데이터를 생성하여 타이밍 컨트롤러(140)로 전송하는 센싱 프로세스를 수행한다.
이러한 아날로그 디지털 컨버터(ADC)를 이용하면, 각 서브픽셀 내 센싱노드의 전압(아날로그 값)을 센싱하여 디지털 값으로 변환하여 타이밍 컨트롤러(140)로 제공함으로써, 타이밍 컨트롤러(140)가 디지털 값을 토대로 구동 트랜지스터(DRT)의 문턱전압을 정확하게 센싱할 수 있다.
타이밍 컨트롤러(140)는, 센싱 데이터를 수신하여, 수신된 센싱 데이터를 토대로, 각 서브픽셀 내 구동 트랜지스터(DRT)의 문턱전압(Vth)을 알아내어, 문턱전압 편차(△Vth)를 파악할 수 있다.
여기서, 타이밍 컨트롤러(140)는, 수신한 센싱 데이터 또는 알아낸 문턱전압 또는 파악한 문턱전압 편차에 대한 데이터를 메모리(미도시)에 저장해둘 수 있다.
타이밍 컨트롤러(140)는, 문턱전압 편차(△Vth)를 보상해주기 위하여, 각 서브픽셀에 대한 데이터 보상량(△Data)를 연산하고, 연산된 데이터 보상량(△Data)을 메모리에 저장해둘 수 있다.
이와 같이, 각 서브픽셀에 대한 데이터 보상량이 연산된 이후, 타이밍 컨트롤러(140)는 각 서브픽셀에 대한 데이터 보상량을 기초로, 각 서브픽셀로 공급할 데이터를 변경하여 데이터 구동부(120)로 공급해주고, 데이터 구동부(120)는 공급받은 데이터를 데이터 전압으로 변환하여 서브픽셀들로 인가해줌으로써, 보상이 실제로 이루어지게 된다.
한편, 위에서 언급한 스위칭 타이밍 제어 신호는, 구동 트랜지스터(DRT)의 제2노드(N2)의 전압을 디스플레이 모드(Display Mode) 또는 센싱 모드(Sensing Mode)의 구동 동작에 맞게 설정해주기 위하여, 스위칭 동작(On/Off)을 제어하는 신호로서, 타이밍 컨트롤러(140)로부터 출력될 수 있다.
한편, 전술한 아날로그 디지털 컨버터(ADC)는, 데이터 구동부(120)에 포함된 다수의 소스 드라이버 집적회로(SDIC #k, k=1, 2, ... , 10) 각각에 포함될 수 있다.
이와 같이, 보상을 위한 센싱 구성에 해당하는 아날로그 디지털 컨버터(ADC)를 각 소스 드라이버 집적회로에 포함시켜 구성함으로써, 부품 개수를 줄일 수 있고, 데이터 구동과 연계시켜 센싱 동작을 수행할 수 있는 장점이 있다.
한편, 기준전압 라인(RVL)은, 하나의 서브픽셀 열(Subpixel Column)마다 하나 씩 존재할 수도 있고, 둘 이상의 서브픽셀 열마다 하나씩 존재할 수도 있다.
한편, 도 2를 참조하면, 각 서브픽셀에서 2개의 트랜지스터(SWT, SENT)의 게이트 노드로 2개의 스캔신호(SCAN, SENSE)를 인가해주는 2개의 게이트 라인(GL, GL')은 서로 다른 게이트 라인일 수도 있고 동일한 하나의 게이트 라인일 수도 있다.
만약, 각 서브픽셀에서 2개의 트랜지스터(T1, T2)의 게이트 노드로 2개의 스캔신호(SCAN, SENSE)를 인가해주는 2개의 게이트 라인(GL, GL')이 서로 다른 게이트 라인인 경우, 도 1에 도시된 하나의 게이트 라인(GL)은 2개의 게이트 라인을 포함하는 것으로 간주할 수 있다.
아래에서는, 본 실시예들에 따른 표시장치(100)에 포함된 모든 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)와 타이밍 컨트롤러(140) 간의 신호 배선 구조에 대하여 설명한다.
표시장치(100)에 포함된 모든 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)와 타이밍 컨트롤러(140) 간의 배선 구조는, 각 그룹별로 존재할 수 있다.
도 1에서와 같은 그룹 형태를 고려하면, 본 실시예들에 따른 표시장치(100)는, 제1그룹(G1)에 대응되는 제1그룹 배선 구조와, 제2그룹(G2)에 대응되는 제2그룹 배선 구조를 갖는다.
도 3은 본 실시예들에 따른 표시장치(100)에서, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)와 타이밍 컨트롤러(140) 간의 배선 구조의 예시도이다.
도 3을 참조하여, 제1그룹(G1)에 대응되는 제1그룹 배선 구조를 먼저 설명한다.
도 3을 참조하면, 제1그룹(G1) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)와 타이밍 컨트롤러(140) 간의 제1그룹 배선 구조는, 락 신호 전송을 위한 락 신호 배선(310a), 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)의 데이터 전송을 위한 버스-저전압 차등 시그널링(B-LVDS: Bus-Low Voltage Differential Signaling) 배선(320a) 및 영상데이터 전송을 위한 영상데이터 배선(330a) 등을 포함한다.
제1그룹 배선 구조에서 락 신호 배선(310a)은, 락 신호(LOCK)에 대한 캐스케이드(Cascade) 방식으로 전송하기 위하여, 제1그룹(G1) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 중 첫 번째 소스 드라이버 집적회로(SDIC #1)와 타이밍 컨트롤러(140) 사이에 연결된 제1전송 배선(311a)과, 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 사이마다 연결된 4개의 캐스케이드 배선(312a)과, 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 중 마지막 번째 소스 드라이버 집적회로(SDIC #5)와 타이밍 컨트롤러(140) 사이에 연결된 제2전송 배선(313a)을 포함한다.
제1그룹 배선 구조에서 버스-저전압 차등 시그널링 배선(320a)은, 제1그룹(G1) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)와 타이밍 컨트롤러(140) 사이에 연결된다.
제1그룹 배선 구조에서 영상데이터 배선(330a)은, 타이밍 컨트롤러(140)와 제1그룹(G1) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 사이에 연결된다.
도 3을 참조하여, 제2그룹(G2)에 대응되는 제2그룹 배선 구조를 설명한다.
도 3을 참조하면, 제2그룹(G2) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)와 타이밍 컨트롤러(140) 간의 제2그룹 배선 구조는, 락 신호 전송을 위한 락 신호 배선(310b), 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)의 데이터 전송을 위한 버스-저전압 차등 시그널링 배선(320b) 및 영상데이터 전송을 위한 영상데이터 배선(330b) 등을 포함한다.
제2그룹 배선 구조에서 락 신호 배선(310b)은, 락 신호(LOCK)에 대한 캐스케이드(Cascade) 방식으로 전송하기 위하여, 제2그룹(G2) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 중 첫 번째 소스 드라이버 집적회로(SDIC #6)와 타이밍 컨트롤러(140) 사이에 연결된 제1전송 배선(311a)과, 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 사이마다 연결된 4개의 캐스케이드 배선(312a)과, 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 중 마지막 번째 소스 드라이버 집적회로(SDIC #10)와 타이밍 컨트롤러(140) 사이에 연결된 제2전송 배선(313a)을 포함한다.
제2그룹 배선 구조에서 버스-저전압 차등 시그널링 배선(320b)은, 제2그룹(G2) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)와 타이밍 컨트롤러(140) 사이에 연결된다.
제2그룹 배선 구조에서 영상데이터 배선(330b)은, 타이밍 컨트롤러(140)와 제2그룹(G2) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 사이에 연결된다.
전술한 바와 같은 배선 구조를 통해, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 및 타이밍 컨트롤러(140) 간의 효율적인 신호/데이터 전송이 가능해질 수 있다.
한편, 본 실시예들에 따른 표시장치(100)에 포함된 타이밍 컨트롤러(140)는, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)로부터 데이터를 수신하여 수신된 데이터를 인식하여 정해진 프로세스를 수행한다.
예를 들어, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)는, 데이터의 한 종류로서 아날로그 디지털 컨버터(ADC)에서 생성된 센싱 데이터를 타이밍 컨트롤러(140)로 전송해줄 수 있다.
이에 따라, 타이밍 컨트롤러(140)는, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)로부터 센싱 데이터를 수신하여 수신된 센싱 데이터를 인식하여 보상 프로세스를 수행할 수 있다.
여기서, 보상 프로세스는, 각 서브픽셀에서의 구동 트랜지스터(DRT)의 문턱전압 등의 고유 특성치 또는 고유 특성치 편차를 파악하는 프로세스, 파악된 고유 특성치 또는 고유 특성치 편차를 토대로, 각 서브픽셀에 대한 데이터 보상량을 연산하는 프로세스, 고유 특성치 또는 그 편차와 데이터 보상량을 저장하는 프로세스 등을 포함할 수 있다.
타이밍 컨트롤러(140)는, 자신이 가지고 있는 내부 클럭(CLK)을 이용하여, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)으로부터 수신한 데이터(예: 센싱 데이터)를 인식한다.
이러한 데이터 인식 시, 도 4에 도시된 바와 같이, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)에서 송신된 데이터가 내부 클력(CLK)과 동기가 맞아야만, 타이밍 컨트롤러(140)는, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)으로부터 수신한 데이터(예: 센싱 데이터)를 정확하게 인식할 수 있다.
다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)에서 송신된 데이터가 내부 클력(CLK)과 동기가 맞는다는 것은, 도 4에 도시된 바와 같이, 내부 클럭(CLK)이 하이 레벨로 바뀐 시점에서, 센싱 데이터가 하이 레벨 구간이라는 것을 의미한다.
도 4를 참조하면, 동기화 상황에서, 센싱 데이터가 하이 레벨로 바뀐 시점부터 내부 클럭(CLK)이 하이 레벨로 바뀌는 시점까지 센싱 데이터의 하이 레벨이 유지되는 시간 간격에 해당하는 셋업 타임(Setup Time)은, 일정 시간 이상 되어야 한다.
또한, 도 4를 참조하면, 동기화 상황에서, 내부 클럭(CLK)이 하이 레벨로 바뀐 시점부터 센싱 데이터가 로우 레벨로 바뀌는 시점까지 센싱 데이터의 하이 레벨이 유지되는 시간 간격에 해당하는 홀드 타임(Holde Time)은, 일정 시간 이상 되어야 한다.
하지만, 데이터 인식 시, 도 5에 도시된 바와 같이, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)에서 송신된 데이터가 내부 클력(CLK)과 동기가 맞지 않으면, 즉, 비동기화 현상이 발생하면, 타이밍 컨트롤러(140)는, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)으로부터 수신한 데이터(예: 센싱 데이터)를 정확하게 인식할 수 없다.
즉, 도 5에 도시된 바와 같이, 비동기화 현상은, 내부 클럭(CLK)이 하이 레벨로 바뀐 시점에서, 센싱 데이터가 하이 레벨 구간에 있지 않다.
이러한 비동기화 현상은, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 각각이 클럭 없이 데이터(예: 센싱 데이터)를 송신하기 때문에 발생한다.
또한, 타이밍 컨트롤러(140)에서 자신의 내부 클럭(CLK)을 이용하여, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 각각으로부터 전송된 데이터(예: 센싱 데이터)를 인식할 때, 외부 환경 요인에 따라, 데이터와 내부 클럭(CLK) 간의 비동기화 현상이 발생할 수 있다. 여기서, 외부 환경 요인은, 일 예로, 온도, 연결매체(160a, 160b)의 길이, 버스-저전압 차등화 시그널 데이터 패턴, 타이밍 컨트롤러(140)의 코드 등을 포함할 수 있다.
전술한 비동기화 현상을 스큐(Skew) 현상이라고도 한다.
아래에서는, 전술한 비동기 현상(스큐 현상)을 방지하기 위한 방법을 도 6 내지 도 8을 참조하여 설명한다.
도 6은 본 실시예들에 따른 표시장치(100)에서, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)와 타이밍 컨트롤러(140) 간의 락 신호(LOCK) 및 B-LVDS 데이터(센싱 데이터) 간의 전송을 나타낸 도면이다. 도 7은 본 실시예들에 따른 표시장치(100)에서, 타이밍 컨트롤러(140)가 전송하는 락 신호(LOCK)를 나타낸 도면이다. 도 8은 본 실시예들에 따른 표시장치(100)에서, 각 소스 드라이버 집적회로가 전송하는 센싱 데이터를 나타낸 도면이다.
도 6을 참조하면, 표시장치(100)에 포함된 모든 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)가 2개의 그룹(G1, G2)으로 나누어져서 그룹화된 경우, 표시장치(100)는, 제1그룹(G1)에 대응되는 제1그룹 배선 구조와, 제2그룹(G2)에 대응되는 제2그룹 배선 구조를 갖는다. 만약, 표시장치(100)에 포함된 모든 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10)가 그룹화되지 않은 경우, 즉, 그룹이 하나인 경우, 하나의 배선 구조(제1그룹 배선 구조 또는 제2그룹 배선 구조와 동일함)를 갖는다.
도 6을 참조하면, 왼쪽부터 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)를 포함하는 제1그룹(G1)에 대응되는 제1그룹 배선 구조는, 락 신호 전송을 위한 락 신호 배선(310a), 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)의 B-LVDS 데이터(예: 센싱 데이터)의 전송을 위한 버스-저전압 차등 시그널링 배선(320a) 등을 포함한다.
제1그룹 배선 구조에서 락 신호 배선(310a)은, 내부 클럭(CLK)이 실려진 락 신호(LOCK)를 캐스케이드(Cascade) 방식으로 전송하기 위하여, 제1그룹(G1) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 중 첫 번째 소스 드라이버 집적회로(SDIC #1)와 타이밍 컨트롤러(140) 사이에 연결된 제1전송 배선(311a)과, 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 사이마다 연결된 4개의 캐스케이드 배선(312a)과, 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 중 마지막 번째 소스 드라이버 집적회로(SDIC #5)와 타이밍 컨트롤러(140) 사이에 연결된 제2전송 배선(313a)을 포함한다.
제1그룹 배선 구조에서 버스-저전압 차등 시그널링 배선(320a)은, 내부 클럭(CLK)에 동기화된 데이터(B-LVDS 데이터)를 전송하기 위하여, 제1그룹(G1) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)와 타이밍 컨트롤러(140) 사이에 연결된다.
도 6에는 미 도시되었지만, 도 3에 도시된 바와 동일하게, 제1그룹 배선 구조에서, 영상데이터 배선(330a)이, 영상 데이터의 전송을 위해, 타이밍 컨트롤러(140)와 제1그룹(G1) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 사이에 연결된다.
도 6을 참조하여, 제1그룹(G1)에 포함된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)를 제외한 나머지 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)를 포함하는 제2그룹(G2)에 대응되는 제2그룹 배선 구조는, 락 신호 전송을 위한 락 신호 배선(310b), 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)의 B-LVDS 데이터(예: 센싱 데이터)의 전송을 위한 버스-저전압 차등 시그널링 배선(320b) 등을 포함한다.
제2그룹 배선 구조에서 락 신호 배선(310b)은, 락 신호(LOCK)에 대한 캐스케이드(Cascade) 방식으로 전송하기 위하여, 제2그룹(G2) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 중 첫 번째 소스 드라이버 집적회로(SDIC #6)와 타이밍 컨트롤러(140) 사이에 연결된 제1전송 배선(311a)과, 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 사이마다 연결된 4개의 캐스케이드 배선(312a)과, 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 중 마지막 번째 소스 드라이버 집적회로(SDIC #10)와 타이밍 컨트롤러(140) 사이에 연결된 제2전송 배선(313a)을 포함한다.
제2그룹 배선 구조에서 버스-저전압 차등 시그널링 배선(320b)은, 제2그룹(G2) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)와 타이밍 컨트롤러(140) 사이에 연결된다.
도 6에는 미 도시되었지만, 도 3에 도시된 바와 동일하게, 제2그룹 배선 구조에서, 영상데이터 배선(330b)이, 타이밍 컨트롤러(140)와 제2그룹(G2) 내 직렬로 배치된 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 사이에 연결된다.
도 6 및 도 7을 참조하면, 타이밍 컨트롤러(140)는, 제1그룹(G1)에 대응되는 락 신호 배선(310a)의 제1전송 배선(311a)과, 제2그룹(G2)에 대응되는 락 신호 배선(310b)의 제1전송 배선(311b)을 통해, 일정 주파수를 갖는 구형파 형태의 내부 클럭(CLK)을 일정 전압(V1[V])의 락 신호(LOCK)에 실어서 송신한다.
도 6 및 도 7을 참조하면, 제1그룹(G1)에서의 첫 번째 소스 드라이버 집적회로(SDIC #1)는, 타이밍 컨트롤러(140)로부터 내부 클럭(CLK)이 실려진 락 신호(LCK)를 수신하여, 정상 상태(예: 데이터 전압을 정상적으로 출력할 수 있는 상태 등)인 경우, 캐스케이드 배선(312a)를 통해, 내부 클럭(CLK)이 실려진 락 신호(LCK)를 하이 레벨로 다음 번째의 소스 드라이버 집적회로(SDIC #2)로 출력한다. 다음 번째의 소스 드라이버 집적회로(SDIC #2)에서 나머지 스소 드라이버 집적회로들(SDIC #3, SDIC #4, SDIC #5)까지 모두 정상 상태인 경우, 캐스케이드 배선(312a) 및 제2전송 배선(313a)를 통해, 내부 클럭(CLK)이 실려진 락 신호(LCK)가 하이 레벨로 전송된다.
도 6 및 도 7을 참조하면, 제1그룹(G1)에서의 첫 번째 소스 드라이버 집적회로(SDIC #1)는, 타이밍 컨트롤러(140)로부터 내부 클럭(CLK)이 실려진 락 신호(LCK)를 수신하여, 비정상 상태(예: 데이터 전압을 정상적으로 출력할 수 없는 상태 등)인 경우, 캐스케이드 배선(312a)를 통해, 내부 클럭(CLK)이 실려진 락 신호(LCK)를 로우 레벨로 다음 번째의 소스 드라이버 집적회로(SDIC #2)로 출력하고, 캐스케이드 배선(312a) 및 제2전송 배선(313a)를 통해, 다음 번째의 소스 드라이버 집적회로(SDIC #2)에서 나머지 스소 드라이버 집적회로들(SDIC #3, SDIC #4, SDIC #5)을 거쳐 타이밍 컨트롤러(140)로 내부 클럭(CLK)이 실려진 락 신호(LCK)가 로우 레벨로 전송된다.
도 6 및 도 8을 참조하면, 제1그룹(G1)에 포함된 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5) 각각은, 내부 클럭(CLK)이 실려진 락 신호(LOCK)의 입력에 따라, 정상 상태인 경우, 데이터(B-LVDS 데이터)를 락 신호(LOCK)에 실린 내부 클럭(CLK)에 동기화시켜, 내부 클럭(CLK)에 동기화된 데이터(B-LVDS 데이터)를 타이밍 컨트롤러(140)로 버스-저전압 차등화 시그널링 배선(320a)을 통해 전송한다.
제1그룹(G1)에서와 마찬가지로, 제2그룹(G2)에서도 동일한 방식으로, 내부 클럭(CLK)이 실린 락 신호(LOCK)가 타이밍 컨트롤러(140)에서 전송되어 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)를 거쳐 타이밍 컨트롤러(140)까지 캐스케이드 방식으로 전송될 수 있다.
제1그룹(G1)에서와 마찬가지로, 제2그룹(G2)에서도 동일한 방식으로, 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화된 B-LVDS 데이터(예: 센싱 데이터)가 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10) 각각에서 타이밍 컨트롤러(140)로 전송될 수 있다.
전술한 바와 같이, 타이밍 컨트롤러(140)가 락 신호(LOCK)에 내부 클럭(CLK)을 실어서 전송함으로써, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 각각은, 타이밍 컨트롤러(140)도 알고 있는 내부 클럭(CLK)에 B-LVDS 데이터를 동기화시켜 전송해줄 수 있다. 이로 인해, 타이밍 컨트롤러(140)에서의 B-LVDS 데이터 인식 시, 비동기 현상(스큐 현상)에 의한 데이터 인식 오류를 방지할 수 있다. 따라서, 비동기 현상(스큐 현상)에 의한 데이터 인식 오류에 따른 후속 프로세스가 잘못 수행되는 것을 방지할 수 있다.
한편, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 각각이 락 신호(LOCK)에 실린 내부 클럭(CLK)에 동기화된 데이터는, 내부에 포함된 아날로그 디지털 컨버터(ADC)에 의해 해당 서브픽셀에 대한 센싱 데이터일 수 있다.
따라서, 비동기 현상(스큐 현상)에 의한 센싱 데이터 인식 오류를 방지할 수 있게 되고, 이는, 센싱 데이터 인식 오류에 따라 해당 서브픽셀 내 구동 트랜지스터(DRT)의 고유 특성치 또는 그 편차를 잘못 파악하거나, 데이터 보상량을 잘못 연산하는 것을 방지할 수 있다. 이를 통해, 화상 품질을 향상시킬 수 있다.
도 6 내지 도 8을 참조하면, 타이밍 컨트롤러(140)는, 내부 클럭(CLK)에 동기화된 데이터인 센싱 데이터를 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 각각으로부터 수신하고, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 중 적어도 하나(예: 그룹화되지 않은 경우 마지막 번째 소스 드라이버 집적회로임, 2개로 그룹화된 경우 SDIC #5와 SDIC #10임)로부터 내부 클럭(CLK)이 실려진 락 신호(LOCK)를 수신한 이후, 수신된 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화시켜 수신한 센싱 데이터를 인식하고, 인식된 센싱 데이터를 토대로, 해당 서브픽셀의 휘도를 보상하기 위한 보상 프로세스를 수행한다.
여기서, 보상 프로세스는, 각 서브픽셀에서의 구동 트랜지스터(DRT)의 문턱전압 등의 고유 특성치 또는 고유 특성치 편차를 파악하는 프로세스, 파악된 고유 특성치 또는 고유 특성치 편차를 토대로, 각 서브픽셀에 대한 데이터 보상량을 연산하는 프로세스, 고유 특성치 또는 그 편차와 데이터 보상량을 저장하는 프로세스 등을 포함할 수 있다.
전술한 바와 같이, 타이밍 컨트롤러(140)는, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 각각으로부터 내부 클럭(CLK)에 동기화된 센싱 데이터를 수신하여, 이를 락 신호(LOCK)에 실린 내부 클럭(CLK, 수신한 센싱 데이터가 동기화된 클럭임)을 이용하여 인식하기 때문에, 클럭과 센싱 데이터 간의 비동기 현상(스큐 현상)을 방지하여 센싱 데이터 인식 오류를 방지할 수 있다. 따라서, 타이밍 컨트롤러(140)는, 보상 프로세스를 통해, 각 서브픽셀 내 구동 트랜지스터(DRT)의 고유 특성치 또는 그 편차를 정확하게 파악할 수 있고, 데이터 보상량을 정확하게 연산할 수 있다. 이로 인해, 화상 품질을 향상시킬 수 있다.
이상에서 전술한 바와 같이, 데이터 및 클럭 간의 비동기화 현상을 방지하기 위한 신호전송방법을 제공하는 타이밍 컨트롤러(140) 및 소스 드라이버 집적회로(SDIC #k, k=1, 2, ... , 10)에 대하여 다시 한번 설명한다.
도 9A는 본 실시예들에 따른 표시장치(100)에 포함된 컨트롤러(900)의 블록도이다. 도 9B는 컨트롤러(900)에 포함된 락 신호 송수신부(910)의 내부 구성도이다.
도 9A를 참조하면, 본 실시예들에 따른 표시장치(100)에 포함된 컨트롤러(900)는, 락 신호(LOCK)에 내부 클럭(CLK)을 실어서 송신하고 수신하는 락 신호 송수신부(910)와, 내부 클럭(CLK)에 동기화된 데이터를 수신하는 데이터 수신부(920) 등을 포함한다.
전술한 바에 따르면, 컨트롤러(900)는, 락 신호(LOCK)를 전송할 때 내부 클럭(CLK)을 실어서 전송함으로써, 소스 드라이버 집적회로(SDIC #k)가 B-LVDS 데이터를 전송할 때, B-LVDS 데이터 인식 시 사용하는 내부 클럭(CLK)에 B-LVDS 데이터를 전송할 수 있게 된다. 이에 따라, 타이밍 컨트롤러(140)는, B-LVDS 데이터 인식 시, 내부 클럭(CLK)과 B-LVDS 데이터 간의 비동기 현상(스큐 현상)이 발생하지 않아, 정확한 데이터 인식이 가능해질 수 있다.
도 9A를 참조하면, 본 실시예들에 따른 표시장치(100)에 포함된 컨트롤러(900)는, 락 신호 송수신부(910)에서 내부 클럭(CLK)이 실려진 락 신호(LOCK)를 수신하고, 데이터 수신부(920)에서 센싱 데이터에 해당하는 내부 클럭(CLK)에 동기화된 데이터를 수신하면, 수신된 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화시켜 센싱 데이터를 인식하고, 인식된 센싱 데이터를 토대로 보상 프로세스를 수행하는 보상부(930)를 더 포함할 수 있다.
전술한 바에 따르면, 컨트롤러(900)는, B-LVDS 데이터에 해당하는 센싱 데이터를 내부 클럭(CLK)과 동기화된 상태로 수신함으로써, 정확한 센싱 데이터의 인식이 가능해져서, 센싱 데이터 인식 결과를 이용하는 보상 프로세스를 정확하게 수행할 수 있고, 이로 인해, 화상 품질을 향상시킬 수 있다.
한편, 도 9B를 참조하면, 락 신호 송수신부(910)는, 락 신호(LOCK)를 생성하는 락 신호 제너레이터(911), 저장된 내부 클럭 정보로부터 내부 클럭(CLK)을 생성하는 클럭 제너레이터(912), 신호 처리를 통해, 락 신호 제너 레이터(911)에서 생성된 락 신호(LOCK)와 클럭 제너레이터(912)에서 생성된 내부 클럭(CLK)을 결합함으로써, 내부 클럭(CLK)이 실려진 락 신호(LOCK)를 생성하는 신호 처리기(913), 신호 처리기(913)에서 생성된 락 신호(LOCK)를 송신하는 락 신호 송신기(914) 등을 포함할 수 있다.
또한, 도 9B를 참조하면, 락 신호 송수신부(910)는, 내부 클럭(CLK)이 실려진 락 신호(LOCK)를 수신하는 락 신호 수신기(915), 락 신호 수신기(915)에서 수신된 락 신호(LOCK)에서 내부 클럭(CLK)을 추출하는 클럭 추출기(916), 클럭 추출기(916)에서 추출된 내부 클럭(CLK)을 보상부(930)로 출력하는 락 신호 출력기(917) 등을 더 포함할 수 있다.
한편, 도 9A에 개략적으로 도시된 컨트롤러(900)는, 본 명세서에서 기재된 타이밍 컨트롤러(140)일 수도 있다. 이와는 다르게, 컨트롤러(900)에 포함된 락 신호 송수신부(910), 데이터 수신부(920) 및 보상부(930) 중 1개 또는 2개의 구성이 타이밍 컨트롤러(140)로 구현되고, 나머지 2개 또는 1개의 구성은 별도의 컨트롤러 장치로 구현될 수도 있다.
도 10은 본 실시예들에 따른 표시장치(100)에 포함된 소스 드라이버 집적회로(SDIC #k, k=1, 2, … , 10)의 블록도이다.
도 10을 참조하면, 본 실시예들에 따른 표시장치(100)에 포함된 소스 드라이버 집적회로(SDIC #k, k는, 1, 2, … , 10 중 하나)는, 락 신호 배선(310a, 310b)을 통해, 내부 클럭(CLK)이 실려진 락 신호(LOCK)를 이전 번째의 소스 드라이버 집적회로(SDIC #k-1) 또는 타이밍 컨트롤러(140)로부터 입력받고, 특정 조건(예: 정상 상태) 만족 시, 다음 번째의 소스 드라이버 집적회로(SDIC #k+1) 또는 타이밍 컨트롤러(140)로 출력하는 락 신호 송수신부(1010)와, 버스-저전압 차등화 시그널링 배선(320a, 320b)을 통해, 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화된 데이터(예: 센싱 데이터)를 타이밍 컨트롤러(140)로 전송하는 데이터 송신부(1020) 등을 포함한다.
전술한 바에 따르면, 소스 드라이버 집적회로(SDIC #k)는, 내부 클럭(CLK)이 실어진 락 신호(LOCK)를 수신하고, 수신된 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화된 B-LVDS 데이터를 전송함으로써, 타이밍 컨트롤러(140)는, B-LVDS 데이터 인식 시, 내부 클럭(CLK)과 B-LVDS 데이터 간의 비동기 현상(스큐 현상)이 발생하지 않아, 정확한 데이터 인식이 가능해질 수 있다.
도 10을 참조하면, 본 실시예들에 따른 표시장치(100)에 포함된 소스 드라이버 집적회로(SDIC #k, k는, 1, 2, … , 10 중 하나)는, 표시패널(110) 상의 해당 서브픽셀에서의 특정 노드의 전압을 센싱하고, 센싱된 전압을 디지털 값으로 변환하여 데이터로서의 센싱 데이터를 출력하는 아날로그 디지털 컨버터(ADC)와, 아날로그 디지털 컨버터(ADC)에서 생성된 센싱 데이터를 락 신호 송수신부(1010)에서 수신한 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화시키는 동기화부(1030)를 더 포함할 수 있다.
도 10을 참조하면, 데이터 송신부(1020)는, 동기화부(1030)에서 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화시킨 센싱 데이터를 타이밍 컨트롤러(140)로 전송한다.
전술한 바에 따르면, 소스 드라이버 집적회로(SDIC #k)는, 수신된 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 B-LVDS 데이터에 해당하는 센싱 데이터를 동기화시켜 전송함으로써, 타이밍 컨트롤러(140)는, B-LVDS 데이터에 해당하는 센싱 데이터의 인식 시, 내부 클럭(CLK)과 센싱 데이터 간의 비동기 현상(스큐 현상)이 발생하지 않아, 정확한 센싱 데이터 인식이 가능해질 수 있어, 센싱 데이터 인식 결과를 이용하는 보상 프로세스가 정확하게 수행되어 화상 품질의 향상에 도움을 줄 수 있다.
도 11은 본 실시예들에 따른 표시장치(100)의 신호전송방법에 대한 흐름도이다.
도 11을 참조하면, 데이터 라인 및 게이트 라인이 배치된 표시패널(110)과, 데이터 라인을 구동하는 소스 드라이버 집적회로(SDIC #k, k=1, 2, … , 10 중 하나)와, 소스 드라이버 집적회로(SDIC #k)를 제어하는 타이밍 컨트롤러(140)를 포함하는 표시장치(100)의 신호전송방법은, 타이밍 컨트롤러(140)가 락 신호(LOCK)에 내부 클럭(CLK)을 실어서 전송하는 단계(S1110)와, 소스 드라이버 집적회로(SDIC #k)가 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 데이터를 동기화시켜 타이밍 컨트롤러(140)로 전송하는 단계(S1120)와, 타이밍 컨트롤러(140)가 내부 클럭(CLK)이 실려진 락 신호(LOCK)를 수신하고, 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화된 데이터를 수신하면, 수신된 데이터를 수신된 락 신호(LOCK)에 실려진 내부 클럭(CLK)에 동기화시켜 인식하는 단계(S1130) 등을 포함한다.
전술한 신호전송방법에 따르면, 타이밍 컨트롤러(140)가 락 신호(LOCK)에 내부 클럭(CLK)을 실어서 전송함으로써, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #10) 각각은, 내부 클럭(CLK)에 동기화된 B-LVDS 데이터를 전송해줄 수 있고, 타이밍 컨트롤러(140)는, B-LVDS 데이터 인식 시, 내부 클럭(CLK)과 B-LVDS 데이터 간의 비동기 현상(스큐 현상)이 발생하지 않아, 정확한 데이터 인식이 가능해질 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 타이밍 컨트롤러(140)가 소스 드라이버 집적회로(SDIC #k)로부터 데이터를 수신하여 인식할 때, 내부 클럭과 데이터가 동기화되지 못하여 발생하는 데이터 인식 오류를 방지할 수 있는 타이밍 컨트롤러(140), 소스 드라이버 집적회로(SDIC #k), 표시장치(100) 및 그 신호전송방법을 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (11)

  1. 다수의 서브픽셀이 배치된 표시패널;
    내부 클럭을 락 신호에 실어서 송신하는 타이밍 컨트롤러; 및
    상기 내부 클럭이 실려진 락 신호의 입력에 따라, 상기 내부 클럭에 동기화된 데이터를 상기 타이밍 컨트롤러로 전송하는 다수의 소스 드라이버 집적회로를 포함하되,
    상기 다수의 소스 드라이버 집적회로는 직렬로 배치되고,
    상기 타이밍 컨트롤러에서 전송되고 상기 내부 클럭이 실력진 상기 락 신호는 상기 다수의 소스 드라이버 집적회로 중 첫번째 소스 드라이버 집적회로에 전송되고 상기 타이밍 컨트롤러에서 전송받는 상기 락 신호는 상기 다수의 소스 드라이버 집적회로 중 마지막 소스 드라이버 집적회로로부터 전송되고,
    상기 타이밍 컨트롤러는,
    상기 다수의 소스 드라이버 집적회로 각각으로부터 상기 내부 클럭에 동기화된 센싱 데이터를 전송받고,
    전송받은 상기 락 신호에 실린 상기 내부 클럭에 의해 상기 센싱데이터를 인식하고,
    상기 인식된 센싱 데이터에 토대로, 해당 서브픽셀을 보상하는 보상 프로세스를 수행하는 표시장치.
  2. 제1항에 있어서,
    상기 다수의 소스 드라이버 집적회로 각각은,
    해당 서브픽셀에서의 특정 노드의 전압을 센싱하고, 센싱된 전압을 디지털 값으로 변환하여 센싱 데이터를 출력하는 아날로그 디지털 컨버터를 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 특정 노드는,
    해당 서브픽셀에 배치된 유기발광다이오드를 구동하는 구동 트랜지스터의 소스 노드 또는 드레인 노드인 표시장치.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 내부 클럭이 실려진 락 신호에 대한 전송을 위해, 직렬로 배치된 상기 다수의 소스 드라이버 집적회로 중 첫 번째 소스 드라이버 집적회로와 상기 타이밍 컨트롤러 사이에 연결된 제1전송 배선과, 상기 다수의 소스 드라이버 집적회로 사이마다 연결된 캐스케이드(Cascade) 배선과, 상기 다수의 소스 드라이버 집적회로 중 마지막 번째 소스 드라이버 집적회로와 상기 타이밍 컨트롤러 사이에 연결된 제2전송 배선을 포함하는 락 신호 배선; 및
    상기 내부 클럭에 동기화된 데이터에 대한 전송을 위해, 상기 다수의 소스 드라이버 집적회로와 상기 타이밍 컨트롤러 사이에 연결된 버스-저전압 차등 시그널링 배선을 포함하는 표시장치.
  7. 락 신호에 내부 클럭을 실어서 송신하고 수신하는 락 신호 송수신부; 및
    상기 내부 클럭에 동기화된 데이터를 수신하는 데이터 수신부를 포함하고,
    상기 락 신호 송수신부에서 상기 내부 클럭이 실려진 락 신호를 수신하고, 상기 데이터 수신부에서 센싱 데이터에 해당하는 상기 내부 클럭에 동기화된 데이터를 수신하면, 상기 수신된 락 신호에 실려진 상기 내부 클럭에 동기화시켜 상기 센싱 데이터를 인식하고, 상기 인식된 센싱 데이터를 토대로 보상 프로세스를 수행하는 보상부를 더 포함하는 컨트롤러.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 데이터 라인 및 게이트 라인이 배치된 표시패널과, 상기 데이터 라인을 구동하는 소스 드라이버 집적회로와, 상기 소스 드라이버 집적회로를 제어하는 타이밍 컨트롤러를 포함하는 표시장치의 신호전송방법에 있어서,
    상기 타이밍 컨트롤러가 락 신호에 내부 클럭을 실어서 전송하는 단계;
    상기 소스 드라이버 집적회로가 상기 락 신호에 실려진 상기 내부 클럭에 데이터를 동기화시켜 상기 타이밍 컨트롤러로 전송하는 단계; 및
    상기 타이밍 컨트롤러가 상기 내부 클럭이 실려진 상기 락 신호를 수신하고, 상기 락 신호에 실려진 상기 내부 클럭에 동기화된 데이터를 수신하면, 상기 수신된 데이터를 상기 수신된 락 신호에 실려진 내부 클럭에 동기화시켜 인식하는 단계;
    상기 타이밍 컨트롤러가 인식된 데이터를 다수의 서브픽셀 중 센싱 데이터에 기초하여 보상프로세스를 수행하는 단계; 및
    상기 타이밍 컨트롤러에 의해 영상데이터가 상기 내부 클럭과 분리되어 전송되는 단계를 포함하는 표시장치의 신호전송방법.
KR1020140188280A 2014-12-24 2014-12-24 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법 KR102297573B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140188280A KR102297573B1 (ko) 2014-12-24 2014-12-24 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법
US14/855,285 US10297185B2 (en) 2014-12-24 2015-09-15 Controller, source driver IC, display device, and signal transmission method thereof
CN201510671788.3A CN105741728B (zh) 2014-12-24 2015-10-16 控制器、源极驱动器集成电路、显示装置及信号传输方法
EP15201961.8A EP3038086B1 (en) 2014-12-24 2015-12-22 Controller source driver ic, display device, and signal transmission method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140188280A KR102297573B1 (ko) 2014-12-24 2014-12-24 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법

Publications (2)

Publication Number Publication Date
KR20160078641A KR20160078641A (ko) 2016-07-05
KR102297573B1 true KR102297573B1 (ko) 2021-09-06

Family

ID=54883961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140188280A KR102297573B1 (ko) 2014-12-24 2014-12-24 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법

Country Status (4)

Country Link
US (1) US10297185B2 (ko)
EP (1) EP3038086B1 (ko)
KR (1) KR102297573B1 (ko)
CN (1) CN105741728B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192522B1 (ko) * 2014-08-06 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
US9607549B2 (en) * 2014-12-24 2017-03-28 Lg Display Co., Ltd. Organic light emitting diode display panel and organic light emitting diode display device
JP2017181805A (ja) * 2016-03-30 2017-10-05 株式会社ジャパンディスプレイ 表示装置、制御方法及び半導体装置
KR102652310B1 (ko) * 2016-08-30 2024-03-29 엘지디스플레이 주식회사 유기발광표시장치, 컨트롤러 및 컨트롤러의 구동 방법
KR102522805B1 (ko) * 2016-10-31 2023-04-20 엘지디스플레이 주식회사 표시 장치
KR102565753B1 (ko) 2016-12-28 2023-08-11 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 장치
US10504439B2 (en) * 2017-08-18 2019-12-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and driving method using differential data for voltage compensation
KR102438459B1 (ko) * 2017-08-31 2022-08-30 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
KR102484985B1 (ko) * 2017-11-30 2023-01-06 주식회사 엘엑스세미콘 디스플레이 패널을 구동하기 위한 집적회로
CN110223643B (zh) * 2018-03-01 2022-02-11 京东方科技集团股份有限公司 数据传输方法、组件及系统、显示装置
US20210215773A1 (en) * 2018-05-23 2021-07-15 Sakai Display Products Corporation Connection system
KR102532971B1 (ko) * 2018-07-12 2023-05-16 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
CN108806598B (zh) * 2018-08-31 2020-04-03 京东方科技集团股份有限公司 显示装置及其驱动器及方法
CN109637446A (zh) 2019-01-31 2019-04-16 京东方科技集团股份有限公司 显示面板及其驱动装置
CN114822377A (zh) 2019-02-23 2022-07-29 华为技术有限公司 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
CN111613181B (zh) * 2019-02-23 2022-03-29 华为技术有限公司 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
KR20200123694A (ko) 2019-04-22 2020-10-30 삼성전자주식회사 디스플레이 구동 회로 및 이의 동작 방법
CN110349542A (zh) 2019-07-15 2019-10-18 京东方科技集团股份有限公司 一种显示面板、显示装置及其控制方法
KR20210086311A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102634087B1 (ko) * 2020-01-31 2024-02-06 주식회사 엘엑스세미콘 소스 드라이버 ic 및 이를 포함하는 디스플레이 장치와 디스플레이 장치의 동작방법
JP7379210B2 (ja) * 2020-02-27 2023-11-14 ラピスセミコンダクタ株式会社 表示装置及びソースドライバ
CN112289270B (zh) * 2020-12-28 2021-03-23 上海视涯技术有限公司 一种源极驱动电路、显示装置及像素驱动方法
KR20230051918A (ko) 2021-10-12 2023-04-19 주식회사 엘엑스세미콘 락 기능을 갖는 디스플레이 장치 및 그의 디스플레이 구동 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130050302A1 (en) * 2011-08-26 2013-02-28 Himax Technologies Limited Display and operating method thereof
US20130093652A1 (en) * 2011-10-12 2013-04-18 Lg Display Co., Ltd. Organic light-emitting display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2075328B1 (en) * 2006-09-01 2014-10-08 Kowa Company, Ltd. Novel microorganism capable of degrading diphenylarsinic acid
KR101508542B1 (ko) 2007-11-21 2015-04-03 엘지디스플레이 주식회사 액정표시장치의 제어신호 전송회로 및 그 제어신호의전송방법
CA2713582C (en) * 2008-02-04 2017-02-21 Danisco Us Inc. Ts23 alpha-amylase variants with altered properties
KR101325435B1 (ko) * 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치
CN101853624A (zh) 2009-03-31 2010-10-06 友达光电股份有限公司 显示装置及该显示装置的讯号传输方法
KR101257220B1 (ko) 2010-11-26 2013-04-29 엘지디스플레이 주식회사 액정표시장치
US9236011B2 (en) * 2011-08-30 2016-01-12 Lg Display Co., Ltd. Organic light emitting diode display device for pixel current sensing in the sensing mode and pixel current sensing method thereof
KR20130051182A (ko) 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
KR101470688B1 (ko) 2011-12-08 2014-12-08 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 열화보상방법
KR102115530B1 (ko) 2012-12-12 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101992665B1 (ko) * 2012-12-26 2019-06-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
US9142016B2 (en) * 2013-09-27 2015-09-22 Varian Medical Systems, Inc. Methods for image processing
KR102237026B1 (ko) 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130050302A1 (en) * 2011-08-26 2013-02-28 Himax Technologies Limited Display and operating method thereof
US20130093652A1 (en) * 2011-10-12 2013-04-18 Lg Display Co., Ltd. Organic light-emitting display device

Also Published As

Publication number Publication date
EP3038086B1 (en) 2019-07-17
CN105741728B (zh) 2019-08-16
US10297185B2 (en) 2019-05-21
KR20160078641A (ko) 2016-07-05
US20160189595A1 (en) 2016-06-30
EP3038086A2 (en) 2016-06-29
CN105741728A (zh) 2016-07-06
EP3038086A3 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
KR102297573B1 (ko) 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법
US10204565B2 (en) Organic light emitting display panel having a sensing transistor and method of driving thereof
EP3040971B1 (en) Oled display device
KR102153052B1 (ko) 표시장치와, 그 구동 방법 및 타이밍 컨트롤러
US9728129B2 (en) Display device and the method for driving the same
KR102537376B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR102544046B1 (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR102291369B1 (ko) 유기발광표시장치 및 그 구동방법
KR102244545B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102352600B1 (ko) 유기발광표시장치 및 그 구동방법
KR20170006350A (ko) 유기발광표시장치
KR102215935B1 (ko) 유기발광표시장치 및 그 구동방법
KR102441315B1 (ko) 소스 드라이버 집적회로, 유기발광표시장치 및 그 구동방법
KR102156160B1 (ko) 유기발광표시장치, 유기발광표시패널 및 구동방법
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR102500858B1 (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR20220095592A (ko) 게이트 구동 회로 및 표시 장치
KR102523251B1 (ko) 유기발광표시장치 및 그 구동방법
KR20160078692A (ko) 유기발광표시장치 및 그 구동방법
KR102256357B1 (ko) 표시장치
KR102262841B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR101818550B1 (ko) 표시장치 및 그 구동방법
KR102291350B1 (ko) 소스 드라이버 회로 장치 및 이를 포함하는 표시장치
KR102295212B1 (ko) 표시장치 및 그 전원공급부
KR20170051783A (ko) 유기발광 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant