KR102291350B1 - 소스 드라이버 회로 장치 및 이를 포함하는 표시장치 - Google Patents

소스 드라이버 회로 장치 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102291350B1
KR102291350B1 KR1020150010156A KR20150010156A KR102291350B1 KR 102291350 B1 KR102291350 B1 KR 102291350B1 KR 1020150010156 A KR1020150010156 A KR 1020150010156A KR 20150010156 A KR20150010156 A KR 20150010156A KR 102291350 B1 KR102291350 B1 KR 102291350B1
Authority
KR
South Korea
Prior art keywords
voltage
gamma
data
output
logic
Prior art date
Application number
KR1020150010156A
Other languages
English (en)
Other versions
KR20160090461A (ko
Inventor
도오성
노주영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150010156A priority Critical patent/KR102291350B1/ko
Publication of KR20160090461A publication Critical patent/KR20160090461A/ko
Application granted granted Critical
Publication of KR102291350B1 publication Critical patent/KR102291350B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예들은 소스 드라이버 회로 장치 및 이를 포함하는 표시장치에 관한 것으로, 레지스터와 디지털-아날로그 변환부와 출력버퍼를 포함하는 소스 드라이버 회로 장치가 로직전압과 기준전압을 비교하여 상기 출력 버퍼를 스위칭하는 파워 감지부를 포함하며, 본 명세서의 실시예에서는 이를 포함한 표시장치를 제공한다.

Description

소스 드라이버 회로 장치 및 이를 포함하는 표시장치{SOURCE DRIVER CIRCUIT DEVICE AND DISPLAY DEVICE COMPRISING THEREOF}
본 실시예들은 소스 드라이버 회로 장치 및 이를 포함하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 데이터 라인들과 게이트 라인들이 배치되고, 데이터 라인들과 게이트 라인들이 서로 교차하는 지점마다 서브픽셀이 매트릭스 타입으로 배치되는 표시패널과, 데이터 라인들로 데이터 신호를 공급하는 데이터 구동부와, 게이트 라인들로 스캔 신호를 공급하는 게이트 구동부와 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러 등을 포함한다.
전술한 타이밍 컨트롤러는, 특정 프로세스(예: 보상 프로세스 등)를 수행하기 위하여, 데이터 구동부에 포함된 하나 또는 다수의 소스 드라이버 집적회로로부터 해당 데이터를 수신하여 인식하는 과정을 진행한다.
한편, 데이터 구동부에 포함된 소스 드라이버 집적 회로들은 데이터를 데이터 라인에 인가하기 위해 논리 회로 동작의 결과를 반영하는데, 이러한 논리 회로 동작에 오류가 발생할 경우 데이터 라인에는 전압이 인가되지 않도록 하는 것이 필요하다. 그러나, 논리 회로의 오류를 논리 회로 외부에서 판단하기 위해서는 별도의 논리 회로가 더 필요하다는 문제점이 있다.
또한, 논리회로의 오류를 제어하지 않고 표시패널의 데이터 라인에 데이터 전압이 인가될 경우 표시패널의 동작상의 오류가 발생할 가능성이 높다. 따라서, 논리 회로의 오류가 발생할 경우 표시패널에 데이터 전압의 인가를 제어하는 기술이 필요하다.
본 실시예들의 목적은, 소스 드라이버 회로 장치를 구성하는 논리 회로에 인가되는 로직전압에 문제가 발생하는지 여부를 확인하여 로직전압에 문제가 발생한 경우 로직전압의 오류가 소스 드라이버 회로 장치의 논리 회로의 오류로 전파되지 않도록 방지하고자 한다.
본 실시예들의 목적은, 소스 드라이버 회로 장치에 인가되는 로직전압과 기준전압을 비교하여 로직전압이 정상범위 내에 인가될 경우에만 데이터라인에 데이터 신호가 인가되도록 하여 표시패널 상의 동작상의 오류를 방지하고자 한다.
일 실시예는, 본 명세서는 레지스터와 디지털-아날로그 변환부와 출력버퍼를 포함하는 소스 드라이버 회로 장치가 로직전압과 기준전압을 비교하여 상기 출력 버퍼를 스위칭하는 파워 감지부를 포함하며, 본 명세서의 실시예에서는 이를 포함한 표시장치를 제공한다.
다른 실시예에서 전술한 파워 감지부는 전원전압을 N개의 감마 전압으로 제공하는 감마 버퍼를 더 포함하며, 기준전압은 N개의 감마 전압 중 어느 하나인 것을 포함한다.
또다른 실시예에서 표시장치는 게이트 구동부와 데이터 구동부, 그리고 표시패널을 포함하되, 데이터 구동부는 레지스터와 디지털-아날로그 변환부와 출력버퍼, 그리고 로직전압과 기준전압을 비교하여 출력 버퍼를 스위칭하는 파워 감지부를 포함하는 소스 드라이버 회로 장치를 하나 이상 포함한다.
또다른 실시예에서 본 명세서는 로직전압과 기준전압을 비교하여 출력 버퍼를 스위칭하는 파워 감지부를 포함하는 소스 인쇄회로기판 또는 컨트롤 인쇄회로기판을 포함하는 표시장치를 제시한다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, VCC와 같은 로직전압(Logic Voltage)과 특정한 기준전압을 비교하여 로직전압에 이상이 생긴 경우 데이터 라인에 데이터 신호를 인가하지 않도록 하여 표시패널을 보호할 수 있다.
본 실시예에 의하면, 듀얼 소스 드라이버 회로 장치를 사용한 표시패널에 있어서, 탑/바텀 중 어느 하나에서 오동작이 발생할 경우, 오동작이 발생한 소스 드라이버 회로 장치의 출력 버퍼를 플로팅 시켜서 하나의 데이터 라인에 상이한 전압이 인가되지 않도록 하며, 화면에는 정상적인 소스 드라이버 회로 장치에서 생성한 데이터 전압만이 출력되도록 하면서 번트가 발생하지 않도록 할 수 있다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성의 예시도이다.
도 2는 로직전압(VCC)과 구동회로 전원전압(SVDD)의 구성을 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 의한 VCC의 오류를 감지하여 SVDD의 출력을 제어하는 구성이 포함된 소스 드라이버 집적 회로의 구성을 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 의한 로직전압의 비정상 동작을 확인하기 위한 세부 구성을 보여주는 도면이다.
도 5는 본 발명의 다른 실시예에 의한 로직전압의 비정상 동작을 확인할 수 있는 블럭 다이어그램을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 의한 싱글 소스 인쇄회로기판의 동작을 보여주는 도면이다.
도 7은 본 발명의 다른 실시예에 의한 듀얼 소스 인쇄회로기판의 동작을 보여주는 도면이다.
도 8은 본 발명의 일 실시예에 의한 소스 드라이버 회로 장치의 구성을 보여주는 도면이다.
도 9는 본 발명의 다른 실시예에 의한 소스 드라이버 회로 장치의 구성을 보여주는 도면이다.
도 10은 본 발명의 또다른 실시예에 의한 소스 인쇄회로기판에 파워 감지부가 위치하는 실시예를 보여주는 도면이다.
도 11은 본 발명의 또다른 실시예에 의한 컨트롤 인쇄회로기판에 파워 감지부가 배치된 구성을 보여주는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성의 예시도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 제1방향으로 다수의 데이터 라인(DL: Data Line)이 배치되고, 제1방향과 교차하는 제2방향으로 다수의 게이트 라인(GL: Gate Line)이 배치되며, 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된다. 데이터 구동부(120)는, 데이터 라인들로 데이터전압을 공급하여 데이터 라인들을 구동한다. 게이트 구동부(130)는, 게이트 라인들로 스캔 신호를 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다. 타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)를 제어한다.
타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부(예: 호스트 시스템(미도시) 등)에서 입력되는 영상데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 게이트 라인들로 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다.
게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC)를 포함할 수 있다.
게이트 구동부(130)에 포함된 게이트 드라이버 집적회로(Gate Driver IC)는, 도 1에서는 5개(GDIC #1, ..., GDIC #5)인 것으로 예시되었으나, 이는 설명의 편의를 위한 것일 뿐, 1개일 수도 있으며, 2개 이상일 수도 있다. 하지만, 아래에서는, 설명의 편의를 위하여, 표시장치(100)에 5개의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #5)가 포함된 것으로 가정한다.
또한, 게이트 구동부(130)에 포함된 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)은, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
데이터 구동부(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상데이터를 아날로그 형태의 데이터 전압으로 변환하여 데이터 라인들로 공급함으로써, 데이터 라인들을 구동한다.
데이터 구동부(120)는 하나 또는 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함)를 포함할 수 있다.
데이터 구동부(120)에 포함된 소스 드라이버 집적회로(Source Driver IC)는, 도 1에서는 10개(SDIC #1, ..., SDIC #10)(200)인 것으로 예시되었으나, 이는 설명의 편의를 위한 것일 뿐, 1개일 수도 있으며, 2개 이상일 수도 있다. 하지만, 아래에서는, 설명의 편의를 위하여, 표시장치(100)에 10개의 소스 드라이버 집적회로(SDIC #1, ..., SDIC #10)가 포함된 것으로 가정한다.
데이터 구동부(120)에 포함된 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10)은, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.
또한, 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10) 각각은, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
위에서 언급한 소스 인쇄회로기판은 1개일 수도 있고, 도 1에서와 같이, 2개(150a, 150b)일 수도 있고, 3개 이상일 수도 있다. 아래에서는, 설명의 편의를 위하여, 표시장치(100)에 2개의 소스 인쇄회로기판(150a, 150b)이 포함된 것으로 가정한다. 또한, 소스 인쇄회로기판 역시 표시패널(110)의 한 측면에만 형성된 구성과 양측면에 형성된 구성을 적용할 수 있다. 한 측면에만 형성된 구성을 싱글 소스 인쇄회로기판(Single Source PCB)라 지칭하며, 양 측면에 모두 형성된 구성을 듀얼 소스 인쇄회로기판(Dual Source PCB)라 지칭한다.
한편, 데이터 구동부(120)에 포함된 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10)은, 모두 동일한 그룹 내에서 포함될 수도 있고, 몇 개의 그룹으로 나누어져 포함될 수도 있다.
아래에서는, 도 1에서와 같이, 왼쪽부터 5개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #5)는 제1그룹(G1)에 포함되고, 나머지 5개의 소스 드라이버 집적회로(SDIC #6, ... , SDIC #10)는 제2그룹(G2)에 포함되는 것으로 가정한다.
각 그룹에 포함된 소스 드라이버 집적회로들은 하나의 배선 구조를 통해 타이밍 컨트롤러(140)와 신호 및 데이터를 송수신한다.
따라서, 본 실시예들에 따른 표시장치(100)는, 제1그룹(G1)에 포함된 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #5)과 타이밍 컨트롤러(140) 간의 신호/데이터 송수신을 위한 제1그룹 배선 구조와, 제2그룹(G2)에 포함된 소스 드라이버 집적회로들(SDIC #6, ... , SDIC #10)과 타이밍 컨트롤러(140) 간의 신호/데이터 송수신을 위한 제2그룹 배선 구조를 갖는다.
이와 관련하여, 제1그룹 배선 구조는, 제1그룹(G1)에 포함된 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #5)이 본딩되는 제1그룹 소스 인쇄회로기판(150a)과, 제1그룹 소스 인쇄회로기판(150a)과 타이밍 컨트롤러(140)가 배치된 컨트롤 인쇄회로기판(170)을 연결해주는 제1그룹 연결매체(160a) 등을 포함한다.
또한, 제2그룹 배선 구조는, 제2그룹(G2)에 포함된 소스 드라이버 집적회로들(SDIC #6, ... , SDIC #10)이 본딩되는 제2그룹 소스 인쇄회로기판(150b)과, 제2그룹 소스 인쇄회로기판(150b)과 타이밍 컨트롤러(140)가 배치된 컨트롤 인쇄회로기판(170)을 연결해주는 제2그룹 연결매체(160b) 등을 포함한다.
위에서 언급한 제1그룹 연결매체(160a) 및 제2그룹 연결매체(160b)는, 일 예로, 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등일 수 있다.
한편, 타이밍 컨트롤러(140)는, 외부의 호스트 시스템(미도시)으로부터 입력 영상의 영상데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 수신한다.
타이밍 컨트롤러(140)는, 호스트 시스템으로부터 입력된 영상데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5)의 타이밍 정보를 지정하고 있다.
타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #10)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #10) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호(DCS)에 극성 제어 신호(POL)가 더 포함될 수 있다.
도 1을 참조하면, 컨트롤 인쇄회로기판(170)에는, 표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.
도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 중 하나일 수 있다.
전술한 표시패널(110)에 형성된 각 서브픽셀(SP)에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀에는 유기발광다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터(Transistor) 및 하나 이상의 캐패시터(Capacitor) 등으로 이루어진 회로가 형성되어 있다.
앞서 살펴본 바와 같이 소스 인쇄회로기판이 표시패널(110)의 한 측면에만 형성된 구성인 싱글 소스 인쇄회로기판과 양 측면에 모두 형성된 구성을 듀얼 소스 인쇄회로기판의 구성에서 소스 인쇄회로기판을 통해 소스 드라이버 집적회로들(SDIC #1, ..., SDIC #10)에 로직전압(logic voltage, VCC)과 고전압(high voltage)인 구동회로 전원전압(SVDD)이 인가되고, 인가된 로직전압에 의한 논리 회로, 즉 디지털 제어 블록의 제어에 의해 고전압인 구동회로 전원전압(SVDD)이 감마 회로 및 출력 버퍼 등에 전원을 공급한다.
도 2는 로직전압(VCC)과 구동회로 전원전압(SVDD)의 구성을 보여주는 도면이다. 도 2는 앞서 도 1에서 살펴본 소스 드라이버 집적 회로들(SDIC #1, ..., SDIC #10)(200)에서 파워가 인가되는 예를 보여준다. 로직전압(VCC)는 디지털제어블럭(Digital Control Block, 210)에 인가되며 일 실시예로 1.8V 값을 가질 수 있으며 저전압이다. 디지털제어블럭(210)은 래치 제어부(220)에 채널 제어(Channel Control)신호를 인가하며, VCC는 디지털제어블럭(210)을 통하여 출력 버퍼(240)의 스위치(250)를 제어한다. 구동회로 전원전압(SVDD)는 감마 회로에 250과 같이 전원을 공급하며, 또한, 출력 버퍼(240)에 전원을 공급한다.
한편, 로직전압인 VCC와 구동회로 전원전압인 SVDD는 개별로 제어되는데, 이 경우, VCC가 정상적으로 인가되지 않은 상태에서 SVDD만 인가되는 경우 IC 및 패널 오동작 하게 된다. 따라서, VCC의 오동작이 발생할 경우 SVDD가 인가되지 않도록 하기 위한 구성을 소스 드라이버 집적 회로들에 구성하여 표시패널의 안정성을 보장하고자 한다. 특히 Top/Bottom Dual S-PCB 사용시 VCC, VDD개별 구동시 한 개의 VCC가 이상하더라도 본 발명의 구성에 의한 소스 드라이버 집적 회로의 안전 장치를 통하여 동작상에 오류를 제거할 수 있다.
도 3은 본 발명의 일 실시예에 의한 VCC의 오류를 감지하여 SVDD의 출력을 제어하는 구성이 포함된 소스 드라이버 집적 회로의 구성을 보여주는 도면이다. 도 2에서 살펴본 바와 같이, 로직전압인 VCC는 디지털제어블럭(210)을 통하여 파워 감지부(310)에 인가된다. 파워 감지부(310)는 로직전압인 VCC가 비정상인지 정상인지를 감지하여 출력 버퍼(240)을 제어한다.
파워 감지부(310)가 로직전압인 VCC가 비정상인지 혹은 정상인지를 감지하기 위한 기준전압의 일 실시예로, VCC와 낮은 레벨의 감마(Gamma) 전압을 비교기에 인가되도록 하여, VCC와 기준전압인 낮은 레벨의 감마 전압을 비교한 결과, VCC가 비정상 동작인 것으로 판단될 경우 소스 데이터를 패널로 인가하는 최종 출력 버퍼(240)의 스위치(250)를 스위칭 하여 블랙 데이터(Black Data)를 인가하거나 플로팅(floating) 동작을 하도록 제어할 수 있다. 일 실시예로 싱글 소스 인쇄회로기판의 구성에서는 블랙 데이터를 인가하고, 듀얼 소스 인쇄회로기판에는 플로팅이 되도록 파워 감지부(310)가 출력 버퍼(240)의 스위치(250)를 제어한다. 파워 감지부(310)가 출력 버퍼(240)의 스위치(250)를 제어하기 위한 세부 구성을 살펴보면 도 4와 같다.
도 4는 본 발명의 일 실시예에 의한 로직전압의 비정상 동작을 확인하기 위한 세부 구성을 보여주는 도면이다. 로직전압(VCC)는 파워 감지부(310)의 비교기(312)의 입력단과 연결된다. 비교기(312)의 또다른 입력단에는 VCC의 정상 혹은 비정상 여부를 확인하기 위한 참조 전압이 입력되는데, 일 실시예로 낮은 레벨의 감마 전압(VH1)이 될 수 있다. 비교기(312)는 VCC와 낮은 레벨의 감마(Gamma) 전압을 비교기를 이용하여 전압을 비교한 결과, VCC가 비정상 동작인 것으로 판단될 경우 소스 데이터를 패널로 인가하는 최종 출력 버퍼(240a~240n)의 스위치(250a~250n)를 제어하는 스위치 제어 블록(315)에 블랙 데이터(Black Data)를 인가하도록 지시하거나 또는 플로팅(floating) 동작을 하도록 제어할 수 있다.
도 4를 보다 상세히 살펴보면, 비교기(312)에서 VCC가 소스 드라이버 집적 회로(Source D-IC) 기준으로, 로직전압보다 낮거나 비정상 동작을 할 때 SVDD로 만든 특정 크기의 감마전압과 비교할 수 있다. 예를 들어, VH10(15.8V)~VH1(0.7V) 중 어느 하나의 감마전압을 선택하여 VCC와 비교하여 다르면 SVSS(0V)가 스위치 제어 블록(315)으로 출력되고 같으면 SVDD 전압이 인가된다. 출력 스위치 제어블록(315)은 표시패널(310)로 데이터 전압을 인가하기 위한 최종 출력단 버퍼(240a~240n)의 스위치(250a~250n)를 제어하는 블럭이다. 출력 스위치 제어블록(315)은 소스 드라이버 집적 회로의 VCC와 SVDD 전압이 정상적으로 동작할 경우에는, 예를 들어 도 4의 비교기(312)에 입력된 로직전압인 VCC가 감마전압(VH1) 보다 낮을 경우 출력 스위치 제어 블럭(315)은 최종 출력단 버퍼(240a~240n)를 제어한다. 싱글 소스 인쇄회로기판인 경우 VSS를 인가하여 블랙 데이터가 인가되도록 할 수 있다. 또한 듀얼 소스 인쇄회로기판인 경우 최종 출력단 버퍼(240a~240n)를의 스위치(250a~250n)를 오픈시켜 플로팅되도록 하여, 반대편의 소스 인쇄회로기판에서 출력된 신호가 데이터 라인에 인가되도록 한다.
도 5는 본 발명의 다른 실시예에 의한 로직전압의 비정상 동작을 확인할 수 있는 블럭 다이어그램을 도시한 도면이다. 소스 드라이버 집적 회로에서 VCC와 같은 저전압을 사용하는 영역과 SVDD와 같은 고전압을 사용하는 영역을 보여주며, 고전압을 사용하는 영역에서 저전압인 VCC의 오류를 모니터링 하여 출력 버퍼를 제어한다. 도 5의 구성을 보다 상세히 살펴보면, 소스 드라이버 집적 회로(500)의 저전압 영역(501)은 제어부(510), 시프트 레지스터(520), 래치(530), 컨버터(540)으로 이루어져 있다. 래치(530)는 제1래치와 제2래치로 이루어질 수 있다. 고전압 영역은 아날로그 출력 버퍼(560)와 파워 감지부(570), 감마 버퍼(580)으로 이루어져 있다. 저전압 영역(501)과 고전압 영역(502) 사이에 DAC(Digital Analog Converter, 550)이 위치한다.
저전압 영역(501)의 제어부(510)는 제어를 위한 로직전압(VCC)이 인가된다. 제어부(510)는 시프트 레지스터(520)를 제어하며, 비디오 데이터들이 시리얼 데이터로 컨버터(540)에 입력되면 이들은 래치(530)에 저장되어 DAC(550)을 통하여 아날로그 출력 버퍼(560)으로 출력된다. 보다 상세히 설명하면, 컨버터(540)는 타이밍 컨트롤러(미도시)로부터 비디오 데이터(디지털 데이터)를 입력받는다. 그리고 래치(530) 중 제1래치는, 제어부(510) 및 시프트 레지스터(520)의 제어에 의해, 컨버터(540)로부터 비디오 데이터를 병렬로 입력받는다.
이때, 시프트 레지스터(520)의 제어 및 타이밍 컨트롤러로부터 인가된 제어 신호(CONTROL_TM)에 의해, 수평 동기 신호(Hsync)를 시작신호로 선택된 한 개의 게이트 라인(GLj)에 해당하는 모든 비디오 데이터가 수평 클럭 신호(Hclock)에 동기화되어 순차적으로 샘플링되어 제1래치에 입력되어 저장된다.
제1래치에 저장된 한 개의 선택된 게이트 라인(GLj)에 해당되는 비디오 데이터는 로드(Load) 제어신호에 의해 제2래치에 동시에 전달되어 저장된다. 제2래치에 저장된 비디오 데이터는 DAC(550)에서 아날로그 전압(데이터 전압)으로 변환된다.
이때, DAC(550)는, 외부로부터 인가된 기준 감마 전압(Gamma Reference Voltage (SVDD))에서 제공되어 버퍼링된 감마 버퍼(580)의 기준 감마 전압(Reference Gamma Voltage)을 기준으로 비디오 데이터를 아날로그 전압으로 변환한다. 감마버퍼(580)는 구동회로 전원전압(SVDD)을 분압하여 R(Red), G(Green) 및 B(Blue), W(White) 감마기준전압을 발생하고 그 RGBW 감마기준전압들(Rref, Gref, Bref, Wref)을 DAC(550)에 공급하고, DAC(550)는 타이밍 컨트롤러의 제어하에 선택된 감마 데이터에 따라 RGBW 각각의 감마기준전압들을 조정할 수 있다.
아날로그 출력 버퍼(560)는, DAC(550)에서 변환된 아날로그 전압을 해당 데이터 라인(DLi)을 구동하기에 충분한 전류 구동능력을 갖추도록 하여 출력신호(즉, 데이터 전압)로서 출력한다. 이때, 아날로그 출력 버퍼(560)가 출력 신호를 출력함에 있어서, 파워 감지부(570)의 제어가 이루어지는데, 제어부(510)를 통해(혹은 직접) 인가된 VCC의 값과 기준전압(예를 들어 가장 낮은 감마 기준전압)을 비교하여 VCC가 정상 범위 외의 값으로 판단될 경우 아날로그 출력 버퍼(560)의 데이터 전압 출력이 블랙 데이터가 되도록 하거나, 혹은 아날로그 출력 버퍼(560)의 회로를 오픈시켜 플로팅 상태로 두어 표시패널을 보호할 수 있다.
도 3 내지 도 5에서는 파워 감지부가 소스 드라이버 집적회로에 구성된 예를 살펴보았다. 그러나 본 발명이 이에 한정되는 것은 아니며, 소스 인쇄회로기판에 파워 감지부가 결합될 수 있으며, 또다른 실시예로, 컨트롤 인쇄회로기판에도 형성될 수 있다.
또한, 파워 감지부에서 VCC의 인가에 오류가 발생한 경우 이를 타이밍 컨트롤러에 통지하여, 타이밍 컨트롤러가 데이터 드라이버를 다시 재구동 시키거나, 혹은 해당 소스 드라이버 집적회로를 재구동시키는 등의 절차를 지시하여, VCC가 정상적으로 인가되도록 한다. 데이터 드라이버 또는 소스 드라이버 집적 회로 혹은 소스 인쇄회로기판 등이 리셋되어 재구동됨으로써, VCC의 인가 오류는 해결될 수 있다.
도 6은 본 발명의 일 실시예에 의한 싱글 소스 인쇄회로기판의 동작을 보여주는 도면이다. 도 6에서는 일 실시예로 소스 드라이버 집적회로에 파워 감지부가 형성된 구성을 보여준다. 소스 인쇄회로기판(150)에는 5개의 소스 드라이버 집적회로(SDIC#1~SDIC#5)가 연결되어 있으며, 외부로부터 인가된 VCC 및 SVDD가 각 소스 드라이버 집적회로에 인가된다. 각 소스 드라이버 집적회로는 각각 파워 감지부를 포함하고 있으므로, 소스 드라이버 집적회로 별로 VCC의 이상 동작에 대응한다. 즉, SDIC#4의 VCC가 정삭적으로 인가되지 않은 경우에, 601a 및 601b에 나타난 바와 같이, SDIC#1, SDIC#2, SDIC#3, SDIC#5는 정상적인 감마 전압이 반영된 RGBW 색상이 출력되지만, SDIC#4의 경우에는 602와 같이 블랙 데이터가 출력될 수 있다. 블랙 데이터가 출력될 경우 표시패널을 오프시키거나 온을 시킬 수 있다.
본 발명의 다른 실시예로, 도 6에서 몇 개의 소스 드라이버 집적회로를 그룹지어 하나의 파워 감지부가 제어할 수 있다. 예를 들어 SDIC#1과 SDIC#2를 그룹지어 하나의 파워 감지부가 제어될 경우, SDIC#1 또는 SDIC#2 중 어느 하나의 VCC가 오류가 발생할 경우, SDIC#1 및 SDIC#2가 제어하는 모든 데이터라인에 블랙 데이터가 인가될 수 있다.
도 7은 본 발명의 다른 실시예에 의한 듀얼 소스 인쇄회로기판의 동작을 보여주는 도면이다. 도 7에서는 제1 소스 인쇄회로기판(150a)에 5개의 소스 드라이버 집적회로(SDIC#1~SDIC#5)가 연결되어 있으며, 제2소스 인쇄회로기판(150b)에 5개의 소스 드라이버 집적회로(SDIC#6~SDIC#10)가 연결되어 있다. 도 7의 구성에서 각 소스 드라이버 집적회로는 각각 파워 감지부를 포함하고 있으므로, 소스 드라이버 집적회로 별로 VCC의 이상 동작에 대응한다. 즉, SDIC#4의 VCC가 정삭적으로 인가되지 않은 경우에, 701a 및 701b에 나타난 바와 같이, SDIC#1~SDIC#3, 그리고 SDIC#5~SDIC#10은 RGBW 색상이 출력된다. 그러나 SDIC#4는 출력 버퍼가 플로팅되어, SDIC#9의 데이터 전압이 702와 같이 데이터라인에 인가된다. 이 경우 SDIC#4와 SDIC#9가 연결된 데이터 라인은 양쪽에서 데이터 전압이 인가되는 701a, 701b와 달리, 한족 측면에서만 데이터 전압이 인가될 수 있다.
도 6 및 도 7을 적용할 경우, VCC가 정상적으로 인가되지 않은 상태에서 VDD만 인가되는 경우 IC 및 표시패널의 오동작을 방지할 수 있다. 예를 들어, VCC가 정상적으로 인가되지 않은 상태에서 VDD가 인가될 경우, 화면이 깜박인 후 전원이 꺼지거나, 혹은 가비지(Gargage) 데이터에 의한 화면 이상 등이 발생할 수 있는데, 본 발명을 적용할 경우, 싱글 소스 인쇄회로 구성인 경우 블랙 데이터가 출력되고 듀얼 소스 인쇄회로 구성인 경우 한 쪽에서만 데이터 전압이 인가된다.
특히 도 7과 같은 탑/바텀 듀얼 소스 인쇄회로기판(Top/Bottom Dual S-PCB)의 구성에서 데이터 라인(소스 라인)에 전원이 공급되는 과정에서 어느 한 소스 드라이버 집적회로의 VCC 라도 이상 동작을 할 경우, 파워 안전 장치가 없어 동작상에 오류가 생길 위험이 큰데, 본 발명을 적용할 경우 VCC가 제대로 인가되지 않는 소스 드라이버 집적 회로인 경우에 어느 한 쪽의 소스 드라이버 집적 회로에만 데이터 전압이 인가되고 문제가 발생한 소스 드라이버 집적 회로는 플로팅 상태가 되어 전술한 문제점을 차단할 수 있다.
도 8은 본 발명의 일 실시예에 의한 소스 드라이버 회로 장치의 구성을 보여주는 도면이다.
구성은 레지스터(810), 디지털-아날로그 변환부(820), 출력 버퍼(830), 감지부(840)으로 이루어진다. 레지스터(810)는 VCC와 같은 로직전압을 인가받으며, 다수의 데이터라인에 인가될 비디오 데이터(Vdata)를 저장 및 출력한다. 또한 전술한 레지스터(810)를 디지털 제어부(805)가 제어할 수 있다.
디지털-아날로그 변환부(820)는 SVDD와 같은 전원전압을 인가받으며, 상기 레지스터에서 출력된 비디오 데이터를 아날로그 전압으로 변환한다.
출력 버퍼(830)는 디지털-아날로그 변환부(820)에서 출력된 아날로그 전압을 데이터라인에 인가한다. 그리고 파워 감지부(840)는 로직전압과 기준전압인 Vcheck를 비교하여 상기 출력 버퍼(830)를 스위칭한다. 기준전압인 Vcheck는 로직전압과 비교하여 로직전압의 이상 유무를 확인할 수 있는 모든 전압을 적용할 수 있다.
도 9는 본 발명의 다른 실시예에 의한 소스 드라이버 회로 장치의 구성을 보여주는 도면이다. 앞서 도 8의 구성요소에 더하여, 기준전압을 제공하는 감마 버퍼(850)를 더 포함한다. 보다 상세히, 외부에서 인가되는 전원전압을 N개의 감마 전압으로 디지털-아날로그 변환부(820)에 제공할 수 있다. 또는 외부에서 인가되는 전원전압이 N개의 감마 전압으로 감마 버퍼(850)에 인가되며, 감마 버퍼(850)는 이를 다시 디지털-아날로그 변환부(820)에 제공할 수 있다. 한편, 감마 버퍼(850)는 N개의 감마 전압 중 하나를 기준전압으로 출력 버퍼(840)에 제공할 수 있는데, 앞서 살펴본 가장 낮은 감마 전압 또는 특정 레벨의 감마 전압을 기준전압으로 출력 버퍼(840)에 제공할 수 있다. 그 결과 별도의 기준전압을 제공할 필요 없이 로직전압의 정상 유무를 확인할 수 있으므로, 회로 및 전원 구성의 효율성을 높일 수 있다.
도 8 및 도 9에 미도시되었으나, 파워감지부(840)은 로직전압에 문제가 발생한 것으로 파악할 경우 이를 타이밍 컨트롤러에게 에러 신호를 전송할 수 있다. 타이밍 컨트롤러는 로직전압에 문제가 발생한 것으로 확인될 경우, 해당 소스 드라이브 회로 장치를 리셋할 수 있으며, 그 결과 로직전압의 오류를 바로잡을 수 있다.
도 10은 본 발명의 또다른 실시예에 의한 소스 인쇄회로기판에 파워 감지부가 위치하는 실시예를 보여주는 도면이다. 소스 인쇄회로기판(150)에는 다수의 소스 드라이버 집적회로(SDIC#1~SDIC#5)가 배치되어 있다. 파워 감지부(1010)는 로직전압인 VCC와 전원전압인 SVDD가 인가된다. 전원전압(SVDD)는 1015와 같이 인가될 수 있다. 또한 파워 감지부(1010) 외부에서 별도의 기준전압이 파워 감지부(1010)에 인가되거나, 또는 SVDD 중 특정 감마전압을 기준전압으로 사용할 수 있다. 파워 감지부(1010)는 인가된 로직전압인 VCC와 기준전압을 비교하여 로직전압이 정상범위를 벗어난 경우, 각 소스 드라이버 집적회로(SDIC#1~SDIC#5)를 구성하는 출력 버퍼를 제어할 수 있다. 예를 들어 출력 버퍼에서 블랙 데이터가 출력되도록 하거나, 또는 출력 버퍼를 플로팅 상태가 되도록 할 수 있다.
도 10의 파워 감지부(1010)는 하나의 소스 인쇄회로기판(150)에 결합된 모든 소스 드라이버 집적회로(SDIC#1~SDIC#5)에 인가되는 로직전압을 모니터링할 수 있다. 따라서, 하나의 파워 감지부(1010)만을 이용하여 다수의 소스 드라이버 집적회로를 제어하는 효과가 있다.
마찬가지로, 타이밍 컨트롤러가 위치하는 컨트롤 인쇄회로기판(170)에도 로직전압과 기준전압을 비교하여 로직전압이 이상 범위에 속할 경우 표시패널 내의 데이터라인에 블랙 데이터를 인가하거나, 혹은 데이터라인의 출력 버퍼를 플로팅 시킬 수 있다.
도 11은 본 발명의 또다른 실시예에 의한 컨트롤 인쇄회로기판에 파워 감지부가 배치된 구성을 보여주는 도면이다. 컨트롤 인쇄회로기판은 로직전압인 VCC와 기준전압을 비교하여 VCC 및 SVDD의 출력을 제어할 수 있다. VCC 및 SVDD의 출력의 제어란 앞서 도 10에서 살펴본 바와 같이 로직전압과 기준전압을 비교하여 로직전압이 이상 범위에 속할 경우 표시패널 내의 데이터라인에 블랙 데이터를 인가하거나, 혹은 데이터라인의 출력 버퍼를 플로팅시키는 것을 포함한다.
본 발명을 적용할 경우 파워 감지부의 일 실시예가 되는 전원 검출 회로는 소스 드라이버 구동 회로, 예를 들어 소스 드라이버 집적 회로에 내장 될 수 있으며 도 10에서 살펴본 바와 같이 소스 인쇄회로기판 또는 컨트롤 인쇄회로기판에 내장하여 배치될 수 있다.
파워 감지부에서 비교기를 통해 로직전압인 VCC 전압과 같이 감마전압 중 어느 하나가 기준전압으로 입력될 수 있다. 다양한 레벨의 감마 전압들 중에서 패널의 특성 및 조건 등을 고려하여 특정한 레벨의 감마 전압을 기준전압으로 비교기에 입력될 수 있다.
파워 감지부를 구성하는 스위치(도 4의 250a~250n)들로 구성된 출력 스위칭 블록은 출력 버퍼 단을 제어하며 로직전압인 VCC와 전원전압인 SVDD의 관계에 따라 정상적으로 동작하도록 출력 버퍼를 제어하거나, 또는 블랙 데이터를 인가하도록 출력 버퍼를 제어하거나, 또는 플로팅되도록 출력 버퍼를 제어할 수 있다.
출력 스위치 블록에서 블랙데이터를 인가하는 일 실시예로는 그라운드 전압(SVSS) 또는 가장 낮은 감마전압이 데이터라인에 직접 인가되도록 출력 버퍼단의 모든 출력 데이터를 제어할 수 있다. 이는 도 6과 같은 구성에 적용할 수 있다.
또한, 출력 스위치 블록에서 플로팅되도록 출력 버퍼를 제어하는 일 실시예로는 데이터라인의 일단이 플로팅되도록 오픈시킨다. 도 7과 같은 구성에 적용할 수 있다.
본 발명의 일 실시예를 적용할 경우, VCC와 같은 로직전압(Logic Voltage)과 특정한 기준전압을 비교하여 로직전압에 이상이 생긴 경우 데이터 라인에 데이터 신호를 인가하지 않도록 하여 표시패널을 보호할 수 있다. 특히 기준전압을 적용하기 위하여 전원전압인 SVDD(High Voltage)로 만든 낮은 레벨의 감마 전압을 비교하여 로직전압인 VCC의 값이 비정상적인 범위로 인가되어 비정상적인 동작을 할 경우 비디오 데이터의 출력을 제한하여, 표시패널에 가비지 데이터가 표시되는 것을 방지할 수 있다.
예를 들어, 싱글 소스 인쇄 회로 기판인 경우에는 문제가 발생한 로직전압이 제어하는 데이터라인에 블랙 데이터를 표시패널에 인가하도록 본 발명에 의한 소스 드라이버 회로 장치, 또는 소스 인쇄회로기판 또는 컨트롤 인쇄회로기판(Control PCB) 등에서 제어할 수 있다. 그 결과 잘못된 논리회로 결과로 인한 화소 번트 등이 발생하지 않도록 제어할 수 있다.
한편, 듀얼 소스 인쇄회로기판인 경우에는 출력 버퍼를 오픈시켜 플로팅 동작을 하도록 제어할 수 있다. 정상 동작을 할 경우는 기존 VCC가 정상적으로 인가되어 디지털 제어부(805)을 통해 레지스터(810)를 구성하는 래치에 채널 래치 전압을 인가할 수 있다. 그 결과 듀얼 소스 인쇄회로기판에서는 양 측의 소스 인쇄회로기판 중 어느 하나의 소스 드라이브 회로 장치에 오류가 발생하여도 반대편의 소스 드라이브 회로 장치에서 비디오 데이터를 데이터라인에 인가할 수 있어 비디오 데이터가 정상적으로 출력되도록 한다.
따라서, 본 발명을 적용할 경우, 파워 감지부를 구성하여 VCC와 같은 로직전압(예를 들어 1.8V)과 SVDD(예를 들어 16V)가 동일하게 정상적으로 인가될 경우에만 표시패널에 데이터 신호가 인가되도록 표시패널을 제어할 수 있다.
종래에 소스 드라이버 집적 회로에 공급되는 전원인 VCC 전압과 SVDD 전압은 각각 개별로 인가되고 있었다. 이러한 종래의 구성에서 구동 중 외부/내부 환경에 의해 전압이 오동작 할 경우 화면에 가비지 데이터(Garbage Data)가 보이거나 IC 오동작에 의한 번트(burnt)가 발생될 수 있으나, 본 발명을 적용할 경우, VCC와 SVDD 양 전압을 서로 비교하여 VCC의 비정상 여부를 확인할 수 있으므로, 전술한 가비지 데이터의 출력 또는 번트의 가능성을 제거하여 표시패널의 안정성을 높일 수 있다.
특히 듀얼 소스 드라이버 회로 장치를 사용한 표시패널에 있어서, 탑/바텀 중 어느 하나에서 오동작이 발생할 경우, 오동작이 발생한 소스 드라이버 회로 장치의 출력 버퍼를 플로팅 시켜서 하나의 데이터 라인에 상이한 전압이 인가되지 않도록 하며, 화면에는 정상적인 소스 드라이버 회로 장치에서 생성한 데이터 전압만이 출력되도록 하면서 번트가 발생하지 않도록 할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러
150: 소스 인쇄회로기판
200, 500: 소스드라이버 집적회로
310, 570, 1010, 1110: 파워 감지부

Claims (10)

  1. 로직전압을 인가받으며, 다수의 데이터라인에 인가될 비디오 데이터를 저장 및 출력하는 레지스터;
    전원전압을 N(N은 1이상의 자연수)개의 감마 전압으로 분압하는 감마 버퍼;
    상기 N개의 감마 전압을 인가받으며, 상기 N개의 감마 전압을 기준으로 상기 레지스터에서 출력된 비디오 데이터를 아날로그 전압으로 변환하는 디지털-아날로그 변환부;
    상기 디지털-아날로그 변환부에서 출력된 아날로그 전압을 데이터라인에 인가하는 출력 버퍼;
    상기 출력 버퍼와 상기 다수의 데이터라인 간의 연결을 제어하는 스위치; 및
    상기 N개의 감마 전압 중 제1 감마 전압과 상기 로직전압을 입력받아 비교하는 비교기 및 상기 비교기의 출력에 따라 상기 스위치를 제어하는 출력 스위치 제어블록을 포함하는 파워 감지부를 포함하는 소스 드라이버 회로 장치.
  2. 제1항에 있어서,
    상기 제1 감마 전압은 상기 N개의 감마 전압 중 가장 낮은 레벨의 감마 전압이고,
    상기 파워 감지부는 상기 로직전압과 상기 제1 감마 전압을 비교하여 상기 로직전압이 정상범위 이내인지 판단하며,
    상기 파워 감지부에서, 상기 로직전압이 상기 정상범위 이내인 것으로 판단되는 경우 상기 감마 전압이 반영된 상기 아날로그 전압이 상기 데이터라인에 출력되고, 상기 로직전압이 상기 정상범위를 벗어난 것으로 판단되는 경우 상기 스위치 제어블록이 상기 스위치를 오프시키는 소스 드라이버 회로 장치.
  3. 제1항에 있어서,
    상기 제1 감마 전압은 상기 N개의 감마 전압 중 가장 낮은 레벨의 감마 전압이고,
    상기 파워 감지부는 상기 로직전압과 상기 제1 감마 전압을 비교하여 상기 로직전압이 정상범위 이내인지 판단하며,
    상기 파워 감지부에서, 상기 로직전압이 정상범위 이내로 판단되는 경우 상기 감마 전압이 반영된 상기 아날로그 전압이 상기 데이터라인에 출력되고, 상기 로직전압이 상기 정상범위를 벗어난 것으로 판단되는 경우, 상기 출력 버퍼가 상기 데이터라인에 블랙 데이터에 대응하는 아날로그 전압을 출력하는 소스 드라이버 회로 장치.
  4. 제2항에 있어서,
    상기 파워 감지부에서 상기 로직전압과 상기 제1 감마 전압을 비교한 결과 상기 로직전압이 정상 상태가 아닌 것으로 판단될 경우, 상기 파워 감지부는 상기 데이터라인이 플로팅 상태가 되도록 상기 스위치를 제어하는 소스 드라이버 회로 장치.
  5. 다수의 게이트라인 및 다수의 데이터라인이 교차하여 화소영역을 구성하는 표시패널과 상기 게이트라인에 게이트신호를 인가하는 게이트 구동부와 상기 데이터라인에 데이터신호를 인가하는 데이터 구동부를 제어하는 타이밍 컨트롤러를 포함하며,
    상기 데이터 구동부는,
    로직전압을 인가받으며, 다수의 데이터라인에 인가될 비디오 데이터를 저장 및 출력하는 레지스터;
    전원전압을 N개의 감마 전압으로 분압하여 출력하는 감마 버퍼;
    상기 N개의 감마 전압을 인가받으며, 상기 N개의 감마 전압을 기준으로 상기 레지스터에서 출력된 비디오 데이터를 아날로그 전압으로 변환하는 디지털-아날로그 변환부;
    상기 디지털-아날로그 변환부에서 출력된 아날로그 전압을 데이터라인에 인가하는 출력 버퍼;
    상기 출력 버퍼와 상기 다수의 데이터라인 간의 연결을 제어하는 스위치; 및
    상기 N개의 감마 전압 중 제1 감마 전압과 상기 로직전압을 입력받아 비교하는 비교기 및 상기 비교기의 출력에 따라 상기 스위치를 제어하는 출력 스위치 제어블록을 포함하는 파워 감지부를 포함하는 소스 드라이버 회로 장치를 하나 이상 포함하는 표시장치.
  6. 제5항에 있어서,
    상기 제1 감마 전압은 상기 N개의 감마 전압 중 가장 낮은 레벨의 감마 전압이고,
    상기 파워 감지부는 상기 로직전압과 상기 제1 감마 전압을 비교하여 상기 로직전압이 정상범위 이내인지 판단하며,
    상기 파워 감지부에서, 상기 로직전압이 상기 정상범위 이내인 것으로 판단되는 경우 상기 감마 전압이 반영된 상기 아날로그 전압이 상기 데이터라인에 출력되고, 상기 로직전압이 상기 정상범위를 벗어난 것으로 판단되는 경우 상기 스위치 제어블록이 상기 스위치를 오프시키는 표시장치.
  7. 제5항에 있어서,
    상기 제1 감마 전압은 상기 N개의 감마 전압 중 가장 낮은 레벨의 감마 전압이고,
    상기 파워 감지부는 상기 로직전압과 상기 제1 감마 전압을 비교하여 상기 로직전압이 정상범위 이내인지 판단하며,
    상기 파워 감지부에서 상기 로직전압이 상기 로직전압이 정상범위 이내인 것으로 판단되는 경우 상기 출력 버퍼가 상기 데이터라인에 상기 감마 전압이 반영된 상기 아날로그 전압을 출력하고, 상기 로직전압이 상기 정상범위를 벗어난 것으로 판단되는 경우 경우, 상기 출력 버퍼가 상기 데이터라인에 블랙 데이터에 대응하는 아날로그 전압을 출력하는 표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020150010156A 2015-01-21 2015-01-21 소스 드라이버 회로 장치 및 이를 포함하는 표시장치 KR102291350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150010156A KR102291350B1 (ko) 2015-01-21 2015-01-21 소스 드라이버 회로 장치 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010156A KR102291350B1 (ko) 2015-01-21 2015-01-21 소스 드라이버 회로 장치 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20160090461A KR20160090461A (ko) 2016-08-01
KR102291350B1 true KR102291350B1 (ko) 2021-08-23

Family

ID=56706731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010156A KR102291350B1 (ko) 2015-01-21 2015-01-21 소스 드라이버 회로 장치 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102291350B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866968B1 (ko) 2007-05-25 2008-11-05 삼성전자주식회사 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법
KR101362155B1 (ko) * 2006-11-30 2014-02-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157251B1 (ko) * 2005-06-28 2012-06-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101347207B1 (ko) * 2007-02-24 2014-01-15 엘지디스플레이 주식회사 액정표시장치의 구동회로
KR101521656B1 (ko) * 2008-11-10 2015-05-20 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362155B1 (ko) * 2006-11-30 2014-02-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR100866968B1 (ko) 2007-05-25 2008-11-05 삼성전자주식회사 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법

Also Published As

Publication number Publication date
KR20160090461A (ko) 2016-08-01

Similar Documents

Publication Publication Date Title
KR102297573B1 (ko) 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법
KR102364010B1 (ko) 과전류 제어장치 및 이를 포함하는 유기발광 표시장치
EP3113162A1 (en) Display device, panel defect detection system, and panel defect detection method
KR102456724B1 (ko) 타이밍 컨트롤러, 표시패널, 유기발광표시장치 및 그 구동방법
KR102581299B1 (ko) 표시장치 및 파워 모니터링 회로
CN105469735B (zh) 源极驱动集成电路及包括该源极驱动集成电路的显示装置
KR102537376B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR102117341B1 (ko) 유기발광표시장치 및 그 구동방법
KR102383751B1 (ko) 유기발광표시패널, 유기발광표시장치 및 신호 라인 결함 감지 방법
KR102380458B1 (ko) 표시장치
KR102352600B1 (ko) 유기발광표시장치 및 그 구동방법
KR102419150B1 (ko) 유기발광 표시장치 및 그 보상 방법
KR102347837B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR102276248B1 (ko) 표시 장치 및 그 보호방법
KR102291350B1 (ko) 소스 드라이버 회로 장치 및 이를 포함하는 표시장치
KR102315966B1 (ko) 표시장치
KR102304355B1 (ko) 유기발광표시장치 및 그 구동방법
CN115938256A (zh) 显示装置和显示驱动方法
KR102253684B1 (ko) 표시장치
KR102523251B1 (ko) 유기발광표시장치 및 그 구동방법
KR20170080902A (ko) 타이밍 컨트롤러, 유기발광표시장치 및 그 결함 관리 방법
KR102256357B1 (ko) 표시장치
KR102652558B1 (ko) 표시장치
KR20180002974A (ko) 유기발광표시장치, 데이터 드라이버 및 소스 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right