KR101818550B1 - 표시장치 및 그 구동방법 - Google Patents

표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101818550B1
KR101818550B1 KR1020150011857A KR20150011857A KR101818550B1 KR 101818550 B1 KR101818550 B1 KR 101818550B1 KR 1020150011857 A KR1020150011857 A KR 1020150011857A KR 20150011857 A KR20150011857 A KR 20150011857A KR 101818550 B1 KR101818550 B1 KR 101818550B1
Authority
KR
South Korea
Prior art keywords
source driver
signal
driver integrated
integrated circuit
data
Prior art date
Application number
KR1020150011857A
Other languages
English (en)
Other versions
KR20160092081A (ko
Inventor
이병재
이영신
노주영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150011857A priority Critical patent/KR101818550B1/ko
Publication of KR20160092081A publication Critical patent/KR20160092081A/ko
Application granted granted Critical
Publication of KR101818550B1 publication Critical patent/KR101818550B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

본 실시예들은, 각 소스 드라이버 집적회로의 데이터 출력 타이밍을 효과적으로 제어할 수 있는 표시장치 및 그 구동방법에 관한 것이다.

Description

표시장치 및 그 구동방법{DISPLAY DEVICE AND THE METHOD FOR DRIVING THE SAME}
본 실시예들은 표시장치 및 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 데이터 라인들과 게이트 라인들이 배치되고, 서브 픽셀들이 배치된 표시패널과, 데이터 라인들을 구동하는 소스 드라이버와, 게이트 라인들을 순차적으로 구동하는 게이트 드라이버 등을 포함한다.
한편, 표시장치에서는, 소스 드라이버에 포함된 다수의 소스 드라이버 집적회로 간의 데이터 출력 타이밍의 편차가 존재하여, 화질 저하 현상이 발생하는 문제점이 있다.
또한, 게이트 라인의 로드에 의해, 각 소스 드라이버 집적회로에서의 다수의 데이터 출력 채널 간의 데이터 출력 타이밍의 지연이 발생하여, 위치별로, 데이터 충전 시간이 상이할 수 있다.
이로 인해, 특정 위치의 서브 픽셀에서는 데이터 충전 시간이 부족해지는 현상이 발생할 수 있다.
이러한 데이터 충전 시간의 부족 현상은, 서브 픽셀 간의 휘도 편차를 야기시켜 화질을 떨어뜨리는 문제점을 발생시킬 수 있다.
본 실시예들의 목적은, 각 소스 드라이버 집적회로의 데이터 출력 타이밍을 효과적으로 제어할 수 있는 표시장치 및 그 구동방법을 제공하는 데 있다.
본 실시예들의 다른 목적은, 소스 드라이버 집적회로 간의 데이터 출력 타이밍의 편차를 줄여주거나 방지해줄 수 있는 표시장치 및 그 구동방법을 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 게이트 라인의 로드가 존재하더라도, 각 소스 드라이버 집적회로의 데이터 출력 타이밍을 제어함으로써, 위치에 관계없이, 각 서브 픽셀에서의 데이터 충전 시간 부족 현상을 방지해줄 수 있는 표시장치 및 그 구동방법을 제공하는 데 있다.
일 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브 픽셀이 배치된 표시패널과, 다수의 데이터 라인을 구동하는 소스 드라이버와, 다수의 게이트 라인으로 스캔 신호를 순차적으로 출력하는 게이트 드라이버와, 소스 드라이버 및 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시장치를 제공할 수 있다.
이러한 표시장치에서, 타이밍 컨트롤러는, 소스 드라이버에 포함된 다수의 소스 드라이버 집적회로 각각으로 지연 클럭 신호를 송신한다.
다수의 소스 드라이버 집적회로 각각은, 둘 이상의 데이터 라인과 대응되는 둘 이상의 채널로 데이터 전압을 출력하되, 타이밍 컨트롤러 또는 다른 소스 드라이버 집적회로로부터 스타트 신호 또는 캐리 신호를 수신하여, 지연 클럭 신호의 폴링 타이밍마다 해당 채널로 해당 데이터 전압을 출력할 수 있다.
다른 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브 픽셀이 배치된 표시패널과, 다수의 데이터 라인을 구동하는 소스 드라이버와, 다수의 게이트 라인으로 스캔 신호를 순차적으로 출력하는 게이트 드라이버와, 소스 드라이버 및 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시장치의 구동방법을 제공할 수 있다.
이러한 표시장치의 구동방법은, 타이밍 컨트롤러가, 소스 드라이버에 포함된 다수의 소스 드라이버 집적회로 중 적어도 하나의 소스 드라이버 집적회로로 스타트 신호를 송신하고, 다수의 소스 드라이버 집적회로 각각으로 지연 클럭 신호를 송신하는 단계와, 적어도 하나의 소스 드라이버 집적회로가, 스타트 신호를 수신하면, 지연 클럭 신호에 근거하여 해당 채널로 데이터 전압을 출력하고, 모든 채널로의 데이터 전압 출력이 완료된 이후, 캐리 신호를 인접한 소스 드라이버 집적회로로 출력하는 단계와, 인접한 소스 드라이버 집적회로가, 캐리 신호를 수신하면, 지연 클럭 신호에 근거하여 데이터 라인으로 데이터 전압을 출력하고, 모든 채널로의 데이터 전압 출력이 완료된 이후, 캐리 신호를 다른 인접한 소스 드라이버 집적회로로 출력하는 단계를 포함할 수 있다.
또 다른 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브 픽셀이 배치된 표시패널과, 다수의 데이터 라인을 구동하는 소스 드라이버와, 다수의 게이트 라인으로 스캔 신호를 순차적으로 출력하는 게이트 드라이버와, 소스 드라이버 및 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 소스 드라이버에 포함된 각 소스 드라이버 집적회로는 K(K는 2 이상의 자연수)개의 데이터 라인으로 데이터 전압을 출력하는 K개의 채널을 가지며, 각 소스 드라이버 집적회로의 K개의 채널을 통한 데이터 전압의 데이터 출력 타이밍은 서로 편차가 존재하는 표시장치를 제공할 수 있다.
이러한 표시장치에서, 다수의 서브픽셀은 동일한 게이트 라인과 연결된 제1 서브픽셀과 제2 서브픽셀을 포함하고, 제1 서브픽셀과 제2 서브픽셀의 배치에 따라, 제1 서브픽셀에 인가되는 스캔 신호가 제2 서브픽셀에 인가되는 스캔 신호에 비해 더 긴 폴링 타임을 가지는 경우, 해당 소스 드라이버 집적회로는, 제1 서브픽셀에 인가하기 위한 데이터 전압을 출력할 때, 제2 서브픽셀에 인가하기 위한 데이터 전압의 데이터 출력 타이밍보다 더 지연된 데이터 출력 타이밍에 출력할 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 각 소스 드라이버 집적회로의 데이터 출력 타이밍을 효과적으로 제어할 수 있는 표시장치 및 그 구동방법을 제공할 수 있다.
본 실시예들에 의하면, 소스 드라이버 집적회로 간의 데이터 출력 타이밍의 편차를 줄여주거나 방지해줄 수 있는 표시장치 및 그 구동방법을 제공할 수 있다.
본 실시예들에 의하면, 게이트 라인의 로드가 존재하더라도, 각 소스 드라이버 집적회로의 데이터 출력 타이밍을 제어함으로써, 위치에 관계없이, 각 서브 픽셀에서의 데이터 충전 시간 부족 현상을 방지해줄 수 있는 표시장치 및 그 구동방법을 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 게이트 구동 방식의 예시도이다.
도 3은 본 실시예들에 따른 표시장치의 소스 드라이버의 예시도이다.
도 4는 게이트 드라이버 집적회로로부터 가장 가깝게 있는 서브 픽셀(Nearest SP)과 가장 멀리 있는 서브 픽셀(Far SP) 각각으로 인가되는 스캔 신호 및 데이터 전압의 파형을 나타낸 도면이다.
도 5는 하나의 소스 드라이버 집적회로에서 발생하는 채널 간 데이터 출력 지연과, 소스 드라이버 집적회로 간 데이터 출력 타이밍의 편차를 나타낸 도면이다.
도 6은 본 실시예들에 따른 데이터 출력 타이밍 제어 방법을 설명하기 위한 도면이다.
도 7은 본 실시예들에 따른 데이터 출력 타이밍 제어를 위한 제어 신호들(ST, CRS, DCLK)과 데이터 전압의 타이밍도이다.
도 8은 본 실시예들에 따른 데이터 출력 타이밍 제어를 적용하는 경우, 게이트 드라이버 집적회로로부터 가장 가깝게 있는 서브 픽셀(Nearest SP)과 가장 멀리 있는 서브 픽셀(Far SP) 각각으로 인가되는 스캔 신호 및 데이터 전압의 파형을 나타낸 도면이다.
도 9는 본 실시예들에 따른 데이터 출력 타이밍 제어를 적용하는 경우, 하나의 소스 드라이버 집적회로에서 발생하는 채널 간 데이터 출력 지연과, 소스 드라이버 집적회로 간 데이터 출력 타이밍의 편차를 나타낸 도면이다.
도 10은 본 실시예들에 따른 데이터 출력 타이밍 제어 방법을 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL1, … , DLm) 및 다수의 게이트 라인(GL1, … , GLn)이 배치되고, 다수의 서브 픽셀이 매트릭스 타입으로 배치된 표시패널(110)과, 다수의 데이터 라인(DL1, … , DLm)을 구동하는 소스 드라이버(120)와, 다수의 게이트 라인(GL1, … , GLn)을 구동하는 게이트 드라이버(130)와, 소스 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
소스 드라이버(120)는, 다수의 데이터 라인(DL1, … , DLm)으로 데이터 전압을 출력함으로써, 다수의 데이터 라인(DL1, … , DLm)을 구동한다. 여기서, 소스 드라이버(120)는 "데이터 드라이버"라고도 한다.
게이트 드라이버(130)는, 다수의 게이트 라인(GL1, … , GLn)으로 스캔 신호(SCAN)를 순차적으로 출력함으로써, 다수의 게이트 라인(GL1, … , GLn)을 순차적으로 구동한다. 여기서, 게이트 드라이버(130)는 "스캔 드라이버"라고도 한다.
타이밍 컨트롤러(140)는, 소스 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 소스 드라이버(120) 및 게이트 드라이버(130)를 제어한다.
이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 소스 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.
게이트 드라이버(130)는, 구동 방식 또는 구조 설계 방식 등에 따라, 도 1에서와 같이, 2개의 게이트 드라이버(130a, 130b)로 나누어져서 표시패널(110)의 양측에 위치할 수도 있고, 한 측에만 위치할 수도 있다.
또한, 게이트 드라이버(130)는, 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
또한, 게이트 드라이버(130)에 포함된 하나 이상의 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
게이트 드라이버(130)에 포함된 하나 이상의 게이트 드라이버 집적회로(GDIC) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
소스 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 데이터 라인들로 공급함으로써, 다수의 데이터 라인을 구동한다.
소스 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
소스 드라이버(120)에 포함된 적어도 하나의 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
소스 드라이버(120)에 포함된 각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버터 등을 포함할 수 있으며, 경우에 따라서, 서브 픽셀의 특성(예: 구동 트랜지스터의 문턱전압 및 이동도, 유기발광다이오드의 문턱전압, 서브 픽셀의 휘도 등)을 보상하기 위하여 서브 픽셀의 특성을 센싱하기 위한 센싱부(센서)를 더 포함할 수 있다.
또한, 소스 드라이버(120)에 포함된 각 소스 드라이버 집적회로(SDIC)는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다.
이 경우, 각 소스 드라이버 집적회로(SDIC)의 일 단은 소스 인쇄회로기판(S-PCB: Source Printed Circuit Board, 150a 또는 150b)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
한편, 타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 소스 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 소스 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 소스 드라이버(120) 및 게이트 드라이버(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는, 소스 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 소스 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 소스 드라이버(120)의 출력 타이밍을 제어한다.
도 1을 참조하면, 타이밍 컨트롤러(140)는, 적어도 하나의 소스 드라이버 집적회로(SDIC)가 본딩된 적어도 하나의 소스 인쇄회로기판(150a, 150b)과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체(170a, 170b)를 통해 연결된 컨트롤 인쇄회로기판(C-PCB: Control Printed Circuit Board, 160)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판(160)에는, 표시패널(110), 소스 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.
도 1에서는 2개의 소스 컨트롤 인쇄회로기판(150a, 150b)이 도시되었으나, 이는 설명의 편의를 위한 예시일뿐, 1개일 수도 있고, 3개 이상일 수도 있다.
또한, 도 1에서는, 2개의 소스 컨트롤 인쇄회로기판(150a, 150b)과 1개의 컨트롤 인쇄회로기판(160)은, 1개의 인쇄회로기판으로 합쳐져 구현될 수도 있다.
본 실시예들에 따른 표시장치(100)는, 일 예로, 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 중 하나일 수 있다.
이러한 표시장치(100)에서 표시패널(110)에 배치되는 다수의 서브 픽셀 각각에는, 트랜지스터(Transistor), 캐패시터(Capacitor) 등의 회로 소자가 배치될 수 있다.
예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 도 1에 도시된 바와 같이, 각 서브 픽셀(SP)은, 기본적으로, 유기발광다이오드(OLED: Organic Light Emitting Diode), 2개의 트랜지스터(T1, T2), 1개의 캐패시터(Cst) 등의 회로 소자로 구성될 수 있다.
T1은, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터이다.
T1은 게이트 노드에 인가된 전압에 의해 제어되고, 구동전압(EVDD)을 인가받아, 유기발광다이오드(OLED)로 구동 전류를 공급해준다.
T2는 T1의 게이트 노드에 전달해주는 스위칭 트랜지스터로서, T1의 게이트 노드와 데이터 라인(DL) 사이에 전기적으로 연결된다.
T2는 게이트 라인(GL)을 통해 게이트 노드에 인가된 스캔 신호(SCAN)에 의해 제어되어, 데이터 라인(DL)을 통해 공급된 데이터 전압(DATA)을 T1의 게이트 노드에 전달해준다.
Cst는 T1의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 전기적으로 연결되는 스토리지 캐패시터로서, 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 한다.
각 서브 픽셀은, 제공 기능 및 설계 방식 등에 따라, 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수 있다.
도 2는 본 실시예들에 따른 표시장치(100)의 게이트 구동 방식의 예시도이다.
도 2를 참조하면, 본 실시예들에 따른 표시장치(100)에서, 다수의 게이트 라인(GL1, ... , GLn)을 구동하는 게이트 구동 방식은, 1개의 게이트 드라이버 집적회로가 1개의 게이트 라인으로 스캔 신호를 출력하는 싱글 게이트 구동 방식(싱글 피딩(Single Feeding) 방식이라고도 함)과, 2개의 게이트 드라이버 집적회로가 1개의 게이트 라인으로 스캔 신호를 동시에 출력하는 듀얼 게이트 구동 방식(더블 피딩(Double Feeding) 방식이라고도 함) 등 중 하나일 수 있다.
도 2를 참조하면, 본 실시예들에 따른 표시장치(100)가 싱글 게이트 구동 방식을 채택하는 경우, 1개의 게이트 라인으로 1개의 스캔 신호가 공급된다.
즉, 3개의 게이트 라인(GL1, GL2, GL3)을 고려하는 경우, 1 번째 게이트 라인(GL1)으로 1개의 스캔 신호(SCAN 1)가 공급되고, 2 번째 게이트 라인(GL2)으로 1개의 스캔 신호(SCAN 2)가 공급되고, 3 번째 게이트 라인(GL3)으로 1개의 스캔 신호(SCAN 3)가 공급된다.
게이트 드라이버(130)가 표시패널(110)의 한 측에만 위치하는 경우, 게이트 드라이버(130)는, 다수의 게이트 라인(GL1, ... , GLn)으로 스캔 신호(SCAN 1, ... , SCAN n)를 순차적으로 출력할 수 있다.
게이트 드라이버(130)가 2개의 게이트 드라이버(130a, 130b)로 나누어져서 표시패널(110)의 양측에 위치하는 경우, 일 예로, 홀수 번째 게이트 드라이버(130a)는, 다수의 게이트 라인(GL1, ... , GLn) 증 홀수 번째 게이트 라인(GL1, GL3, ...)으로 스캔 신호(SCAN 1, SCAN 3, ... )를 순차적으로 출력하고, 짝수 번째 게이트 드라이버(130b)는, 다수의 게이트 라인(GL1, ... , GLn) 증 짝수 번째 게이트 라인(GL2, GL4, ...)으로 스캔 신호(SCAN 2, SCAN 4, ... )를 순차적으로 출력할 수 있다.
도 2를 참조하면, 본 실시예들에 따른 표시장치(100)가 듀얼 게이트 구동 방식을 채택하는 경우, 1개의 게이트 라인으로 1개의 스캔 신호가 공급된다.
즉, 3개의 게이트 라인(GL1, GL2, GL3)을 고려하는 경우, 1 번째 게이트 라인(GL1)의 양쪽에서 동일한 스캔 신호(SCAN 1)가 공급되고, 2 번째 게이트 라인(GL2)의 양쪽에서 동일한 스캔 신호(SCAN 2)가 공급되고, 3 번째 게이트 라인(GL3)의 양쪽에서 동일한 스캔 신호(SCAN 3)가 공급된다.
게이트 드라이버(130)가 2개의 게이트 드라이버(130a, 130b)로 나누어져서 표시패널(110)의 양측에 위치하는 경우, 일 예로, 홀수 번째 게이트 드라이버(130a)는, 다수의 게이트 라인(GL1, GL2, ...)으로 스캔 신호(SCAN 1, SCAN 2, ...)를 순차적으로 출력하고, 짝수 번째 게이트 드라이버(130b) 또한, 다수의 게이트 라인(GL1, GL2, ...)으로 스캔 신호(SCAN 1, SCAN 2, ...)를 순차적으로 출력하고,
이러한 듀얼 게이트 구동 방식은, 대면적의 표시패널(100)에 적합한 게이트 구동 방식일 수 있다.
도 3은 본 실시예들에 따른 표시장치(100)의 소스 드라이버(120)의 예시도이다.
도 3을 참조하면, 본 실시예들에 따른 표시장치(100)의 소스 드라이버(120)는, 1개의 소스 드라이버 집적회로로 되어 있을 수도 있고, 2개 이상의 소스 드라이버 집적회로로 되어 있을 수도 있다.
이러한 소스 드라이버 집적회로의 개수는, 표시장치(100)의 해상도, 소스 드라이버 집적회로의 성능 등에 따라 달라질 수 있다.
아래에서는, 본 실시예들에 따른 표시장치(100)의 소스 드라이버(120)는, 도 3에 도시된 바와 같이, 6개의 소스 드라이버 집적회로(SDIC #1, SDIC #2, ... , SDIC #6)를 포함하여 구성된 것으로 가정한다.
도 3을 참조하면, 각 소스 드라이버 집적회로(SDIC #M, M=1, 2, ... , 6)는, K개의 채널(CH 1, CH 2, ... , CH K)을 통해, K개의 데이터 라인(DL)으로 데이터 전압을 출력할 수 있다. 즉, K개의 채널은 K개의 데이터 라인(DL)과 일대일로 대응된다.
또한, 도 3을 참조하면, 소스 인쇄회로기판의 개수에 따라, 6개의 소스 드라이버 집적회로(SDIC #1, SDIC #2, ... , SDIC #6)는, 1개의 그룹에 포함될 수도 있고, 2개 이상의 그룹으로 나누어져 포함될 수도 있다.
예를 들어, 도 1에서와 같이, 2개의 소스 인쇄회로기판(150a, 150b)이 있는 경우, 6개의 소스 드라이버 집적회로(SDIC #1, SDIC #2, ... , SDIC #6) 중 제1, 2, 3 소스 드라이버 집적회로(SDIC #1, SDIC #2, SDIC #3)는, 제1 소스 인쇄회로기판(150a)에 본딩되는 제1그룹(Group 1)이고, 6개의 소스 드라이버 집적회로(SDIC #1, SDIC #2, ... , SDIC #6) 중 제4, 5, 6 소스 드라이버 집적회로(SDIC #4, SDIC #5, SDIC #6)는, 제2 소스 인쇄회로기판(150b)에 본딩되는 제2그룹(Group 2)이다.
이러한 그룹화 방식은, 게이트 구동 방식 중 듀얼 게이트 구동 방식을 적용하기 적합할 수 있다.
아래의 설명에서는, 6개의 소스 드라이버 집적회로(SDIC #1, SDIC #2, ... , SDIC #6)가 2의 그룹(Group 1, Group 2)으로 나누어져 포함되는 그룹화 방식과, 듀얼 게이트 구동 방식이 채택된 것을 예로 든다.
도 4는 게이트 드라이버 집적회로(GDIC)로부터 가장 가깝게 있는 서브 픽셀(Nearest SP)과 가장 멀리 있는 서브 픽셀(Far SP) 각각으로 인가되는 스캔 신호(SCAN A, SCAN B) 및 데이터 전압(DATA A, DATA B)의 파형을 나타낸 도면이다.
도 4를 참조하면, 듀얼 게이트 구동 방식을 적용하는 경우, 동일한 행 또는 열에 배치된 서브 픽셀들 중에는, 양쪽에 있는 게이트 드라이버 집적회로 중 한쪽에 있는 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 게이트 라인(GL)을 통해 인가받는 서브 픽셀들이 있다.
이러한 서브 픽셀들은, 배치된 위치에 따라, 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 게이트 라인(GL)을 통해 빨리 인가받을 수도 있고 늦게 인가받을 수도 있다.
도 4를 참조하면, 동일한 행 또는 열에 배치되되, 동일한 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 인가받는 서브 픽셀들 중에서, 게이트 드라이버 집적회로(GDIC)로부터 가장 가깝게 배치된 서브 픽셀(Nearest SP, SP A)은, 가장 자리에 배치된 서브 픽셀로서, 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 가장 빨리 인가받는다.
이러한 서브 픽셀(Nearest SP)로 데이터 전압(DATA A)을 공급해주는 소스 드라이버 집적회로는, 가장 자리에 배치된 소스 드라이버 집적회로로서, 게이트 드라이버 집적회로(GDIC)와 가장 인접한 소스 드라이버 집적회로(Nearest SDIC)이고, 도 3의 경우, SDIC #1 또는 SDIC #6이 여기에 해당한다.
도 4를 참조하면, 동일한 행 또는 열에 배치되되, 동일한 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 인가받는 서브 픽셀들 중에서, 게이트 드라이버 집적회로(GDIC)로부터 가장 멀리 배치된 서브 픽셀(Far SP)은, 가운데에 배치된 서브 픽셀로서, 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 가장 늦게 인가받는다.
이러한 서브 픽셀(Far SP)로 데이터 전압(DATA B)을 공급해주는 소스 드라이버 집적회로는, 가운데에 배치된 소스 드라이버 집적회로로서, 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 인가받는 서브 픽셀들로 데이터 전압을 공급해줄 수 있는 소스 드라이버 집적회로 중에서 게이트 드라이버 집적회로(GDIC)와 가장 멀리 배치된 소스 드라이버 집적회로(Nearest SDIC)이고, 도 3의 경우, SDIC #3 또는 SDIC #4가 여기에 해당한다.
도 4를 참조하면, 게이트 드라이버 집적회로(GDIC)에서 스캔 신호(SCAN)가 출력된 이후, 동일한 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 인가받는 서브 픽셀들 중에서, 게이트 드라이버 집적회로(GDIC)에서 가장 가깝게 배치된 서브 픽셀(SP A)에 실제로 인가되는 스캔 신호(SCAN A)와, 게이트 드라이버 집적회로(GDIC)에서 가장 멀리 배치된 서브 픽셀(SP B)에 실제로 인가되는 스캔 신호(SCAN B)의 파형을 비교해 보면, SCAN A는, 하이 레벨과 로우 레벨 간의 변화가 샤프(Sharp) 하게 이루어지지만, SCAN B는 하이 레벨과 로우 레벨 간의 변화가 샤프하게 이루어지지 않는다.
다시 말해, 게이트 드라이버 집적회로(GDIC)에서 멀리 배치된 서브 픽셀에 인가되는 스캔 신호(SCAN B)일수록, 게이트 라인(GL)의 로드(Load)에 의해, 로우 레벨에서 하이 레벨로 급격하게 변하지 않고, 하이 레벨에서 로우 레벨로 급격하게 변하지 않는다.
즉, 게이트 드라이버 집적회로(GDIC)에서 멀리 배치된 서브 픽셀에 인가되는 스캔 신호(SCAN B)일수록, 게이트 라인(GL)의 로드(Load)에 의해, 라이징 타임(로우 레벨에서 하이 레벨로 변하는 시간)과, 폴링 타임(하이 레벨에서 로우 레벨로 변하는 시간)이 길다.
따라서, 소스 드라이버 집적회로들은, 각 서브 픽셀로 실제로 인가되는 스캔 신호의 폴링 타이밍을 고려하여, 데이터 출력 타이밍을 지연시켜야만, 데이터 전압의 섞임 없이, 정상적인 동작을 가능하게 할 수 있다.
이에, 데이터 출력 타이밍의 지연 시간은, 스캔 신호의 폴링 타임이 가장 길게 형성되는 부분에 맞추게 된다. 이때의 지연 시간이 최대 지연 시간(Max Delay)이다.
여기서, 데이터 출력 타이밍의 지연은, 타이밍 컨트롤러(140)가 SOE(Start On Enable) 신호, 지연 제어 신호(DLYS1,2)를 출력함으로써, 이루어질 수 있다.
한편, 소스 드라이버 집적회로에서 데이터 전압이 출력되어, 해당 서브 픽셀내 캐패시터의 일단에 인가되어 캐패시터를 충전시키고, 해당 스캔 신호의 폴링 타임에, 캐패시터에 충전된 전압을 이용하여 해당 서브 픽셀을 발광시킨다.
이와 관련하여, 데이터 출력 타이밍을 최대 지연 시간으로 지연시키는 경우, 도 4에 도시된 바와 같이, 게이트 드라이버 집적회로(GDIC)로부터 가장 가깝게 배치된 소스 드라이버 집적회로(Nearest SDIC, 도 3의 SDIC #1 또는 SDIC #6)에서 출력된 데이터 전압(DATA A)의 경우, 해당 스캔 신호(SCAN A)의 폴링 타임에서, 서브 픽셀 내 캐패시터에 충분한 전압이 충전되지 못한 상황이 발생할 수 있다.
이러한 "데이터 충전시간 부족 현상"은, 서브 픽셀 간의 휘도 편차를 발생시켜 화질을 떨어뜨릴 수 있다.
도 5는 하나의 소스 드라이버 집적회로에서 발생하는 채널 간 데이터 출력 지연과, 소스 드라이버 집적회로 간 데이터 출력 타이밍의 편차를 나타낸 도면이다.
도 5를 참조하면, 6개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 각각은, K개의 채널을 통해 해당 데이터 출력 타이밍에 따라 해당 데이터 전압을 순차적으로 출력한다.
따라서, 하나의 소스 드라이버 집적회로에서도, K개의 채널마다 데이터 출력 타이밍의 편차가 존재한다. 즉, 하나의 소스 드라이버 집적회로에서, 하나의 채널의 데이터 출력 타이밍에서 다른 채널의 데이터 출력 타이밍까지의 시간 지연이 존재한다. 이러한 현상을"채널 간의 지연(Delay) 현상"이라고 한다.
도 5를 참조하면, 6개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 간의 데이터 출력 타이밍의 편차도 존재할 수 있다.
즉, 어느 하나의 소스 드라이버 집적회로의 마지막 채널의 데이터 출력 타이밍과, 인접한 소스 드라이버 집적회로의 첫 번째 채널의 데이터 출력 타이밍 간의 차이(단차)가 존재할 수 있다. 이러한 현상을 "IC 간 단차 현상"이라고 한다.
이러한 IC 간 단차 현상은, 어느 한 방향으로 흐릿하게 표시되는 블록 딤(Block Dim) 현상이 발생하는 등의 화면 이상 현상을 발생시킬 수 있다.
아래에서는, 화질 저하의 요인이 되는 데이터 충전 시간 부족 현상, IC 간 단차 현상 등을 방지하거나 줄여줄 수 있는 데이터 출력 타이밍 제어 방법을 설명한다.
도 6은 본 실시예들에 따른 데이터 출력 타이밍 제어 방법을 설명하기 위한 도면이다. 단, 데이터 출력 타이밍 제어는, SDIC 그룹별로 이루어지고, SDIC 그룹화는 도 3과 같이 2개의 그룹으로 되어 있는 것으로 가정한다.
도 6을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버(120)에 포함된 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 각각으로 지연 클럭 신호(DCLK: Delay CLK)를 송신한다.
또한, 타이밍 컨트롤러(140)는, 각 그룹에서의 첫 번째 소스 드라이버 집적회로(SDIC #1 또는 SDIC #6)로 스타트 신호(ST)를 송신한다.
각 그룹에서의 첫 번째 소스 드라이버 집적회로(SDIC #1, SDIC #6)는, 타이밍 컨트롤러(140)로부터 스타트 신호(ST)를 수신한 이후, 자신의 채널들에 대한 데이터 전압을 순차적으로 출력한다.
각 그룹에서의 첫 번째 소스 드라이버 집적회로(SDIC #1, SDIC #6)는, 모든 채널에서의 데이터 출력이 완료된 이후, 인접한 소스 드라이버 집적회로(SDIC #2, SDIC #5)로 캐리 신호(CRS: Carry Signal)를 전달해준다. 여기서, 캐리 신호(CRS)는 스타트 신호(ST)와 동일한 용도로 사용되는 신호이다.
캐리 신호(CRS)를 전달받은 소스 드라이버 집적회로(SDIC #2, SDIC #5)는, 자신의 채널들에 대한 데이터 전압을 순차적으로 출력하고, 모든 채널에서의 데이터 출력이 완료된 이후, 인접한 다른 소스 드라이버 집적회로(SDIC #3, SDIC #4)로 캐리 신호(CRS)를 전달해준다.
캐리 신호(CRS)를 전달받은 소스 드라이버 집적회로(SDIC #3, SDIC #4)는, 자신의 채널들에 대한 데이터 전압을 순차적으로 출력한다.
전술한 바에 따라 소스 드라이버 집적회로의 데이터 출력 동작을 정리하면, 다수의 소스 드라이버 집적회로(그룹 1: SDIC #1, SDIC #2, SDIC #3, 그룹 2: SDIC #6, SDIC #5, SDIC #4) 각각은, 둘 이상의 데이터 라인과 대응되는 둘 이상의 채널로 데이터 전압을 순차적으로 출력함에 있어서, 타이밍 컨트롤러(140) 또는 다른 소스 드라이버 집적회로로부터 스타트 신호(ST) 또는 캐리 신호(CRS)를 수신함으로써, 자신이 데이터 출력 처리를 해야 하는 소스 드라이버 집적회로라는 것을 인식하고, 타이밍 컨트롤러(140)로부터 수신된 지연 클럭 신호(DCLK)에 맞추어 자신이 가지고 있는 각 채널로 해당 데이터 전압을 순차적으로 출력한다.
다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 각각은, 데이터 전압 출력 시, 타이밍 컨트롤러(140)로부터 수신된 지연 클럭 신호(DCLK)의 폴링 타이밍마다 자신이 가지고 있는 각 채널로 해당 데이터 전압을 순차적으로 출력할 수 있다.
전술한 바에 따르면, 스타트 신호(ST), 캐리 신호(CRS), 지연 클럭 신호(DCLK)를 이용하여, 소스 드라이버 집적회로들에서의 데이터 출력 타이밍을 효율적으로 제어할 수 있다.
전술한 스타트 신호(ST) 및 캐리 신호(CRS)는, 데이터 출력 처리를 수행할 소스 드라이버 집적회로를 지시하기 위한 신호이다.
단, 스타트 신호(ST)는, 타이밍 컨트롤러(140)로 데이터 출력 처리를 최초로 수행할 소스 드라이버 집적회로를 지시해주기 위한 신호이고, 캐리 신호(CRS)는, 자신의 모든 채널에 대한 데이터 출력 처리를 완료한 소스 드라이버 집적회로가 다음으로 데이터 출력 처리를 수행할 소스 드라이버 집적회로를 지시해주기 위한 신호이다.
따라서, 각 소스 드라이버 집적회로는, 스타트 신호(ST) 또는 캐리 신호(CRS)를 수신하게 되면, 데이터 출력 처리를 수행하기 시작한다.
그리고, 지연 클럭 신호(DCLK)는, 각 소스 드라이버 집적회로의 모든 채널 각각의 데이터 출력 타이밍을 지시하기 위한 신호이다.
전술한 바와 같이, 스타트 신호(ST) 및 캐리 신호(CRS)를 이용하면, 각 소스 드라이버 집적회로의 데이터 출력 처리 시작 시점을 제어할 수 있다. 또한, 지연 클럭 신호(DCLK)를 이용하면, 각 소스 드라이버 집적회로에서 각 채널의 데이터 출력 시점을 제어할 수 있다.
따라서, 스타트 신호(ST) 및 캐리 신호(CRS)의 라이징 타이밍 또는 폴링 타이밍을 제어함으로써, IC 간 단차를 줄여주거나 제거할 수 있다. 그리고, 스타트 신호(ST), 캐리 신호(CRS) 및 지연 클럭 신호(DCLK)의 폴링 타이밍(또는 라이징 타이밍)을 제어함으로써, 데이터 충전 부족 현상을 줄여주거나 제거해줄 수 있다.
도 6을 참조하면, 타이밍 컨트롤러(140)와 각 그룹의 첫 번째 소스 드라이버 집적회로(그룹 1: SDIC #1, 그룹 2: SDIC #6) 사이에, 스타트 신호(ST)의 전달을 위한 스타트 신호 라인(610)이 연결될 수 있다.
도 6을 참조하면, 타이밍 컨트롤러(140)와 다수의 소스 드라이버 집적회로(SDIC) 사이에, 지연 클럭 신호(DCLK)의 전달을 위한 지연 클럭 신호 라인(620)이 연결될 수 있다.
도 6을 참조하면, 각 그룹에 포함된 다수의 소스 드라이버 집적회로(그룹 1: SDIC #1, SDIC #2, SDIC #3, 그룹 2: SDIC #4, SDIC #5, SDIC #6) 사이마다, 캐리 신호(CRS)의 전달을 위한 캐스케이드(Cascade) 신호 라인들(630)이 연결될 수 있다.
그룹 1과 관련된 스타트 신호 라인(610) 및 지연 클럭 신호 라인(620)은, 그룹 1에 포함된 소스 드라이버 집적회로들(SDIC #1, SDIC #2, SDIC #3)이 본딩된 제1 소스 인쇄회로기판(150a)과, 이와 연결된 연결 매체(170a)와, 컨트롤 인쇄회로기판(160) 상에 배치될 수 있다.
그룹 2와 관련된 스타트 신호 라인(610) 및 지연 클럭 신호 라인(620)은, 그룹 2에 포함된 소스 드라이버 집적회로들(SDIC #6, SDIC #5, SDIC #4)이 본딩된제2 소스 인쇄회로기판(150b)과, 이와 연결된 연결 매체(170b)와, 컨트롤 인쇄회로기판(160) 상에 배치될 수 있다.
그룹 1과 관련된 캐스케이드 신호 라인들(630)은, 그룹 1에 포함된 소스 드라이버 집적회로들(SDIC #1, SDIC #2, SDIC #3)이 본딩된 제1 소스 인쇄회로기판(150a)에 배치된다.
그룹 2와 관련된 캐스케이드 신호 라인들(630)은, 그룹 2에 포함된 소스 드라이버 집적회로들(SDIC #6, SDIC #5, SDIC #4)이 본딩된 제2 소스 인쇄회로기판(150b)에 배치된다.
전술한 바와 같은 신호 라인 구조(610, 620, 630)를 이용하면, 데이터 출력 타이밍 제어를 효과적으로 제공할 수 있다.
도 7은 본 실시예들에 따른 데이터 출력 타이밍 제어를 위한 제어 신호들(ST, CRS, DCLK)과 데이터 전압의 타이밍도이다.
단, 도 7에서는, 2개의 그룹 중 그룹 1에 대한 타이밍도만 도시되어 있으며, 그룹 2에 대한 타이밍도도 이와 동일하다. 또한, 도 7에서는, 설명의 편의를 위해, 그룹 1에 포함된 3개의 소스 드라이버(SDIC #1, SDIC #2, SDIC #3) 각각은, 2개의 채널(CH 1, CH 2)을 통해 데이터 전압을 순차적으로 출력하는 것으로 가정한다.
도 7을 참조하면, 타이밍 컨트롤러(140)는, 그룹 1에 포함된 다수의 소스 드라이버 집적회로(SDIC #1, SDIC #2, SDIC #3) 중 가장 자리에 배치된 첫 번째 소스 드라이버 집적회로(SDIC #1)로 스타트 신호(ST)를 송신하고, 그룹 1에 포함된 다수의 소스 드라이버 집적회로(SDIC #1, SDIC #2, SDIC #3) 각각으로 지연 클럭 신호(DCLK)를 송신한다.
도 7을 참조하면, 그룹 1에 포함된 다수의 소스 드라이버 집적회로(SDIC #1, SDIC #2, SDIC #3) 중 가장 자리에 배치된 첫 번째 소스 드라이버 집적회로(SDIC #1)는, 타이밍 컨트롤러(140)로부터 스타트 신호(ST)를 수신하여, 자신이 데이터 출력 처리를 수행할 소스 드라이버 집적회로라는 것을 인식한다.
스타트 신호(ST)를 수신한 첫 번째 소스 드라이버 집적회로(SDIC #1)는, 수신된 지연 클럭 신호(DCLK)의 폴링 타이밍마다, 해당 채널로 데이터 전압을 순차적으로 출력하고, 모든 채널(CH 1, CH 2)로의 데이터 전압 출력이 완료되면, 캐리 신호(CRS)를 인접한 소스 드라이버 집적회로(SDIC #2)로 출력한다.
도 7을 참조하면, 캐리 신호(CRS)를 수신한 인접 소스 드라이버 집적회로(SDIC #2)는, 캐리 신호(CRS)를 수신함으로써, 자신이 데이터 출력 처리를 수행할 소스 드라이버 집적회로라는 것을 인식한다.
이에 따라, 캐리 신호(CRS)를 수신한 인접 소스 드라이버 집적회로(SDIC #2)는, 지연 클럭 신호(DCLK)의 폴링 타이밍마다 해당 채널로 데이터 전압을 순차적으로 출력하고, 모든 채널(CH 1, CH 2)로의 데이터 전압 출력이 완료되면, 캐리 신호(CRS)를 다른 인접한 소스 드라이버 집적회로(SDIC #3)로 출력한다.
도 7을 참조하면, 캐리 신호(CRS)를 수신한 인접 소스 드라이버 집적회로(SDIC #3)는, 캐리 신호(CRS)를 수신함으로써, 자신이 데이터 출력 처리를 수행할 소스 드라이버 집적회로라는 것을 인식한다.
이에 따라, 캐리 신호(CRS)를 수신한 인접 소스 드라이버 집적회로(SDIC #3)는, 지연 클럭 신호(DCLK)의 폴링 타이밍마다 해당 채널로 데이터 전압을 순차적으로 출력하여, 모든 채널(CH 1, CH 2)로의 데이터 전압 출력을 완료한다.
전술한 바에 따르면, 스타트 신호(ST), 캐리 신호(CRS), 지연 클럭 신호(DCLK)를 이용한 데이터 출력 타이밍 제어를 통해, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 간의 데이터 출력 처리 타이밍과, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 각각에서의 채널 간 데이터 출력 타이밍을 효율적으로 제어할 수 있다.
도 8은 본 실시예들에 따른 데이터 출력 타이밍 제어를 적용하는 경우, 게이트 드라이버 집적회로(GDIC)로부터 가장 가깝게 있는 서브 픽셀(Nearest SP)과 가장 멀리 있는 서브 픽셀(Far SP) 각각으로 인가되는 스캔 신호(SCAN A, SCAN B) 및 데이터 전압(DATA A, DATA B)의 파형을 나타낸 도면이다.
타이밍 컨트롤러(140)는, 각 서브 픽셀에서의 캐패시터(Cst)에 전압이 충전되는 데이터 충전 시간에 근거하여, 스타트 신호(ST), 캐리 신호(CRS) 및 지연 클럭 신호(DCLK) 중 적어도 하나를 제어할 수 있다.
더 구체적으로, 타이밍 컨트롤러(140)는, 하나의 게이트 드라이버 집적회로에서 출력된 스캔 신호(SCAN)를 인가받는 각 서브 픽셀에서의 캐패시터(Cst)에 전압이 충전되는 데이터 충전 시간이 부족하지 않도록, 스타트 신호(ST), 캐리 신호(CRS) 및 지연 클럭 신호(DCLK) 중 적어도 하나의 타이밍(라이징 타이밍, 폴링 타이밍)을 제어할 수 있다.
이에 따라, 도 8에 도시된 바와 같이, 게이트 드라이버(130)에 포함된 하나의 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 가장 늦게 인가받는 제2 서브 픽셀(SP B)에 인가된 스캔 신호(SCAN B)의 폴링 타이밍에, 제2 서브 픽셀(SP B) 내 캐패시터(Cst)는, 데이터 충전 시간 부족 현상 없이, 완충 된다.
이뿐만 아니라, 게이트 드라이버(130)에 포함된 하나의 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 가장 빨리 인가받는 제1 서브 픽셀(SP A)에 실제로 인가된 스캔 신호(SCAN A)의 폴링 타이밍에, 제1 서브 픽셀(SP A) 내 캐패시터(Cst)는, 데이터 충전 시간 부족 현상 없이, 완충 된다.
다시 말해, 도 8에 도시된 바와 같이, 하나의 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 인가받는 모든 서브 픽셀(SP A, SP B)에서의 캐패시터(Cst)에 전압이 충전되는 데이터 충전 시간이 부족해지는 데이터 충전 시간 부족 현상을 방지할 수 있다. 이를 통해, 하나의 게이트 드라이버 집적회로(GDIC)에서 출력된 스캔 신호(SCAN)를 인가받는 각 서브 픽셀(SP A, SP B) 간의 휘도 편차를 줄여주거나 제거하여 화질을 향상시켜 줄 수 있다.
도 9는 본 실시예들에 따른 데이터 출력 타이밍 제어를 적용하는 경우, 하나의 소스 드라이버 집적회로에서 발생하는 채널 간 데이터 출력 지연과, 소스 드라이버 집적회로 간 데이터 출력 타이밍의 편차를 나타낸 도면이다.
타이밍 컨트롤러(140)는, 두 인접한 소스 드라이버 집적회로 중 어느 하나의 소스 드라이버 집적회로의 마지막 채널에서의 데이터 출력 타이밍과, 나머지 하나의 소스 드라이버 집적회로(SDIC)의 첫 번째 채널에서의 데이터 출력 타이밍 간의 편차가 미발생하도록, 캐리 신호(CRS) 및 지연 클럭 신호(DCLK) 중 적어도 하나의 타이밍을 제어할 수 있다.
이에 따라, 도 9에 도시된 바와 같이, IC 간 단차 현상이 제거되거나 줄어들어, IC 간 단차 현상에 의한 블록 딤(Block Dim) 현상 등을 약화시키거나 방지함으로써, 화질을 개선해줄 수 있다.
도 10은 본 실시예들에 따른 데이터 출력 타이밍 제어 방법을 나타낸 도면이다.
도 10을 참조하면, 타이밍 컨트롤러(140)는, 각 그룹에 포함된 다수의 소스 드라이버 집적회로(그룹 1: SDIC #1, SDIC #2, SDIC #3, 그룹 2: SDIC #6, SDIC #5, SDIC #4) 중 가장 자리에 배치된 첫 번째 소스 드라이버 집적회로(그룹 1: SDIC #1, 그룹 2: SDIC #6)로 스타트 신호(ST)를 송신한다(S1010a, S1010b).
타이밍 컨트롤러(140)는, 각 그룹에 포함된 다수의 소스 드라이버 집적회로(그룹 1: SDIC #1, SDIC #2, SDIC #3, 그룹 2: SDIC #6, SDIC #5, SDIC #4) 각각으로 지연 클럭 신호(DCLK)를 송신한다(S1020a, S1020b).
각 그룹에서의 첫 번째 소스 드라이버 집적회로(그룹 1: SDIC #1, 그룹 2: SDIC #6)는, 스타트 신호(ST)를 수신하면, 지연 클럭 신호(DCLK)에 근거하여 각 채널로 데이터 전압을 출력한다(S1030a, S1030b).
각 그룹에서의 첫 번째 소스 드라이버 집적회로(그룹 1: SDIC #1, 그룹 2: SDIC #6)는, 모든 채널로의 데이터 전압 출력이 완료된 이후, 캐리 신호(CRS)를 인접한 소스 드라이버 집적회로(그룹 1: SDIC #2, 그룹 2: SDIC #5)로 출력한다(S1040a, S1040b).
각 그룹에서의 첫 번째 소스 드라이버 집적회로(그룹 1: SDIC #1, 그룹 2: SDIC #6)에 인접한 두 번째 소스 드라이버 집적회로(그룹 1: SDIC #2, 그룹 2: SDIC #5)는, 캐리 신호(CRS)를 수신하면, 지연 클럭 신호(DCLK)에 근거하여 데이터 라인으로 데이터 전압을 출력한다(S1050a, S1050b).
각 그룹에서의 두 번째 소스 드라이버 집적회로(그룹 1: SDIC #2, 그룹 2: SDIC #5)는, 모든 채널로의 데이터 전압 출력이 완료된 이후, 캐리 신호(CRS)를 다른 인접한 소스 드라이버 집적회로(그룹 1: SDIC #3, 그룹 2: SDIC #4)로 출력한다(S1060a, S1060b).
각 그룹에서의 두 번째 소스 드라이버 집적회로(그룹 1: SDIC #2, 그룹 2: SDIC #5)에 인접한 세 번째 소스 드라이버 집적회로(그룹 1: SDIC #3, 그룹 2: SDIC #4)는, 캐리 신호(CRS)를 수신하면, 지연 클럭 신호(DCLK)에 근거하여 데이터 라인으로 데이터 전압을 출력한다(S1070a, S1070b).
전술한 데이터 출력 타이밍 제어를 위한 구동 방법을 이용하면, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 간의 데이터 출력 처리 타이밍과, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6) 각각에서의 채널 간 데이터 출력 타이밍을 효율적으로 제어할 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 각 소스 드라이버 집적회로의 데이터 출력 타이밍을 효과적으로 제어할 수 있는 표시장치(100) 및 그 구동방법을 제공할 수 있다.
본 실시예들에 의하면, 소스 드라이버 집적회로 간의 데이터 출력 타이밍의 편차(IC 간 단차)를 줄여주거나 방지해줄 수 있는 표시장치(100) 및 그 구동방법을 제공할 수 있다.
본 실시예들에 의하면, 게이트 라인의 로드가 존재하더라도, 각 소스 드라이버 집적회로의 데이터 출력 타이밍을 제어함으로써, 위치에 관계없이, 각 서브 픽셀에서의 데이터 충전 시간 부족 현상을 방지해줄 수 있는 표시장치(100) 및 그 구동방법을 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (10)

  1. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브 픽셀이 배치된 표시패널;
    상기 다수의 데이터 라인을 구동하는 소스 드라이버;
    상기 다수의 게이트 라인으로 스캔 신호를 순차적으로 출력하는 게이트 드라이버; 및
    상기 소스 드라이버 및 상기 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 타이밍 컨트롤러는,
    상기 소스 드라이버에 포함된 다수의 소스 드라이버 집적회로 각각으로 지연 클럭 신호를 송신하고,
    상기 다수의 소스 드라이버 집적회로 각각은,
    둘 이상의 데이터 라인과 대응되는 둘 이상의 채널로 데이터 전압을 출력하되, 상기 타이밍 컨트롤러 또는 다른 소스 드라이버 집적회로로부터 스타트 신호 또는 캐리 신호를 수신하여, 상기 지연 클럭 신호의 폴링 타이밍마다 해당 채널로 해당 데이터 전압을 출력하고,
    상기 스타트 신호 및 상기 캐리 신호는,
    데이터 출력 처리를 수행할 소스 드라이버 집적회로를 지시하기 위한 신호이고,
    상기 지연 클럭 신호는,
    상기 다수의 소스 드라이버 집적회로 각각의 둘 이상의 채널 각각의 데이터 출력 타이밍을 지시하기 위한 신호인 표시장치.
  2. 제1항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 다수의 소스 드라이버 집적회로 중 적어도 하나의 소스 드라이버 집적회로로 상기 스타트 신호를 송신하고, 상기 다수의 소스 드라이버 집적회로 각각으로 상기 지연 클럭 신호를 송신하며,
    상기 적어도 하나의 소스 드라이버 집적회로는,
    상기 스타트 신호를 수신하여, 상기 지연 클럭 신호의 폴링 타이밍마다 해당 채널로 데이터 전압을 순차적으로 출력하고, 모든 채널로의 데이터 전압 출력이 완료되면, 상기 캐리 신호를 인접한 소스 드라이버 집적회로로 출력하고,
    상기 인접한 소스 드라이버 집적회로는,
    상기 캐리 신호를 수신하여, 상기 지연 클럭 신호의 폴링 타이밍마다 해당 채널로 데이터 전압을 순차적으로 출력하고, 모든 채널로의 데이터 전압 출력이 완료되면, 상기 캐리 신호를 다른 인접한 소스 드라이버 집적회로로 출력하는 표시장치.
  3. 제2항에 있어서,
    상기 타이밍 컨트롤러와 상기 다수의 소스 드라이버 집적회로 사이에, 상기 지연 클럭 신호의 전달을 위한 지연 클럭 신호 라인이 연결되고,
    상기 타이밍 컨트롤러와 상기 적어도 하나의 소스 드라이버 집적회로 사이에, 상기 스타트 신호의 전달을 위한 스타트 신호 라인이 연결되고,
    상기 다수의 소스 드라이버 집적회로 사이마다, 상기 캐리 신호의 전달을 위한 캐스케이드 신호 라인들이 연결되는 표시장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 타이밍 컨트롤러는,
    각 서브 픽셀에서의 데이터 충전 시간에 근거하여, 상기 스타트 신호, 상기 캐리 신호 및 상기 지연 클럭 신호 중 적어도 하나를 제어하는 표시장치.
  6. 제1항에 있어서,
    상기 게이트 드라이버에서 출력된 스캔 신호를 가장 빨리 인가받는 제1 서브 픽셀에 실제로 인가된 스캔 신호의 폴링 타이밍에, 상기 제1 서브 픽셀 내 캐패시터는 완충 되고,
    상기 게이트 드라이버에서 출력된 스캔 신호를 가장 늦게 인가받는 제2 서브 픽셀에 실제로 인가된 스캔 신호의 폴링 타이밍에, 상기 제2 서브 픽셀 내 캐패시터는 완충 된 표시장치.
  7. 제1항에 있어서,
    상기 타이밍 컨트롤러는,
    두 인접한 소스 드라이버 집적회로 중 어느 하나의 소스 드라이버 집적회로의 마지막 채널에서의 데이터 출력 타이밍과, 나머지 하나의 소스 드라이버 집적회로의 첫 번째 채널에서의 데이터 출력 타이밍 간의 편차가 미발생하도록, 상기 캐리 신호 및 상기 지연 클럭 신호 중 적어도 하나를 제어하는 표시장치.
  8. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브 픽셀이 배치된 표시패널과, 상기 다수의 데이터 라인을 구동하는 소스 드라이버와, 상기 다수의 게이트 라인으로 스캔 신호를 순차적으로 출력하는 게이트 드라이버와, 상기 소스 드라이버 및 상기 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시장치의 구동방법에 있어서,
    상기 타이밍 컨트롤러가, 상기 소스 드라이버에 포함된 다수의 소스 드라이버 집적회로 중 적어도 하나의 소스 드라이버 집적회로로 스타트 신호를 송신하고, 상기 다수의 소스 드라이버 집적회로 각각으로 지연 클럭 신호를 송신하는 단계;
    상기 적어도 하나의 소스 드라이버 집적회로가, 상기 스타트 신호를 수신하면, 상기 지연 클럭 신호에 근거하여 해당 채널로 데이터 전압을 출력하고, 모든 채널로의 데이터 전압 출력이 완료된 이후, 캐리 신호를 인접한 소스 드라이버 집적회로로 출력하는 단계; 및
    상기 인접한 소스 드라이버 집적회로가, 상기 캐리 신호를 수신하면, 상기 지연 클럭 신호에 근거하여 데이터 라인으로 데이터 전압을 출력하고, 모든 채널로의 데이터 전압 출력이 완료된 이후, 캐리 신호를 다른 인접한 소스 드라이버 집적회로로 출력하는 단계를 포함하고,
    상기 스타트 신호 및 상기 캐리 신호는,
    데이터 출력 처리를 수행할 소스 드라이버 집적회로를 지시하기 위한 신호이고,
    상기 지연 클럭 신호는,
    상기 다수의 소스 드라이버 집적회로 각각의 둘 이상의 채널 각각의 데이터 출력 타이밍을 지시하기 위한 신호인 표시장치의 구동방법.
  9. 삭제
  10. 삭제
KR1020150011857A 2015-01-26 2015-01-26 표시장치 및 그 구동방법 KR101818550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150011857A KR101818550B1 (ko) 2015-01-26 2015-01-26 표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011857A KR101818550B1 (ko) 2015-01-26 2015-01-26 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20160092081A KR20160092081A (ko) 2016-08-04
KR101818550B1 true KR101818550B1 (ko) 2018-01-16

Family

ID=56709195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011857A KR101818550B1 (ko) 2015-01-26 2015-01-26 표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101818550B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884998B1 (ko) 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884998B1 (ko) 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법

Also Published As

Publication number Publication date
KR20160092081A (ko) 2016-08-04

Similar Documents

Publication Publication Date Title
JP2019074764A (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
KR102297573B1 (ko) 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법
EP2993663B1 (en) Liquid crystal display device
US9349344B2 (en) Flat panel display device
KR102537376B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20160083157A (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20160048265A (ko) 표시장치 및 그 구동방법
KR20230005084A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR102262863B1 (ko) 게이트 드라이버 집적회로, 게이트 구동 방법, 표시패널 및 표시장치
KR20170077937A (ko) 타이밍 컨트롤러, 데이터 드라이버, 표시장치 및 그 구동방법
KR20160094469A (ko) 표시장치
KR20180079560A (ko) 표시장치, 표시패널, 구동방법 및 게이트 구동회로
KR102561589B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
CN107799046B (zh) 显示装置和控制器
KR101818550B1 (ko) 표시장치 및 그 구동방법
CN114627821A (zh) 数据驱动电路和显示装置
KR102523251B1 (ko) 유기발광표시장치 및 그 구동방법
KR102066135B1 (ko) 액정표시장치 및 그 구동방법
KR20220095592A (ko) 게이트 구동 회로 및 표시 장치
CN113129826A (zh) 有机发光二极管显示装置及其驱动方法
KR20170064176A (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102458514B1 (ko) 데이터 구동 방법, 데이터 드라이버 및 표시장치
KR102330505B1 (ko) 게이트 구동 방법, 게이트 구동 회로 및 표시장치
KR20120138207A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant