KR20230051918A

KR20230051918A - 락 기능을 갖는 디스플레이 장치 및 그의 디스플레이 구동 회로

Info

Publication number: KR20230051918A
Application number: KR1020210134886A
Authority: KR
Inventors: 정성완; 차성복; 김수우; 정용익
Original assignee: 주식회사 엘엑스세미콘
Priority date: 2021-10-12
Filing date: 2021-10-12
Publication date: 2023-04-19
Also published as: CN115966154A; TW202316804A; US20230110471A1; US11783754B2; US20230326392A1

Abstract

본 발명은 락 기능을 갖는 디스플레이 장치 및 그의 디스플레이 구동 회로를 개시한다. 본 발명의 디스플레이 구동 회로는 캐스케이드(Cascade)로 락 신호를 전달하며, 풀업에 의해 락 신호의 입력받고, 오픈 드레인 형태로 락 신호를 전달하도록 구성된다.

Description

락 기능을 갖는 디스플레이 장치 및 그의 디스플레이 구동 회로{DISPLAY APPARATUS HAVING LOCK FUCTION AND DISPLAY DRIVING CIRCUIT THEREOF}

본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 락 신호를 디스플레이 구동 회로들을 통하여 전달하고 타이밍 컨트롤러에 피드백하는 락 기능을 갖는 디스플레이 및 그의 디스플레이 구동 회로에 관한 것이다.

일반적으로 디스플레이 장치는 타이밍 컨트롤러에서 디스플레이 구동 회로로 디스플레이 데이터를 전송하고, 디스플레이 구동 회로가 디스플레이 데이터에 대응하는 소스 신호를 출력하며, 디스플레이 패널이 소스 슨호에 대응하여 화면을 표시하도록 구성된다.

타이밍 컨트롤러에서 디스플레이 구동 회로로 전송되는 디스플레이 데이터는 패킷으로 구성된다. 디스플레이 데이터는 디스플레이를 위한 정보에 해당하는 데이터와 데이터를 구동하기 위한 클럭을 포함할 수 있다.

디스플레이 구동 회로는 디스플레이 데이터에서 데이터와 클럭을 복원하고, 복원된 클럭을 이용하여 데이터 처리 프로세스를 진행하고, 그 결과 소스 신호를 출력할 수 있다.

클럭에 오류가 발생한 경우, 데이터가 정상적으로 복원 및 처리되는데 어려움이 있다. 디스플레이 구동 회로는 클럭이 정상적인 경우 락(LOCK) 상태로 정의하고 클럭이 비정상적인 경우 언락(Unlock) 상태로 정의할 수 있고, 클럭의 상태를 표시하기 위한 락 신호를 생성 및 출력하도록 구성된다.

상기한 락 상태는 타이밍 컨트롤러에서 주기적으로 점검될 수 있다. 이를 위하여, 타이밍 컨트롤러는 락 신호를 디스플레이 구동 회로에 제공할 수 있으며, 디스플레이 구동 회로는 락 신호와 내부 락 신호를 조합한 피드백 락 신호를 타이밍 컨트롤러에 제공할 수 있다. 타이밍 컨트롤러는 피드백 락 신호로써 디스플레이 구동 회로의 락 상태를 체크할 수 있다.

디스플레이 패널의 크기와 해상도에 따라서 디스플레이 구동 회로가 구성되는 수가 결정될 수 있다.

복수 개의 디스플레이 구동 회로가 구성된 경우, 락 신호는 1 개의 전송 라인을 이용하는 풀업(Pull-up) 방식 또는 디스플레이 구동 회로들을 통하여 락 신호가 전달되는 캐스케이드(Cascade) 방식으로 복수 개의 디스플레이 구동 회로에 제공될 수 있다.

풀업 방식의 경우, 디스플레이 구동 회로 각각의 락 상태를 알 수 어렵다.

그러므로, 락 신호는 각 디스플레이 구동 회로의 락 상태를 알기 위하여 캐스케이드 방식으로 전달될 수 있다.

일반적으로 타이밍 컨트롤러와 디스플레이 구동 회로는 상이한 레벨의 전압을 이용하도록 구성될 수 있다. 예시적으로, 타이밍 컨트롤러는 입출력을 위하여 1.8V의 전원을 이용할 수 있고, 디스플레이 구동 회로는 입출력을 위하여 3.3V의 전원을 이용할 수 있다.

디스플레이 구동 회로들과 타이밍 컨트롤러는 상기와 같이 이종 전원을 사용함에 따라서 락 신호를 공유하는데 어려움이 있다. 즉, 디스플레이 구동 회로와 타이밍 컨트롤러 간에 호환성 문제가 발생될 수 있다.

본 발명은 이종 전원을 사용하는 디스플레이 구동 회로들과 타이밍 컨트롤러 간에 락 신호를 공유할 수 있는 호환성을 보장함을 목적으로 한다.

본 발명의 락 기능을 갖는 디스플레이 구동 회로는, 전달 락 신호를 수신하고, 상기 전달 락 신호와 내부의 복원 클럭의 상태를 판단한 내부 락 신호를 비교한 비교 신호를 출력하는 비교부; 및 내부 출력 풀업 회로를 포함하며, 상기 내부 출력 풀업 회로를 통하여 상기 비교 신호에 대응하는 레벨의 피드백 락 신호를 생성하고, 외부 전원이 적용되는 락 신호 전송 라인에 상기 피드백 락 신호를 출력하는 출력 회로;를 포함함을 특징으로 한다.

본 발명의 락 기능을 갖는 디스플레 구동 회로는, 내부 입력 풀업 회로를 포함하며, 상기 내부 입력 풀업 회로를 통하여 외부 전원이 적용되는 락 신호 전송 라인을 통하여 포워딩 락 신호를 수신 및 전달하는 입력 회로; 상기 입력 회로를 통하여 전달된 상기 포워딩 락 신호와 내부의 복원 클럭의 상태를 판단한 내부 락 신호를 비교한 비교 신호를 출력하는 비교부; 및 상기 비교 신호에 대응하는 레벨의 전달 락 신호를 생성하고, 상기 전달 락 신호를 출력하는 출력 회로;를 포함하며, 상기 입력 회로는 상기 외부 전원과 상이한 레벨의 내부 전원을 이용하는 내부 입력 풀업 회로를 통하여 상기 포워딩 락 신호를 상기 비교부로 전달함을 특징으로 한다.

본 발명의 락 기능을 갖는 디스플레이 장치는, 제1 락 신호 전송 라인을 통하여 포워딩 락 신호를 출력하고, 제2 락 신호 전송 라인을 통하여 피드백 락 신호를 수신하는 타이밍 컨트롤러; 및 상기 제1 락 신호 전송 라인을 통하여 상기 포워딩 락 신호를 수신하는 제1 디스플레이 구동 회로와 상기 제2 락 신호 전송 라인을 통하여 상기 피드백 락 신호를 출력하는 제2 디스플레이 구동 회로를 구비하며, 캐스케이드(Cascade)로 각각의 전달 락 신호를 전달하는 복수의 디스플레이 구동 회로;를 포함하며, 외부 전원이 상기 제1 락 신호 전송 라인과 상기 제2 락 신호 전송 라인에 적용되고, 상기 제1 디스플레이 구동 회로는 내부 입력 풀업 회로를 통하여 상기 포워딩 락 신호를 수신하고, 상기 제2 디스플레이 구동 회로는 내부 출력 풀업 회로를 통하여 상기 피드백 락 신호를 출력함을 특징으로 한다.

본 발명은 타이밍 컨트롤러에서 디스플레이 구동 회로에 포워딩 락 신호를 제공하거나 디스플레이 구동 회로에서 타이밍 컨트롤러로 피드백 락 신호를 제공하는 경우, 풀업에 의해 이종 전원의 전압 차를 완충할 수 있다.

그러므로, 본 발명은 이종 전원을 사용하는 디스플레이 구동 회로들과 타이밍 컨트롤러 간에 락 신호를 공유할 수 있는 호환성을 확보할 수 있는 효과가 있다.

도 1은 본 발명의 디스플레이 장치의 실시예를 예시한 블록도.
도 2는 도 1에 구성되는 본 발명의 디스플레이 구동 회로의 실시예를 예시한 회로도.

화면을 표시하는 디스플레이 패널을 구동하기 위하여, 디스플레이 장치는 타이밍 컨트롤러와 드라이버들을 구비할 수 있다.

도 1을 참조하면, 타이밍 컨트롤러(10)와 디스플레이 구동 회로들(20, 22, 24)이 예시된다.

타이밍 컨트롤러(10)는 각 디스플레이 구동 회로들(20, 22, 24)에 디스플레이 데이터 DL1, DL2, DLn(여기에서, n은 2보다 큰 자연수)을 제공하며, 이를 위하여 데이터 전송 라인들(16, 17, 18)이 타이밍 컨트롤러(10)와 디스플레이 구동 회로들(20, 22, 24) 사이에 구성된다.

보다 구체적으로, 데이터 DL1이 데이터 전송 라인(16)을 통하여 디스플레이 구동 회로(20)에 제공되며, 데이터 DL2가 데이터 전송 라인(17)을 통하여 디스플레이 구동 회로(22)에 제공되고, 데이터 DLn이 데이터 전송 라인(18)을 통하여 디스플레이 구동 회로(24)에 제공된다. 각 데이터 전송 라인들(16, 17, 18)은 m 개의 채널을 포함하도록 구성될 수 있다. 여기에서, m은 2 이상의 자연수를 의미한다.

그리고, 타이밍 컨트롤러(10)는 락 신호 전송 라인(12)를 통하여 포워드 락 신호 LKF를 디스플레이 구동 회로(20)에 출력하고 락 신호 전송 라인(14)를 통하여 디스플레이 구동 회로(24)의 피드백 락 신호 LKL을 수신하도록 구성된다.

락 신호 전송 라인(12)은 타이밍 컨트롤러(10)와 디스플레이 구동 회로(20) 사이에 구성되고, 락 신호 전송 라인(14)은 타이밍 컨트롤러(10)와 디스플레이 구동 회로(24) 사이에 구성된다. 락 신호 전송 라인들(12, 14)는 싱글 라인으로 구성될 수 있다.

타이밍 컨트롤러(10)는 예시적으로 동작 및 입출력을 위하여 1.8V의 전압을 제공하는 전원을 이용할 수 있다. 상기한 1.8V의 전압을 제공하는 전원은 디스플레이 구동 회로들(20, 22, 24)의 입장에서 외부 전원으로 이해될 수 있다. 그러므로, 타이밍 컨트롤러(10)의 동작 및 입출력을 위한 1.8V의 전원은 외부 전원 T_VDD로 정의할 수 있다.

도 1에서, 외부 전원 T_VDD는 타이밍 컨트롤러(10)가 포워딩 락 신호 LKF를 출력하는 락 신호 전송 라인(12)과 타이밍 컨트롤러(10)가 피드백 락 신호 LKL을 수신하는 락 신호 전송 라인(14)에 적용된 것으로 도시된다. 상기한 구성에 의하여, 포워드 락 신호 LKF와 피드백 락 신호 LKL는 외부 전원 T_VDD를 이용하여 전달될 수 있다.

디스플레이 구동 회로들(20, 22, 24)은 캐스케이드(Cascade) 방식으로 락 신호를 전달하도록 구성된다.

보다 구체적으로, 디스플레이 구동 회로(20)는 락 신호 전송 라인(12)를 통하여 타이밍 컨트롤러(10)의 포워딩 락 신호 LKF를 수신하고 락 신호 전송 라인(21)을 통하여 디스플레이 구동 회로(22)에 전달 락 신호 LK1를 제공하도록 구성된다. 그리고, 디스플레이 구동 회로(24)는 락 신호 전송 라인(25)을 통하여 이전 디스플레이 구동 회로(도시되지 않음)의 전달 락 신호 LKn를 수신하고 락 신호 전송 라인(14)을 통하여 타이밍 컨트롤러(10)에 피드백 락 신호 LKL를 제공하도록 구성된다. 디스플레이 구동 회로들(20, 22, 24)은 이들 간의 각 락 신호 전송 라인들(21, 23, 25)을 통하여 전달 락 신호들 LK1, LK2, LKn을 순차적으로 전달하도록 구성된다.

디스플레이 구동 회로들(20, 22, 24)은 예시적으로 동작 및 입출력을 위하여 3.3V의 전압을 제공하는 내부 전원을 이용할 수 있다. 상기한 내부 전원은 SD_VDD로 정의할 수 있다.

디스플레이 구동 회로들(20, 22, 24) 사이의 락 신호들 LK1, LK2, LKn은 락 신호 전송 라인들(21, 22, 23)을 통하여 전달되며, 내부 전원 SD_VDD은 락 신호 전송 라인들(21, 22, 23)을 통한 락 신호들 LK1, LK2, LKn의 전달에 이용되는 것으로 이해될 수 있다.

상기한 구성에서, 외부 전원 T_VDD이 포워딩 락 신호 LKF의 전송을 위하여 락 신호 전송 라인(12)에 적용된다. 즉, 예시적으로 1.8V의 전압이 포워딩 락 신호 LKF의 전송을 위하여 락 신호 전송 라인(12)에 인가된다. 그러나, 디스플레이 구동 회로(20)는 내부 동작을 위하여 내부 전원 SD_VDD를 이용하도록 구성된다. 즉, 예시적으로, 3.3V의 전압이 락 신호 전송 라인(12)을 통하여 전송되는 포워딩 락 신호 LKF의 수신에 이용된다.

본 발명의 실시예에서 디스플레이 구동 회로(20)는 상기와 같이 타이밍 컨트롤러(10)와 디스플레이 구동 회로(20)가 이종 전압을 사용하는 환경에서 호환성을 확보하기 위하여 내부 입력 풀업 회로를 구비하도록 구성된다. 그 결과, 디스플레이 구동 회로(20)는 외부 전원 T_VDD와 상이한 레벨의 내부 전원 SD_VDD을 이용하는 내부 입력 풀업 회로를 통하여 포워딩 락 신호 LKF를 수신할 수 있다.

또한, 외부 전원 T_VDD이 피드백 락 신호 LKL의 전송을 위하여 락 신호 전송 라인(14)에 적용된다.

본 발명의 실시예에서 디스플레이 구동 회로(24)는 상기와 같이 타이밍 컨트롤러(10)와 디스플레이 구동 회로(24)가 이종 전압을 사용하는 환경에서 호환성을 확보하기 위하여 내부 출력 풀업 회로를 구비하도록 구성된다. 그 결과, 디스플레이 구동 회로(24)는 외부 전원 T_VDD와 상이한 레벨의 내부 전원 SD_VDD을 이용하는 내부 출력 풀업 회로를 통하여 피드백 락 신호 LKL를 출력할 수 있다.

상기한 디스플레이 구동 회로들(20, 22, 24)의 구성에 대하여 도 2를 참조하여 설명한다. 디스플레이 구동 회로들(20, 22, 24)은 동일한 구성을 가질 수 있으므로, 도 2의 설명으로 디스플레이 구동 회로들(20, 22, 24)의 구성 및 동작을 이해할 수 있다.

먼저, 도 2의 실시예가 디스플레이 구동 회로(20)로 사용되는 경우에 대하여 설명한다. 이 경우는, 외부 전원 T_VDD와 상이한 레벨의 내부 전원 SD_VDD을 이용하는 내부 입력 풀업 회로를 통하여 포워딩 락 신호 LKF를 수신하기 위한 구성에 해당하며, 포워딩 락 신호 LKF는 도 2의 LKIN에 해당하는 것으로 이해될 수 있고, 전달 락 신호 LK1은 도 2의 LKOUT에 해당하는 것으로 이해될 수 있다.

보다 구체적으로, 디스플레이 구동 회로(20)는 입력 회로(30), 클럭 데이터 복원 회로(Clock Data Recovery circuit, 이하, "CDR"이라 함)(40), 비교부(50) 및 출력 회로(32)를 포함할 수 있다.

입력 회로(30)는 외부 전원 VDD가 적용되는 락 신호 전송 라인(12)을 통하여 포워딩 락 신호 LKIN을 수신하기 위한 것이다. 입력 회로(30)는 외부 전원 T_VDD과 상이한 레벨의 내부 전원 SD_VDD를 이용하는 내부 입력 풀업 회로를 통하여 포워딩 락 신호 LKIN을 비교부(50)로 전달하도록 구성될 수 있다. 여기에서, 내부 입력 풀업 회로는 풀업 소자 Q1과 풀업 저항 R1을 포함하는 것으로 이해될 수 있다. 상기 내부 풀업 회로의 상세한 구성 및 동작은 후술한다.

CDR(40)은 디스플레이 데이터로부터 데이터와 클럭을 복원하며, 클럭이 정상적으로 복원되었는지 판단한 내부 락 신호 iLK를 제공하도록 구성된다.

비교부(50)는 입력 회로(30)를 통하여 전달된 포워딩 락 신호 LKIN과 내부의 복원 클럭의 상태를 판단한 CDR(40)의 내부 락 신호 iLK를 비교한 비교 신호를 출력하도록 구성된다. 여기에서, 비교부(50)는 포워딩 락 신호 LKIN과 내부 락 신호 iLK를 연산하는 낸드 게이트를 포함하여 구성될 수 있고, 낸드 게이트는 포워딩 락 신호 LKIN과 내부 락 신호 iLK를 논리적 낸드 연산한 결과에 해당하는 비교 신호를 출력하도록 구성될 수 있다.

출력 회로(32)는 비교부(50)의 비교 신호에 대응하는 레벨의 전달 락 신호 LKOUT를 생성하고, 전달 락 신호 LKOUT를 출력하도록 구성될 수 있다. 출력 회로(32)의 전달 락 신호 LKOUT는 도 1의 전달 락 신호 LK1에 해당되는 것으로 이해될 수 있다.

상기한 구성에서, 입력 회로(30), CDR(40) 및 출력 회로(32)는 내부 전원 SD_VDD를 이용하여 동작되는 것을 예시된다. 물론, 비교부(50)도 내부 전원 SD_VDD를 이용하여 동작되는 것으로 이해될 수 있다.

그리고, 입력 회로(30)는 상술한 바와 같이 내부 입력 풀업 회로를 포함하는 것으로 이해될 수 있으며, 내부 입력 풀업 회로는 도면에 특정하지 않았으나 풀업 소자(Q1)과 풀업 저항(R1)을 포함하도록 구성되는 것으로 이해될 수 있다.

여기에서, 풀업 소자(Q1)는 NMOS 트랜지스터로 구성될 수 있으며, 게이트에 인가되는 내부 전원 SD_VDD에 의해 턴온을 유지할 수 있다. 그리고, 풀업 소자(Q1)는 락 신호 전송 라인(12)을 통하여 포워딩 락 신호 LKIN을 수신하며, 포워딩 락 신호 LKIN의 수신을 위해 오픈 드레인을 형성하는 것으로 이해될 수 있다.

풀업 저항(R1)은 풀업 소자(Q1)를 통하여 입력된 포워딩 락 신호 LKIN을 비교부(50)로 전달하도록 구성된다. 풀업 저항(R1)은 NMOS 트랜지스터로 구성된 풀업 소자(Q1)의 게이트와 소스 사이에 구성될 수 있다.

상기한 입력 회로(20)의 구성에 의하여, 포워딩 락 신호 LKIN은 풀업 소자(Q1)의 소스와 풀업 저항(R1) 간의 노드를 통하여 비교부(50)에 전달될 수 있다.

한편, 출력 회로(32)는 상술한 바와 같이 내부 출력 풀업 회로를 포함하는 것으로 이해될 수 있으며, 내부 출력 풀업 회로는 도면에 특정하지 않았으나 스위칭 소자(Q2) 및 보호 회로(Q3)를 포함하도록 구성되는 것으로 이해될 수 있다.

여기에서, 스위칭 소자(Q2)는 NMOS 트랜지스터로 구성될 수 있으며, 게이트에 인가되는 비교부(50)의 비교 신호의 레벨에 대응하여 스위칭되도록 구성될 수 있다. 그리고, 보호 회로(Q3)는 NMOS 트랜지스터로 구성될 수 있으며 게이트에 인가되는 내부 전원 SD_VDD에 의해 턴온을 유지하도록 구성될 수 있다.

상기한 출력 회로(32)의 구성에 의하여, 전달 락 신호 LKOUT는 스위칭 소자(Q2)의 스위칭 상태에 대응하여 보호 회로(Q3)를 통하여 출력될 수 있으며, 이때, 보호 회로(Q3)의 NMOS 트랜지스터는 전달 락 신호 LKOUT의 출력을 위한 오픈 드레인을 형성하는 것으로 이해될 수 있다.

도 2와 같이 구성되는 디스플레이 구동 회로(20)에 외부 전원 T_VDD가 적용된 포워딩 락 신호 LKIN가 수신되면, 포워딩 락 신호 LKIN는 오픈 드레인의 입력 회로(30)는 풀업 소자(Q1)를 통하여 풀업 저항(R1)에 인가되고, 풀업 저항(R1)은 내부 전원 SD_VDD에 의해 바이어스된 포워딩 락 신호 LKIN를 비교부(50)로 전달할 수 있다.

상기한 바에 의해 이종 전압의 전압 차는 입력 회로(30)의 동작에 의해 완충될 수 있으며, 이종 전압을 사용하는 타이밍 컨트롤러(10)와 디스플레이 구동 회로(20) 간의 락 신호 공유를 위한 호환성이 확보될 수 있다.

한편, 도 2의 실시예가 디스플레이 구동 회로(22)로 사용되는 경우, 인접한 디스플레이 구동 회로들과 디스플레이 구동 회로(22) 간의 내부 전원들은 실질적으로 차이가 없는 것으로 이해될 수 있다. 그러므로, 디스플레이 구동 회로들(20, 22, 24)이 캐스케이드 방식으로 전달 락 신호 LK1, LK2, LKn을 전달하는 경우, 이웃한 디스플레이 구동 회로들 간에 전달 락 신호를 공유는 쉽게 이루어질 수 있다.

또한편, 디스플레이 구동 회로(24)는 외부 전원 T_VDD와 상이한 레벨의 내부 전원 SD_VDD을 이용하는 내부 출력 풀업 회로를 통하여 피드백 락 신호 LKL를 출력함으로써 이종 전압을 사용하는 환경에 따른 호환성 문제를 해소할 수 있다.

도 2의 실시예가 디스플레이 구동 회로(24)로 사용되는 경우. 피드백 락 신호 LKL는 도 2의 LKOUT에 해당하는 것으로 이해될 수 있고, 전달 락 신호 LKn은 도 2의 LKIN에 해당하는 것으로 이해될 수 있다.

도 2의 설명에서, 출력 회로(32)는 스위칭 소자(Q2) 및 보호 회로(Q3)를 포함하는 내부 출력 풀업 회로를 포함하는 것으로 설명되었다.

상기한 내부 출력 풀업 회로에서, 스위칭 소자(Q2)는 게이트에 인가되는 비교부(50)의 비교 신호의 레벨에 대응하여 스위칭되며, 보호 회로(Q3)는 게이트에 인가되는 내부 전원 SD_VDD에 의해 턴온을 유지하도록 구성될 수 있다.

NMOS 트랜지스터를 이용하여 구성된 보호 회로(Q3)는 피드백 락 신호 LKL 신호를 출력하기 위하여 오픈 드레인을 형성한다.

그러므로, 락 신호 전송 라인(14)의 피드백 락 신호 LKOUT은 스위칭 소자(Q2)의 스위칭에 따라 구동될 수 있다. 락 신호 전송 라인(14)은 외부 전원 T_VDD가 적용된 것이므로, 타이밍 컨트롤러(10)는 외부 전원 T_VDD에 의해 구동되는 피드백 락 신호 LKL를 수신할 수 있다.

상기한 바에 의해 이종 전압의 전압 차는 출력 회로(32)의 동작에 의해 완충될 수 있으며, 이종 전압을 사용하는 타이밍 컨트롤러(10)와 디스플레이 구동 회로(24) 간의 락 신호 공유를 위한 호환성이 확보될 수 있다.

따라서, 본 발명은 타이밍 컨트롤러와 디스플레이 구동 회로의 이종 전원의 전압 차를 입력 회로 또는 출력 회로의 풀업에 의해 완충할 수 있고, 이종 전원을 사용하는 환경에서 락 신호를 공유할 수 있는 호환성을 확보할 수 있다.

Claims

전달 락 신호를 수신하고, 상기 전달 락 신호와 내부의 복원 클럭의 상태를 판단한 내부 락 신호를 비교한 비교 신호를 출력하는 비교부; 및
내부 출력 풀업 회로를 포함하며, 상기 내부 출력 풀업 회로를 이용하여 상기 비교 신호에 대응하는 레벨의 피드백 락 신호를 생성하고, 외부 전원이 적용되는 락 신호 전송 라인에 상기 피드백 락 신호를 출력하는 출력 회로;를 포함함을 특징으로 하는 락 기능을 갖는 디스플레이 구동 회로.
제1 항에 있어서,
상기 내부 출력 풀업 회로는 상기 외부 전원과 상이한 레벨의 내부 전원을 이용하여 상기 피드백 락 신호를 상기 락 신호 전송 라인으로 전달하는 락 기능을 갖는 디스플레이 구동 회로.
제1 항에 있어서,
상기 비교부는 상기 전달 락 신호와 상기 내부 락 신호를 연산하는 낸드 게이트를 포함하며,
상기 낸드 게이트는 상기 비교 신호를 출력하는 락 기능을 갖는 디스플레이 구동 회로.
제1 항에 있어서, 상기 내부 출력 풀업 회로는,
상기 비교 신호를 수신하고, 상기 비교 신호의 레벨에 대응하여 스위칭됨으로써 상기 피드백 락 신호를 출력하는 스위칭 소자; 및
내부 전원에 의해 상기 락 신호 전송 라인과 상기 스위칭 소자 간의 연결을 위한 턴온을 유지하는 보호 회로;를 포함하는 락 기능을 갖는 디스플레이 구동 회로.
제4 항에 있어서,
상기 스위칭 소자는 상기 비교 신호가 게이트에 인가되는 제1 NMOS 트랜지스터를 포함하고,
상기 보호 회로는 상기 내부 전원이 게이트에 인가되는 제2 NMOS 트랜지스터를 포함하며,
상기 제2 NMOS는 상기 제1 NMOS의 드레인과 상기 락 신호 전송 라인 사이에 구성되고, 상기 락 신호 전송 라인에 대한 오픈 드레인을 형성하는 락 기능을 갖는 디스플레이 구동 회로.
내부 입력 풀업 회로를 포함하며, 상기 내부 입력 풀업 회로를 통하여 외부 전원이 적용되는 락 신호 전송 라인을 통하여 포워딩 락 신호를 수신 및 전달하는 입력 회로;
상기 입력 회로를 통하여 전달된 상기 포워딩 락 신호와 내부의 복원 클럭의 상태를 판단한 내부 락 신호를 비교한 비교 신호를 출력하는 비교부; 및
상기 비교 신호에 대응하는 레벨의 전달 락 신호를 생성하고, 상기 전달 락 신호를 출력하는 출력 회로;를 포함함을 특징으로 하는 락 기능을 갖는 디스플레이 구동 회로.
제6 항에 있어서,
상기 내부 입력 풀업 회로는 상기 외부 전원과 상이한 레벨의 내부 전원을 이용하여 상기 포워딩 락 신호를 상기 비교부로 전달하는 락 기능을 갖는 디스플레이 구동 회로.
제6 항에 있어서,
상기 비교부는 상기 포워딩 락 신호와 상기 내부 락 신호를 연산하는 낸드 게이트를 포함하며,
상기 낸드 게이트는 상기 비교 신호를 출력하는 락 기능을 갖는 디스플레이 구동 회로.
제6 항에 있어서, 상기 내부 입력 풀업 회로는,
내부 전원에 의해 턴온을 유지하며, 상기 락 신호 전송 라인을 통하여 상기 포워딩 락 신호를 수신하는 풀업 소자; 및
상기 풀업 소자를 통하여 입력된 상기 포워딩 락 신호를 전달하는 풀업 저항;을 포함하며,
상기 풀업 저항에 인가된 상기 포워딩 락 신호를 상기 비교부로 제공하는 락 기능을 갖는 디스플레이 구동 회로.
제9 항에 있어서,
상기 풀업 소자는 상기 내부 전원이 게이트에 인가되는 제1 NMOS 트랜지스터를 포함하고,
상기 풀업 저항은 상기 제1 NMOS 트랜지스터의 게이트와 소스 사이에 구성되며,
상기 풀업 소자의 소스와 상기 풀업 저항 간의 노드를 통하여 상기 포워딩 락 신호가 상기 비교부에 전달되는 락 기능을 갖는 디스플레이 구동 회로.
제6 항에 있어서, 상기 출력 회로는 내부 출력 풀업 회로를 포함하고,
상기 내부 출력 풀업 회로는,
상기 비교 신호를 수신하고, 상기 비교 신호의 레벨에 대응하여 스위칭되는 스위칭 소자; 및
상기 내부 전원에 의해 턴온을 유지하여 상기 하는 보호 회로;를 포함하며,
상기 전달 락 신호는 상기 스위칭 소자의 스위칭 상태에 대응하여 상기 보호 회로를 통하여 출력되는 락 기능을 갖는 디스플레이 구동 회로.
제11 항에 있어서,
상기 보호 회로는 상기 내부 전원이 게이트에 인가되는 제2 NMOS 트랜지스터를 포함하며,
상기 제2 NMOS 트랜지스터는 상기 전달 락 신호의 출력을 위한 오픈 드레인을 형성하는 락 기능을 갖는 디스플레이 구동 회로.
제1 락 신호 전송 라인을 통하여 포워딩 락 신호를 출력하고, 제2 락 신호 전송 라인을 통하여 피드백 락 신호를 수신하는 타이밍 컨트롤러; 및
상기 제1 락 신호 전송 라인을 통하여 상기 포워딩 락 신호를 수신하는 제1 디스플레이 구동 회로와 상기 제2 락 신호 전송 라인을 통하여 상기 피드백 락 신호를 출력하는 제2 디스플레이 구동 회로를 구비하며, 캐스케이드(Cascade)로 각각의 전달 락 신호를 전달하는 복수의 디스플레이 구동 회로;를 포함하며,
외부 전원이 상기 제1 락 신호 전송 라인과 상기 제2 락 신호 전송 라인에 적용되고,
상기 제1 디스플레이 구동 회로는 내부 입력 풀업 회로를 통하여 상기 포워딩 락 신호를 수신하고,
상기 제2 디스플레이 구동 회로는 내부 출력 풀업 회로를 통하여 상기 피드백 락 신호를 출력함을 특징으로 하는 락 기능을 갖는 디스플레이 장치.
제13 항에 있어서,
상기 내부 입력 풀업 회로는 상기 외부 전원과 상이한 레벨의 제1 내부 전원을 이용하며,
상기 내부 출력 풀업 회로는 상기 외부 전원과 상이한 레벨의 제2 내부 전원을 이용하는 디스플레이 구동 회로.
제13 항에 있어서, 상기 제1 디스플레이 구동 회로는,
상기 제1 락 신호 전송 라인을 통하여 상기 포워딩 락 신호를 수신하는 입력 회로;
상기 입력 회로를 통하여 전달된 상기 포워딩 락 신호와 내부의 복원 클럭의 상태를 판단한 내부 락 신호를 비교한 비교 신호를 출력하는 비교부; 및
상기 비교 신호에 대응하는 레벨의 상기 전달 락 신호를 생성하고, 상기 전달 락 신호를 출력하는 출력 회로;를 포함하며,
상기 입력 회로는 제1 내부 전원을 이용하는 상기 내부 입력 풀업 회로를 통하여 상기 포워딩 락 신호를 상기 비교부로 전달함을 특징으로 하는 락 기능을 갖는 디스플레이 장치.
제15 항에 있어서, 상기 입력 회로는 상기 내부 풀업 입력 회로를 포함하고,
상기 내부 풀업 입력 회로는,
상기 제1 내부 전원에 의해 턴온을 유지하며, 상기 제1 락 신호 전송 라인을 통하여 상기 포워딩 락 신호를 수신하는 풀업 소자; 및
상기 풀업 소자를 통하여 입력된 상기 포워딩 락 신호를 전달하는 풀업 저항;을 포함하며,
상기 풀업 저항에 인가된 상기 포워딩 락 신호를 상기 비교부로 제공하는 락 기능을 갖는 디스플레이 장치.
제16 항에 있어서,
상기 풀업 소자는 상기 제1 내부 전원이 게이트에 인가되는 제1 NMOS 트랜지스터를 포함하고,
상기 풀업 저항은 상기 제1 NMOS 트랜지스터의 게이트와 소스 사이에 구성되며,
상기 풀업 소자의 소스와 상기 풀업 저항 간의 노드를 통하여 상기 포워딩 락 신호가 상기 비교부에 전달되는 락 기능을 갖는 디스플레이 장치.
제13 항에 있어서,
상기 제2 디스플레이 구동 회로는,
상기 전달 락 신호를 수신하고, 상기 전달 락 신호와 내부의 복원 클럭의 상태를 판단한 내부 락 신호를 비교한 비교 신호를 출력하는 비교부; 및
상기 비교 신호에 대응하는 레벨의 상기 피드백 락 신호를 생성하고, 상기 제2 락 신호 전송 라인에 상기 피드백 락 신호를 출력하는 출력 회로;를 포함하며,
상기 출력 회로는 제2 내부 전원을 이용하는 상기 내부 출력 풀업 회로를 통하여 상기 피드백 락 신호를 상기 제2 락 신호 전송 라인으로 전달함을 특징으로 하는 락 기능을 갖는 디스플레이 장치.
제18 항에 있어서, 상기 출력 회로는 상기 내부 출력 풀업 회로를 포함하며,
상기 내부 출력 풀업 회로는,
상기 비교 신호를 수신하고, 상기 비교 신호의 레벨에 대응하여 스위칭되는 스위칭 소자; 및
상기 제2 내부 전원에 의해 상기 제2 락 신호 전송 라인과 상기 스위칭 소자 간의 연결을 위한 턴온을 유지하는 보호 회로;를 포함하는 락 기능을 갖는 디스플레이 장치.
제19 항에 있어서,
상기 스위칭 소자는 상기 비교 신호가 게이트에 인가되는 제1 NMOS 트랜지스터를 포함하고,
상기 보호 회로는 상기 제2 내부 전원이 게이트에 인가되는 제2 NMOS 트랜지스터를 포함하며,
상기 제2 NMOS는 상기 제1 NMOS의 드레인과 상기 제2 락 신호 전송 라인 사이에 구성되고, 상기 제2 락 신호 전송 라인에 대한 오픈 드레인을 형성하는 락 기능을 갖는 디스플레이 장치.