TWI582738B

TWI582738B - 源極驅動器、顯示裝置、源極輸出訊號的延遲方法、及顯示裝置的驅動方法

Info

Publication number: TWI582738B
Application number: TW105105482A
Authority: TW
Inventors: 洪志豪; 王宏祺; 楊智翔
Original assignee: 友達光電股份有限公司
Priority date: 2016-02-24
Filing date: 2016-02-24
Publication date: 2017-05-11
Also published as: TW201730862A; US20170243529A1; CN105788504B; CN105788504A

Description

源極驅動器、顯示裝置、源極輸出訊號的延遲方法、及顯示裝置的驅動方法

本案涉及一種電子裝置及方法。具體而言，本案涉及一種源極驅動器、顯示裝置、源極輸出訊號的延遲方法、及顯示裝置的驅動方法。

隨著科技的發展，顯示裝置已廣泛地應用在人們的生活當中。

典型的顯示裝置，可包括閘極驅動電路與源極驅動電路。閘極驅動電路用以提供閘極訊號至主動區，以令主動區的像素電路開啟。源極驅動電路用以提供源極輸出訊號至主動區中開啟的像素電路，以令主動區中的像素電路相應於源極輸出訊號的電壓進行顯示。

然而，閘極訊號在傳遞過程中會衰減，而導致閘極訊號在閘極線上的不同處有不同的傳遞延遲時間。如此一來，將使得源極輸出訊號不易配合閘極訊號進行輸出，而造成顯示裝置操作上的錯誤。

本案一實施態樣涉及一種顯示裝置的源極驅動器。根據本案一實施例，顯示裝置的源極驅動器包括：比較模組、控制模組、以及輸出模組。比較模組用以取得一閘極訊號的一傳遞延遲時間。控制模組用以根據該閘極訊號的該傳遞延遲時間，產生複數筆延遲的觸發訊號。輸出模組用以依序根據該些延遲的觸發訊號，輸出複數筆延遲的源極輸出訊號至複數像素電路。

本案另一實施態樣涉及一種顯示裝置。根據本案一實施例，該顯示裝置包括：複數像素電路、一閘極驅動器、以及複數個源極驅動器。閘極驅動器用以輸出一閘極訊號。該些源極驅動器中的至少一者包括：一比較模組、一控制模組、以及一輸出模組。比較模組用以取得該閘極訊號的一傳遞延遲時間。控制模組用以根據該閘極訊號的該傳遞延遲時間，產生複數筆延遲的觸發訊號。輸出模組用以依序根據該些延遲的觸發訊號，輸出複數筆延遲的源極輸出訊號至該些像素電路。

本案另一實施態樣涉及一種顯示裝置的源極驅動器。根據本案一實施例，顯示裝置的源極驅動器包括一比較模組、一控制模組、以及一輸出模組。比較模組用以取得一閘極訊號的一傳遞延遲時間。控制模組用以根據該閘極訊號的該傳遞延遲時間，獲得在一閘極線的一操作點上，該閘極訊號的一上升緣達到一第一臨界值的一估測時間點。輸出模組用以在該估測時間點，輸出一延遲的源極輸出訊號至一像素電路。該像素電路對應於在該閘極線的該操作點上的該閘極訊號開啟，以根據該延遲的源極輸出訊號進行充電。

本案另一實施態樣涉及一種源極輸出訊號的延遲方法。根據本案一實施例，延遲方法包括：接收一閘極訊號，用以偵測該閘極訊號的一上升緣與一下降緣；以及當該上升緣對應之電壓達到一臨界電壓時，輸出一畫素電壓至該顯示器。

透過應用上述一實施例，源極輸出訊號即可相應於閘極訊號的傳遞延遲時間輸出，以避免顯示裝置操作上的錯誤。

10‧‧‧顯示裝置

40‧‧‧閘極驅動電路

104‧‧‧主動區

106‧‧‧像素電路

SD1、SD2、…、SDm‧‧‧源極驅動電路

EOC‧‧‧閘極線等效電路

DGT‧‧‧擬置閘極線

CM‧‧‧比較模組

CT‧‧‧控制模組

OT‧‧‧輸出模組

PRS‧‧‧處理單元

SFR‧‧‧移位暫存器

DTR‧‧‧資料暫存器

LAT‧‧‧閂鎖器

TSU‧‧‧暫存單元

OTU‧‧‧輸出單元

LSF‧‧‧位準轉換器

DAC‧‧‧數位類比轉換器

OTR‧‧‧輸出緩存器

G(1)、G(2)、…、G(N)‧‧‧閘極訊號

G(d)-1、G(d)-2、…、G(d)-m+1‧‧‧閘極訊號

D(1)、D(2)、…、D(M)‧‧‧源極輸出訊號

DT‧‧‧延遲時間訊號

DVT‧‧‧分割延遲時間訊號

DSTB1、DSTB2、…、DSTBmn‧‧‧觸發訊號

STB‧‧‧觸發訊號

vth‧‧‧臨界電壓

P‧‧‧節點

Q‧‧‧節點

R‧‧‧節點

S‧‧‧節點

T‧‧‧節點

200‧‧‧方法

S1-S3‧‧‧步驟

第1圖為根據本案一實施例所繪示的顯示裝置的示意圖；第2圖為根據本案一實施例所繪示的顯示裝置的示意圖；第3圖為根據本案一實施例所繪示的源極驅動器的示意圖；第4圖為根據本案一實施例所繪示的源極驅動器的示意圖；第5圖為根據本案一實施例所繪示的源極驅動器的訊號的示意圖；第6圖為根據本案一實施例所繪示的顯示裝置的示意圖；第7圖為根據本發明一實施例所繪示的源極輸出訊號的延遲方法的流程圖。

以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。

關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅為了區別以相同技術用語描述的元件或操作。

關於本文中所使用之『電性耦接』，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『電性耦接』還可指二或多個元件元件相互操作或動作。

關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。

關於本文中所使用之『及/或』，係包括所述事物的任一或全部組合。

關於本文中所使用之方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本案。

關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

第1圖為根據本案一實施例所繪示的顯示裝置10的示意圖。在本實施例中，顯示裝置10包括主動區104、源極驅動電路SD1、SD2、…、SDm、以及閘極驅動電路40。主動區104包括複數個以矩陣形式排列的像素電路106。在本實施例中，閘極驅動電路40逐列提供閘極訊號G(1)、G(2)、…、G(N)至像素電路106，以逐列開啟像素電路106中的電晶體。源極驅動電路SD1、SD2、…、SDm提供源極輸出訊號D(1)、D(2)、…、D(M)至電晶體開啟的像素電路106，以令此些像素電路106相應於源極輸出訊號D(1)、D(2)、…、D(M)進行顯示。

在本實施例中，基於電阻電容延遲(RC delay)效應，閘極訊號G(1)、G(2)、…、G(N)會隨在閘極線上傳遞的距離而衰減，使得同一閘極訊號(如閘極訊號G(1))在閘極線上不同處有不同的延遲時間。亦即，在閘極線上的鄰近閘極驅動電路40的位置的閘極訊號(相當於第5圖中的閘極訊號G(d)-1)與在閘極線上的遠離閘極驅動電路40的位置的閘極訊號(相當於第5圖中的閘極訊號G(d)-n)的上升緣達到臨界電壓vth的時間彼此不同。在一實施例中，所述臨界電壓vth可為0.7伏特，然隨實際製程的不同，其它數值亦在本案範圍之中。在本案一實施例中，源極驅動電路SD1、SD2、…、SDm可偵測閘極訊號G(1)、G(2)、…、 G(N)的上升緣與下降緣，並在閘極訊號G(1)、G(2)、…、G(N)的上升緣達到臨界電壓(例如是第5圖中臨界電壓vth)時，輸出源極輸出訊號D(1)、D(2)、…、D(M)(即畫素電壓)至顯示裝置10的主動區104(即顯示器)。如此一來，即可避免因閘極訊號G(1)、G(2)、…、G(N)的延遲，造成閘極訊號G(1)、G(2)、…、G(N)與源極輸出訊號D(1)、D(2)、…、D(M)的不對齊，而導致顯示裝置10操作上的錯誤。

同時參照第2圖，在本實施例中，顯示裝置10更包括閘極線等效電路EOC。閘極線等效電路EOC用以等效顯示裝置10上的閘極線的電阻電容延遲效應。在一實施例中，閘極線等效電路EOC可用電容及電阻實現。在一實施例中，閘極線等效電路EOC接收閘極驅動電路40輸出的閘極訊號G(d)，以產生延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1，並輸出延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1至源極驅動電路SD1、SD2、…、SDm。例如，閘極線等效電路EOC輸出延遲的閘極訊號G(d)-1、G(d)-2至源極驅動電路SD1，輸出延遲的閘極訊號G(d)-2、G(d)-3至源極驅動電路SD2，並輸出延遲的閘極訊號G(d)-m、G(d)-m+1至源極驅動電路SDm，其中延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1的上升緣達到第5圖中的臨界電壓vth的時間彼此不同。在本實施例中，閘極訊號G(d)可為一偽訊號，亦即，其係用以令源極驅動電路SD1、SD2、…、SDm得知閘極線上的訊號延遲狀況，而不用以提供至像素電路106，也不用以開啟像素電路106的電晶體。

在本實施例中，源極驅動電路SD1、SD2、…、SDm可分別根據其接收到的兩組延遲的閘極訊號，取得閘極訊號G(d)在相應區域的傳遞延遲時間。根據此一傳遞延遲時間，源極驅動電路SD1、SD2、…、SDm即可相應於延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1，輸出源極輸出訊號D(1)、D(2)、…、D(M)至像素電路106(如圖1所示的線路)。

具體而言，參照第3-5圖，在本實施例中，每一源極驅動電路SD1、SD2、…、SDm包括比較模組CM、控制模組CT、以及輸出模組OT。在本實施例中，控制模組CT電性連接於比較模組CM以及輸出模組OT之間。在本實施例中，控制模組CT包括處理單元PRS與合成單元SYT。處理單元PRS與合成單元SYT彼此電性連接。

在本實施例中，源極驅動電路SD1的比較模組CM接收延遲的閘極訊號G(d)-1、G(d)-2，並輸出相應於延遲的閘極訊號G(d)-1、G(d)-2的傳遞延遲時間(即閘極訊號G(d)-1、G(d)-2之間的時間差)的延遲時間訊號DT至控制模組CT。其中，傳遞延遲時間例如對應延遲時間訊號DT為高電壓準位的時間(參照第5圖)。換句話說，源極驅動電路SD1的比較模組CM是用以比較於閘極線等效電路EOC中不同位置的閘極訊號，以取得閘極訊號的傳遞延遲時間。

在本實施例中，控制模組CT用以接收時序控制器(圖未示)所傳送來的觸發訊號STB，並根據延遲時間訊號 DT與原始觸發訊號STB，產生複數筆延遲的觸發訊號DSTB1、DSTB2、…、DSTBn。在一實施例中，控制模組CT可利用處理單元PRS接收延遲時間訊號DT，並將閘極訊號G(d)-1、G(d)-2的傳遞延遲時間分割為複數個分割延遲時間，並輸出相應的分割延遲時間訊號DVT，其中分割延遲時間可對應於分割延遲時間訊號DVT為高電壓準位的時間(參照第5圖)。在一實施例中，延遲時間訊號DT可相應於源極驅動電路SD1內部產生的時脈訊號或外拉的時脈訊號輸入至控制模組CT。

而後，控制模組CT可利用合成單元SYT接收原始觸發訊號STB，並分別根據分割延遲時間訊號DVT對應的分割延遲時間，延遲原始觸發訊號STB，以產生前述延遲的觸發訊號DSTB1、DSTB2、…、DSTBn至輸出模組OT。

以另一角度來說，控制模組CT是用以根據閘極訊號G(d)-1、G(d)-2的傳遞延遲時間，獲得在閘極線上對應於像素電路106的複數個操作點(如第1圖中操作點A)，閘極訊號的上升緣達到臨界電壓vth的估測時間點。在一實施例中，控制模組CT可利用處理單元PRS將閘極訊號G(d)-1、G(d)-2的傳遞延遲時間分割為複數個分割延遲時間，並輸出相應的分割延遲時間訊號DVT。而後，控制模組CT可利用合成單元SYT接收原始觸發訊號STB，並分別根據分割延遲時間，延遲原始觸發訊號STB，以產生前述延遲的觸發訊號DSTB1、DSTB2、…、DSTBn至輸出模組OT，其中延遲的觸發訊號DSTB1、DSTB2、…、DSTBn對應於前述在閘極線上對應於像素電路106的複數個操作點上、閘極訊號的上升緣達到臨界電壓vth的估測時間點。

此外，源極驅動電路SD1的合成單元SYT亦用以輸出延遲的觸發訊號DSTBn至次一級源極驅動電路SD2的合成單元SYT，以令次一級源極驅動電路SD2的合成單元SYT分別根據相應的延遲時間，延遲觸發訊號DSTBn，以產生該些延遲的觸發訊號DSTBn+1、DSTBn+2、…、DSTB2n至相應的輸出模組OT。其餘以此類推。

在本實施例中，輸出模組OT用以依序根據延遲的觸發訊號DSTB1、DSTB2、…、DSTBn，在前述估測時間點，輸出複數筆延遲的源極輸出訊號D(1)、D(2)、…、D(M)至像素電路106。如此一來，即可在像素電路106對應於前述閘極線的操作點上的閘極訊號開啟時，根據延遲的源極輸出訊號D(1)、D(2)、…、D(M)準確地對像素電路106進行充電，以使顯示裝置10藉以正確地顯示畫面。

例如，特別參照第5圖，在相應於特定操作點的延遲的閘極訊號G(d)-n之上升緣到達臨界電壓vth時，控制模組CT輸出延遲的觸發訊號DSTBn，以令輸出模組OT據以輸出延遲的源極輸出訊號D(n)至像素電路106。如此一來，即可使閘極訊號G(d)-n與源極輸出訊號D(n)對齊，而避免顯示裝置10操作上的錯誤。

此外，在其他實施例中，閘極驅動電路40可整合至源極驅動電路SD1、SD2、…、SDm中。如此一來，觸發訊號STB可以是由源極驅動電路SD1、SD2、…、SDm內部自行產生，因此不需要如第3圖與第4圖所示之實施例藉由外部接收觸發訊號STB。

進一步參照第4圖，在一實施例中，輸出模組OT更包括移位暫存器SFR、資料暫存器DTR、閂鎖器LAT、暫存單元TSU、以及輸出單元OTU。移位暫存器SFR與資料暫存器DTR用以提供原始源極輸出訊號至閂鎖器LAT。閂鎖器LAT用以暫存原始源極輸出訊號，並相應於原始觸發訊號STB輸出原始源極輸出訊號。暫存單元TSU用以接收並暫存來自閂鎖器LAT的原始源極輸出訊號，並用以相應於延遲的觸發訊號DSTB1、DSTB2、…、DSTBn依序輸出原始源極輸出訊號。藉由暫存單元TSU的設置，可避免因延遲輸出原始源極輸出訊號，而造成閂鎖器LAT中前一筆原始源極輸出訊號為次一筆原始源極輸出訊號覆蓋。

在本實施例中，輸出單元OTU用以接收來自暫存單元TSU的原始源極輸出訊號，並用以相應於延遲的觸發訊號DSTB1、DSTB2、…、DSTBn依序輸出原始源極輸出訊號，作為前述延遲的源極輸出訊號D(1)、D(2)、…、D(M)。更進一步來說，輸出單元OTU可包括位準轉換器LSF、數位類比轉換器DAC、以及輸出緩存器OTR。在本實施例中，位準轉換器LSF用以將原始源極輸出訊號轉換為適當電位，數位類比轉換器DAC用以將數位的原始源極輸出訊號轉換為類比訊號，輸出緩存器OTR用以相應於延遲的觸發訊號DSTB1、DSTB2、…、DSTBn依序輸出原始源極輸出訊號，作為前述延遲的源極輸出訊號D(1)、D(2)、…、D(M)。

其中，源極驅動電路SD2、…、SDm的操作類似於源極驅動電路SD1，故在此不贅述。

藉由上述的設置，源極驅動電路SD1、SD2、…、SDm即可相應於延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1，輸出源極輸出訊號D(1)、D(2)、…、D(M)至像素電路106，以避免顯示裝置10操作上的錯誤。

第6圖為根據本案另一實施例所繪示的顯示裝置10a的示意圖。在本實施例中，顯示裝置10a與顯示裝置10大致相同，故以下僅針對不同處進行敘述。

在本實施例中，顯示裝置10a以擬置閘極線(dummy gate line)DGT取代顯示裝置10中的閘極線等效電路EOC。閘極訊號在擬置閘極線DGT上的傳遞延遲大致相同於閘極訊號在其它閘極線上的傳遞延遲。在本實施例中，閘極驅動電路40可輸出閘極訊號至擬置閘極線DGT。閘極訊號在擬置閘極線DGT上延遲，其中擬置閘極線DGT上不同節點(如節點P、Q、R、S、T)的訊號透過降壓電路傳遞至源極驅動電路SD1、SD2、…、SDm，作為前述延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1。例如，擬置閘極線DGT上節點P的訊號可作為延遲的閘極訊號G(d)-1、擬置閘極線DGT上節點Q的訊號可作為延遲的閘極訊號G(d)-2、擬置閘極線DGT上節點R的訊號可作為延遲的閘極訊號G(d)-3擬置閘極線DGT上節點S的訊號可作為延遲的閘極訊號G(d)-m、擬置閘極線DGT上節點T的訊號可作為延遲的閘極訊號G(d)-m+1。

而後，源極驅動電路SD1、SD2、…、SDm即可根據延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1，進行相應的操作。此處細節，可參照前述段落，在此不贅述。

在一實施例中，降壓電路亦可整合至源極驅動電路SD1、SD2、…、SDm中，故本案不以第6圖中所示為限。

第7圖為根據本發明一實施例所繪示的源極輸出訊號的延遲方法200的流程圖。

其中，源極輸出訊號的延遲方法200可應用於相同或相似於第1圖中所示結構之顯示裝置。而為使敘述簡單，以下將根據本發明一實施例，以第1圖中的顯示裝置10為例進行對源極輸出訊號的延遲方法200敘述，然本發明不以此應用為限。

另外，應瞭解到，在本實施方式中所提及的源極輸出訊號的延遲方法200的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。

再者，在不同實施例中，此些步驟亦可適應性地增加、置換、及/或省略。

在本實施例中，源極輸出訊號的延遲方法200包括以下步驟。

在步驟S1中，源極驅動電路SD1、SD2、…、SDm分別取得閘極訊號的傳遞延遲時間。在一實施例中，傳遞延遲時間可對應於第5圖中的延遲時間訊號DT。

在步驟S2中，源極驅動電路SD1、SD2、…、SDm分別根據前述閘極訊號的傳遞延遲時間，產生複數筆延遲的觸發訊號DSTB1、DSTB2、…、DSTBmn。

在步驟S3中，源極驅動電路SD1、SD2、…、SDm依序根據延遲的觸發訊號DSTB1、DSTB2、…、DSTBmn，輸出延遲的源極輸出訊號D(1)、D(2)、…、D(M)至複數像素電路106。

其中，上述步驟的具體細節皆可參照前述段落，故在此不贅述。

請再參照第1圖及第5圖，本案之另一實施例中，顯示裝置10的驅動方法可包含以下步驟。接收一閘極訊號，如第5圖之閘極訊號G(d)-1，分別偵測該閘極訊號G(d)-1的上升緣與下降緣；當上升緣對應之電壓達到臨界電壓vth時，輸出畫素電壓至主動區104，其中畫素電壓即源極輸出訊號D(n)。當下降緣對應之電壓達到臨界電壓vth時，停止輸出畫素電壓至主動區104。

藉由上述的操作，源極驅動電路SD1、SD2、…、SDm即可相應於延遲的閘極訊號G(d)-1、G(d)-2、…、G(d)-m+1，輸出源極輸出訊號D(1)、D(2)、…、D(M)至像素電路106，以避免顯示裝置10操作上的錯誤。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧方法

S1-S3‧‧‧步驟

Claims

一種顯示裝置的源極驅動器，包括：一比較模組，用以取得一閘極訊號的一傳遞延遲時間；一控制模組，用以根據該閘極訊號的該傳遞延遲時間，產生複數筆延遲的觸發訊號；以及一輸出模組，用以依序根據該些延遲的觸發訊號，輸出複數筆延遲的源極輸出訊號至複數像素電路；其中該控制模組包括：一處理單元，用以將該閘極訊號的該傳遞延遲時間分割為複數個分割延遲時間；以及一合成單元，用以根據該些分割延遲時間，延遲一原始觸發訊號，以產生該些延遲的觸發訊號。
如請求項1所述之源極驅動器，其中該輸出模組更包括：一暫存單元，用以接收並暫存複數筆原始源極輸出訊號，並用以相應於該些延遲的觸發訊號依序輸出該些原始源極輸出訊號；以及一輸出單元，用以接收來自該暫存單元的該些原始源極輸出訊號，並用以相應於該些延遲的觸發訊號依序輸出該些原始源極輸出訊號，作為該些延遲的源極輸出訊號。
一種顯示裝置，包括：複數像素電路；一閘極驅動器，用以輸出一閘極訊號；以及複數個源極驅動器，其中該些源極驅動器中的至少一者包括：一比較模組，用以取得該閘極訊號的一傳遞延遲時間；一控制模組，用以根據該閘極訊號的該傳遞延遲時間，產生複數筆延遲的觸發訊號；以及一輸出模組，用以依序根據該些延遲的觸發訊號，輸出複數筆延遲的源極輸出訊號至該些像素電路；其中該控制模組包括：一處理單元，用以將該閘極訊號的該傳遞延遲時間分割為複數個分割延遲時間；以及一合成單元，用以接收一原始觸發訊號，並分別根據該些分割延遲時間，延遲該些觸發訊號，以產生該延遲的觸發訊號。
如請求項3所述之顯示裝置，更包括一擬置閘極線或一閘極線等效電路，其中該比較模組用以比較於該擬置閘極線或該閘極線等效電路中不同位置的該閘極訊號，以取得該閘極訊號的該傳遞延遲時間。
如請求項3所述之顯示裝置，其中該輸出模組更包括：一暫存單元，用以接收並暫存複數筆原始源極輸出訊號，並用以相應於該些延遲的觸發訊號依序輸出該些原始源極輸出訊號；以及一輸出單元，用以接收來自該暫存單元的該些原始源極輸出訊號，並用以相應於該些延遲的觸發訊號依序輸出該些原始源極輸出訊號，作為該些延遲的源極輸出訊號。
一種顯示裝置的源極驅動器，包括：一比較模組，用以取得一閘極訊號的一傳遞延遲時間；一控制模組，用以根據該閘極訊號的該傳遞延遲時間，獲得在一閘極線的一操作點上，該閘極訊號的一上升緣達到一第一臨界值的一估測時間點；以及一輸出模組，用以在該估測時間點，輸出一延遲的源極輸出訊號至一像素電路；其中該像素電路對應於在該閘極線的該操作點上的該閘極訊號開啟，以根據該延遲的源極輸出訊號進行充電；其中該控制模組包括：一處理單元，用以將該閘極訊號的該傳遞延遲時間分割為複數個分割延遲時間；以及一合成單元，用以接收一原始觸發訊號，並根據該些分割延遲時間，延遲該原始觸發訊號，以產生複數筆延遲的觸發訊號。
如請求項6所述之源極驅動器，其中該些延遲的觸發訊號中的一者對應該估測時間點。
一種顯示裝置的驅動方法，用以驅動一顯示器，該方法包括：接收一閘極訊號，用以偵測該閘極訊號的一上升緣與一下降緣；以及當該上升緣對應之電壓達到一臨界電壓時，輸出一畫素電壓至該顯示器；將該閘極訊號的一傳遞延遲時間分割為複數個分割延遲時間；以及根據該些分割延遲時間，延遲一原始觸發訊號，以產生複數筆延遲的觸發訊號；其中該畫素電壓是根據該些延遲的觸發訊號中的一對應者，以在該上升緣對應之電壓達到該臨界電壓時輸出至該顯示器。
如請求項8所述之驅動方法，更包括：當該下降緣對應之電壓達到該臨界電壓時，停止輸出該畫素電壓至該顯示器。