KR102551295B1

KR102551295B1 - 게이트 구동 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR102551295B1
Application number: KR1020180127668A
Authority: KR
Inventors: 이휘원; 엄지영
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-10-24
Filing date: 2018-10-24
Publication date: 2023-07-05
Also published as: KR20200047847A; US10671112B2; CN111091771A; US20200133327A1; CN111091771B

Abstract

게이트 구동 회로는 풀업 제어부, 제1 풀업부, 제2 풀업부, 캐리부, 제1 풀다운부, 제2 풀다운부 및 인버팅부를 포함한다. 상기 풀업 제어부는 이전 스테이지 중 어느 하나의 캐리 신호인 제1 이전 캐리 신호에 응답하여 상기 제1 이전 캐리 신호를 제1 노드에 인가한다. 상기 제1 풀업부는 상기 제1 노드에 인가된 신호에 응답하여 클럭 신호를 제N 게이트 출력 신호로 출력한다. 상기 제2 풀업부는 상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 상기 제N 게이트 출력 신호로 출력한다. 상기 캐리부는 상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 제N 캐리 신호로 출력한다. 상기 제1 풀다운부는 다음 스테이지 중 어느 하나인 제1 다음 캐리 신호에 응답하여 상기 제1 노드를 제2 게이트 오프 전압으로 풀다운 한다. 상기 제2 풀다운부는 상기 제1 다음 캐리 신호에 응답하여 상기 제N 게이트 출력 신호를 제1 게이트 오프 전압으로 풀다운 한다. 상기 인버팅부는 상기 클럭 신호 및 상기 제1 게이트 오프 전압 또는 상기 제2 게이트 오프 전압을 기초로 인버팅 신호를 생성하여 인버팅 노드에 출력한다. 상기 제1 풀업부 및 상기 제2 풀업부는 선택적으로 활성화된다. N은 자연수이다.

Description

게이트 구동 회로 및 이를 포함하는 표시 장치{GATE DRIVER AND DISPLAY APPARATUS HAVING THE SAME}

본 발명은 게이트 구동 회로 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 신뢰성이 향상된 게이트 구동 회로 및 이를 포함하는 표시 장치에 관한 것이다.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부를 포함한다.

상기 게이트 구동부는 표시 패널 상에 집적되는 스위칭 소자들을 이용하여 상기 게이트 신호를 출력할 수 있다. 상기 표시 장치를 장기간 사용하는 경우, 상기 게이트 구동부의 상기 스위칭 소자들 중 일부가 열화되어, 상기 표시 장치에 표시 오류가 발생할 수 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 신뢰성이 향상되는 게이트 구동 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 게이트 구동 회로를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 게이트 구동 회로는 풀업 제어부, 제1 풀업부, 제2 풀업부, 캐리부, 제1 풀다운부, 제2 풀다운부 및 인버팅부를 포함한다. 상기 풀업 제어부는 이전 스테이지 중 어느 하나의 캐리 신호인 제1 이전 캐리 신호에 응답하여 상기 제1 이전 캐리 신호를 제1 노드에 인가한다. 상기 제1 풀업부는 상기 제1 노드에 인가된 신호에 응답하여 클럭 신호를 제N 게이트 출력 신호로 출력한다. 상기 제2 풀업부는 상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 상기 제N 게이트 출력 신호로 출력한다. 상기 캐리부는 상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 제N 캐리 신호로 출력한다. 상기 제1 풀다운부는 다음 스테이지 중 어느 하나인 제1 다음 캐리 신호에 응답하여 상기 제1 노드를 제2 게이트 오프 전압으로 풀다운 한다. 상기 제2 풀다운부는 상기 제1 다음 캐리 신호에 응답하여 상기 제N 게이트 출력 신호를 제1 게이트 오프 전압으로 풀다운 한다. 상기 인버팅부는 상기 클럭 신호 및 상기 제1 게이트 오프 전압 또는 상기 제2 게이트 오프 전압을 기초로 인버팅 신호를 생성하여 인버팅 노드에 출력한다. 상기 제1 풀업부 및 상기 제2 풀업부는 선택적으로 활성화된다. N은 자연수이다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 복수의 스테이지들을 포함할 수 있다. 상기 스테이지들 중 적어도 하나의 스테이지의 게이트 출력 신호가 피드백 될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 풀업부는 제1 풀업 트랜지스터를 포함할 수 있다. 상기 제1 풀업 트랜지스터는 제2 노드에 연결되는 제어 전극, 상기 클럭 신호가 인가되는 입력 전극 및 상기 제N 게이트 출력 신호를 출력하는 게이트 출력 단자에 연결되는 출력 전극을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 풀업부는 제2 풀업 트랜지스터를 포함할 수 있다. 상기 제2 풀업 트랜지스터는 제3 노드에 연결되는 제어 전극, 상기 클럭 신호가 인가되는 입력 전극 및 상기 제N 게이트 출력 신호를 출력하는 상기 게이트 출력 단자에 연결되는 출력 전극을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 제1 선택 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제1 선택 트랜지스터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 제2 선택 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 선택 트랜지스터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 상기 제1 다음 캐리 신호에 응답하여 상기 제N 캐리 신호를 상기 제2 게이트 오프 전압으로 풀다운하는 캐리 풀다운부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 상기 인버팅 신호에 응답하여 상기 제N 게이트 출력 신호를 상기 제1 게이트 오프 전압으로 풀다운하는 제1 유지부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 상기 인버팅 신호에 응답하여 상기 제1 노드를 상기 제2 게이트 오프 전압으로 풀다운하는 제2 유지부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 상기 제1 이전 캐리 신호에 응답하여 상기 인버팅 노드를 상기 제2 게이트 오프 전압으로 풀다운하는 제3 유지부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 다음 스테이지 중 어느 하나의 캐리 신호이고 상기 제1 다음 캐리 신호와 상이한 제2 다음 캐리 신호에 응답하여 상기 제1 노드를 상기 제2 게이트 오프 전압으로 풀다운하는 제4 유지부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 상기 인버팅 신호에 응답하여 상기 제N 캐리 신호를 상기 제2 게이트 오프 전압으로 풀다운하는 제5 유지부를 더 포함할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 데이터 구동 회로, 게이트 구동 회로 및 게이트 신호 판단부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 데이터 구동 회로는 상기 표시 패널에 데이터 전압을 인가한다. 상기 게이트 구동 회로는 상기 표시 패널에 게이트 출력 신호를 인가한다. 상기 게이트 신호 판단부는 상기 게이트 구동 회로의 동작을 제어한다. 상기 게이트 구동 회로는 이전 스테이지 중 어느 하나의 캐리 신호인 제1 이전 캐리 신호에 응답하여 상기 제1 이전 캐리 신호를 제1 노드에 인가하는 풀업 제어부, 상기 제1 노드에 인가된 신호에 응답하여 클럭 신호를 제N 게이트 출력 신호로 출력하는 제1 풀업부, 상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 상기 제N 게이트 출력 신호로 출력하는 제2 풀업부, 상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 제N 캐리 신호로 출력하는 캐리부, 다음 스테이지 중 어느 하나의 캐리 신호인 제1 다음 캐리 신호에 응답하여 상기 제1 노드를 제2 게이트 오프 전압으로 풀다운 하는 제1 풀다운부, 상기 제1 다음 캐리 신호에 응답하여 상기 제N 게이트 출력 신호를 제1 게이트 오프 전압으로 풀다운 하는 제2 풀다운부, 상기 클럭 신호 및 상기 제1 게이트 오프 전압 또는 상기 제2 게이트 오프 전압을 기초로 인버팅 신호를 생성하여 인버팅 노드에 출력하는 인버팅부를 포함할 수 있다. 상기 게이트 신호 판단부는 상기 제1 풀업부 및 상기 제2 풀업부를 선택적으로 활성화하는 선택 신호를 상기 게이트 구동 회로로 출력한다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 게이트 구동 회로에 구동 전압을 출력하는 전원 전압 생성부를 더 포함할 수 있다. 상기 전원 전압 생성부는 상기 게이트 신호 판단부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 데이터 구동 회로 및 상기 게이트 구동 회로의 구동 타이밍을 제어하는 구동 제어부를 더 포함할 수 있다. 상기 구동 제어부는 상기 게이트 신호 판단부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동 회로는 복수의 스테이지들을 포함할 수 있다. 상기 스테이지들 중 적어도 하나의 스테이지의 게이트 출력 신호가 상기 게이트 신호 판단부로 피드백 될 수 있다.

이와 같은 게이트 구동 회로 및 이를 포함하는 표시 장치에 따르면, 표시 장치가 장기간 구동되면서, 상기 게이트 구동 회로의 일부 스위칭 소자의 문턱 전압이 쉬프트되어, 상기 게이트 구동 회로가 정상적인 게이트 신호를 출력하지 못하는 것을 방지할 수 있다.

따라서, 장기간 구동에도 상기 표시 장치의 신뢰성을 확보할 수 있고, 상기 표시 장치의 수명을 증가시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 게이트 구동부의 블록도이다.
도 3은 도 1의 게이트 구동부 및 도 1의 전원 전압 생성부의 게이트 신호 판단부를 나타내는 블록도이다.
도 4는 도 1의 게이트 구동부의 제N 스테이지를 나타내는 등가 회로도이다.
도 5는 도 4의 게이트 구동부의 제N 스테이지의 입력 신호들, 노드 신호들, 출력 신호들을 나타내는 파형도이다.
도 6은 도 3의 게이트 신호 판단부의 출력 신호를 나타내는 파형도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 8은 도 7의 게이트 구동부 및 도 7의 구동 제어부의 게이트 신호 판단부를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 전원 전압 생성부(600)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

상기 구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 게이트 구동부(300)에 대해서는 도 2 내지 도 6을 참조하여 자세히 설명한다.

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

상기 전원 전압 생성부(600)는 상기 표시 패널(100)의 전원 전압을 생성하여 상기 표시 패널(100)에 출력할 수 있다. 예를 들어, 상기 전원 전압 생성부(600)는 공통 전압을 생성하여 상기 표시 패널(100)에 출력할 수 있다.

상기 전원 전압 생성부(600)는 상기 게이트 구동부(300)의 전원 전압을 생성하여 상기 게이트 구동부(300)에 출력할 수 있다. 예를 들어, 상기 전원 전압 생성부(600)는 게이트 온 전압, 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 생성하여 상기 게이트 구동부(300)에 출력할 수 있다.

상기 전원 전압 생성부(600)는 상기 데이터 구동부(500)의 전원 전압을 생성하여 상기 데이터 구동부(500)에 출력할 수 있다.

상기 전원 전압 생성부(600)는 상기 구동 제어부(200)의 전원 전압을 생성하여 상기 구동 제어부(200)에 출력할 수 있다.

도 2는 도 1의 게이트 구동부의 블록도이다.

도 1 및 2를 참조하면, 상기 게이트 구동 회로(200)는 서로 종속적으로 연결된 제1 내지 제M 스테이지들(SRC1 내지 SRCM), 제1 더미 스테이지(SRCD1) 및 제2 더미 스테이지(SRCD2)를 포함하는 쉬프트 레지스터를 포함한다.

상기 제1 내지 제M 스테이지들(SRC1 내지 SRCM)은 M개의 게이트 라인들과 각각 연결되어 상기 게이트 라인들에 M개의 게이트 신호들을 순차적으로 출력한다. 상기 제1 더미 스테이지(SRCD1)는 상기 제M-1 및 제M 스테이지들(SRCM-1, SRCM)의 구동을 제어하고, 상기 제2 더미 스테이지(SRCD2)는 상기 제M 스테이지(SRCM) 및 상기 제1 더미 스테이지(SRCD1)의 구동을 제어한다. 상기 제1 및 제2 더미 스테이지들(SRCD1, SRCD2)은 게이트 라인들과 연결되지 않을 수 있다. 예를 들어, 상기 제1 내지 제M 스테이지들(SRC1 내지 SRCM), 상기 제1 더미 스테이지(SRCD1), 상기 제2 더미 스테이지(SRCD2)는 순차적으로 배치될 수 있다.

상기 각 스테이지는 제1 클럭 단자(CT1), 제2 클럭 단자(CT2), 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제1 전압 단자(VT1), 제2 전압 단자(VT2), 제1 출력 단자(OT1), 제2 출력 단자(OT2), 제1 선택 단자(TT1) 및 제2 선택 단자(TT2)를 포함한다.

상기 제1 클럭 단자(CT1)는 제1 클럭 신호(CK1) 또는 상기 제1 클럭 신호(CK1)와 서로 다른 위상을 갖는 제2 클럭 신호(CK2)를 수신한다. 상기 제2 클럭 신호(CK2)는 상기 제1 클럭 신호(CK1)와 반전된 위상을 가질 수 있다. 예를 들어, 홀수 번째 스테이지들(SRC1, SRC3, ..., SRCD1)의 상기 제1 클럭 단자(CT1)는 상기 제1 클럭 신호(CK1)를 수신하고, 짝수 번째 스테이지들(SRC2, SRC4, ..., SRCD2)의 상기 제1 클럭 단자(CT1)는 상기 제2 클럭 신호(CK2)를 수신한다. 상기 제1 클럭 신호(CK1) 및 상기 제2 클럭 신호(CK2)는 게이트 온 전압과 제1 게이트 오프 전압(VSS1)으로 이루어진다.

상기 제2 클럭 단자(CT2)는 제1 클럭 신호(CK1) 또는 상기 제2 클럭 신호(CK2)를 수신한다. 예를 들어, 홀수 번째 스테이지들(SRC1, SRC3, ..., SRCD1)의 상기 제2 클럭 단자(CT2)는 상기 제2 클럭 신호(CK2)를 수신하고, 짝수 번째 스테이지들(SRC2, SRC4, ..., SRCD2)의 상기 제2 클럭 단자(CT2)는 상기 제1 클럭 신호(CK1)를 수신한다. 상기 제1 클럭 신호(CK1) 및 상기 제2 클럭 신호(CK2)는 게이트 온 전압과 제1 게이트 오프 전압(VSS1)으로 이루어진다.

상기 제1 입력 단자(IN1)는 수직 개시 신호(STV) 또는 이전 스테이지의 캐리 신호를 수신한다. 예를 들어, 상기 제1 스테이지(SRC1)의 상기 제1 입력 단자(IN1)는 상기 수직 개시 신호(STV)를 수신하고, 상기 제2 스테이지 내지 제2 더미 스테이지들(SRC2 내지 SRCD2)의 상기 제1 입력 단자(IN1)는 각각 이전 스테이지의 캐리 신호를 수신한다.

상기 제2 입력 단자(IN2)는 다음 스테이지의 캐리 신호 또는 수직 개시 신호(STV)를 수신한다. 예를 들어, 상기 제1 스테이지 내지 제1 더미 스테이지들(SRC1 내지 SRCD1)의 상기 제2 입력 단자(IN2)는 각각 다음 스테이지의 캐리 신호를 수신하고, 상기 제2 더미 스테이지(SRCD2)의 상기 제2 입력 단자(IN2)는 상기 수직 개시 신호(STV)를 수신한다. 상기 제2 더미 스테이지(SRCD2)의 상기 제2 입력 단자(IN2)에 수신되는 수직 개시 신호(STV)는 다음 프레임에 해당하는 수직 개시 신호일 수 있다.

상기 제3 입력 단자(IN3)는 다음 다음 스테이지의 캐리 신호 또는 수직 개시 신호(STV)를 수신한다. 예를 들어, 상기 제1 스테이지 내지 제M 스테이지들(SRC1 내지 SRCM)의 상기 제3 입력 단자(IN3)는 상기 각각의 다음 다음 스테이지의 캐리 신호를 수신하고, 상기 제1 더미 스테이지(SRCD1)의 상기 제3 입력 단자(IN3)는 상기 수직 개시 신호(STV)를 수신한다. 상기 제2 더미 스테이지(SRCD2)의 상기 제2 입력 단자(IN2)에 수신되는 수직 개시 신호(STV)는 다음 프레임에 해당하는 수직 개시 신호일 수 있다.

제1 전압 단자(VT1)는 상기 제1 게이트 오프 전압(VSS1)을 수신한다. 상기 제1 게이트 오프 전압(VSS1)은 제1 로우 레벨을 가지며, 상기 제1 로우 레벨은 상기 게이트 신호의 방전 레벨에 대응한다.

상기 제2 전압 단자(VT2)는 상기 제1 로우 레벨 보다 낮은 제2 로우 레벨을 가지는 제2 게이트 오프 전압(VSS2)을 수신한다. 상기 제2 로우 레벨은 상기 스테이지에 포함된 제1 노드(도 4의 Q1)(이하, 제1 노드(Q1))의 방전 레벨에 대응한다.

상기 제1 출력 단자(OT1)는 해당하는 상기 게이트 라인과 전기적으로 연결되어 상기 게이트 신호를 출력한다. 상기 제1 스테이지 내지 제M 스테이지들(SRC1 내지 SRCM)의 상기 제1 출력 단자(OT1)들은 각각 제1 내지 제M 게이트 신호들을 출력한다. 상기 제1 및 제2 더미 스테이지들(SRCD1, SRCD2)의 상기 제1 출력 단자(OT1)들은 게이트 신호를 출력하지 않는다.

상기 제2 출력 단자(OT2)는 상기 캐리 신호를 출력한다. 상기 제2 출력 단자(OT2)는 다음 스테이지의 제1 입력 단자(IN1)와 전기적으로 연결된다. 또한, 상기 제2 출력 단자(OT2)는 이전 스테이지의 제2 입력 단자(IN2) 및 이전 이전 스테이지의 제3 입력 단자(IN3)와 전기적으로 연결된다.

상기 제1 선택 단자(TT1)는 제1 선택 신호(TRC1)를 수신하고, 상기 제2 선택 단자(TT2)는 제2 선택 신호(TRC2)를 수신한다. 상기 제1 선택 신호(TRC1) 및 상기 제2 선택 신호(TRC2)는 상기 스테이지에서 상기 게이트 신호를 생성하는 풀업부를 선택하는 신호일 수 있다.

본 실시예에서, 상기 게이트 구동부(300)의 스테이지들 중 적어도 하나의 스테이지의 게이트 출력 신호가 피드백 될 수 있다. 도 2에서는 제1 게이트 출력 신호(G1)가 피드백 되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 또한, 상기 게이트 구동부(300)의 스테이지들 중 여러 개의 게이트 출력 신호가 피드백 될 수도 있다.

도 3은 도 1의 게이트 구동부(300) 및 도 1의 전원 전압 생성부(600)의 게이트 신호 판단부(620)를 나타내는 블록도이다.

도 1 내지 도 3을 참조하면, 상기 게이트 신호 판단부(620)는 상기 게이트 구동부(300)의 동작을 제어한다. 상기 게이트 신호 판단부(620)는 상기 게이트 구동부(300)의 스테이지의 제1 풀업부 및 제2 풀업부를 선택적으로 활성화하는 선택 신호(TRC1, TRC2)를 상기 게이트 구동부(300)로 출력할 수 있다.

상기 게이트 신호 판단부(620)는 상기 게이트 구동부(300)로부터 게이트 출력 신호(GF)를 피드백 받을 수 있다. 상기 게이트 출력 신호(GF)는 상기 게이트 구동부(300)의 피드백 단자(FT)를 통해 피드백 될 수 있다. 상기 게이트 신호 판단부(620)는 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 크거나 같으면, 상기 게이트 구동부(300)가 정상 동작하는 것으로 판단할 수 있다. 상기 게이트 신호 판단부(620)는 상기 게이트 출력 신호(GF)의 하이 레벨이 상기 쓰레스홀드 전압보다 작으면, 상기 게이트 구동부(300)가 정상 동작하지 않을 위험이 있는 것으로 판단할 수 있다.

예를 들어, 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 크거나 같으면, 상기 게이트 신호 판단부(620)는 상기 게이트 구동부(300)가 상기 제1 풀업부를 활성화하고 상기 제2 풀업부를 비활성화하는 선택 신호(TRC1, TRC2)를 상기 게이트 구동부(300)에 출력할 수 있다.

예를 들어, 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 작으면, 상기 게이트 신호 판단부(620)는 상기 게이트 구동부(300)가 상기 제1 풀업부를 비활성화하고 상기 제2 풀업부를 활성화하는 선택 신호(TRC1, TRC2)를 상기 게이트 구동부(300)에 출력할 수 있다.

도 4는 도 1의 게이트 구동부(300)의 제N 스테이지를 나타내는 등가 회로도이다. 도 5는 도 4의 게이트 구동부(300)의 제N 스테이지의 입력 신호들, 노드 신호들, 출력 신호들을 나타내는 파형도이다.

도 1 내지 도 5를 참조하면, 본 실시예에 따른 제N 스테이지는 풀업 제어부(310), 제1 충전부(320), 제1 풀업부(330), 제2 충전부(325), 제2 풀업부(335), 캐리부(340), 제1 풀다운부(350), 제2 풀다운부(360) 및 인버팅부(370)를 포함한다.

상기 제N 스테이지는 제1 유지부(381), 제2 유지부(382), 제3 유지부(383), 제4 유지부(384), 캐리 풀다운부(385), 제5 유지부(386) 및 선택부(390)를 더 포함할 수 있다.

상기 풀업 제어부(310)는 수직 개시 신호 또는 이전 스테이지 중 어느 하나의 캐리 신호인 제1 이전 캐리 신호(예컨대, CR(N-1))에 응답하여 상기 제1 이전 캐리 신호를 제1 노드(Q1)에 인가한다.

상기 풀업 제어부(310)는 제4 트랜지스터(T4)를 포함하고, 제어부와 입력부가 수직 개시 신호 또는 상기 제1 이전 캐리 신호(예컨대, CR(N-1))를 수신하는 제1 입력 단자(IN1)와 연결되고 출력부가 상기 제1 노드(Q1)와 연결된다. 상기 제1 노드(Q1)는 제19 트랜지스터(T19)를 통해 상기 제1 충전부(320)의 일단과 연결되거나, 제20 트랜지스터(T20)를 통해 상기 제2 충전부(325)의 일단과 연결된다. 상기 풀업 제어부(310)에 상기 수직 개시 신호 또는 이전 캐리 신호의 하이 전압이 수신되면, 상기 제1 충전부(320) 또는 상기 제2 충전부(325)는 상기 하이 전압에 대응하는 제1 전압을 충전한다. 상기 제4 트랜지스터(T4)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 제1 풀업부(330)는 상기 제1 노드(Q1)에 인가된 신호에 응답하여 클럭 신호(CK1)를 제N 게이트 출력 신호(GOUT(N))로 출력한다.

상기 제1 풀업부(330)는 제1 트랜지스터(T1)를 포함하고, 제어부가 제2 노드(Q2)에 연결되고, 입력부가 제1 클럭 단자(CT1)와 연결되고, 출력부가 출력 노드(O)에 연결된다. 상기 제1 풀업부(330)의 제어부가 상기 제1 충전부(320)의 일단과 연결되고, 상기 출력 노드(O)는 제1 출력 단자(OT1)에 연결된다. 상기 제1 충전부(320)의 제1 캐패시터(C1)는 상기 제1 트랜지스터(T1)의 기생 캐패시턴스일 수 있다. 상기 제1 충전부(320)의 일단은 상기 제2 노드(Q2)와 연결되고, 타단은 상기 출력 노드(O)와 연결된다. 상기 제1 트랜지스터(T1)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기한 바와 같이, 상기 제1 선택 신호(TRC1)에 의해 상기 제19 트랜지스터(T19)가 턴 온되면, 상기 제1 노드(Q1)는 상기 제2 노드(Q2)에 연결될 수 있다.

상기 제1 풀업부(330)의 제어부에는 상기 제1 충전부(320)에 충전된 제1 전압이 인가된 상태에서 상기 제1 클럭 단자(CT1)에 상기 클럭 신호(CK1)의 하이 전압이 수신되면 상기 제1 풀업부(330)는 부트스트랩(Bootstrap) 된다. 이때, 상기 제1 풀업부(330)의 제어부와 연결된 상기 제1 노드(Q1)는 상기 제1 전압에서 부스팅 전압으로 부스팅 된다.

상기 제1 풀업부(330)의 제어부에 상기 부스팅 전압이 인가되는 동안, 상기 제1 풀업부(330)는 상기 클럭 신호(CK1)의 하이 전압을 제N 게이트 신호(GOUT(N))의 하이 전압으로 출력한다.

상기 제2 풀업부(335)는 상기 제1 노드(Q1)에 인가된 신호에 응답하여 상기 클럭 신호(CK1)를 상기 제N 게이트 출력 신호(GOUT(N))로 출력한다.

상기 제2 풀업부(335)는 제18 트랜지스터(T18)를 포함하고, 제어부가 제3 노드(Q3)에 연결되고, 입력부가 제1 클럭 단자(CT1)와 연결되고, 출력부가 출력 노드(O)에 연결된다. 상기 제2 풀업부(335)의 제어부가 상기 제2 충전부(325)의 일단과 연결되고, 상기 출력 노드(O)는 제1 출력 단자(OT1)에 연결된다. 상기 제2 충전부(325)의 제18 캐패시터(C18)는 상기 제18 트랜지스터(T18)의 기생 캐패시턴스일 수 있다. 상기 제2 충전부(325)의 일단은 상기 제3 노드(Q3)와 연결되고, 타단은 상기 출력 노드(O)와 연결된다. 상기 제18 트랜지스터(T18)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기한 바와 같이, 상기 제2 선택 신호(TRC2)에 의해 상기 제20 트랜지스터(T20)가 턴 온되면, 상기 제1 노드(Q1)는 상기 제3 노드(Q3)에 연결될 수 있다.

상기 제2 풀업부(335)의 제어부에는 상기 제2 충전부(325)에 충전된 제1 전압이 인가된 상태에서 상기 제1 클럭 단자(CT1)에 상기 클럭 신호(CK1)의 하이 전압이 수신되면 상기 제2 풀업부(335)는 부트스트랩(Bootstrap) 된다. 이때, 상기 제2 풀업부(335)의 제어부와 연결된 상기 제1 노드(Q1)는 상기 제1 전압에서 부스팅 전압으로 부스팅 된다.

상기 제2 풀업부(335)의 제어부에 상기 부스팅 전압이 인가되는 동안, 상기 제2 풀업부(335)는 상기 클럭 신호(CK1)의 하이 전압을 제N 게이트 신호(GOUT(N))의 하이 전압으로 출력한다.

상기 캐리부(340)는 상기 제1 노드(Q1)에 인가된 신호에 응답하여 상기 클럭 신호(CK1)를 제N 캐리 신호(CR(N))로 출력한다.

상기 캐리부(340)는 제15 트랜지스터(T15)를 포함하고, 상기 제어부가 상기 제19 트랜지스터(T19) 또는 상기 제20 트랜지스터(T20)를 통해 상기 제1 노드(Q1)에 연결되고, 입력부가 상기 제1 클럭 단자(CT1)에 연결되고, 출력부가 제2 출력 단자(OT2)에 연결된다. 상기 캐리부(340)는 상기 제1 노드(Q1)에 하이 전압이 인가되면 상기 제1 클럭 단자(CT1)에 수신된 상기 클럭 신호(CK1)의 하이 전압을 상기 제N 캐리 신호(CR(N))로 출력한다. 상기 제15 트랜지스터(T15)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 제1 풀다운부(350)는 다음 스테이지 중 어느 하나의 캐리 신호인 제1 다음 캐리 신호(예컨대, CR(N+1))에 응답하여 상기 제1 노드(Q1)를 제2 게이트 오프 전압(VSS2)으로 풀다운 한다.

상기 제1 풀다운부(350)는 제9 트랜지스터(T9) 및 제16 트랜지스터(T16)를 포함한다. 상기 제9 트랜지스터(T9)는 제어부가 제2 입력 단자(IN2)에 연결되고, 입력부가 상기 제1 노드(Q1)에 연결되고, 출력부가 상기 제16 트랜지스터(T16)에 연결된다. 상기 제16 트랜지스터(T16)는 제어부와 입력부가 상기 제9 트랜지스터(T9)의 출력부와 공통 연결되고, 출력부가 제2 전압 단자(VT2)에 연결된다. 상기 제1 풀다운부(350)는 상기 제2 입력 단자(IN2)에 상기 제1 다음 캐리 신호(예컨대, CR(N+1))가 수신되면 상기 제1 노드(Q1)의 전압을 상기 제2 전압 단자(VT2)에 인가되는 상기 제2 게이트 오프 전압(VSS2)으로 방전시킨다. 상기 제9 트랜지스터(T9) 및 상기 제16 트랜지스터(T16)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 풀다운부(360)는 상기 제1 다음 캐리 신호(CR(N+1))에 응답하여 상기 제N 게이트 출력 신호(GOUT(N))를 제1 게이트 오프 전압(VSS1)으로 풀다운 한다.

상기 풀다운부(360)는 제2 트랜지스터(T2)를 포함하고, 제어부가 상기 제2 입력 단자(IN2)에 연결되고, 입력부가 상기 출력 노드(O)에 연결되고, 출력부가 제1 전압 단자(VT1)에 연결된다. 상기 풀다운부(360)는 상기 제2 입력 단자(IN2)에 상기 다음 캐리 신호가 수신되면 상기 출력 노드(O)의 전압을 상기 제1 전압 단자(VT1)에 인가되는 상기 제1 게이트 오프 전압(VSS1)으로 방전시킨다. 상기 제2 트랜지스터(T2)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 인버팅부(370)는 상기 클럭 신호(CK1) 및 상기 제1 게이트 오프 전압(VSS1)을 기초로 인버팅 신호를 생성하여 인버팅 노드(Q4)에 출력한다. 이와는 달리, 상기 인버팅부(370)는 상기 클럭 신호(CK1) 및 상기 제2 게이트 오프 전압(VSS2)을 기초로 상기 인버팅 신호를 생성하여 상기 인버팅 노드(Q4)에 출력할 수도 있다.

상기 인버팅부(370)는 제12 트랜지스터(T12), 제7 트랜지스터(T7), 제13 트랜지스터(T13) 및 제8 트랜지스터(T8)를 포함한다. 상기 제12 트랜지스터(T12)는 제어부와 입력부가 상기 제1 클럭 단자(CT1)에 연결되고, 출력부가 상기 제13 트랜지스터(T13)의 입력부 및 상기 제7 트랜지스터(T7)와 연결된다. 상기 제7 트랜지스터(T7)는 제어부가 상기 제12 트랜지스터(T12)의 출력부에 연결되고, 입력부가 상기 제1 클럭 단자(CT1)에 연결되고, 출력부가 상기 제8 트랜지스터(T8)의 입력부와 연결된다. 상기 제7 트랜지스터(T7)의 출력부는 제4 노드(Q4)에 연결된다. 상기 제13 트랜지스터(T13)는 제어부가 상기 제2 출력 노드(OT2)와 연결된 C 노드(C)에 연결되고 입력부가 제12 트랜지스터(T12)와 연결되고 출력부가 상기 제1 전압 단자(VT1)에 연결된다. 상기 제8 트랜지스터(T8)는 제어부가 상기 C 노드(C)에 연결되고 입력부가 상기 제4 노드(Q4)에 연결되고 상기 출력부가 상기 제1 전압 단자(VT1)에 연결된다. 상기 제12 트랜지스터(T12), 상기 제7 트랜지스터(T7), 상기 제13 트랜지스터(T13) 및 상기 제8 트랜지스터(T8)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 캐리 풀다운부(385)는 상기 제1 다음 캐리 신호(CR(N+1)에 응답하여 상기 제N 캐리 신호(CR(N))를 상기 제2 게이트 오프 전압(VSS2)으로 풀다운 한다.

상기 캐리 풀다운부(385)는 제17 트랜지스터(T17)를 포함하고, 제어부가 상기 제2 입력 단자(IN2)에 연결되고 입력부가 상기 제1 노드(Q1)에 연결되고 출력부가 상기 제2 전압 단자(VT2)에 연결된다. 상기 제17 트랜지스터(T17)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 제1 유지부(381)는 제3 트랜지스터(T3)를 포함하고, 제어부가 상기 제4 노드(Q4)에 연결되고, 입력부가 상기 출력 노드(O)에 연결되고, 출력부가 상기 제1 전압 단자(VT1)에 연결된다. 상기 제1 유지부(381)는 상기 게이트 출력 오프 구간 동안에 상기 제4 노드(Q4) 신호에 응답하여 상기 출력 노드(0)의 전압을 상기 제1 게이트 오프 전압(VSS1)으로 유지시킨다. 상기 제3 트랜지스터(T3)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 제2 유지부(382)는 제10 트랜지스터(T10)를 포함하고, 제어부가 상기 제4 노드(Q4)에 연결되고 입력부가 상기 제1 노드(Q1)에 연결되고 출력부가 상기 제2 전압 단자(VT2)에 연결된다. 상기 제10 트랜지스터(T10)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 제3 유지부(383)는 제5 트랜지스터(T5)를 포함하고, 제어부가 상기 제1 입력 단자(IN1)에 연결되고 입력부가 상기 제4 노드(Q4)에 연결되고 출력부가 상기 제2 전압 단자(VT2)에 연결된다. 상기 제5 트랜지스터(T5)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 제4 유지부(384)는 제6 트랜지스터(T6)를 포함하고, 제어부가 상기 제3 입력 단자(IN3)에 연결되고 입력부가 상기 제1 노드(Q1)에 연결되고 출력부가 상기 제2 전압 단자(VT2)에 연결된다. 상기 제6 트랜지스터(T6)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 제5 유지부(386)는 제11 트랜지스터(T11)를 포함하고, 제어부가 상기 제4 노드(Q4)에 연결되고 입력부가 상기 C 노드(C)에 연결되고 출력부가 상기 제2 전압 단자(VT2)에 연결된다. 상기 제11 트랜지스터(T11)의 상기 제어부는 게이트 전극이고, 상기 입력부는 소스 전극이며, 상기 출력부는 드레인 전극일 수 있다.

상기 선택부(390)는 제1 선택 트랜지스터(T19) 및 제2 선택 트랜지스터(T20)를 포함할 수 있다.

상기 제1 선택 트랜지스터(T19)는 제1 선택 신호(TRC1)가 인가되는 제어 전극, 상기 제1 노드(Q1)에 연결되는 입력 전극 및 상기 제2 노드(Q2)에 연결되는 출력 전극을 포함한다.

상기 제2 선택 트랜지스터(T20)는 제2 선택 신호(TRC2)가 인가되는 제어 전극, 상기 제1 노드(Q1)에 연결되는 입력 전극 및 상기 제3 노드(Q3)에 연결되는 출력 전극을 포함한다.

도 6은 도 3의 게이트 신호 판단부(620)의 출력 신호(TRC1, TRC2)를 나타내는 파형도이다.

도 1 내지 도 6을 참조하면, 상기 게이트 신호 판단부(620)는 상기 게이트 구동부(300)의 적어도 하나의 스테이지로부터 게이트 출력 신호(GF)를 피드백 받는다.

상기 게이트 신호 판단부(620)는 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 크거나 같으면, 상기 게이트 구동부(300)의 상기 제1 풀업부(330)가 정상적으로 동작하는 것으로 판단할 수 있다. 따라서, 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 크거나 같을 때(PD1 구간), 상기 게이트 신호 판단부(620)는 활성화 레벨을 갖는 제1 선택 신호(TRC1)를 상기 게이트 구동부(300)에 출력하고, 비활성화 레벨을 갖는 제2 선택 신호(TRC2)를 상기 게이트 구동부(300)에 출력한다.

상기 제1 및 제2 선택 신호(TRC1, TRC2)에 따라 상기 게이트 구동부(300)의 상기 제19 트랜지스터(T19)가 턴 온되고, 상기 제20 트랜지스터(T20)가 턴 오프되어, 상기 게이트 구동부(300)는 상기 제1 풀업부(330)를 이용하여 상기 게이트 출력 신호를 출력한다.

상기 게이트 신호 판단부(620)는 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 작으면, 상기 게이트 구동부(300)의 상기 제1 풀업부(330)가 정상적으로 동작하지 않을 위험이 있는 것으로 판단할 수 있다. 따라서, 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 작을 때(PD2 구간), 상기 게이트 신호 판단부(620)는 비활성화 레벨을 갖는 제1 선택 신호(TRC1)를 상기 게이트 구동부(300)에 출력하고, 활성화 레벨을 갖는 제2 선택 신호(TRC2)를 상기 게이트 구동부(300)에 출력한다.

상기 제1 및 제2 선택 신호(TRC1, TRC2)에 따라 상기 게이트 구동부(300)의 상기 제19 트랜지스터(T19)가 턴 오프되고, 상기 제20 트랜지스터(T20)가 턴 온되어, 상기 게이트 구동부(300)는 상기 제2 풀업부(335)를 이용하여 상기 게이트 출력 신호를 출력한다.

즉, 상기 피드백된 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 작아, 상기 게이트 구동부(300)의 상기 제1 풀업부(330)가 정상적으로 동작하지 않을 위험이 있을 대, 상기 게이트 신호 판단부(620)에 의해 상기 게이트 구동부(300)는 상기 제2 풀업부(335)를 이용하여 상기 게이트 출력 신호를 출력한다.

본 실시예에서는 상기 게이트 신호 판단부(620)는 복수의 스테이지들 중 어느 하나로부터 상기 게이트 출력 신호(GF)를 피드백 받아, 상기 모든 스테이지의 상기 제1 풀업부(330) 및 상기 제2 풀업부(335)의 동작을 일괄적으로 제어하는 것을 예시하였으나, 상기 게이트 구동부(300)의 상태를 정확히 판단하기 위해, 상기 게이트 신호 판단부(620)는 복수의 스테이지들로부터 복수의 상기 게이트 출력 신호(GF)를 피드백 받을 수 있다. 또한, 상기 게이트 신호 판단부(620)는 상기 모든 스테이지의 상기 제1 풀업부(330) 및 상기 제2 풀업부(335)의 동작을 일괄적으로 제어하는 것으로 예시하였으나, 상기 게이트 신호 판단부(620)는 일부 스테이지 또는 각각의 스테이지의 상기 제1 풀업부(330) 및 상기 제2 풀업부(335)의 동작을 독립적으로 제어할 수도 있다.

본 실시예에서는 상기 전원 전압 생성부(600)가 상기 게이트 신호 판단부(620)를 포함할 수 있다.

본 실시예에 따르면, 표시 장치가 장기간 구동되면서, 상기 게이트 구동부(300)의 일부 스위칭 소자(예컨대, T1)의 문턱 전압이 쉬프트되어, 상기 게이트 구동부(300)가 정상적인 게이트 신호를 출력하지 못하는 것을 방지할 수 있다. 상기 게이트 구동부(300)의 상기 제1 풀업부(330)가 정상적으로 동작하지 못하는 경우, 상기 제2 풀업부(335)로 대체하여 상기 게이트 구동부(300)의 신뢰성을 향상시킬 수 있고, 상기 표시 장치의 수명을 증가시킬 수 있다.

도 7은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다. 도 8은 도 7의 게이트 구동부(300A) 및 도 7의 구동 제어부(200A)의 게이트 신호 판단부(220)를 나타내는 블록도이다.

본 실시예에 따른 표시 장치는 구동 제어부가 게이트 신호 판단부를 게이트 포함하는 것을 구동 회로의 구성을 제외하면, 도 1 내지 도 6의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 2, 도 4, 도 6, 도 7 및 도 8을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200A), 게이트 구동부(300A), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 전원 전압 생성부(600A)를 포함한다.

본 실시예에서는 상기 구동 제어부(200A)가 상기 게이트 신호 판단부(220)를 포함할 수 있다.

상기 게이트 신호 판단부(220)는 상기 게이트 구동부(300A)의 동작을 제어한다. 상기 게이트 신호 판단부(220)는 상기 게이트 구동부(300A)의 스테이지의 제1 풀업부 및 제2 풀업부를 선택적으로 활성화하는 선택 신호(TRC1, TRC2)를 상기 게이트 구동부(300A)로 출력할 수 있다.

상기 게이트 신호 판단부(220)는 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 크거나 같으면, 상기 게이트 구동부(300A)의 상기 제1 풀업부(330)가 정상적으로 동작하는 것으로 판단할 수 있다. 따라서, 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 크거나 같을 때(PD1 구간), 상기 게이트 신호 판단부(220)는 활성화 레벨을 갖는 제1 선택 신호(TRC1)를 상기 게이트 구동부(300)에 출력하고, 비활성화 레벨을 갖는 제2 선택 신호(TRC2)를 상기 게이트 구동부(300A)에 출력한다.

상기 제1 및 제2 선택 신호(TRC1, TRC2)에 따라 상기 게이트 구동부(300A)의 상기 제19 트랜지스터(T19)가 턴 온되고, 상기 제20 트랜지스터(T20)가 턴 오프되어, 상기 게이트 구동부(300A)는 상기 제1 풀업부(330)를 이용하여 상기 게이트 출력 신호를 출력한다.

상기 게이트 신호 판단부(220)는 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 작으면, 상기 게이트 구동부(300A)의 상기 제1 풀업부(330)가 정상적으로 동작하지 않을 위험이 있는 것으로 판단할 수 있다. 따라서, 상기 게이트 출력 신호(GF)의 하이 레벨이 쓰레스홀드 전압보다 작을 때(PD2 구간), 상기 게이트 신호 판단부(220)는 비활성화 레벨을 갖는 제1 선택 신호(TRC1)를 상기 게이트 구동부(300A)에 출력하고, 활성화 레벨을 갖는 제2 선택 신호(TRC2)를 상기 게이트 구동부(300A)에 출력한다.

본 실시예에 따르면, 표시 장치가 장기간 구동되면서, 상기 게이트 구동부(300A)의 일부 스위칭 소자(예컨대, T1)의 문턱 전압이 쉬프트되어, 상기 게이트 구동부(300A)가 정상적인 게이트 신호를 출력하지 못하는 것을 방지할 수 있다. 상기 게이트 구동부(300A)의 상기 제1 풀업부(330)가 정상적으로 동작하지 못하는 경우, 상기 제2 풀업부(335)로 대체하여 상기 게이트 구동부(300)의 신뢰성을 향상시킬 수 있고, 상기 표시 장치의 수명을 증가시킬 수 있다.

이상에서 설명한 본 발명에 따른 게이트 구동 회로 및 표시 장치에 따르면, 표시 장치의 신뢰성을 향상시키고, 표시 장치의 수명을 증가시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200, 200A: 구동 제어부
300, 300A: 게이트 구동부
310: 풀업 제어부 320: 제1 충전부
325: 제2 충전부 330: 제1 풀업부
335: 제2 풀업부 340: 캐리부
350: 제1 풀다운부 360: 제2 풀다운부
370: 인버팅부 381: 제1 유지부
382: 제2 유지부 383: 제3 유지부
384: 제4 유지부 385: 캐리 풀다운부
386: 제5 유지부 390: 선택부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600, 600A: 전원 전압 생성부

Claims

이전 스테이지 중 어느 하나의 캐리 신호인 제1 이전 캐리 신호에 응답하여 상기 제1 이전 캐리 신호를 제1 노드에 인가하는 풀업 제어부;
상기 제1 노드에 인가된 신호에 응답하여 클럭 신호를 제N 게이트 출력 신호로 출력하는 제1 풀업부;
상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 상기 제N 게이트 출력 신호로 출력하는 제2 풀업부;
상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 제N 캐리 신호로 출력하는 캐리부;
다음 스테이지 중 어느 하나의 캐리 신호인 제1 다음 캐리 신호에 응답하여 상기 제1 노드를 제2 게이트 오프 전압으로 풀다운 하는 제1 풀다운부;
상기 제1 다음 캐리 신호에 응답하여 상기 제N 게이트 출력 신호를 제1 게이트 오프 전압으로 풀다운 하는 제2 풀다운부; 및
상기 클럭 신호 및 상기 제1 게이트 오프 전압 또는 상기 제2 게이트 오프 전압을 기초로 인버팅 신호를 생성하여 인버팅 노드에 출력하는 인버팅부를 포함하고,
상기 제1 풀업부 및 상기 제2 풀업부는 선택적으로 활성화되는 것을 특징으로 하는 게이트 구동 회로 (N은 자연수).
제1항에 있어서, 상기 게이트 구동 회로는 복수의 스테이지들을 포함하고,
상기 스테이지들 중 적어도 하나의 스테이지의 게이트 출력 신호가 피드백 되는 것을 특징으로 하는 게이트 구동 회로.
제2항에 있어서, 상기 제1 풀업부는 제1 풀업 트랜지스터를 포함하고,
상기 제1 풀업 트랜지스터는 제2 노드에 연결되는 제어 전극, 상기 클럭 신호가 인가되는 입력 전극 및 상기 제N 게이트 출력 신호를 출력하는 게이트 출력 단자에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 게이트 구동 회로.
제3항에 있어서, 상기 제2 풀업부는 제2 풀업 트랜지스터를 포함하고,
상기 제2 풀업 트랜지스터는 제3 노드에 연결되는 제어 전극, 상기 클럭 신호가 인가되는 입력 전극 및 상기 제N 게이트 출력 신호를 출력하는 상기 게이트 출력 단자에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 게이트 구동 회로.
제4항에 있어서, 제1 선택 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제1 선택 트랜지스터를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제5항에 있어서, 제2 선택 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 선택 트랜지스터를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제1항에 있어서, 상기 제1 다음 캐리 신호에 응답하여 상기 제N 캐리 신호를 상기 제2 게이트 오프 전압으로 풀다운하는 캐리 풀다운부를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제7항에 있어서, 상기 인버팅 신호에 응답하여 상기 제N 게이트 출력 신호를 상기 제1 게이트 오프 전압으로 풀다운하는 제1 유지부를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제8항에 있어서, 상기 인버팅 신호에 응답하여 상기 제1 노드를 상기 제2 게이트 오프 전압으로 풀다운하는 제2 유지부를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제9항에 있어서, 상기 제1 이전 캐리 신호에 응답하여 상기 인버팅 노드를 상기 제2 게이트 오프 전압으로 풀다운하는 제3 유지부를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제10항에 있어서, 다음 스테이지 중 어느 하나의 캐리 신호이고 상기 제1 다음 캐리 신호와 상이한 제2 다음 캐리 신호에 응답하여 상기 제1 노드를 상기 제2 게이트 오프 전압으로 풀다운하는 제4 유지부를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제11항에 있어서, 상기 인버팅 신호에 응답하여 상기 제N 캐리 신호를 상기 제2 게이트 오프 전압으로 풀다운하는 제5 유지부를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
영상을 표시하는 표시 패널;
상기 표시 패널에 데이터 전압을 인가하는 데이터 구동 회로;
상기 표시 패널에 게이트 출력 신호를 인가하는 게이트 구동 회로; 및
상기 게이트 구동 회로의 동작을 제어하는 게이트 신호 판단부를 포함하고,
상기 게이트 구동 회로는
이전 스테이지 중 어느 하나의 캐리 신호인 제1 이전 캐리 신호에 응답하여 상기 제1 이전 캐리 신호를 제1 노드에 인가하는 풀업 제어부;
상기 제1 노드에 인가된 신호에 응답하여 클럭 신호를 제N 게이트 출력 신호로 출력하는 제1 풀업부;
상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 상기 제N 게이트 출력 신호로 출력하는 제2 풀업부;
상기 제1 노드에 인가된 신호에 응답하여 상기 클럭 신호를 제N 캐리 신호로 출력하는 캐리부;
다음 스테이지 중 어느 하나의 캐리 신호인 제1 다음 캐리 신호에 응답하여 상기 제1 노드를 제2 게이트 오프 전압으로 풀다운 하는 제1 풀다운부;
상기 제1 다음 캐리 신호에 응답하여 상기 제N 게이트 출력 신호를 제1 게이트 오프 전압으로 풀다운 하는 제2 풀다운부;
상기 클럭 신호 및 상기 제1 게이트 오프 전압 또는 상기 제2 게이트 오프 전압을 기초로 인버팅 신호를 생성하여 인버팅 노드에 출력하는 인버팅부를 포함하며,
상기 게이트 신호 판단부는 상기 제1 풀업부 및 상기 제2 풀업부를 선택적으로 활성화하는 선택 신호를 상기 게이트 구동 회로로 출력하는 것을 특징으로 하는 표시 장치 (N은 자연수).
제13항에 있어서, 상기 게이트 구동 회로에 구동 전압을 출력하는 전원 전압 생성부를 더 포함하고,
상기 전원 전압 생성부는 상기 게이트 신호 판단부를 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 데이터 구동 회로 및 상기 게이트 구동 회로의 구동 타이밍을 제어하는 구동 제어부를 더 포함하고,
상기 구동 제어부는 상기 게이트 신호 판단부를 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 게이트 구동 회로는 복수의 스테이지들을 포함하고,
상기 스테이지들 중 적어도 하나의 스테이지의 게이트 출력 신호가 상기 게이트 신호 판단부로 피드백 되는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 제1 풀업부는 제1 풀업 트랜지스터를 포함하고,
상기 제1 풀업 트랜지스터는 제2 노드에 연결되는 제어 전극, 상기 클럭 신호가 인가되는 입력 전극 및 상기 제N 게이트 출력 신호를 출력하는 게이트 출력 단자에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
제17항에 있어서, 상기 제2 풀업부는 제2 풀업 트랜지스터를 포함하고,
상기 제2 풀업 트랜지스터는 제3 노드에 연결되는 제어 전극, 상기 클럭 신호가 인가되는 입력 전극 및 상기 제N 게이트 출력 신호를 출력하는 상기 게이트 출력 단자에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
제18항에 있어서, 상기 게이트 구동 회로는 제1 선택 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제1 선택 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
제19항에 있어서, 상기 게이트 구동 회로는 제2 선택 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 선택 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.