JP6650459B2 - 表示パネル及びその駆動回路 - Google Patents

表示パネル及びその駆動回路 Download PDF

Info

Publication number
JP6650459B2
JP6650459B2 JP2017535692A JP2017535692A JP6650459B2 JP 6650459 B2 JP6650459 B2 JP 6650459B2 JP 2017535692 A JP2017535692 A JP 2017535692A JP 2017535692 A JP2017535692 A JP 2017535692A JP 6650459 B2 JP6650459 B2 JP 6650459B2
Authority
JP
Japan
Prior art keywords
switch
selection signal
electrically connected
generation module
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017535692A
Other languages
English (en)
Other versions
JP2018506065A (ja
Inventor
左清成
曹昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018506065A publication Critical patent/JP2018506065A/ja
Application granted granted Critical
Publication of JP6650459B2 publication Critical patent/JP6650459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、表示技術分野に関し、特に表示パネル及びその駆動回路に関する。
従来の表示パネルは、一般的に駆動回路を含み、従来の駆動回路は、前記表示パネルの画素ユニットを制御して相応する画像を表示した。
従来の駆動回路は、前記表示パネルに対し駆動する方法として一般的に、
前記駆動回路生成走査信号、データ信号及び選択信号を有し、前記走査信号は、走査線を介して前記画素ユニットに送信され、前記データ信号は、データ線を介して前記画素ユニットに送信され、前記選択信号は、前記データ信号の前記画素ユニットへの出力を選択的に制御する。
実践において、発明者は、従来技術には以下のような問題が存在することに気付いた。
前記走査信号を介して前記表示パネルの画素ユニットを走査する過程において、前記選択信号は、走査対象が一行の画素から他行の画素に転換する際に、いずれもレベル変換を行う必要があるため、前記選択信号のレベル変換頻度が高い。
従って、上記の技術課題を解決する必要があった。
本発明は、駆動回路の選択信号のレベル変換頻度を低減することができる、表示パネル及びその駆動回路を提供することを目的としている。
上記の問題を解決するために、本発明の技術手段は、以下のとおりである。
駆動回路であって、
前記駆動回路は、相応する表示パネルの画素配列を制御して画像を表示し、前記駆動回路は、
前記画素配列に提供されるデータ信号を生成する、データ信号提供モジュールと、
第一選択信号を提供する、第一選択信号生成モジュールと、
第二選択信号を提供する、第二選択信号生成モジュールと、
選択モジュールと、を含み、
前記選択モジュールは、少なくとも二つの選択スイッチスイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と電気的に接続され、前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により前記データ信号を前記画素配列に出力し、
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
前記駆動回路は、さらに走査信号提供モジュールを含み、前記走査信号提供モジュールは、前記画素配列と電気的に接続され、前記走査信号提供モジュールは、走査信号を生成し、前記走査信号を前記画素配列に送信する。
前記駆動回路において、
前記第一スイッチは、第一制御端と、第一入力端と、第一出力端とを含み、
前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第一出力端と前記第一画素列とは、電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端とを含み、
前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第二出力端と前記第二画素列とは、電気的に接続され、
前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
前記第三スイッチは、第三制御端と、第三入力端と、第三出力端とを含み、
前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第三出力端と前記第四スイッチとは、電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端とを含み、
前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され;
前記第四入力端と前記第三出力端とは、電気的に接続され、
前記第四出力端と前記第三画素列とは、電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する。
前記駆動回路において、
前記第一電流通路は、前記第三電流通路がオンする時にオフし、且つ、前記第三電流通路がオフする時にオンし、
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンし、
前記第三電流通路は、前記第一電流通路がオンする時にオフ、且つ、前記第一電流通路がオフする時にオンし、
前記第四電流通路は、前記第二電流通路オンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
前記駆動回路において、
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間は同一であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間は同一であり、
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間ともに2K個のクロックユニット周期であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間ともに4K個のクロックユニット周期であり、前記Kは正整数であり、
前記画素配列の走査信号のハイレベルの上がりエッジの開始時間は、前記第一選択信号のハイレベルの持続時間内、または、前記第二選択信号のハイレベルの持続時間内に位置する。
駆動回路であって、
前記駆動回路は、相応する表示パネル中の画素配列を正規化して画像を表示し、前記駆動回路は、
前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
第一選択信号を提供する第一選択信号生成モジュールと、
第二選択信号を提供する第二選択信号生成モジュールと、
選択モジュールと、を含み、
前記選択モジュールは、
少なくとも二つの選択スイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列と、電気的に接続され、
前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力する。
前記駆動回路において、
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素列と、電気的に接続される。
前記駆動回路において、
前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第一出力端と前記第一画素列とは、電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第二出力端と前記第二画素列とは、電気的に接続され、
前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフ制御し、
前記第三スイッチは、
前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第三出力端と前記第四スイッチとは、電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第四入力端と前記第三出力端とは、電気的に接続され、
前記第四出力端と前記第三画素列とは、電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する。
前記駆動回路において、
前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される。
前記駆動回路において、
前記第一電流通路は、前記第三電流通路がオンする時にオフし、且つ、前記第三電流通路オフする時にオンし、
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンし、
前記第三電流通路は、前記第一電流通路オンする時にオフし、且つ、前記第一電流通路がオフする時にオンし、
前記第四電流通路は、前記第二電流通路オンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
前記駆動回路において、
前記第一スイッチと前記第二スイッチともにNチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにPチャンネル金属酸化物半導体トランジスタであり、または、
前記第一スイッチと前記第二スイッチともにPチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにNチャンネル金属酸化物半導体トランジスタである。
前記駆動回路において、
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間は同一であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間は同一であり、
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベル持続時間とともに2K個のクロックユニット周期であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベル持続時間ともに4K個のクロックユニット周期であり、前記Kは正整数であり、
前記画素配列の走査信号のハイレベルの上がりエッジの開始時間は、前記第一選択信号のハイレベルの持続時間内または、前記第二選択信号のハイレベルの持続時間内に位置する。
前記駆動回路において、
前記走査信号のハイレベルの持続時間は、3K個のクロックユニット周期であり、前記走査信号のローレベルの持続時間も3K個のクロックユニット周期である。
表示パネルであって、
前記表示パネルは、
画素配列、及び、前記画素配列を制御して画像を表示する駆動回路を含み、
前記駆動回路は、
前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
第一選択信号を提供する第一選択信号生成モジュールと、
第二選択信号を提供する第二選択信号生成モジュールと、
選択モジュールと、を含み、
前記選択モジュールは、
少なくとも二つの選択スイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と、電気的に接続され、
前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号と、前記データ信号と、を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力する。
前記表示パネルにおいて、
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素列と、電気的に接続される。
前記表示パネルにおいて、
前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
前記第一制御端は、前記第一選択信号生成モジュールと電気的に接続され、
前記第一入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第一出力端は、前記第一画素列と電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
前記第二制御端は、前記第二選択信号生成モジュールと電気的に接続され、
前記第二入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第二出力端は、前記第二画素列と電気的に接続され、
前記第二制御端は、前記第二選択信号受信し、且つ前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
前記第三スイッチは、第三制御端と、第三入力端と、第三出力端と、を含み、
前記第三制御端は、前記第一選択信号生成モジュールと電気的に接続され、
前記第三入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第三出力端は、前記第四スイッチと電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
前記第四制御端は、前記第二選択信号生成モジュールと電気的に接続され、
前記第四入力端は、前記第三出力端と電気的に接続され、
前記第四出力端は、前記第三画素列と電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、且つ、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する。
前記表示パネルにおいて、
前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される。
前記表示パネルにおいて、
前記第一電流通路は、前記第三電流通路がオンする時にオフし、且つ前記第三電流通路がオフする時にオンし、
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンし、
前記第三電流通路は、前記第一電流通路がオンする時にオフし、且つ、前記第一電流通路がオフする時にオンし、
前記第四電流通路は、前記第二電流通路がオンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
前記表示パネルにおいて、
前記第一スイッチと前記第二スイッチともにNチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにPチャンネル金属酸化物半導体トランジスタであり、または、
前記第一スイッチと前記第二スイッチともにPチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにNチャンネル金属酸化物半導体トランジスタである。
前記表示パネルにおいて、
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間が同一であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間が同一であり、;
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベル持続時間ともに2K個のクロックユニット周期であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベル持続時間ともに4K個のクロックユニット周期であり、前記Kは正整数であり、
前記画素配列の走査信号のハイレベルの上がりエッジの開始時間は、前記第一選択信号のハイレベルの持続時間内、または、前記第二選択信号のハイレベルの持続時間内に位置する。
前記表示パネルにおいて、
前記走査信号のハイレベルの持続時間が、3K個のクロックユニット周期であり、前記走査信号のローレベルの持続時間も、3K個のクロックユニット周期である。
従来技術に比較すると、本発明は、前記駆動回路の選択信号のレベル変換頻度を有効に減少することができる。
本発明の内容を理解しやすくするために、以下に好ましい実施例を挙げながら、図面を参照して説明する。
本発明の表示パネルのブロック図である。 図1に示す表示パネルの第一実施例の回路図である。 図2に示す表示パネルの駆動信号の波形図である。
以下、図面を参照しながら本発明の実施可能な特定実施例について説明する。本発明において方向を表す用語、例えば、「上」、「下」、「前」、「後」、「左」、「右」、「頂」、「底」、「水平」、「垂直」等は、図面における方向を示すだけである。よって、使用する方向用語は、本発明を説明及び理解するためのものであり、本発明を限定するものではない。
図1に示すように、図1は、本発明の表示パネルのブロック図である。
本発明の表示パネルは、例えばTFT-LCD(Thin Film Transistor Liquid Crystal Display、薄膜トランジスタ液晶表示パネル)、OLED(Organic Light Emitting Diode、有機LED表示パネル)等である。
本発明の表示パネルは、画素配列10及び駆動回路20を含む。
前記駆動回路20は、前記表示パネル中の前記画素配列10と電気的に接続され、前記駆動回路20は、前記画素配列10を制御して画像を表示し、前記駆動回路20は、データ信号提供モジュール201と、第一選択信号生成モジュール202と、第二選択信号生成モジュール203及び選択モジュール204を含む。
前記データ信号提供モジュール201は、生成データ信号を生成し、前記データ信号は、前記画素配列10に提供される。前記第一選択信号生成モジュール202は、第一選択信号MUX1を提供する。前記第二選択信号生成モジュール203は、第二選択信号MUX2を提供する。前記選択モジュール204は、少なくとも二つの選択スイッチの組み合わせを含み、前記選択スイッチの組み合わせは、前記第一選択信号生成モジュール202と、前記第二選択信号生成モジュール203と、前記データ信号提供モジュール201及び前記画素配列10と、電気的に接続され、前記選択スイッチの組み合わせは、前記第一選択信号MUX1、前記第二選択信号MUX2及び前記データ信号を受信し、且つ前記第一選択信号MUX1及び前記第二選択信号MUX2により、前記データ信号を前記画素配列10に出力する。
前記駆動回路20は、さらに走査信号提供モジュールを含み、前記走査信号提供モジュールは、前記画素配列10と電気的に接続され、前記走査信号提供モジュールは、走査信号(ゲート信号)を生成し、且つ、前記走査信号を前記画素配列10に送信する。
図2に示すように、図2は、図1に示す表示パネルの第一実施例の回路図である。
本実施例において、前記画素配列10は、少なくとも一つの第一画素行101及び少なくとも一つの第二画素行102を含み、前記第一画素行101及び前記第二画素行102は、第一方向30に沿って配列(一次元配列)の形式に配列する。前記第一画素行101は、少なくとも一つの第一画素R1と、少なくとも一つの第二画素G1及び少なくとも一つの第三画素B1を含み、前記第一画素R1と、前記第二画素G1及び前記第三画素B1は、第二方向40に沿って配列(一次元配列)の形式に配列する。前記第二画素行102は、少なくとも一つの第四画素R2、少なくとも一つの第五画素G2及び少なくとも一つの第六画素B2を含み、前記第四画素R2と、前記第五画素G2及び前記第六画素B2は、前記第二方向40に沿って配列(一次元配列)の形式に配列する。前記画素配列10は、さらに、少なくとも一つの第一画素列103と、少なくとも一つの第二画素列104及び少なくとも一つの第三画素列105を含み、前記第一画素列103は、前記第一画素R1及び前記第四画素R2を含み、前記第二画素列104は、前記第二画素G1及び前記第五画素G2を含み、前記第三画素列105は、前記第三画素B1及び前記第六画素B2を含む。前記第一方向30は、前記第二方向40に垂直になる。
本実施例において、前記選択スイッチの組み合わせは、第一スイッチ2041と、第二スイッチ2042と、第三スイッチ2043及び第四スイッチ2044を含む。前記第一スイッチ2041は、前記第一選択信号生成モジュール202と、前記データ信号提供モジュール201及び前記画素配列10中の第一画素列103と、電気的に接続される。前記第二スイッチ2042は、前記第二選択信号生成モジュール203と、前記データ信号提供モジュール201及び前記画素配列10中の第二画素列104と、電気的に接続される。前記第三スイッチ2043は、前記第一選択信号生成モジュール202と、前記データ信号提供モジュール201及び前記第四スイッチ2044と、電気的に接続される。前記第四スイッチ2044は、前記第二選択信号生成モジュール203と、前記第三スイッチ2043及び前記画素配列10中の第三画素列105と、電気的に接続される。
本実施例において、前記第一スイッチ2041と、前記第二スイッチ2042と、前記第三スイッチ2043及び前記第四スイッチ2044ともに三極管であってもよい。前記第一スイッチ2041は、第一制御端20411と、第一入力端20412及び第一出力端20413を含む。前記第一制御端20411は、前記第一選択信号生成モジュール202と電気的に接続され、具体的に、前記第一制御端20411は、第一信号線2021を介して前記第一選択信号生成モジュール202と電気的に接続される。前記第一入力端20412は、前記データ信号提供モジュール201と電気的に接続される。前記第一出力端20413は、前記第一画素列103と電気的に接続される。なお、前記第一制御端20411は、前記第一選択信号MUX1を受信し、且つ前記第一選択信号MUX1により、前記第一入力端20412と前記第一出力端20413との間の第一電流通路のオン及びオフを制御する。
前記第二スイッチ2042は、第二制御端20421と、第二入力端20422及び第二出力端20423を含む。前記第二制御端20421は、前記第二選択信号生成モジュール203と電気的に接続され、具体的に、前記第二制御端20421は、第二信号線2031を介して前記第二選択信号生成モジュール203と電気的に接続される。前記第二入力端20422は、前記データ信号提供モジュール201と電気的に接続される。前記第二出力端20423は、前記第二画素列104と電気的に接続される。なお、前記第二制御端20421は、前記第二選択信号MUX2を受信し、且つ、前記第二選択信号MUX2により、前記第二入力端20422と前記第二出力端20423との間の第二電流通路のオン及びオフを制御する。
前記第三スイッチ2043は、第三制御端20431と、第三入力端20432及び第三出力端20433を含む。前記第三制御端20431は、前記第一選択信号生成モジュール202と電気的に接続され、具体的には、前記第三制御端20431は、前記第一信号線2021を介して前記第一選択信号生成モジュール202と電気的に接続される。前記第三入力端20432与前記データ信号提供モジュール201電気的に接続される。前記第三出力端20433は、前記第四スイッチ2044と電気的に接続される。なお、前記第三制御端20431は、前記第一選択信号MUX1を受信し、且つ、前記第一選択信号MUX1により、前記第三入力端20432と前記第三出力端20433との間の第三電流通路のオン及びオフを制御する。
前記第四スイッチ2044は、第四制御端20441と、第四入力端20442及び第四出力端20443を含む。前記第四制御端20441は、前記第二選択信号生成モジュール203と電気的に接続され、具体的には、前記第四制御端20441は、前記第二信号線2031を介して前記第二選択信号生成モジュール203と電気的に接続される。前記第四入力端20442は、前記第三出力端20433と電気的に接続される。前記第四出力端20443は、前記第三画素列105と電気的に接続される。なお、前記第四制御端20441は、前記第二選択信号MUX2を受信し、且つ、前記第二選択信号MUX2により前記第四入力端20442と前記第四出力端20443との間の第四電流通路のオン及びオフを制御する。
本実施例において、前記第一スイッチ2041と前記第二スイッチ2042とともにNMOS(Negative channel Metal Oxide Semiconductor、Nチャンネル金属酸化物半導体)トランジスタ、前記第三スイッチ2043と前記第四スイッチ2044とともにPMOS(Positive channel Metal Oxide Semiconductor、Pチャンネル金属酸化物半導体)トランジスタである。
前記第一電流通路は、前記第三電流通路がオンする時にオフし、且つ、前記第三電流通路がオフする時にオンする。
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンする。
前記第三電流通路は、前記第一電流通路がオンする時にオフし、且つ、前記第一電流通路がオフする時にオンする。
前記第四電流通路は、前記第二電流通路がオンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
本実施例において、前記第一選択信号MUX1のハイレベルの持続時間と前記第二選択信号MUX2のハイレベルの持続時間が同一であり、前記第一選択信号MUX1のローレベルの持続時間と前記第二選択信号MUX2のローレベルの持続時間が同一である。
前記第一選択信号MUX1のハイレベルの持続時間と前記第二選択信号MUX2のハイレベルの持続時間とともに2K個のクロックユニット周期であり、前記第一選択信号MUX1のローレベルの持続時間と前記第二選択信号MUX2のローレベルの持続時間とともに4K個のクロックユニット周期であり、前記走査信号(前記第一画素行101が対応する第一走査信号Gate1、前記第二画素行102が対応する第二走査信号Gate2を含む)のハイレベルの持続時間が3K個のクロックユニット周期であり、前記走査信号のローレベルの持続時間も3K個のクロックユニット周期である。なお、前記Kは正の整数である。例えば、前記K=1である。
前記画素配列10の走査信号のハイレベルの上がりエッジの開始時間は、前記第一選択信号MUX1のハイレベルの持続時間内、または、前記第二選択信号MUX2のハイレベルの持続時間内に位置する。
図3に示すように、図3は、図2に示す表示パネルの駆動信号の波形図である。
以下、前記第一画素行101が対応する第一走査信号Gate1と、前記第二画素行102が対応する第二走査信号Gate2がハイレベル時に、前記画素配列10中の画素のスイッチをオンし、ローレベル時に前記画素のスイッチをオフする例を一例として説明する。逆も同様である。
一個目のクロックユニット周期301において、
前記走査信号提供モジュールが生成した前記第一走査信号Gate1はハイレベルであり、前記第二走査信号Gate2はローレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオンし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオフする。
前記第一選択信号MUX1がハイレベルであり、前記第二選択信号MUX2がローレベルである。この際、前記第一スイッチ2041の前記第一電流通路がオンし、前記第二スイッチ2042の前記第二電流通路がオフし、前記第三スイッチ2043の前記第三電流通路がオフし、前記第四スイッチ2044の前記第四電流通路がオンする。前記データ信号は、前記第一電流通路を介して前記第一画素列103の前記第一画素R1中に入力され、前記第一画素R1に対し電圧を印加する。
二個目のクロックユニット周期302において、
前記第一走査信号Gate1は依然としてハイレベルであり、前記第二走査信号Gate2は依然としてローレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオンし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオフする。
前記第一選択信号MUX1がローレベルであり、前記第二選択信号MUX2がローレベルである。この際、前記第一電流通路がオフし、前記第二電流通路がオフし、前記第三電流通路がオンし、前記第四電流通路がオンする。前記データ信号は、前記第三電流通路及び前記第四電流通路を介して前記第三画素列105の前記第三画素B1中に入力され、前記第三画素B1に対し電圧を印加する。
三個目クのロックユニット周期303において、
前記第一走査信号Gate1は依然としてハイレベルであり、前記第二走査信号Gate2は依然としてローレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオンし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオフする。
前記第一選択信号MUX1がローレベルであり、前記第二選択信号MUX2がハイレベルである。この際、前記第一電流通路がオフし、前記第二電流通路がオンし、前記第三電流通路がオンし、前記第四電流通路がオフする。前記データ信号は、前記第二電流通路を介して前記第二画素列104の前記第二画素G1中に入力され、前記第二画素G1に対し電圧を印加する。
四個目のクロックユニット周期304において、
前記第一走査信号Gate1がローレベルであり、前記第二走査信号Gate2がハイレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオフし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオンする。
前記第一選択信号MUX1はローレベルに保持し、前記第二選択信号MUX2はハイレベルに保持する。この際、前記第一電流通路がオフし、前記第二電流通路がオンし、前記第三電流通路がオンし、前記第四電流通路がオフする。前記データ信号は、前記第二電流通路を介して前記第二画素列104の前記第五画素G2中に入力され、前記第五画素G2に対し電圧を印加する。
五個目のクロックユニット周期305において、
前記第一走査信号Gate1は依然としてローレベルであり、前記第二走査信号Gate2は依然としてハイレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオフし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオンする。
前記第一選択信号MUX1はローレベルに保持し、前記第二選択信号MUX2はローレベルである。この際、前記第一電流通路がオフし、前記第二電流通路がオフし、前記第三電流通路がオンし、前記第四電流通路がオンする。前記データ信号は、前記第三電流通路及び前記第四電流通路を介して前記第三画素列105の前記第六画素B2中に入力され、前記第六画素B2に対し電圧を印加する。
六個目のクロックユニット周期306において、
前記第一走査信号Gate1は依然としてローレベルであり、前記第二走査信号Gate2は依然としてハイレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオフし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオンする。
前記第一選択信号MUX1がハイレベルであり、前記第二選択信号MUX2は依然としてローレベルである。この際、前記第一電流通路がオンし、前記第二電流通路がオフし、前記第三電流通路がオフし、前記第四電流通路がオンする。前記データ信号は、前記第一電流通路を介して前記第一画素列103の前記第四画素R2中に入力され、前記第四画素R2に対し電圧を印加する。
このように、全体画面の更新を完成するまで、以下これによって類推する。
前述した技術手段により、前記選択信号のレベル変換頻度を有効に減少させることができ、即ち、前記選択信号のレベル変換頻度をN次/フレームから(N/2)次/フレームに減少させる。ここで、前記Nは、前記画素配列の画素行の数である。
また、前述した技術手段により、前記表示パネルの配線の数を減少させることで、前記表示パネルの解像度の向上が前記配線数の制限を受けない。
本発明の表示パネルの第二実施例は、上記の第一実施例に相似するが、以下の点で相違する。
前記第一スイッチ2041と前記第二スイッチ2042とともにPMOS(Positive channel Metal Oxide Semiconductor、Pチャンネル金属酸化物半導体)トランジスタであり、前記第三スイッチ2043と前記第四スイッチ2044とともにNMOS(Negative channel Metal Oxide Semiconductor、Nチャンネル金属酸化物半導体)トランジスタである。
一または多数の実施形態を例示して本発明を説明したが、当業者であれば、本発明の明細書及び図面に基づいて、変更や改良を想到するが、本発明は、このような変更や改良を含むものであり、且つ、特許請求の範囲に制限される。特に、上記の部材より執行する各機能に関して、これら部材を説明するための用語は、当該部材の機能(例えば、機能が相等するなど)執行するための任意部材(特別な指定する場合を除く)を説明するためであり、構造的に、本明細書において例示した実施形態の機能の構造と異なる場合も含む。さらに、本願明細書の特定特徴において、幾つかの実施形態の一例のみ開示したが、このような特徴は、他の実施形態と組み合わせることができる。さらに、「含む」、「有する」、「含有」または、発明を実施するための形態あるいは特許請求の範囲において使用される他の用語は、「包含」と同一または類似する意味である。
上記により、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を脱出しない限り、当業者であれば、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。

Claims (10)

  1. 駆動回路であって、前記駆動回路は、相応する表示パネルの画素配列を制御して画像を表示し、
    前記駆動回路は、
    前記画素配列に提供されるデータ信号を生成する、データ信号提供モジュールと、
    第一選択信号を提供する、第一選択信号生成モジュールと、
    第二選択信号を提供する、第二選択信号生成モジュール、及び、
    選択モジュールを含み、
    前記選択モジュールは、少なくとも二つの選択スイッチの組み合わせを含み、
    前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と、電気的に接続され、前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により前記データ信号を前記画素配列に出力し、
    前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
    前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、且つ前記第一スイッチは、前記第一画素列と前記データ信号提供モジュールとの間に配置され、前記第一画素列と前記データ信号提供モジュールと直接に電気的に接続され、
    前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、且つ前記第二スイッチは、前記第二画素列と前記データ信号提供モジュールとの間に配置され、前記第二画素列と前記データ信号提供モジュールと直接に電気的に接続され、
    前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
    前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
    前記駆動回路は、さらに走査信号提供モジュールを含み、
    前記走査信号提供モジュールは、前記画素配列と電気的に接続され、
    前記走査信号提供モジュールは、走査信号を生成し、前記走査信号を前記画素配列に送信し、
    前記第一選択信号生成モジュールが、データ信号を前記画素配列中の第一画素列に入力するように制御し、前記第二選択信号生成モジュールが、データ信号を前記画素配列中の第二画素列に入力するように制御し、前記第一選択信号生成モジュールと前記第二選択信号生成モジュールとが、データ信号を前記画素配列中の第三画素列に入力するように制御し、
    前記第一選択信号がハイレベルである時に、前記第一スイッチがオンであり、前記第三スイッチがオフであり、前記第一選択信号がローレベルである時に、前記第一スイッチがオフであり、前記第三スイッチがオンであり、前記第二選択信号がハイレベルである時に、前記第二スイッチがオンであり、前記第四スイッチがオフであり、前記第二選択信号がローレベルである時に、前記第二スイッチがオフであり、前記第四スイッチがオンであり、前記第一スイッチと前記第二スイッチとがNチャンネル金属酸化物半導体であり、前記第三スイッチと前記第四スイッチとがPチャンネル金属酸化物半導体である、
    ことを特徴とする駆動回路。
  2. 前記第一スイッチは、第一制御端と、第一入力端と、第一出力端とを含み、
    前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
    前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
    前記第一出力端と前記第一画素列とは、電気的に接続され、
    前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
    前記第二スイッチは、第二制御端と、第二入力端と、第二出力端とを含み、
    前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
    前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
    前記第二出力端と前記第二画素列とは、電気的に接続され、
    前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
    前記第三スイッチは、第三制御端と、第三入力端と、第三出力端とを含み、
    前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
    前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
    前記第三出力端と前記第四スイッチとは、電気的に接続され、
    前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
    前記第四スイッチは、第四制御端と、第四入力端と、第四出力端とを含み、
    前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され
    前記第四入力端と前記第三出力端とは、電気的に接続され、
    前記第四出力端と前記第三画素列とは、電気的に接続され、
    前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する、ことを特徴とする請求項1に記載の駆動回路。
  3. 駆動回路であって、前記駆動回路は、相応する表示パネル中の画素配列を制御して画像を表示し、
    前記駆動回路は、
    前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
    第一選択信号を提供する第一選択信号生成モジュールと、
    第二選択信号を提供する第二選択信号生成モジュール、及び、
    選択モジュール、を含み、
    前記選択モジュールは、少なくとも二つの選択スイッチの組み合わせを含み、
    前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列と、電気的に接続され、前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力し、
    前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
    前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、且つ前記第一スイッチは、前記第一画素列と前記データ信号提供モジュールとの間に配置され、前記第一画素列と前記データ信号提供モジュールと直接に電気的に接続され、
    前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、且つ前記第二スイッチは、前記第二画素列と前記データ信号提供モジュールとの間に配置され、前記第二画素列と前記データ信号提供モジュールと直接に電気的に接続され、
    前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
    前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
    前記第一選択信号生成モジュールが、データ信号を前記画素配列中の第一画素列に入力するように制御し、前記第二選択信号生成モジュールが、データ信号を前記画素配列中の第二画素列に入力するように制御し、前記第一選択信号生成モジュールと前記第二選択信号生成モジュールとが、データ信号を前記画素配列中の第三画素列に入力するように制御し、
    前記第一選択信号がハイレベルである時に、前記第一スイッチがオンであり、前記第三スイッチがオフであり、前記第一選択信号がローレベルである時に、前記第一スイッチがオフであり、前記第三スイッチがオンであり、前記第二選択信号がハイレベルである時に、前記第二スイッチがオンであり、前記第四スイッチがオフであり、前記第二選択信号がローレベルである時に、前記第二スイッチがオフであり、前記第四スイッチがオンであり、前記第一スイッチと前記第二スイッチとがNチャンネル金属酸化物半導体であり、前記第三スイッチと前記第四スイッチとがPチャンネル金属酸化物半導体である、
    ことを特徴とする駆動回路。
  4. 前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
    前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
    前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
    前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
    前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素列と、電気的に接続される、ことを特徴とする請求項3に記載の駆動回路。
  5. 前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
    前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
    前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
    前記第一出力端と前記第一画素列とは、電気的に接続され、
    前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
    前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
    前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
    前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
    前記第二出力端と前記第二画素列とは、電気的に接続され、
    前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフ制御し、
    前記第三スイッチは、第三制御端と、第三入力端と、第三出力端と、を含み、
    前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
    前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
    前記第三出力端と前記第四スイッチとは、電気的に接続され、
    前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
    前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
    前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
    前記第四入力端と前記第三出力端とは、電気的に接続され、
    前記第四出力端と前記第三画素列とは、電気的に接続され、
    前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する、
    ことを特徴とする請求項4に記載の駆動回路。
  6. 前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
    前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
    前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
    前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される、ことを特徴とする請求項5に記載の駆動回路。
  7. 表示パネルであって、
    前記表示パネルは、
    画素配列、及び、前記画素配列を制御して画像を表示する駆動回路を含み、
    前記駆動回路は、
    前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
    第一選択信号を提供する第一選択信号生成モジュールと、
    第二選択信号を提供する第二選択信号生成モジュールと、
    選択モジュールと、を含み、
    前記選択モジュールは、少なくとも二つの選択スイッチの組み合わせを含み、
    前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と、電気的に接続され、
    前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号と、前記データ信号と、を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力し、
    前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
    前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、且つ前記第一スイッチは、前記第一画素列と前記データ信号提供モジュールとの間に配置され、前記第一画素列と前記データ信号提供モジュールと直接に電気的に接続され、
    前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、且つ前記第二スイッチは、前記第二画素列と前記データ信号提供モジュールとの間に配置され、前記第二画素列と前記データ信号提供モジュールと直接に電気的に接続され、
    前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
    前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
    前記第一選択信号生成モジュールが、データ信号を前記画素配列中の第一画素列に入力するように制御し、前記第二選択信号生成モジュールが、データ信号を前記画素配列中の第二画素列に入力するように制御し、前記第一選択信号生成モジュールと前記第二選択信号生成モジュールとが、データ信号を前記画素配列中の第三画素列に入力するように制御し、
    前記第一選択信号がハイレベルである時に、前記第一スイッチがオンであり、前記第三スイッチがオフであり、前記第一選択信号がローレベルである時に、前記第一スイッチがオフであり、前記第三スイッチがオンであり、前記第二選択信号がハイレベルである時に、前記第二スイッチがオンであり、前記第四スイッチがオフであり、前記第二選択信号がローレベルである時に、前記第二スイッチがオフであり、前記第四スイッチがオンであり、前記第一スイッチと前記第二スイッチとがNチャンネル金属酸化物半導体であり、前記第三スイッチと前記第四スイッチとがPチャンネル金属酸化物半導体である、
    ことを特徴とする表示パネル。
  8. 前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
    前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
    前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
    前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
    前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素配列と、電気的に接続される、ことを特徴とする請求項7に記載の表示パネル
  9. 前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
    前記第一制御端は、前記第一選択信号生成モジュールと電気的に接続され、
    前記第一入力端は、前記データ信号提供モジュールと電気的に接続され、
    前記第一出力端は、前記第一画素列と電気的に接続され、
    前記第一制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
    前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
    前記第二制御端は、前記第二選択信号生成モジュールと電気的に接続され、
    前記第二入力端は、前記データ信号提供モジュールと電気的に接続され、
    前記第二出力端は、前記第二画素列と電気的に接続され、
    前記第二制御端は、前記第二選択信号受信し、且つ前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
    前記第三スイッチは、第三制御端と、第三入力端と、第三出力端と、を含み、
    前記第三制御端は、前記第一選択信号生成モジュールと電気的に接続され、
    前記第三入力端は、前記データ信号提供モジュールと電気的に接続され、
    前記第三出力端は、前記第四スイッチと電気的に接続され、
    前記第三制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
    前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
    前記第四制御端は、前記第二選択信号生成モジュールと電気的に接続され、
    前記第四入力端は、前記第三出力端と電気的に接続され、
    前記第四出力端は、前記第三画素列と電気的に接続され、
    前記第四制御端は、前記第二選択信号を受信し、且つ、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する、ことを特徴とする請求項8に記載の表示パネル。
  10. 前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
    前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
    前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
    前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される、ことを特徴とする請求項9に記載の表示パネル。
JP2017535692A 2014-12-31 2015-01-13 表示パネル及びその駆動回路 Active JP6650459B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410854010.1A CN104485063B (zh) 2014-12-31 2014-12-31 显示面板及其驱动电路
CN201410854010.1 2014-12-31
PCT/CN2015/070620 WO2016106843A1 (zh) 2014-12-31 2015-01-13 显示面板及其驱动电路

Publications (2)

Publication Number Publication Date
JP2018506065A JP2018506065A (ja) 2018-03-01
JP6650459B2 true JP6650459B2 (ja) 2020-02-19

Family

ID=52759603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017535692A Active JP6650459B2 (ja) 2014-12-31 2015-01-13 表示パネル及びその駆動回路

Country Status (6)

Country Link
JP (1) JP6650459B2 (ja)
KR (1) KR101977710B1 (ja)
CN (1) CN104485063B (ja)
EA (1) EA033985B1 (ja)
GB (1) GB2550728B (ja)
WO (1) WO2016106843A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575355B (zh) * 2014-12-31 2017-02-01 深圳市华星光电技术有限公司 显示面板及其驱动电路
CN105096866A (zh) * 2015-08-07 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器及其控制方法
CN107274832B (zh) * 2017-08-15 2019-07-23 深圳市华星光电半导体显示技术有限公司 驱动电路及显示装置
US10991310B2 (en) 2018-01-31 2021-04-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit and display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
KR100686335B1 (ko) * 2003-11-14 2007-02-22 삼성에스디아이 주식회사 표시장치 및 그의 구동방법
JP2007248553A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 画像表示装置を備える情報端末
JP2007271877A (ja) * 2006-03-31 2007-10-18 Agilent Technol Inc Tftアレイ試験方法
US8284039B2 (en) * 2008-03-05 2012-10-09 Earthwave Technologies, Inc. Vehicle monitoring system with power consumption management
JP4674280B2 (ja) * 2008-03-13 2011-04-20 奇美電子股▲ふん▼有限公司 デマルチプレクサ、それを用いた電子装置、液晶表示装置
CN101533616B (zh) * 2008-03-14 2011-05-18 胜华科技股份有限公司 一种用于液晶显示器的多工驱动电路
JP2010032974A (ja) * 2008-07-31 2010-02-12 Hitachi Displays Ltd 液晶表示装置
CN101887676A (zh) * 2009-05-14 2010-11-17 奇景光电股份有限公司 源极驱动器
JP5777300B2 (ja) * 2010-07-05 2015-09-09 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
CN104575355B (zh) * 2014-12-31 2017-02-01 深圳市华星光电技术有限公司 显示面板及其驱动电路

Also Published As

Publication number Publication date
EA033985B1 (ru) 2019-12-17
GB201712019D0 (en) 2017-09-06
CN104485063B (zh) 2016-08-17
KR20170097722A (ko) 2017-08-28
WO2016106843A1 (zh) 2016-07-07
GB2550728A (en) 2017-11-29
KR101977710B1 (ko) 2019-05-13
GB2550728B (en) 2021-06-23
EA201791486A1 (ru) 2017-11-30
CN104485063A (zh) 2015-04-01
JP2018506065A (ja) 2018-03-01

Similar Documents

Publication Publication Date Title
US9892676B2 (en) Gate driving circuit providing a matched gate driving signal, corresponding driving method, display circuit and display apparatus
KR102607402B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
US20180122289A1 (en) Shift register, driving method, gate driving circuit and display device
JP6486495B2 (ja) 表示パネル及びその駆動回路
US9997136B2 (en) Display circuit and driving method and display apparatus thereof
US9685127B2 (en) Array substrate, method for driving array substrate, and display device
US10475409B2 (en) Gate drive circuit, display panel, and driving method for the gate drive circuit
KR102126455B1 (ko) 버퍼 회로 및 버퍼 회로의 구동 방법
KR102485454B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
US10692437B2 (en) GOA circuitry unit, GOA circuit and display panel
US20180053471A1 (en) Shift register module and display driving circuit thereof
EP3067878A1 (en) Scan driver and organic light-emitting display using same
CN104157236A (zh) 一种移位寄存器及栅极驱动电路
US20110001689A1 (en) Active matrix type display apparatus
US9805637B2 (en) Display devices for compensating for kickback-voltage effect
US10037738B2 (en) Display gate driver circuits with dual pulldown transistors
US20210366347A1 (en) Pixel driving circuit, method, and display apparatus
JP6650459B2 (ja) 表示パネル及びその駆動回路
US9727165B2 (en) Display with driver circuitry having intraframe pause capabilities
EP3223267B1 (en) Display device comprising a shift register
KR102402607B1 (ko) 게이트 드라이버 및 이를 이용한 표시장치
US10803779B2 (en) Gate driver on array (GOA) circuit unit, GOA circuit, and display panel
US10176751B2 (en) Drive circuit
US20190221164A1 (en) Transfer circuit, shift register, gate driver, display panel, and flexible substrate
US9576518B2 (en) Display panel and driving circuit thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6650459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250