JP6650459B2 - 表示パネル及びその駆動回路 - Google Patents
表示パネル及びその駆動回路 Download PDFInfo
- Publication number
- JP6650459B2 JP6650459B2 JP2017535692A JP2017535692A JP6650459B2 JP 6650459 B2 JP6650459 B2 JP 6650459B2 JP 2017535692 A JP2017535692 A JP 2017535692A JP 2017535692 A JP2017535692 A JP 2017535692A JP 6650459 B2 JP6650459 B2 JP 6650459B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- selection signal
- electrically connected
- generation module
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 123
- 229910044991 metal oxide Inorganic materials 0.000 claims description 20
- 150000004706 metal oxides Chemical class 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
Description
前記駆動回路生成走査信号、データ信号及び選択信号を有し、前記走査信号は、走査線を介して前記画素ユニットに送信され、前記データ信号は、データ線を介して前記画素ユニットに送信され、前記選択信号は、前記データ信号の前記画素ユニットへの出力を選択的に制御する。
従って、上記の技術課題を解決する必要があった。
駆動回路であって、
前記駆動回路は、相応する表示パネルの画素配列を制御して画像を表示し、前記駆動回路は、
前記画素配列に提供されるデータ信号を生成する、データ信号提供モジュールと、
第一選択信号を提供する、第一選択信号生成モジュールと、
第二選択信号を提供する、第二選択信号生成モジュールと、
選択モジュールと、を含み、
前記選択モジュールは、少なくとも二つの選択スイッチスイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と電気的に接続され、前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により前記データ信号を前記画素配列に出力し、
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
前記駆動回路は、さらに走査信号提供モジュールを含み、前記走査信号提供モジュールは、前記画素配列と電気的に接続され、前記走査信号提供モジュールは、走査信号を生成し、前記走査信号を前記画素配列に送信する。
前記第一スイッチは、第一制御端と、第一入力端と、第一出力端とを含み、
前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第一出力端と前記第一画素列とは、電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端とを含み、
前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第二出力端と前記第二画素列とは、電気的に接続され、
前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
前記第三スイッチは、第三制御端と、第三入力端と、第三出力端とを含み、
前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第三出力端と前記第四スイッチとは、電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端とを含み、
前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され;
前記第四入力端と前記第三出力端とは、電気的に接続され、
前記第四出力端と前記第三画素列とは、電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する。
前記第一電流通路は、前記第三電流通路がオンする時にオフし、且つ、前記第三電流通路がオフする時にオンし、
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンし、
前記第三電流通路は、前記第一電流通路がオンする時にオフ、且つ、前記第一電流通路がオフする時にオンし、
前記第四電流通路は、前記第二電流通路オンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間は同一であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間は同一であり、
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間ともに2K個のクロックユニット周期であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間ともに4K個のクロックユニット周期であり、前記Kは正整数であり、
前記画素配列の走査信号のハイレベルの上がりエッジの開始時間は、前記第一選択信号のハイレベルの持続時間内、または、前記第二選択信号のハイレベルの持続時間内に位置する。
前記駆動回路は、相応する表示パネル中の画素配列を正規化して画像を表示し、前記駆動回路は、
前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
第一選択信号を提供する第一選択信号生成モジュールと、
第二選択信号を提供する第二選択信号生成モジュールと、
選択モジュールと、を含み、
前記選択モジュールは、
少なくとも二つの選択スイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列と、電気的に接続され、
前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力する。
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素列と、電気的に接続される。
前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第一出力端と前記第一画素列とは、電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第二出力端と前記第二画素列とは、電気的に接続され、
前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフ制御し、
前記第三スイッチは、
前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第三出力端と前記第四スイッチとは、電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第四入力端と前記第三出力端とは、電気的に接続され、
前記第四出力端と前記第三画素列とは、電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する。
前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される。
前記第一電流通路は、前記第三電流通路がオンする時にオフし、且つ、前記第三電流通路オフする時にオンし、
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンし、
前記第三電流通路は、前記第一電流通路オンする時にオフし、且つ、前記第一電流通路がオフする時にオンし、
前記第四電流通路は、前記第二電流通路オンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
前記第一スイッチと前記第二スイッチともにNチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにPチャンネル金属酸化物半導体トランジスタであり、または、
前記第一スイッチと前記第二スイッチともにPチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにNチャンネル金属酸化物半導体トランジスタである。
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間は同一であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間は同一であり、
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベル持続時間とともに2K個のクロックユニット周期であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベル持続時間ともに4K個のクロックユニット周期であり、前記Kは正整数であり、
前記画素配列の走査信号のハイレベルの上がりエッジの開始時間は、前記第一選択信号のハイレベルの持続時間内または、前記第二選択信号のハイレベルの持続時間内に位置する。
前記走査信号のハイレベルの持続時間は、3K個のクロックユニット周期であり、前記走査信号のローレベルの持続時間も3K個のクロックユニット周期である。
前記表示パネルは、
画素配列、及び、前記画素配列を制御して画像を表示する駆動回路を含み、
前記駆動回路は、
前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
第一選択信号を提供する第一選択信号生成モジュールと、
第二選択信号を提供する第二選択信号生成モジュールと、
選択モジュールと、を含み、
前記選択モジュールは、
少なくとも二つの選択スイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と、電気的に接続され、
前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号と、前記データ信号と、を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力する。
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素列と、電気的に接続される。
前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
前記第一制御端は、前記第一選択信号生成モジュールと電気的に接続され、
前記第一入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第一出力端は、前記第一画素列と電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
前記第二制御端は、前記第二選択信号生成モジュールと電気的に接続され、
前記第二入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第二出力端は、前記第二画素列と電気的に接続され、
前記第二制御端は、前記第二選択信号受信し、且つ前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
前記第三スイッチは、第三制御端と、第三入力端と、第三出力端と、を含み、
前記第三制御端は、前記第一選択信号生成モジュールと電気的に接続され、
前記第三入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第三出力端は、前記第四スイッチと電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
前記第四制御端は、前記第二選択信号生成モジュールと電気的に接続され、
前記第四入力端は、前記第三出力端と電気的に接続され、
前記第四出力端は、前記第三画素列と電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、且つ、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する。
前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される。
前記第一電流通路は、前記第三電流通路がオンする時にオフし、且つ前記第三電流通路がオフする時にオンし、
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンし、
前記第三電流通路は、前記第一電流通路がオンする時にオフし、且つ、前記第一電流通路がオフする時にオンし、
前記第四電流通路は、前記第二電流通路がオンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
前記第一スイッチと前記第二スイッチともにNチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにPチャンネル金属酸化物半導体トランジスタであり、または、
前記第一スイッチと前記第二スイッチともにPチャンネル金属酸化物半導体トランジスタであり、前記第三スイッチと前記第四スイッチともにNチャンネル金属酸化物半導体トランジスタである。
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベルの持続時間が同一であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベルの持続時間が同一であり、;
前記第一選択信号のハイレベルの持続時間と前記第二選択信号のハイレベル持続時間ともに2K個のクロックユニット周期であり、前記第一選択信号のローレベルの持続時間と前記第二選択信号のローレベル持続時間ともに4K個のクロックユニット周期であり、前記Kは正整数であり、
前記画素配列の走査信号のハイレベルの上がりエッジの開始時間は、前記第一選択信号のハイレベルの持続時間内、または、前記第二選択信号のハイレベルの持続時間内に位置する。
前記走査信号のハイレベルの持続時間が、3K個のクロックユニット周期であり、前記走査信号のローレベルの持続時間も、3K個のクロックユニット周期である。
本発明の内容を理解しやすくするために、以下に好ましい実施例を挙げながら、図面を参照して説明する。
本発明の表示パネルは、例えばTFT-LCD(Thin Film Transistor Liquid Crystal Display、薄膜トランジスタ液晶表示パネル)、OLED(Organic Light Emitting Diode、有機LED表示パネル)等である。
前記駆動回路20は、前記表示パネル中の前記画素配列10と電気的に接続され、前記駆動回路20は、前記画素配列10を制御して画像を表示し、前記駆動回路20は、データ信号提供モジュール201と、第一選択信号生成モジュール202と、第二選択信号生成モジュール203及び選択モジュール204を含む。
本実施例において、前記画素配列10は、少なくとも一つの第一画素行101及び少なくとも一つの第二画素行102を含み、前記第一画素行101及び前記第二画素行102は、第一方向30に沿って配列(一次元配列)の形式に配列する。前記第一画素行101は、少なくとも一つの第一画素R1と、少なくとも一つの第二画素G1及び少なくとも一つの第三画素B1を含み、前記第一画素R1と、前記第二画素G1及び前記第三画素B1は、第二方向40に沿って配列(一次元配列)の形式に配列する。前記第二画素行102は、少なくとも一つの第四画素R2、少なくとも一つの第五画素G2及び少なくとも一つの第六画素B2を含み、前記第四画素R2と、前記第五画素G2及び前記第六画素B2は、前記第二方向40に沿って配列(一次元配列)の形式に配列する。前記画素配列10は、さらに、少なくとも一つの第一画素列103と、少なくとも一つの第二画素列104及び少なくとも一つの第三画素列105を含み、前記第一画素列103は、前記第一画素R1及び前記第四画素R2を含み、前記第二画素列104は、前記第二画素G1及び前記第五画素G2を含み、前記第三画素列105は、前記第三画素B1及び前記第六画素B2を含む。前記第一方向30は、前記第二方向40に垂直になる。
前記第二電流通路は、前記第四電流通路がオンする時にオフし、且つ、前記第四電流通路がオフする時にオンする。
前記第三電流通路は、前記第一電流通路がオンする時にオフし、且つ、前記第一電流通路がオフする時にオンする。
前記第四電流通路は、前記第二電流通路がオンする時にオフし、且つ、前記第二電流通路がオフする時にオンする。
本実施例において、前記第一選択信号MUX1のハイレベルの持続時間と前記第二選択信号MUX2のハイレベルの持続時間が同一であり、前記第一選択信号MUX1のローレベルの持続時間と前記第二選択信号MUX2のローレベルの持続時間が同一である。
前記走査信号提供モジュールが生成した前記第一走査信号Gate1はハイレベルであり、前記第二走査信号Gate2はローレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオンし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオフする。
前記第一走査信号Gate1は依然としてハイレベルであり、前記第二走査信号Gate2は依然としてローレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオンし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオフする。
前記第一走査信号Gate1は依然としてハイレベルであり、前記第二走査信号Gate2は依然としてローレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオンし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオフする。
前記第一選択信号MUX1がローレベルであり、前記第二選択信号MUX2がハイレベルである。この際、前記第一電流通路がオフし、前記第二電流通路がオンし、前記第三電流通路がオンし、前記第四電流通路がオフする。前記データ信号は、前記第二電流通路を介して前記第二画素列104の前記第二画素G1中に入力され、前記第二画素G1に対し電圧を印加する。
前記第一走査信号Gate1がローレベルであり、前記第二走査信号Gate2がハイレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオフし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオンする。
前記第一走査信号Gate1は依然としてローレベルであり、前記第二走査信号Gate2は依然としてハイレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオフし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオンする。
前記第一走査信号Gate1は依然としてローレベルであり、前記第二走査信号Gate2は依然としてハイレベルである。この際、前記第一画素R1と、前記第二画素G1及び前記第三画素B1のスイッチともにオフし、前記第四画素R2と、前記第五画素G2及び前記第六画素B2のスイッチともにオンする。
前述した技術手段により、前記選択信号のレベル変換頻度を有効に減少させることができ、即ち、前記選択信号のレベル変換頻度をN次/フレームから(N/2)次/フレームに減少させる。ここで、前記Nは、前記画素配列の画素行の数である。
Claims (10)
- 駆動回路であって、前記駆動回路は、相応する表示パネルの画素配列を制御して画像を表示し、
前記駆動回路は、
前記画素配列に提供されるデータ信号を生成する、データ信号提供モジュールと、
第一選択信号を提供する、第一選択信号生成モジュールと、
第二選択信号を提供する、第二選択信号生成モジュール、及び、
選択モジュールを含み、
前記選択モジュールは、少なくとも二つの選択スイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と、電気的に接続され、前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により前記データ信号を前記画素配列に出力し、
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、且つ前記第一スイッチは、前記第一画素列と前記データ信号提供モジュールとの間に配置され、前記第一画素列と前記データ信号提供モジュールと直接に電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、且つ前記第二スイッチは、前記第二画素列と前記データ信号提供モジュールとの間に配置され、前記第二画素列と前記データ信号提供モジュールと直接に電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
前記駆動回路は、さらに走査信号提供モジュールを含み、
前記走査信号提供モジュールは、前記画素配列と電気的に接続され、
前記走査信号提供モジュールは、走査信号を生成し、前記走査信号を前記画素配列に送信し、
前記第一選択信号生成モジュールが、データ信号を前記画素配列中の第一画素列に入力するように制御し、前記第二選択信号生成モジュールが、データ信号を前記画素配列中の第二画素列に入力するように制御し、前記第一選択信号生成モジュールと前記第二選択信号生成モジュールとが、データ信号を前記画素配列中の第三画素列に入力するように制御し、
前記第一選択信号がハイレベルである時に、前記第一スイッチがオンであり、前記第三スイッチがオフであり、前記第一選択信号がローレベルである時に、前記第一スイッチがオフであり、前記第三スイッチがオンであり、前記第二選択信号がハイレベルである時に、前記第二スイッチがオンであり、前記第四スイッチがオフであり、前記第二選択信号がローレベルである時に、前記第二スイッチがオフであり、前記第四スイッチがオンであり、前記第一スイッチと前記第二スイッチとがNチャンネル金属酸化物半導体であり、前記第三スイッチと前記第四スイッチとがPチャンネル金属酸化物半導体である、
ことを特徴とする駆動回路。 - 前記第一スイッチは、第一制御端と、第一入力端と、第一出力端とを含み、
前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第一出力端と前記第一画素列とは、電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端とを含み、
前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第二出力端と前記第二画素列とは、電気的に接続され、
前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
前記第三スイッチは、第三制御端と、第三入力端と、第三出力端とを含み、
前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第三出力端と前記第四スイッチとは、電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端とを含み、
前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第四入力端と前記第三出力端とは、電気的に接続され、
前記第四出力端と前記第三画素列とは、電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する、ことを特徴とする請求項1に記載の駆動回路。 - 駆動回路であって、前記駆動回路は、相応する表示パネル中の画素配列を制御して画像を表示し、
前記駆動回路は、
前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
第一選択信号を提供する第一選択信号生成モジュールと、
第二選択信号を提供する第二選択信号生成モジュール、及び、
選択モジュール、を含み、
前記選択モジュールは、少なくとも二つの選択スイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列と、電気的に接続され、前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号及び前記データ信号を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力し、
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、且つ前記第一スイッチは、前記第一画素列と前記データ信号提供モジュールとの間に配置され、前記第一画素列と前記データ信号提供モジュールと直接に電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、且つ前記第二スイッチは、前記第二画素列と前記データ信号提供モジュールとの間に配置され、前記第二画素列と前記データ信号提供モジュールと直接に電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
前記第一選択信号生成モジュールが、データ信号を前記画素配列中の第一画素列に入力するように制御し、前記第二選択信号生成モジュールが、データ信号を前記画素配列中の第二画素列に入力するように制御し、前記第一選択信号生成モジュールと前記第二選択信号生成モジュールとが、データ信号を前記画素配列中の第三画素列に入力するように制御し、
前記第一選択信号がハイレベルである時に、前記第一スイッチがオンであり、前記第三スイッチがオフであり、前記第一選択信号がローレベルである時に、前記第一スイッチがオフであり、前記第三スイッチがオンであり、前記第二選択信号がハイレベルである時に、前記第二スイッチがオンであり、前記第四スイッチがオフであり、前記第二選択信号がローレベルである時に、前記第二スイッチがオフであり、前記第四スイッチがオンであり、前記第一スイッチと前記第二スイッチとがNチャンネル金属酸化物半導体であり、前記第三スイッチと前記第四スイッチとがPチャンネル金属酸化物半導体である、
ことを特徴とする駆動回路。 - 前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素列と、電気的に接続される、ことを特徴とする請求項3に記載の駆動回路。 - 前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
前記第一制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第一入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第一出力端と前記第一画素列とは、電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
前記第二制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第二入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第二出力端と前記第二画素列とは、電気的に接続され、
前記第二制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフ制御し、
前記第三スイッチは、第三制御端と、第三入力端と、第三出力端と、を含み、
前記第三制御端と前記第一選択信号生成モジュールとは、電気的に接続され、
前記第三入力端と前記データ信号提供モジュールとは、電気的に接続され、
前記第三出力端と前記第四スイッチとは、電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
前記第四制御端と前記第二選択信号生成モジュールとは、電気的に接続され、
前記第四入力端と前記第三出力端とは、電気的に接続され、
前記第四出力端と前記第三画素列とは、電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する、
ことを特徴とする請求項4に記載の駆動回路。 - 前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される、ことを特徴とする請求項5に記載の駆動回路。 - 表示パネルであって、
前記表示パネルは、
画素配列、及び、前記画素配列を制御して画像を表示する駆動回路を含み、
前記駆動回路は、
前記画素配列に提供するデータ信号を生成するデータ信号提供モジュールと、
第一選択信号を提供する第一選択信号生成モジュールと、
第二選択信号を提供する第二選択信号生成モジュールと、
選択モジュールと、を含み、
前記選択モジュールは、少なくとも二つの選択スイッチの組み合わせを含み、
前記選択スイッチの組み合わせは、前記第一選択信号生成モジュールと、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列と、電気的に接続され、
前記選択スイッチの組み合わせは、前記第一選択信号と、前記第二選択信号と、前記データ信号と、を受信し、前記第一選択信号及び前記第二選択信号により、前記データ信号を前記画素配列に出力し、
前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第一画素列と、電気的に接続され、且つ前記第一スイッチは、前記第一画素列と前記データ信号提供モジュールとの間に配置され、前記第一画素列と前記データ信号提供モジュールと直接に電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュールと、前記画素配列中の第二画素列と、電気的に接続され、且つ前記第二スイッチは、前記第二画素列と前記データ信号提供モジュールとの間に配置され、前記第二画素列と前記データ信号提供モジュールと直接に電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチと、前記画素配列中の第三画素列と、電気的に接続され、
前記第一選択信号生成モジュールが、データ信号を前記画素配列中の第一画素列に入力するように制御し、前記第二選択信号生成モジュールが、データ信号を前記画素配列中の第二画素列に入力するように制御し、前記第一選択信号生成モジュールと前記第二選択信号生成モジュールとが、データ信号を前記画素配列中の第三画素列に入力するように制御し、
前記第一選択信号がハイレベルである時に、前記第一スイッチがオンであり、前記第三スイッチがオフであり、前記第一選択信号がローレベルである時に、前記第一スイッチがオフであり、前記第三スイッチがオンであり、前記第二選択信号がハイレベルである時に、前記第二スイッチがオンであり、前記第四スイッチがオフであり、前記第二選択信号がローレベルである時に、前記第二スイッチがオフであり、前記第四スイッチがオンであり、前記第一スイッチと前記第二スイッチとがNチャンネル金属酸化物半導体であり、前記第三スイッチと前記第四スイッチとがPチャンネル金属酸化物半導体である、
ことを特徴とする表示パネル。 - 前記選択スイッチの組み合わせは、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチと、を含み、
前記第一スイッチは、前記第一選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第一画素列と、電気的に接続され、
前記第二スイッチは、前記第二選択信号生成モジュールと、前記データ信号提供モジュール及び前記画素配列中の第二画素列と、電気的に接続され、
前記第三スイッチは、前記第一選択信号生成モジュール及び前記データ信号提供モジュールと、電気的に接続され、
前記第四スイッチは、前記第二選択信号生成モジュールと、前記第三スイッチ及び前記画素配列中の第三画素配列と、電気的に接続される、ことを特徴とする請求項7に記載の表示パネル。 - 前記第一スイッチは、第一制御端と、第一入力端と、第一出力端と、を含み、
前記第一制御端は、前記第一選択信号生成モジュールと電気的に接続され、
前記第一入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第一出力端は、前記第一画素列と電気的に接続され、
前記第一制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第一入力端と前記第一出力端との間の第一電流通路のオン及びオフを制御し、
前記第二スイッチは、第二制御端と、第二入力端と、第二出力端と、を含み、
前記第二制御端は、前記第二選択信号生成モジュールと電気的に接続され、
前記第二入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第二出力端は、前記第二画素列と電気的に接続され、
前記第二制御端は、前記第二選択信号受信し、且つ前記第二選択信号により、前記第二入力端と前記第二出力端との間の第二電流通路のオン及びオフを制御し、
前記第三スイッチは、第三制御端と、第三入力端と、第三出力端と、を含み、
前記第三制御端は、前記第一選択信号生成モジュールと電気的に接続され、
前記第三入力端は、前記データ信号提供モジュールと電気的に接続され、
前記第三出力端は、前記第四スイッチと電気的に接続され、
前記第三制御端は、前記第一選択信号を受信し、且つ、前記第一選択信号により、前記第三入力端と前記第三出力端との間の第三電流通路のオン及びオフを制御し、
前記第四スイッチは、第四制御端と、第四入力端と、第四出力端と、を含み、
前記第四制御端は、前記第二選択信号生成モジュールと電気的に接続され、
前記第四入力端は、前記第三出力端と電気的に接続され、
前記第四出力端は、前記第三画素列と電気的に接続され、
前記第四制御端は、前記第二選択信号を受信し、且つ、前記第二選択信号により、前記第四入力端と前記第四出力端との間の第四電流通路のオン及びオフを制御する、ことを特徴とする請求項8に記載の表示パネル。 - 前記第一制御端は、第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第二制御端は、第二信号線を介して前記第二選択信号生成モジュールと電気的に接続され、
前記第三制御端は、前記第一信号線を介して前記第一選択信号生成モジュールと電気的に接続され、
前記第四制御端は、前記第二信号線を介して前記第二選択信号生成モジュールと電気的に接続される、ことを特徴とする請求項9に記載の表示パネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410854010.1A CN104485063B (zh) | 2014-12-31 | 2014-12-31 | 显示面板及其驱动电路 |
CN201410854010.1 | 2014-12-31 | ||
PCT/CN2015/070620 WO2016106843A1 (zh) | 2014-12-31 | 2015-01-13 | 显示面板及其驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018506065A JP2018506065A (ja) | 2018-03-01 |
JP6650459B2 true JP6650459B2 (ja) | 2020-02-19 |
Family
ID=52759603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017535692A Active JP6650459B2 (ja) | 2014-12-31 | 2015-01-13 | 表示パネル及びその駆動回路 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP6650459B2 (ja) |
KR (1) | KR101977710B1 (ja) |
CN (1) | CN104485063B (ja) |
EA (1) | EA033985B1 (ja) |
GB (1) | GB2550728B (ja) |
WO (1) | WO2016106843A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104575355B (zh) * | 2014-12-31 | 2017-02-01 | 深圳市华星光电技术有限公司 | 显示面板及其驱动电路 |
CN105096866A (zh) * | 2015-08-07 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种液晶显示器及其控制方法 |
CN107274832B (zh) * | 2017-08-15 | 2019-07-23 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路及显示装置 |
US10991310B2 (en) | 2018-01-31 | 2021-04-27 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Driving circuit and display device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
KR100506005B1 (ko) * | 2002-12-31 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 평판표시장치 |
KR100686335B1 (ko) | 2003-11-14 | 2007-02-22 | 삼성에스디아이 주식회사 | 표시장치 및 그의 구동방법 |
JP2007248553A (ja) * | 2006-03-14 | 2007-09-27 | Hitachi Displays Ltd | 画像表示装置を備える情報端末 |
JP2007271877A (ja) * | 2006-03-31 | 2007-10-18 | Agilent Technol Inc | Tftアレイ試験方法 |
US8284039B2 (en) | 2008-03-05 | 2012-10-09 | Earthwave Technologies, Inc. | Vehicle monitoring system with power consumption management |
JP4674280B2 (ja) * | 2008-03-13 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | デマルチプレクサ、それを用いた電子装置、液晶表示装置 |
CN101533616B (zh) * | 2008-03-14 | 2011-05-18 | 胜华科技股份有限公司 | 一种用于液晶显示器的多工驱动电路 |
JP2010032974A (ja) | 2008-07-31 | 2010-02-12 | Hitachi Displays Ltd | 液晶表示装置 |
CN101887676A (zh) * | 2009-05-14 | 2010-11-17 | 奇景光电股份有限公司 | 源极驱动器 |
JP5777300B2 (ja) * | 2010-07-05 | 2015-09-09 | ラピスセミコンダクタ株式会社 | 駆動回路及び表示装置 |
CN104575355B (zh) * | 2014-12-31 | 2017-02-01 | 深圳市华星光电技术有限公司 | 显示面板及其驱动电路 |
-
2014
- 2014-12-31 CN CN201410854010.1A patent/CN104485063B/zh active Active
-
2015
- 2015-01-13 JP JP2017535692A patent/JP6650459B2/ja active Active
- 2015-01-13 EA EA201791486A patent/EA033985B1/ru not_active IP Right Cessation
- 2015-01-13 KR KR1020177019953A patent/KR101977710B1/ko active IP Right Grant
- 2015-01-13 WO PCT/CN2015/070620 patent/WO2016106843A1/zh active Application Filing
- 2015-01-13 GB GB1712019.7A patent/GB2550728B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN104485063B (zh) | 2016-08-17 |
GB2550728A (en) | 2017-11-29 |
EA033985B1 (ru) | 2019-12-17 |
GB2550728B (en) | 2021-06-23 |
GB201712019D0 (en) | 2017-09-06 |
KR101977710B1 (ko) | 2019-05-13 |
JP2018506065A (ja) | 2018-03-01 |
CN104485063A (zh) | 2015-04-01 |
KR20170097722A (ko) | 2017-08-28 |
EA201791486A1 (ru) | 2017-11-30 |
WO2016106843A1 (zh) | 2016-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9892676B2 (en) | Gate driving circuit providing a matched gate driving signal, corresponding driving method, display circuit and display apparatus | |
KR102607402B1 (ko) | 게이트 구동 회로와 이를 이용한 표시장치 | |
JP6486495B2 (ja) | 表示パネル及びその駆動回路 | |
US9997136B2 (en) | Display circuit and driving method and display apparatus thereof | |
US10475409B2 (en) | Gate drive circuit, display panel, and driving method for the gate drive circuit | |
US9685127B2 (en) | Array substrate, method for driving array substrate, and display device | |
KR102126455B1 (ko) | 버퍼 회로 및 버퍼 회로의 구동 방법 | |
KR102485454B1 (ko) | 게이트 구동회로와 이를 이용한 표시장치 | |
US10692437B2 (en) | GOA circuitry unit, GOA circuit and display panel | |
US20180053471A1 (en) | Shift register module and display driving circuit thereof | |
EP3067878A1 (en) | Scan driver and organic light-emitting display using same | |
CN104157236A (zh) | 一种移位寄存器及栅极驱动电路 | |
US9805637B2 (en) | Display devices for compensating for kickback-voltage effect | |
US9159288B2 (en) | Gate line driver circuit for display element array | |
US10037738B2 (en) | Display gate driver circuits with dual pulldown transistors | |
US20210366347A1 (en) | Pixel driving circuit, method, and display apparatus | |
JP6650459B2 (ja) | 表示パネル及びその駆動回路 | |
US9727165B2 (en) | Display with driver circuitry having intraframe pause capabilities | |
EP3223267B1 (en) | Display device comprising a shift register | |
KR102402607B1 (ko) | 게이트 드라이버 및 이를 이용한 표시장치 | |
US10803779B2 (en) | Gate driver on array (GOA) circuit unit, GOA circuit, and display panel | |
US10176751B2 (en) | Drive circuit | |
US20190221164A1 (en) | Transfer circuit, shift register, gate driver, display panel, and flexible substrate | |
US9576518B2 (en) | Display panel and driving circuit thereof | |
JP5589903B2 (ja) | インバータ回路および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190614 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6650459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |