EA033985B1 - Дисплейная панель и ее схема управления - Google Patents

Дисплейная панель и ее схема управления Download PDF

Info

Publication number
EA033985B1
EA033985B1 EA201791486A EA201791486A EA033985B1 EA 033985 B1 EA033985 B1 EA 033985B1 EA 201791486 A EA201791486 A EA 201791486A EA 201791486 A EA201791486 A EA 201791486A EA 033985 B1 EA033985 B1 EA 033985B1
Authority
EA
Eurasian Patent Office
Prior art keywords
selection signal
signal
electrically connected
switch
current channel
Prior art date
Application number
EA201791486A
Other languages
English (en)
Other versions
EA201791486A1 (ru
Inventor
Цинчэн Цзо
Чан Цао
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Publication of EA201791486A1 publication Critical patent/EA201791486A1/ru
Publication of EA033985B1 publication Critical patent/EA033985B1/ru

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Изобретение раскрывает дисплейную панель и ее схему управления. Схема управления содержит модуль подачи сигнала данных, формирующий сигнал данных; модуль формирования первого сигнала выбора, подающий первый сигнал выбора; модуль формирования второго сигнала выбора, подающий второй сигнал выбора; модуль выбора, содержащий комбинацию переключателей выбора, который принимает первый, второй сигнал выбора и выводит сигнал данных на матрицу пикселей. Изобретение может снизить частоту изменения уровня напряжения сигнала выбора.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к области техники отображения, а более конкретно, к дисплейной панели и ее схеме управления.
Предпосылки изобретения
Традиционная дисплейная панель обычно содержит схему управления, и традиционная схема управления используется для управления пиксельными элементами на дисплейной панели для отображения соответствующих изображений.
Техническое решение традиционной схемы управления для возбуждения дисплейной панели обычно представляет собой следующее.
Схема управления формирует сигнал развертки, сигнал данных и сигнал выбора, при этом сигнал развертки направляется в пиксельный элемент посредством линии развертки, сигнал данных направляется в пиксельный элемент посредством линии передачи данных, и сигнал выбора используется для выборочного управления выводом сигнала данных на пиксельный элемент.
На практике изобретатели обнаружили, по меньшей мере, следующие проблемы, существующие в известном уровне техники.
Во время процедуры развертки пиксельного элемента дисплейной панели сигналом развертки сигнал выбора требует изменения уровня напряжения, когда объект развертки переключается с одной строки пикселей на другую. Вследствие этого частота изменения уровня напряжения сигнала выбора является более высокой.
Следовательно, существует потребность в создании нового технического решения для решения вышеупомянутой технической проблемы.
Краткое описание изобретения
Задачей настоящего изобретения является создание дисплейной панели и ее схемы управления, которая может снизить частоту изменения уровня напряжения сигнала выбора схемы управления.
Для решения вышеупомянутой проблемы техническое решение согласно настоящему изобретению представляет собой схему управления, причем схема управления используется для управления матрицей пикселей в соответствующей дисплейной панели для отображения изображений, и при этом схема управления содержит модуль подачи сигнала данных, выполненный с возможностью формирования сигнала данных и подачи сигнала данных в матрицу пикселей;
модуль формирования первого сигнала выбора, выполненный с возможностью подачи первого сигнала выбора;
модуль формирования второго сигнала выбора, выполненный с возможностью подачи второго сигнала выбора; и модуль выбора, при этом модуль выбора содержит по меньшей мере две комбинации переключателей выбора, при этом комбинация переключателей выбора электрически соединена с модулем формирования первого сигнала выбора, модулем формирования второго сигнала выбора, модулем подачи сигнала данных и матрицей пикселей и комбинация переключателей выбора выполнена с возможностью приема первого сигнала выбора, второго сигнала выбора и сигнала данных и вывода сигнала данных на матрицу пикселей в соответствии с первым сигналом выбора и вторым сигналом выбора;
комбинация переключателей выбора содержит первый переключатель, при этом первый переключатель электрически соединен с модулем формирования первого сигнала выбора, модулем подачи сигнала данных и первым столбцом пикселей в матрице пикселей;
второй переключатель, при этом второй переключатель электрически соединен с модулем формирования второго сигнала выбора, модулем подачи сигнала данных и вторым столбцом пикселей в матрице пикселей;
третий переключатель, при этом третий переключатель электрически соединен с модулем формирования первого сигнала выбора и модулем подачи сигнала данных; и четвертый переключатель, при этом четвертый переключатель электрически соединен с модулем формирования второго сигнала выбора, третьим переключателем и третьим столбцом пикселей в матрице пикселей;
схема управления дополнительно содержит модуль подачи сигнала развертки, при этом модуль подачи сигнала развертки электрически соединен с матрицей пикселей и модуль подачи сигнала развертки выполнен с возможностью формирования сигнала развертки и направления сигнала развертки в матрицу пикселей.
В вышеуказанной схеме управления первый переключатель содержит первый управляющий вывод, при этом первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
- 1 033985 первый входной вывод, при этом первый входной вывод электрически соединен с модулем подачи сигнала данных; и первый выходной вывод, при этом первый выходной вывод электрически соединен с первым столбцом пикселей, причем первый управляющий вывод выполнен с возможностью приема первого сигнала выбора и управления включением и отключением первого токового канала между первым входным выводом и первым выходным выводом в соответствии с первым сигналом выбора;
второй переключатель содержит второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
второй входной вывод, при этом второй входной вывод электрически соединен с модулем подачи сигнала данных; и второй выходной вывод, при этом второй выходной вывод электрически соединен с первым столбцом пикселей; причем второй управляющий вывод выполнен с возможностью приема второго сигнала выбора и управления включением и отключением второго токового канала между вторым входным выводом и вторым выходным выводом в соответствии со вторым сигналом выбора;
третий переключатель содержит третий управляющий вывод, при этом третий управляющий вывод электрически соединен с первым модулем формирования сигнала выбора;
третий входной вывод, при этом третий входной вывод электрически соединен с модулем подачи сигнала данных; и третий выходной вывод, при этом третий выходной вывод электрически соединен с четвертым переключателем; причем третий управляющий вывод выполнен с возможностью приема третьего сигнала выбора и управления включением и отключением третьего токового канала между третьим входным выводом и третьим выходным выводом в соответствии с первым сигналом выбора;
четвертый переключатель содержит четвертый управляющий вывод, при этом четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим выходным выводом;
четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим столбцом пикселей, причем четвертый управляющий вывод выполнен с возможностью приема четвертого сигнала выбора и управления включением и отключением четвертого токового канала между четвертым входным выводом и четвертым выходным выводом в соответствии со вторым сигналом выбора.
В вышеуказанной схеме управления первый токовый канал отключен, когда включен третий токовый канал, и включен, когда отключен третий токовый канал;
второй токовый канал отключен, когда включен четвертый токовый канал, и включен, когда отключен четвертый токовый канал;
третий токовый канал отключен, когда включен первый токовый канал, и включен, когда отключен первый токовый канал;
четвертый токовый канал отключен, когда включен второй токовый канал, и включен, когда отключен второй токовый канал.
В вышеуказанной схеме управления длительность высокого уровня напряжения первого сигнала выбора и длительность высокого уровня напряжения второго сигнала выбора являются одинаковыми и длительность низкого уровня напряжения первого сигнала выбора и длительность низкого уровня напряжения второго сигнала выбора являются одинаковыми;
как длительность высокого уровня напряжения первого сигнала выбора, так и длительность высокого уровня напряжения второго сигнала выбора составляют 2K тактовых периодов и как длительность низкого уровня напряжения первого сигнала выбора, так и длительность низкого уровня напряжения второго сигнала выбора составляют 4K тактовых периодов, где K - положительное целое число;
начальная точка переднего фронта высокого уровня напряжения сигнала развертки матрицы пикселей находится на интервале времени с высоким уровнем напряжения первого сигнала выбора или в интервале времени с высоким уровнем напряжения второго сигнала выбора.
Схема управления, причем схема управления используется для управления матрицей пикселей в соответствующей дисплейной панели для отображения изображений, при этом схема управления содержит модуль подачи сигнала данных, выполненный с возможностью формирования сигнала данных и подачи сигнала данных в матрицу пикселей;
модуль формирования первого сигнала выбора, выполненный с возможностью подачи первого сиг
- 2 033985 нала выбора;
модуль формирования второго сигнала выбора, выполненный с возможностью подачи второго сигнала выбора; и модуль выбора, при этом модуль выбора содержит по меньшей мере две комбинации переключателей выбора, при этом комбинация переключателей выбора электрически соединена с модулем формирования первого сигнала выбора, модулем формирования второго сигнала выбора, модулем подачи сигнала данных и матрицей пикселей и комбинация переключателей выбора выполнена с возможностью приема первого сигнала выбора, второго сигнала выбора и сигнала данных и вывода сигнала данных на матрицу пикселей в соответствии с первым сигналом выбора и вторым сигналом выбора; причем комбинация переключателей содержит первый переключатель, при этом первый переключатель электрически соединен с модулем формирования первого сигнала выбора, модулем подачи сигнала данных и первым столбцом пикселей в матрице пикселей;
второй переключатель, при этом второй переключатель электрически соединен с модулем формирования второго сигнала выбора, модулем подачи сигнала данных и вторым столбцом пикселей в матрице пикселей;
третий переключатель, при этом третий переключатель электрически соединен с модулем формирования первого сигнала выбора и модулем подачи сигнала данных; и четвертый переключатель, при этом четвертый переключатель электрически соединен с модулем формирования второго сигнала выбора, третьим переключателем и третьим столбцом пикселей в матрице пикселей.
В вышеуказанной схеме управления первый переключатель содержит первый управляющий вывод, при этом первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
первый входной вывод, при этом первый входной вывод электрически соединен с модулем подачи сигнала данных; и первый выходной вывод, при этом первый выходной вывод электрически соединен с первым столбцом пикселей, причем первый управляющий вывод выполнен с возможностью приема первого сигнала выбора и управления включением и отключением первого токового канала между первым входным выводом и первым выходным выводом в соответствии с первым сигналом выбора;
второй переключатель содержит второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
второй входной вывод, при этом второй входной вывод электрически соединен с модулем подачи сигнала данных; и второй выходной вывод, при этом второй выходной вывод электрически соединен с первым столбцом пикселей, причем второй управляющий вывод выполнен с возможностью приема второго сигнала выбора и управления включением и отключением второго токового канала между вторым входным выводом и вторым выходным выводом в соответствии со вторым сигналом выбора;
третий переключатель содержит третий управляющий вывод, при этом третий управляющий вывод электрически соединен с первым модулем формирования сигнала выбора;
третий входной вывод, при этом третий входной вывод электрически соединен с модулем подачи сигнала данных; и третий выходной вывод, при этом третий выходной вывод электрически соединен с четвертым переключателем, причем третий управляющий вывод выполнен с возможностью приема третьего сигнала выбора и управления включением и отключением третьего токового канала между третьим входным выводом и третьим выходным выводом в соответствии с первым сигналом выбора;
четвертый переключатель содержит четвертый управляющий вывод, при этом четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим выходным выводом;
четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим столбцом пикселей, причем четвертый управляющий вывод выполнен с возможностью приема четвертого сигнала выбора и управления включением и отключением четвертого токового канала между четвертым входным выводом и четвертым выходным выводом в соответствии со вторым сигналом выбора.
- 3 033985
В вышеуказанной схеме управления первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии;
третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии.
В вышеуказанной схеме управления первый токовый канал отключен, когда включен третий токовый канал, и включен, когда отключен третий токовый канал;
второй токовый канал отключен, когда включен четвертый токовый канал, и включен, когда отключен четвертый токовый канал;
третий токовый канал отключен, когда включен первый токовый канал, и включен, когда отключен первый токовый канал;
четвертый токовый канал отключен, когда включен второй токовый канал, и включен, когда отключен второй токовый канал.
В вышеуказанной схеме управления как первый переключатель, так и второй переключатель представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT) и как третий, так и четвертый переключатели представляют собой р-канальные тонкопленочные МОП-транзисторы (PMOS TFT) или как первый, так и второй переключатели представляют собой р-канальные тонкопленочные МОП-транзисторы (PMOS TFT), и как третий, так и четвертый переключатели представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT).
В вышеуказанной схеме управления длительность высокого уровня напряжения первого сигнала выбора и длительность высокого уровня напряжения второго сигнала выбора являются одинаковыми и длительность низкого уровня напряжения первого сигнала выбора и длительность низкого уровня напряжения второго сигнала выбора являются одинаковыми; как длительность высокого уровня напряжения первого сигнала выбора, так и длительность высокого уровня напряжения второго сигнала выбора составляют 2K тактовых периодов и как длительность низкого уровня напряжения первого сигнала выбора, так и длительность низкого уровня напряжения второго сигнала выбора составляют 4K тактовых периодов, где K - положительное целое число; начальная точка переднего фронта высокого уровня напряжения сигнала развертки матрицы пикселей находится на интервале времени с высоким уровнем напряжения первого сигнала выбора или в интервале времени с высоким уровнем напряжения второго сигнала выбора.
В вышеуказанной схеме управления длительность высокого уровня напряжения сигнала развертки составляет 3K тактовых периодов и длительность низкого уровня напряжения сигнала развертки также составляет 3K тактовых периодов.
Дисплейная панель, при этом дисплейная панель содержит матрицу пикселей и схему управления, причем схема управления используется для управления матрицей пикселей для отображения изображений, при этом схема управления содержит модуль подачи сигнала данных, выполненный с возможностью формирования сигнала данных и подачи сигнала данных в матрицу пикселей;
модуль формирования первого сигнала выбора, выполненный с возможностью подачи первого сигнала выбора;
модуль формирования второго сигнала выбора, выполненный с возможностью подачи второго сигнала выбора; и модуль выбора, при этом модуль выбора содержит по меньшей мере две комбинации переключателей выбора, при этом комбинация переключателей выбора электрически соединена с модулем формирования первого сигнала выбора, модулем формирования второго сигнала выбора, модулем подачи сигнала данных и матрицей пикселей и комбинация переключателей выбора выполнена с возможностью приема первого сигнала выбора, второго сигнала выбора и сигнала данных и вывода сигнала данных на матрицу пикселей в соответствии с первым сигналом выбора и вторым сигналом выбора, причем комбинация переключателей содержит первый переключатель, при этом первый переключатель электрически соединен с модулем формирования первого сигнала выбора, модулем подачи сигнала данных и первым столбцом пикселей в матрице пикселей;
второй переключатель, при этом второй переключатель электрически соединен с модулем формирования второго сигнала выбора, модулем подачи сигнала данных и вторым столбцом пикселей в матрице пикселей;
третий переключатель, при этом третий переключатель электрически соединен с модулем формирования первого сигнала выбора и модулем подачи сигнала данных; и
- 4 033985 четвертый переключатель, при этом четвертый переключатель электрически соединен с модулем формирования второго сигнала выбора, третьим переключателем и третьим столбцом пикселей в матрице пикселей.
В вышеуказанной дисплейной панели первый переключатель содержит первый управляющий вывод, при этом первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
первый входной вывод, при этом первый входной вывод электрически соединен с модулем подачи сигнала данных;
и первый выходной вывод, при этом первый выходной вывод электрически соединен с первым столбцом пикселей, причем первый управляющий вывод выполнен с возможностью приема первого сигнала выбора и управления включением и отключением первого токового канала между первым входным выводом и первым выходным выводом в соответствии с первым сигналом выбора;
второй переключатель содержит второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
второй входной вывод, при этом второй входной вывод электрически соединен с модулем подачи сигнала данных; и второй выходной вывод, при этом второй выходной вывод электрически соединен с первым столбцом пикселей; причем второй управляющий вывод выполнен с возможностью приема второго сигнала выбора и управления включением и отключением второго токового канала между вторым входным выводом и вторым выходным выводом в соответствии со вторым сигналом выбора;
третий переключатель содержит третий управляющий вывод, при этом третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
третий входной вывод, при этом третий входной вывод электрически соединен с модулем подачи сигнала данных; и третий выходной вывод, при этом третий выходной вывод электрически соединен с четвертым переключателем; причем третий управляющий вывод выполнен с возможностью приема третьего сигнала выбора и управления включением и отключением третьего токового канала между третьим входным выводом и третьим выходным выводом в соответствии с первым сигналом выбора;
четвертый переключатель содержит четвертый управляющий вывод, при этом четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим выходным выводом;
четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим столбцом пикселей, причем четвертый управляющий вывод выполнен с возможностью приема четвертого сигнала выбора и управления включением и отключением четвертого токового канала между четвертым входным выводом и четвертым выходным выводом в соответствии со вторым сигналом выбора.
В вышеуказанной дисплейной панели первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии;
третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии.
В вышеуказанной дисплейной панели первый токовый канал отключен, когда включен третий токовый канал, и включен, когда отключен третий токовый канал;
второй токовый канал отключен, когда включен четвертый токовый канал, и включен, когда отключен четвертый токовый канал;
третий токовый канал отключен, когда включен первый токовый канал, и включен, когда отключен первый токовый канал;
четвертый токовый канал отключен, когда включен второй токовый канал, и включен, когда отключен второй токовый канал.
В вышеуказанной дисплейной панели как первый переключатель, так и второй переключатель представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT) и как третий, так и
- 5 033985 четвертый переключатели представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS
TFT) или как первый, так и второй переключатель представляют собой n-канальные тонкопленочные
МОП-транзисторы (NMOS TFT) и как третий, так и четвертый переключатели представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT).
В вышеуказанной дисплейной панели длительность высокого уровня напряжения первого сигнала выбора и длительность высокого уровня напряжения второго сигнала выбора являются одинаковыми и длительность низкого уровня напряжения первого сигнала выбора и длительность низкого уровня напряжения второго сигнала выбора являются одинаковыми; как длительность высокого уровня напряжения первого сигнала выбора, так и длительность высокого уровня напряжения второго сигнала выбора составляют 2K тактовых периодов и как длительность низкого уровня напряжения первого сигнала выбора, так и длительность низкого уровня напряжения второго сигнала выбора составляют 4K тактовых периодов, где K - положительное целое число; начальная точка переднего фронта высокого уровня напряжения сигнала развертки матрицы пикселей находится в интервале времени с высоким уровнем напряжения первого сигнала выбора или в интервале времени с высоким уровнем напряжения второго сигнала выбора.
В вышеуказанной схеме управления длительность высокого уровня напряжения сигнала развертки составляет 3K тактовых периодов, и длительность низкого уровня напряжения сигнала развертки также составляет 3K тактовых периодов.
По сравнению с предшествующим уровнем техники настоящее изобретение может эффективно снизить частоту изменения уровня напряжения сигнала выбора схемы управления.
Предпочтительные варианты осуществления проиллюстрированы в соответствии с прилагаемыми фигурами с целью подробного пояснения для лучшего понимания вышеупомянутого содержания настоящего изобретения.
Краткое описание графических материалов
На фиг. 1 приведена структурная схема дисплейной панели согласно настоящему изобретению;
на фиг. 2 приведена принципиальная схема первого варианта осуществления дисплейной панели, показанной на фиг. 1;
на фиг. 3 приведена временная диаграмма сигналов, показывающая сигналы возбуждения дисплейной панели, показанной на фиг. 2.
Подробное описание предпочтительных вариантов осуществления
Термин вариант осуществления, используемый в данном описании, подразумевает, что это служит примером, образцом или иллюстрацией. Кроме того, в этом описании и прилагаемой формуле изобретения форма единственного числа обычно означает один или более, если не указано иное, или форма единственного числа может быть четко подтверждена контекстом.
Обратимся к фиг. 1, на которой приведена структурная схема дисплейной панели согласно настоящему изобретению.
Дисплейная панель согласно настоящему изобретению может представлять собой TFT-LCD (жидкокристаллическую дисплейную панель с тонкопленочными транзисторами) или OLED (дисплейную панель на органических светодиодах).
Дисплейная панель согласно настоящему изобретению содержит матрицу 10 пикселей и схему 20 управления.
Схема 20 управления электрически соединена с матрицей 10 пикселей в дисплейной панели, и схема 20 управления используется для управления матрицей 10 пикселей для отображения изображений, и схема 20 управления содержит модуль 201 подачи сигнала данных, модуль 202 формирования первого сигнала выбора, модуль 203 формирования второго сигнала выбора и модуль 204 выбора.
Модуль 201 подачи сигнала данных формирует сигнал данных, и сигнал данных подается на матрицу 10 пикселей. Модуль 202 формирования первого сигнала выбора подает первый сигнал MUX1 выбора. Модуль 203 формирования второго сигнала выбора подает второй сигнал MUX2 выбора. Модуль 204 выбора содержит по меньшей мере две комбинации переключателей выбора, при этом комбинация переключателей выбора электрически соединена с модулем 202 формирования первого сигнала выбора, модулем 203 формирования второго сигнала выбора, модулем 201 подачи сигнала данных и матрицей 10 пикселей, причем комбинация переключателей выбора принимает первый сигнал MUX1 выбора, второй сигнал MUX2 выбора и сигнал данных и выводит сигнал данных на матрицу 10 пикселей в соответствии с первым сигналом MUX1 выбора и вторым сигналом MUX2 выбора.
Схема 20 управления также содержит модуль подачи сигнала развертки, при этом модуль подачи сигнала развертки электрически соединен с матрицей 10 пикселей, и модуль подачи сигнала развертки формирует сигнал развертки (стробирующий сигнал) и направляет его в матрицу 10 пикселей.
Обратимся к фиг. 2, на которой приведена принципиальная схема первого варианта осуществления дисплейной панели, показанной на фиг. 1.
В этом варианте осуществления матрица 10 пикселей содержит по меньшей мере один первый столбец 101 пикселей и по меньшей мере один второй столбец 102 пикселей, при этом первый столбец 101 пикселей и второй столбец 102 пикселей выровнены в виде матрицы (одномерной) вдоль первого
- 6 033985 направления 30. Первый столбец 101 пикселей содержит по меньшей мере один первый пиксель R1, по меньшей мере один второй пиксель G1 и по меньшей мере один третий пиксель В1, при этом первый пиксель R1, второй пиксель G1 и третий пиксель В1 выровнены в виде матрицы (одномерной) вдоль второго направления 40. Второй столбец 102 пикселей содержит по меньшей мере один четвертый пиксель R2, по меньшей мере один пятый пиксель G2 и по меньшей мере один шестой пиксель В2, при этом четвертый пиксель R2, пятый пиксель G2 и шестой пиксель В2 выровнены в виде матрицы (одномерной) вдоль второго направления 40. Матрица 10 пикселей содержит по меньшей мере один первый столбец 103 пикселей, по меньшей мере один второй столбец 104 пикселей и по меньшей мере один третий столбец 105 пикселей, причем первый столбец 103 пикселей содержит первый пиксель R1 и четвертый пиксель R2, и второй столбец 104 пикселей содержит второй пиксель G1 и пятый пиксель G2, и третий столбец 105 пикселей содержит третий пиксель В1 и шестой пиксель В2. Первое направление 30 и второе направление 40 являются перпендикулярными.
В этом варианте осуществления комбинация переключателей выбора содержит первый переключатель 2041, второй переключатель 2042, третий переключатель 2043 и четвертый переключатель 2044. Первый переключатель 2041 электрически соединен с модулем 202 формирования первого сигнала выбора, модулем 201 подачи сигнала данных и первым столбцом 103 пикселей в матрице 10 пикселей. Второй переключатель 2042 электрически соединен с модулем 203 формирования второго сигнала выбора, модулем 201 подачи сигнала данных и вторым столбцом 104 пикселей в матрице 10 пикселей. Третий переключатель 2043 электрически соединен с модулем 202 формирования первого сигнала выбора, модулем 201 подачи сигнала данных и четвертым переключателем 2044. Четвертый переключатель 2044 электрически соединен с модулем 203 формирования второго сигнала выбора, третьим переключателем 2043 и третьим столбцом 105 пикселей в матрице 10 пикселей.
В этом варианте осуществления все переключатели, как то первый переключатель 2041, второй переключатель 2042, третий переключатель 2043 и четвертый переключатель 2044, - могут быть триодами. Первый переключатель 2041 содержит первый управляющий вывод 24011, первый входной вывод 20412 и первый выходной вывод 20413. Первый управляющий вывод 24011 электрически соединен с модулем 202 формирования первого сигнала выбора, а, конкретнее, первый управляющий вывод 24011 электрически соединен с модулем 202 формирования первого сигнала выбора посредством первой сигнальной линии 2021. Первый входной вывод 20412 электрически соединен с модулем 201 подачи сигнала данных. Первый выходной вывод 20413 электрически соединен с первым столбцом 103 пикселей. Первый управляющий вывод 24011 принимает первый сигнал MUX1 выбора и управляет включением и отключением первого токового канала между первым входным выводом 20412 и первым выходным выводом 20413 в соответствии с первым сигналом MUX1 выбора.
Второй переключатель 2042 содержит второй управляющий вывод 24021, второй входной вывод 20422 и второй выходной вывод 20423. Второй управляющий вывод 24021 электрически соединен с модулем 203 формирования второго сигнала выбора, а, конкретнее, второй управляющий вывод 24021 электрически соединен с модулем 203 формирования второго сигнала выбора посредством второй сигнальной линии 2031. Второй входной вывод 20422 электрически соединен с модулем 201 подачи сигнала данных. Второй выходной вывод 20423 электрически соединен со вторым столбцом 104 пикселей. Второй управляющий вывод 24021 принимает второй сигнал MUX2 выбора и управляет включением и отключением второго токового канала между вторым входным выводом 20422 и вторым выходным выводом 20423 в соответствии со вторым сигналом MUX2 выбора.
Третий переключатель 2043 содержит третий управляющий вывод 24031, третий входной вывод 20432 и третий выходной вывод 20433. Третий управляющий вывод 24031 электрически соединен с модулем 202 формирования первого сигнала выбора, а, конкретнее, третий управляющий вывод 24031 электрически соединен с модулем 202 формирования первого сигнала выбора посредством первой сигнальной линии 2021. Третий входной вывод 20432 электрически соединен с модулем 201 подачи сигнала данных. Третий выходной вывод 20433 электрически соединен с четвертым переключателем 2044. Третий управляющий вывод 24031 принимает первый сигнал MUX1 выбора и управляет включением и отключением третьего токового канала между третьим входным выводом 20432 и третьим выходным выводом 20433 в соответствии с первым сигналом MUX1 выбора.
Четвертый переключатель 2044 содержит четвертый управляющий вывод 24041, четвертый входной вывод 20442 и четвертый выходной вывод 20443. Четвертый управляющий вывод 24041 электрически соединен с модулем 203 формирования второго сигнала выбора, а конкретнее, четвертый управляющий вывод 24041 электрически соединен с модулем 203 формирования второго сигнала выбора посредством второй сигнальной линии 2031. Четвертый входной вывод 20442 электрически соединен с третьим выходным выводом 20433. Четвертый выходной вывод 20443 электрически соединен с третьим столбцом 105 пикселей. Четвертый управляющий вывод 24041 принимает второй сигнал MUX2 выбора и управляет включением и отключением четвертого токового канала между четвертым входным выводом 20442 и четвертым выходным выводом 20443 в соответствии со вторым сигналом MUX2 выбора.
В этом варианте осуществления как первый переключатель 2041, так и второй переключатель 2042 представляют собой тонкопленочные транзисторы NMOS (n-канальные МОП-транзисторы), и как третий
- 7 033985 переключатель 2043, так и четвертый переключатель 2044 переставляют собой тонкопленочные транзисторы PMOS (р-канальные МОП-транзисторы).
Первый токовый канал отключен, когда включен третий токовый канал, и включен, когда отключен третий токовый канал.
Второй токовый канал отключен, когда включен четвертый токовый канал, и включен, когда отключен четвертый токовый канал.
Третий токовый канал отключен, когда включен первый токовый канал, и включен, когда отключен первый токовый канал.
Четвертый токовый канал отключен, когда включен второй токовый канал, и включен, когда отключен второй токовый канал.
В этом варианте осуществления длительность высокого уровня напряжения первого сигнала MUX1 выбора и длительность высокого уровня напряжения второго сигнала MUX2 выбора являются одинаковыми, и длительность низкого уровня напряжения первого сигнала MUX1 выбора и длительность низкого уровня напряжения второго сигнала MUX2 выбора являются одинаковыми.
Как длительность высокого уровня напряжения первого сигнала MUX1 выбора, так и длительность высокого уровня напряжения второго сигнала MUX2 выбора составляют 2K тактовых периодов, и как длительность низкого уровня напряжения первого сигнала MUX1 выбора, так и длительность низкого уровня напряжения второго сигнала MUX2 выбора составляют 4K тактовых периодов, и длительность высокого уровня напряжения сигнала развертки (содержащего первый сигнал Gate1 развертки, соответствующий первому столбцу 101 пикселей, второй сигнал развертки Gate2, соответствующий второму столбцу 102 пикселей) составляет 3K тактовых периодов, и длительность низкого уровня напряжения сигнала развертки также составляет 3K тактовых периодов. K - положительное целое число. Например, K=1.
Начальная точка переднего фронта высокого уровня напряжения сигнала развертки матрицы 10 пикселей находится на интервале времени с высоким уровнем напряжения первого сигнала MUX1 выбора или на интервале времени с высоким уровнем напряжения второго сигнала MUX2 выбора.
Обратимся к фиг. 3, на которой приведена временная диаграмма сигналов, показывающая сигналы возбуждения дисплейной панели, показанной на фиг. 2.
То, как первый сигнал Gate1 развертки, соответствующий первому столбцу 101 пикселей, и второй сигнал Gate2 развертки, соответствующий второму столбцу 102 пикселей, активируют переключатели пикселей в матрице 10 пикселей при высоком уровне напряжения и деактивируют переключатели пикселей в матрице 10 пикселей при низком уровне напряжения, проиллюстрировано для пояснения ниже, и наоборот.
В первом тактовом периоде 301:
Когда первый сигнал Gate1 развертки, сформированный модулем подачи сигнала развертки, имеет высокий уровень напряжения, второй сигнал Gate2 развертки имеет низкий уровень напряжения. В этот момент переключатели первого пикселя R1, второго пикселя G1 и третьего пикселя В1 включены, а переключатели четвертого пикселя R2, пятого пикселя G2 и шестого пикселя В2 отключены.
Первый сигнал MUX1 выбора имеет высокий уровень напряжения, и второй сигнал MUX2 выбора имеет низкий уровень напряжения. В этот момент первый токовый канал первого переключателя 2041 включен, второй токовый канал второго переключателя 2042 отключен, третий токовый канал третьего переключателя 2043 отключен, четвертый токовый канал четвертого переключателя 2044 включен. Сигнал данных подается на первый пиксель R1 первого столбца 103 пикселей через первый токовый канал, чтобы зарядить первый пиксель R1.
Во втором тактовом периоде 302:
Первый сигнал Gate1 развертки сохраняет высокий уровень напряжения, второй сигнал Gate2 развертки сохраняет низкий уровень напряжения. В этот момент переключатели первого пикселя R1, второго пикселя G1 и третьего пикселя В1 включены, а переключатели четвертого пикселя R2, пятого пикселя G2 и шестого пикселя В2 отключены.
Первый сигнал MUX1 выбора имеет низкий уровень напряжения, и второй сигнал MUX2 выбора имеет низкий уровень напряжения. В этот момент первый токовый канал отключен, второй токовый канал отключен, третий токовый канал включен, четвертый токовый канал включен. Сигнал данных вводится в третий пиксель В1 третьего столбца 105 пикселей через третий токовый канал и четвертый токовый канал, чтобы зарядить третий пиксель В1.
В третьем тактовом периоде 303:
Первый сигнал Gate1 развертки сохраняет высокий уровень напряжения, второй сигнал Gate2 развертки сохраняет низкий уровень напряжения. В этот момент переключатели первого пикселя R1, второго пикселя G1 и третьего пикселя В1 включены, а переключатели четвертого пикселя R2, пятого пикселя G2 и шестого пикселя В2 отключены.
Первый сигнал MUX1 выбора имеет низкий уровень напряжения, а второй сигнал MUX2 выбора имеет высокий уровень напряжения. В этот момент первый токовый канал отключен, второй токовый канал включен, третий токовый канал включен, четвертый токовый канал отключен. Сигнал данных вво- 8 033985 дится во второй пиксель G1 второго столбца 104 пикселей через второй токовый канал, чтобы зарядить второй пиксель G1.
В четвертом тактовом периоде 304:
Первый сигнал Gate 1 развертки имеет низкий уровень напряжения, второй сигнал Gate2 развертки имеет высокий уровень напряжения. В этот момент переключатели первого пикселя R1, второго пикселя G1 и третьего пикселя В1 отключены, а переключатели четвертого пикселя R2, пятого пикселя G2 и шестого пикселя В2 включены.
Первый сигнал MUX1 выбора удерживается на низком уровне напряжения, а второй сигнал MUX2 выбора удерживается на высоком уровне напряжения. В этот момент первый токовый канал отключен, второй токовый канал включен, третий токовый канал включен, четвертый токовый канал отключен. Сигнал данных вводится в пятый пиксель G2 второго столбца 104 пикселей через второй токовый канал, чтобы зарядить пятый пиксель G2.
В пятом тактовом периоде 305:
Первый сигнал Gate1 развертки сохраняет низкий уровень напряжения, второй сигнал Gate2 развертки сохраняет высокий уровень напряжения. В этот момент переключатели первого пикселя R1, второго пикселя G1 и третьего пикселя В1 отключены, а переключатели четвертого пикселя R2, пятого пикселя G2 и шестого пикселя В2 включены.
Первый сигнал MUX1 выбора удерживается на низком уровне напряжения, и второй сигнал MUX2 выбора имеет низкий уровень напряжения. В этот момент первый токовый канал отключен, второй токовый канал отключен, третий токовый канал включен, четвертый токовый канал включен. Сигнал данных вводится в шестой пиксель В2 третьего столбца 105 пикселей через третий токовый канал и четвертый токовый канал, чтобы зарядить шестой пиксель В2.
В шестом тактовом периоде 306:
Первый сигнал Gate1 развертки сохраняет низкий уровень напряжения, второй сигнал Gate2 развертки сохраняет высокий уровень напряжения. В этот момент переключатели первого пикселя R1, второго пикселя G1 и третьего пикселя В1 отключены, а переключатели четвертого пикселя R2, пятого пикселя G2 и шестого пикселя В2 включены.
Первый сигнал MUX1 выбора имеет высокий уровень напряжения, а второй сигнал MUX2 выбора сохраняет низкий уровень напряжения. В этот момент первый токовый канал включен, второй токовый канал отключен, третий токовый канал отключен, четвертый токовый канал включен. Сигнал данных вводится в четвертый пиксель R2 первого столбца пикселей 103 через первый токовый канал, чтобы зарядить четвертый пиксель R2.
И процедура продолжается до тех пор, пока не будет достигнуто обновление всего изображения.
С помощью вышеуказанных технических решений частота изменения уровня напряжения сигнала выбора может быть эффективно уменьшена, т.е. частота изменения уровня напряжения сигнала выбора уменьшается от N раз/кадр до N/2 раз/кадр, где N - количество строк пикселей в матрице пикселей.
Кроме того, вышеуказанное техническое решение имеет преимущества в связи с уменьшением количества проводных соединений в дисплейной панели, и, соответственно, повышение разрешающей способности дисплейной панели не ограничивается количеством проводных соединений.
Второй вариант осуществления дисплейной панели согласно настоящему изобретению аналогичен первому варианту осуществления, и разница заключается в следующем:
Как первый переключатель 2041, так и второй переключатель 2042 представляют собой тонкопленочные р-канальные МОП-транзисторы (PMOS TFT), и как третий переключатель 2043, так и четвертый переключатель 2044 представляют собой тонкопленочные n-канальные МОП-транзисторы (NMOS TFT).
Выше представлены только конкретные варианты осуществления настоящего изобретения, которыми не ограничивается объем настоящего изобретения, и специалистам в данной области техники будет очевидно, что изменение или замена, которые можно легко вывести, подпадают под объем правовой охраны настоящего изобретения. Таким образом, объем правовой охраны изобретения должен исходить из заявленных пунктов формулы изобретения.

Claims (18)

  1. ФОРМУЛА ИЗОБРЕТЕНИЯ
    1. Схема управления для управления матрицей пикселей в соответствующей дисплейной панели для отображения изображений, при этом схема управления содержит модуль подачи сигнала данных, выполненный с возможностью формирования сигнала данных и подачи сигнала данных в матрицу пикселей;
    модуль формирования первого сигнала выбора, выполненный с возможностью подачи первого сигнала выбора;
    модуль формирования второго сигнала выбора, выполненный с возможностью подачи второго сигнала выбора; и модуль выбора, при этом модуль выбора содержит по меньшей мере две комбинации переключателей выбора, при этом комбинация переключателей выбора электрически соединена с модулем формиро- 9 033985 вания первого сигнала выбора, модулем формирования второго сигнала выбора, модулем подачи сигнала данных и матрицей пикселей и комбинация переключателей выбора выполнена с возможностью приема первого сигнала выбора, второго сигнала выбора и сигнала данных и вывода сигнала данных на матрицу пикселей в соответствии с первым сигналом выбора и вторым сигналом выбора;
    комбинация переключателей выбора содержит первый переключатель, при этом первый переключатель электрически соединен с модулем формирования первого сигнала выбора, модулем подачи сигнала данных и первым столбцом пикселей в матрице пикселей;
    второй переключатель, при этом второй переключатель электрически соединен с модулем формирования второго сигнала выбора, модулем подачи сигнала данных и вторым столбцом пикселей в матрице пикселей;
    третий переключатель, при этом третий переключатель электрически соединен с модулем формирования первого сигнала выбора и модулем подачи сигнала данных; и четвертый переключатель, при этом четвертый переключатель электрически соединен с модулем формирования второго сигнала выбора, третьим переключателем и третьим столбцом пикселей в матрице пикселей;
    схема управления дополнительно содержит модуль подачи сигнала развертки, при этом модуль подачи сигнала развертки электрически соединен с матрицей пикселей и модуль подачи сигнала развертки выполнен с возможностью формирования сигнала развертки и направления сигнала развертки в матрицу пикселей.
  2. 2. Схема управления по п.1, отличающаяся тем, что первый переключатель содержит первый управляющий вывод, при этом первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
    первый входной вывод, при этом первый входной вывод электрически соединен с модулем подачи сигнала данных; и первый выходной вывод, при этом первый выходной вывод электрически соединен с первым столбцом пикселей, причем первый управляющий вывод выполнен с возможностью приема первого сигнала выбора и управления включением и отключением первого токового канала между первым входным выводом и первым выходным выводом в соответствии с первым сигналом выбора;
    второй переключатель содержит второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
    второй входной вывод, при этом второй входной вывод электрически соединен с модулем подачи сигнала данных; и второй выходной вывод, при этом второй выходной вывод электрически соединен с первым столбцом пикселей, причем второй управляющий вывод выполнен с возможностью приема второго сигнала выбора и управления включением и отключением второго токового канала между вторым входным выводом и вторым выходным выводом в соответствии со вторым сигналом выбора;
    третий переключатель содержит третий управляющий вывод, при этом третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
    третий входной вывод, при этом третий входной вывод электрически соединен с модулем подачи сигнала данных; и третий выходной вывод, при этом третий выходной вывод электрически соединен с четвертым переключателем, причем третий управляющий вывод выполнен с возможностью приема третьего сигнала выбора и управления включением и отключением третьего токового канала между третьим входным выводом и третьим выходным выводом в соответствии с первым сигналом выбора;
    четвертый переключатель содержит четвертый управляющий вывод, при этом четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
    четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим выходным выводом;
    четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим столбцом пикселей, причем четвертый управляющий вывод выполнен с возможностью приема четвертого сигнала выбора и управления включением и отключением четвертого токового канала между четвертым входным выводом и четвертым выходным выводом в соответствии со вторым сигналом выбора.
    - 10 033985
  3. 3. Схема управления по п.2, отличающаяся тем, что первый токовый канал отключен, когда включен третий токовый канал, и включен, когда отключен третий токовый канал;
    второй токовый канал отключен, когда включен четвертый токовый канал, и включен, когда отключен четвертый токовый канал;
    третий токовый канал отключен, когда включен первый токовый канал, и включен, когда отключен первый токовый канал;
    четвертый токовый канал отключен, когда включен второй токовый канал, и включен, когда отключен второй токовый канал.
  4. 4. Схема управления по п.1, отличающаяся тем, что длительность высокого уровня напряжения первого сигнала выбора и длительность высокого уровня напряжения второго сигнала выбора являются одинаковыми;
    длительность низкого уровня напряжения первого сигнала выбора и длительность низкого уровня напряжения второго сигнала выбора являются одинаковыми;
    как длительность высокого уровня напряжения первого сигнала выбора, так и длительность высокого уровня напряжения второго сигнала выбора составляют 2K тактовых периодов и как длительность низкого уровня напряжения первого сигнала выбора, так и длительность низкого уровня напряжения второго сигнала выбора составляют 4K тактовых периодов, где K - положительное целое число;
    начальная точка переднего фронта высокого уровня напряжения сигнала развертки матрицы пикселей находится в интервале времени с высоким уровнем напряжения первого сигнала выбора или в интервале времени с высоким уровнем напряжения второго сигнала выбора.
  5. 5. Схема управления для управления матрицей пикселей в соответствующей дисплейной панели для отображения изображений, при этом схема управления содержит модуль подачи сигнала данных, выполненный с возможностью формирования сигнала данных и подачи сигнала данных в матрицу пикселей;
    модуль формирования первого сигнала выбора, выполненный с возможностью подачи первого сигнала выбора;
    модуль формирования второго сигнала выбора, выполненный с возможностью подачи второго сигнала выбора; и модуль выбора, при этом модуль выбора содержит по меньшей мере две комбинации переключателей выбора, при этом комбинация переключателей выбора электрически соединена с модулем формирования первого сигнала выбора, модулем формирования второго сигнала выбора, модулем подачи сигнала данных и матрицей пикселей и комбинация переключателей выбора выполнена с возможностью приема первого сигнала выбора, второго сигнала выбора и сигнала данных и вывода сигнала данных на матрицу пикселей в соответствии с первым сигналом выбора и вторым сигналом выбора, причем комбинация переключателей содержит первый переключатель, при этом первый переключатель электрически соединен с модулем формирования первого сигнала выбора, модулем подачи сигнала данных и первым столбцом пикселей в матрице пикселей;
    второй переключатель, при этом второй переключатель электрически соединен с модулем формирования второго сигнала выбора, модулем подачи сигнала данных и вторым столбцом пикселей в матрице пикселей;
    третий переключатель, при этом третий переключатель электрически соединен с модулем формирования первого сигнала выбора и модулем подачи сигнала данных; и четвертый переключатель, при этом четвертый переключатель электрически соединен с модулем формирования второго сигнала выбора, третьим переключателем и третьим столбцом пикселей в матрице пикселей.
  6. 6. Схема управления по п.5, отличающаяся тем, что первый переключатель содержит первый управляющий вывод, при этом первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
    первый входной вывод, при этом первый входной вывод электрически соединен с модулем подачи сигнала данных; и первый выходной вывод, при этом первый выходной вывод электрически соединен с первым столбцом пикселей, причем первый управляющий вывод выполнен с возможностью приема первого сигнала выбора и управления включением и отключением первого токового канала между первым входным выводом и первым выходным выводом в соответствии с первым сигналом выбора;
    второй переключатель содержит второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
    - 11 033985 второй входной вывод, при этом второй входной вывод электрически соединен с модулем подачи сигнала данных; и второй выходной вывод, при этом второй выходной вывод электрически соединен с первым столбцом пикселей, причем второй управляющий вывод выполнен с возможностью приема второго сигнала выбора и управления включением и отключением второго токового канала между вторым входным выводом и вторым выходным выводом в соответствии со вторым сигналом выбора;
    третий переключатель содержит третий управляющий вывод, при этом третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
    третий входной вывод, при этом третий входной вывод электрически соединен с модулем подачи сигнала данных; и третий выходной вывод, при этом третий выходной вывод электрически соединен с четвертым переключателем, причем третий управляющий вывод выполнен с возможностью приема третьего сигнала выбора и управления включением и отключением третьего токового канала между третьим входным выводом и третьим выходным выводом в соответствии с первым сигналом выбора;
    четвертый переключатель содержит четвертый управляющий вывод, при этом четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
    четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим выходным выводом;
    четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим столбцом пикселей, причем четвертый управляющий вывод выполнен с возможностью приема четвертого сигнала выбора и управления включением и отключением четвертого токового канала между четвертым входным выводом и четвертым выходным выводом в соответствии со вторым сигналом выбора.
  7. 7. Схема управления по п.6, отличающаяся тем, что первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
    второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии;
    третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
    четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии.
  8. 8. Схема управления по п.6, отличающаяся тем, что первый токовый канал отключен, когда включен третий токовый канал, и включен, когда отключен третий токовый канал;
    второй токовый канал отключен, когда включен четвертый токовый канал, и включен, когда отключен четвертый токовый канал;
    третий токовый канал отключен, когда включен первый токовый канал, и включен, когда отключен первый токовый канал;
    четвертый токовый канал отключен, когда включен второй токовый канал, и включен, когда отключен второй токовый канал.
  9. 9. Схема управления по п.8, отличающаяся тем, что как первый переключатель, так и второй переключатель представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT) и как третий переключатель, так и четвертый переключатель представляют собой р-канальные тонкопленочные МОП-транзисторы (PMOS TFT) или как первый переключатель, так и второй переключатель представляют собой р-канальные тонкопленочные МОП-транзисторы (PMOS TFT) и как третий переключатель, так и четвертый переключатель представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT).
  10. 10. Схема управления по п.5, отличающаяся тем, что длительность высокого уровня напряжения первого сигнала выбора и длительность высокого уровня напряжения второго сигнала выбора являются одинаковыми и длительность низкого уровня напряжения первого сигнала выбора и длительность низкого уровня напряжения второго сигнала выбора являются одинаковыми;
    как длительность высокого уровня напряжения первого сигнала выбора, так и длительность высокого уровня напряжения второго сигнала выбора составляют 2K тактовых периодов и как длительность низкого уровня напряжения первого сигнала выбора, так и длительность низкого уровня напряжения второго сигнала выбора составляют 4K тактовых периодов, где K - положительное целое число;
    - 12 033985 начальная точка переднего фронта высокого уровня напряжения сигнала развертки матрицы пикселей находится в интервале времени с высоким уровнем напряжения первого сигнала выбора или в интервале времени с высоким уровнем напряжения второго сигнала выбора.
  11. 11. Схема управления по п.10, отличающаяся тем, что длительность высокого уровня напряжения сигнала развертки составляет 3K тактовых периодов и длительность низкого уровня напряжения сигнала развертки также составляет 3K тактовых периодов.
  12. 12. Дисплейная панель, отличающаяся тем, что дисплейная панель содержит матрицу пикселей и схему управления для управления матрицей пикселей для отображения изображений, при этом схема управления содержит модуль подачи сигнала данных, выполненный с возможностью формирования сигнала данных и подачи сигнала данных в матрицу пикселей;
    модуль формирования первого сигнала выбора, выполненный с возможностью подачи первого сигнала выбора;
    модуль формирования второго сигнала выбора, выполненный с возможностью подачи второго сигнала выбора; и модуль выбора, при этом модуль выбора содержит по меньшей мере две комбинации переключателей выбора, при этом комбинация переключателей выбора электрически соединена с модулем формирования первого сигнала выбора, модулем формирования второго сигнала выбора, модулем подачи сигнала данных и матрицей пикселей и комбинация переключателей выбора выполнена с возможностью приема первого сигнала выбора, второго сигнала выбора и сигнала данных и вывода сигнала данных на матрицу пикселей в соответствии с первым сигналом выбора и вторым сигналом выбора, причем комбинация переключателей содержит первый переключатель, при этом первый переключатель электрически соединен с модулем формирования первого сигнала выбора, модулем подачи сигнала данных и первым столбцом пикселей в матрице пикселей;
    второй переключатель, при этом второй переключатель электрически соединен с модулем формирования второго сигнала выбора, модулем подачи сигнала данных и вторым столбцом пикселей в матрице пикселей;
    третий переключатель, при этом третий переключатель электрически соединен с модулем формирования первого сигнала выбора и модулем подачи сигнала данных; и четвертый переключатель, при этом четвертый переключатель электрически соединен с модулем формирования второго сигнала выбора, третьим переключателем и третьим столбцом пикселей в матрице пикселей.
  13. 13. Дисплейная панель по п.12, отличающаяся тем, что первый переключатель содержит первый управляющий вывод, при этом первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
    первый входной вывод, при этом первый входной вывод электрически соединен с модулем подачи сигнала данных; и первый выходной вывод, при этом первый выходной вывод электрически соединен с первым столбцом пикселей, причем первый управляющий вывод выполнен с возможностью приема первого сигнала выбора и управления включением и отключением первого токового канала между первым входным выводом и первым выходным выводом в соответствии с первым сигналом выбора;
    второй переключатель содержит второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
    второй входной вывод, при этом второй входной вывод электрически соединен с модулем подачи сигнала данных; и второй выходной вывод, при этом второй выходной вывод электрически соединен с первым столбцом пикселей, причем второй управляющий вывод выполнен с возможностью приема второго сигнала выбора и управления включением и отключением второго токового канала между вторым входным выводом и вторым выходным выводом в соответствии со вторым сигналом выбора;
    третий переключатель содержит третий управляющий вывод, при этом третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора;
    третий входной вывод, при этом третий входной вывод электрически соединен с модулем подачи сигнала данных; и третий выходной вывод, при этом третий выходной вывод электрически соединен с четвертым переключателем, причем третий управляющий вывод выполнен с возможностью приема третьего сигнала выбора и управления включением и отключением третьего токового канала между третьим входным выводом и
    - 13 033985 третьим выходным выводом в соответствии с первым сигналом выбора;
    четвертый переключатель содержит четвертый управляющий вывод, при этом четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора;
    четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим выходным выводом;
    четвертый выходной вывод, при этом четвертый выходной вывод электрически соединен с третьим столбцом пикселей, причем четвертый управляющий вывод выполнен с возможностью приема четвертого сигнала выбора и управления включением и отключением четвертого токового канала между четвертым входным выводом и четвертым выходным выводом в соответствии со вторым сигналом выбора.
  14. 14. Дисплейная панель по п.13, отличающаяся тем, что первый управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
    второй управляющий вывод, при этом второй управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии;
    третий управляющий вывод электрически соединен с модулем формирования первого сигнала выбора посредством первой сигнальной линии;
    четвертый управляющий вывод электрически соединен с модулем формирования второго сигнала выбора посредством второй сигнальной линии.
  15. 15. Дисплейная панель по п.13, отличающаяся тем, что первый токовый канал отключен, когда включен третий токовый канал, и включен, когда отключен третий токовый канал;
    второй токовый канал отключен, когда включен четвертый токовый канал, и включен, когда отключен четвертый токовый канал;
    третий токовый канал отключен, когда включен первый токовый канал, и включен, когда отключен первый токовый канал;
    четвертый токовый канал отключен, когда включен второй токовый канал, и включен, когда отключен второй токовый канал.
  16. 16. Дисплейная панель по п.15, отличающаяся тем, что как первый переключатель, так и второй переключатель представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT) и как третий переключатель, так и четвертый переключатель представляют собой р-канальные тонкопленочные МОП-транзисторы (PMOS TFT) или как первый переключатель, так и второй переключатель представляют собой р-канальные тонкопленочные МОП-транзисторы (PMOS TFT) и как третий переключатель, так и четвертый переключатель представляют собой n-канальные тонкопленочные МОП-транзисторы (NMOS TFT).
  17. 17. Дисплейная панель по п.12, отличающаяся тем, что длительность высокого уровня напряжения первого сигнала выбора и длительность высокого уровня напряжения второго сигнала выбора являются одинаковыми и длительность низкого уровня напряжения первого сигнала выбора и длительность низкого уровня напряжения второго сигнала выбора являются одинаковыми;
    как длительность высокого уровня напряжения первого сигнала выбора, так и длительность высокого уровня напряжения второго сигнала выбора составляют 2K тактовых периодов и как длительность низкого уровня напряжения первого сигнала выбора, так и длительность низкого уровня напряжения второго сигнала выбора составляют 4K тактовых периодов, где K - положительное целое число;
    начальная точка переднего фронта высокого уровня напряжения сигнала развертки матрицы пикселей находится в интервале времени с высоким уровнем напряжения первого сигнала выбора или в интервале времени с высоким уровнем напряжения второго сигнала выбора.
  18. 18. Дисплейная панель по п.17, отличающаяся тем, что длительность высокого уровня напряжения сигнала развертки составляет 3K тактовых периодов и длительность низкого уровня напряжения сигнала развертки также составляет 3K тактовых периодов.
EA201791486A 2014-12-31 2015-01-13 Дисплейная панель и ее схема управления EA033985B1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410854010.1A CN104485063B (zh) 2014-12-31 2014-12-31 显示面板及其驱动电路
PCT/CN2015/070620 WO2016106843A1 (zh) 2014-12-31 2015-01-13 显示面板及其驱动电路

Publications (2)

Publication Number Publication Date
EA201791486A1 EA201791486A1 (ru) 2017-11-30
EA033985B1 true EA033985B1 (ru) 2019-12-17

Family

ID=52759603

Family Applications (1)

Application Number Title Priority Date Filing Date
EA201791486A EA033985B1 (ru) 2014-12-31 2015-01-13 Дисплейная панель и ее схема управления

Country Status (6)

Country Link
JP (1) JP6650459B2 (ru)
KR (1) KR101977710B1 (ru)
CN (1) CN104485063B (ru)
EA (1) EA033985B1 (ru)
GB (1) GB2550728B (ru)
WO (1) WO2016106843A1 (ru)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575355B (zh) * 2014-12-31 2017-02-01 深圳市华星光电技术有限公司 显示面板及其驱动电路
CN105096866A (zh) * 2015-08-07 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器及其控制方法
CN107274832B (zh) * 2017-08-15 2019-07-23 深圳市华星光电半导体显示技术有限公司 驱动电路及显示装置
US10991310B2 (en) 2018-01-31 2021-04-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460734B (en) * 1996-09-25 2001-10-21 Toshiba Corp Liquid crystal display
CN101038735A (zh) * 2006-03-14 2007-09-19 株式会社日立显示器 具有图像显示装置的信息终端
CN101533616A (zh) * 2008-03-14 2009-09-16 胜华科技股份有限公司 一种用于液晶显示器的多工驱动电路
CN101887676A (zh) * 2009-05-14 2010-11-17 奇景光电股份有限公司 源极驱动器
US20120001952A1 (en) * 2010-07-05 2012-01-05 Oki Semiconductor Co., Ltd. Driving circuit and display apparatus
CN104575355A (zh) * 2014-12-31 2015-04-29 深圳市华星光电技术有限公司 显示面板及其驱动电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
KR100686335B1 (ko) * 2003-11-14 2007-02-22 삼성에스디아이 주식회사 표시장치 및 그의 구동방법
JP2007271877A (ja) * 2006-03-31 2007-10-18 Agilent Technol Inc Ｔｆｔアレイ試験方法
US8284039B2 (en) * 2008-03-05 2012-10-09 Earthwave Technologies, Inc. Vehicle monitoring system with power consumption management
JP4674280B2 (ja) * 2008-03-13 2011-04-20 奇美電子股▲ふん▼有限公司 デマルチプレクサ、それを用いた電子装置、液晶表示装置
JP2010032974A (ja) * 2008-07-31 2010-02-12 Hitachi Displays Ltd 液晶表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460734B (en) * 1996-09-25 2001-10-21 Toshiba Corp Liquid crystal display
CN101038735A (zh) * 2006-03-14 2007-09-19 株式会社日立显示器 具有图像显示装置的信息终端
CN101533616A (zh) * 2008-03-14 2009-09-16 胜华科技股份有限公司 一种用于液晶显示器的多工驱动电路
CN101887676A (zh) * 2009-05-14 2010-11-17 奇景光电股份有限公司 源极驱动器
US20120001952A1 (en) * 2010-07-05 2012-01-05 Oki Semiconductor Co., Ltd. Driving circuit and display apparatus
CN104575355A (zh) * 2014-12-31 2015-04-29 深圳市华星光电技术有限公司 显示面板及其驱动电路

Also Published As

Publication number Publication date
GB2550728A (en) 2017-11-29
JP6650459B2 (ja) 2020-02-19
KR101977710B1 (ko) 2019-05-13
JP2018506065A (ja) 2018-03-01
KR20170097722A (ko) 2017-08-28
GB2550728B (en) 2021-06-23
GB201712019D0 (en) 2017-09-06
CN104485063A (zh) 2015-04-01
EA201791486A1 (ru) 2017-11-30
WO2016106843A1 (zh) 2016-07-07
CN104485063B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
US10453389B2 (en) Pixel circuit, organic electroluminescent display panel and display apparatus
US9396682B2 (en) Gate driving circuit, TFT array substrate, and display device
US9892676B2 (en) Gate driving circuit providing a matched gate driving signal, corresponding driving method, display circuit and display apparatus
US9847062B2 (en) Scan driver and organic light-emitting display using same
US10475409B2 (en) Gate drive circuit, display panel, and driving method for the gate drive circuit
US9685127B2 (en) Array substrate, method for driving array substrate, and display device
US20150138180A1 (en) Organic light emitting diode display device
US9997136B2 (en) Display circuit and driving method and display apparatus thereof
US20160225336A1 (en) Shift register unit, its driving method, gate driver circuit and display device
KR101977579B1 (ko) 디스플레이 패널 그리고 디스플레이 패널을 위한 구동 회로
US10878757B2 (en) Shift register and time-sharing controlling method thereof, display panel and display apparatus
KR20170045441A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
EA033985B1 (ru) Дисплейная панель и ее схема управления
US9159268B2 (en) Organic light emitting diode display and its driving method
US20090267871A1 (en) Switching circuit, pixel drive circuit, and sample-and-hold circuit
US20150070255A1 (en) Gate driving circuit and display device having the same
JP2017531214A (ja) パルス信号統合回路、表示パネルおよび表示装置
JPWO2016072139A1 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
US9607539B2 (en) Display panel capable of reducing a voltage level changing frequency of a select signal and drive circuit thereof
US11308839B2 (en) Signal generating circuit and display device
JP2008180836A (ja) パーシャル表示機能を有する表示装置
JP2017120406A (ja) 有機発光ディスプレイ装置のエミッション信号制御回路及びエミッション信号制御方法、並びに有機発光ディスプレイ装置
KR20100073440A (ko) 제어 드라이버 및 이를 구비한 표시장치
KR20090099718A (ko) 게이트 드라이버
US9576518B2 (en) Display panel and driving circuit thereof

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ BY KZ KG TJ TM