CN101783680A - 频率综合器及其校准方法 - Google Patents
频率综合器及其校准方法 Download PDFInfo
- Publication number
- CN101783680A CN101783680A CN200910247632A CN200910247632A CN101783680A CN 101783680 A CN101783680 A CN 101783680A CN 200910247632 A CN200910247632 A CN 200910247632A CN 200910247632 A CN200910247632 A CN 200910247632A CN 101783680 A CN101783680 A CN 101783680A
- Authority
- CN
- China
- Prior art keywords
- frequency
- module
- calibration
- voltage
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及一种频率综合器，包含逻辑控制模块和分别与其连接的振荡分频模块、比较滤波模块、频率校准模块，其特征在于，所述逻辑控制模块控制振荡分频模块与频率校准模块连接，或是与比较滤波模块连接；所述频率校准模块对输入的参考时钟信号与分频信号进行分频、相位比较后，将比较结果的数字信号发送给逻辑控制模块；所述逻辑控制模块由频率校准模块输出的频率信号比较差值，得到控制增益，并通过调整比较滤波模块参数将控制电压发送给振荡分频模块。本发明由于将频率差值转换为数字信号进行计算后，直接选择最佳子带，缩短了频率综合器的校准时间。
Description
技术领域
本发明涉及一种频率综合器及其校准方法，特别涉及一种能减少校准时间的频率综合器及其校准方法。
背景技术
频率综合器常用来为集成电路提供准确的参考频率，为了提高频率的稳定性，可以采用高性能的振荡器和低噪声的元件来组成频率综合器。然而在芯片的生产过程存在的工艺偏差，芯片实际应用中的电压及温度变化，都会导致频率综合器的输出频率发生变化，尤其是振荡器的频率范围会随这些条件变化而改变。为了确保频率综合器能够覆盖工作范围，需要增大振荡器的频率范围来补偿工艺、温度、电压导致的变化，采用单根振荡器调谐曲线控制则会使振荡器的增益变大，进而恶化频率综合器输出信号的相位噪声性能。
为了解决这个问题，常常将振荡器的频率分为多个子带来控制，如图1所示，横坐标x为控制电压，纵坐标y表示频率，多个子带叠加覆盖了较大的频率范围H，其中每个子带覆盖较小的频率范围，这样就可以降低每一个子带内振荡器的增益。在频率综合器的上电过程中，振荡器的控制电压在一定的电压范围L内改变，先将其固定在一个初始电压值X0，而频率也处于初始值Y0，为了达到目标频率X1和目标电压Y1，就需要频率校准技术来辅助选择正确的振荡器子带，之后通过频率综合器的自动锁定过程来固定控制电压。
如图2所示，现有的频率综合器，包含振荡分频模块、比较滤波模块、频率校准模块、逻辑控制模块。
振荡分频模块与比较滤波模块组成锁相环；振荡器101输出的频率信号经分频后与参考时钟信号进行相位比较，比较结果的逻辑信号由电荷泵202转换成模拟信号，通过环路滤波器203控制振荡器101的频率改变。
现有的频率综合器校准方法中频率校准模块基于计数器300实现，需要一定的时间来完成校准和自动锁定过程。
逻辑控制模块通过切换开关402，使振荡器101的输入电压固定在Vc值上；计数器300将输入的参考时钟信号和振荡器101分频得到的信号进行计数，经过一个计数周期后，对两个信号计数的比较结果进行判断，如果振荡器101的频率过高，则振荡器101往较低的频率子带跳变；相反的，如果振荡器101的频率过低，则振荡器101往较高的频率子带跳变。重复该校准过程，直到振荡器101频率落入目标频率子带时；再经过一个时钟周期，比较滤波模块才会将目标控制电压通过切换开关402输出给振荡分频模块，因而其频率子带选择及自动锁定时间很长。
在子带较多的情况下，如有32个子带，则校准时的子带跳变算法主要有两种：一种是从子带的高位到低位逐次逼近目标；另一种是从子带的低位到高位逐次逼近目标。前者的校准速度比后者快，在5比特控制位的情况下，只需要5个比较周期即可完成。但是为了达到较高的判断精度，则每一个比较周期内，计数的次数要足够多，即计数时间要变长，例如要达到1％的比较精度，则计数器至少要计100个数才能达到，这样频率综合器的建立过程也会相应的变长，这对一些有较高建立时间要求的应用场合而言是无法实现的。
发明内容
本发明的目的在于提供一种频率综合器及其校准方法，减少频率综合器的校准时间和自动锁定时间。
为了达到上述目的，本发明的技术方案是提供一种频率综合器，包含振荡分频模块、比较滤波模块、频率校准模块、逻辑控制模块，其特征在于，
上述逻辑控制模块与振荡分频模块连接，控制振荡分频模块与频率校准模块连接，或是与比较滤波模块连接；
上述频率校准模块包含依次连接的第二分频器、第二频相比较模块、积分器、模拟信号处理模块；上述频率校准模块对输入的参考时钟信号与分频信号进行分频、相位比较后，将比较结果的数字信号发送给逻辑控制模块；
上述逻辑控制模块包含控制器、数模转换器、切换开关；上述逻辑控制模块由频率校准模块输出的频率信号比较差值，得到控制增益，并通过调整比较滤波模块参数将控制电压发送给振荡分频模块。
上述逻辑控制模块的数模转换器及切换开关设置在上述比较滤波模块设有的第一电荷泵与环路滤波器之间。
上述数模转换器直接与振荡分频模块的输入或者比较滤波模块的输出连接。
上述第二分频器是分频比可变的可编程分频器。
在频率校准模块重复判断频率差的最后一个比较周期，上述分频比可变的第二分频器的优选分频比为1∶2或1∶4。
一种频率综合器的校准方法，其特征在于，包含以下步骤：
步骤1.初始化
频率综合器的振荡分频模块、比较滤波模块、频率校准模块、逻辑控制模块均上电启动；
步骤2.电压固定
逻辑控制模块将一个指定的固定电压输出至振荡分频模块；逻辑控制模块的控制器将频率校准模块的积分器清零；
步骤3.信号处理
频率校准模块输出的误差信号，经过增益放大和模数转换，由逻辑控制模块计算将振荡分频模块直接调整到目标子带需要的频率；
步骤4.精度补偿周期
为准确判断初始子带与目标子带的频率差，增加一个或多个比较周期，作为精度补偿周期；
步骤5.控制增益确定
控制器使数模转换器产生模拟校准电压，进行模数转换后，得到压控振荡器的控制增益；
步骤6.设定控制电压
控制器根据控制增益，调整比较滤波模块参数，得到压控振荡器的目标控制电压；
步骤7.生成控制电压
逻辑控制模块控制比较滤波模块生成目标控制电压，并将其与振荡分频模块连接；
步骤8.自动锁定
比较滤波模块进入自动锁定过程，频率校准模块进入掉电状态。
上述步骤3还包含以下步骤：
步骤3.1频率校准模块开启，积分器对误差信号进行积分；经过一个比较周期后，关断频率校准模块，积分器上误差信号保持不变；
步骤3.2模拟信号处理模块根据积分器输入的误差模拟信号自动调整增益，并转换为误差数字信号送到控制器；
步骤3.3控制器根据模数转换的结果，判断初始子带与目标子带的频率差，选定将压控振荡器直接调整到目标子带需要的频率。
上述步骤5还包含以下步骤：
步骤5.1控制器选好振荡器子带后，使数模转换器产生一个偏移到工作范围的最小值的模拟校准电压，控制压控振荡器的频率在目标子带的最低或最高频率处，接着通过积分器得到一个控制电压校准值；
步骤5.2控制器控制数模转换器产生一个偏移到工作范围的最大值的模拟校准电压，控制压控振荡器的频率在目标子带的最高或最低频率处，接着通过积分器得到另一个控制电压校准值；
步骤5.3控制器对前两个比较周期得到的控制电压校准值的模数转换结果进一步进行计算，得到压控振荡器的控制增益。
上述步骤7还包含以下步骤：
步骤7.1控制器使数模转换器直接产生目标控制电压，并通过切换开关将该电压充到环路滤波器的电容上；
步骤7.2控制切换开关连通环路滤波器和压控振荡器，至此频率综合器的校准过程即结束。
本发明提供的频率综合器及其校准方法，与现有技术相比，其优点在于：本发明由于将当前频率与目标频率差值的模拟信号，转换为数字信号来进行计算处理，并根据结果直接选择最佳子带，大大缩短了频率综合器的校准时间。
本发明由于在校准完成后，由逻辑控制模块直接产生模拟控制电压信号给压控振荡器，缩短了频率综合器的自动锁定时间。
附图说明
图1是现有技术频率综合器校准方法的工作原理示意图；
图2是现有技术频率综合器的结构示意图；
图3是本发明提供的频率综合器的结构示意图；
图4是本发明频率综合器中积分器的结构示意图；
图5是本发明频率综合器在一个比较周期的工作过程示意图；
图6是本发明频率综合器校准方法的工作流程示意图。
具体实施方式
以下结合附图说明本发明的具体实施方式。
本发明提供的频率综合器及其校准方法，将当前频率与目标频率差值的模拟信号，转换为数字信号来进行计算处理，并根据结果直接选择最佳子带，大大缩短了频率综合器的校准时间。校准完成后，由逻辑控制模块直接产生模拟控制电压信号给压控振荡器，缩短了频率综合器的锁定时间。
实施例1
请参见图3所示，本发明提供的频率综合器，包含振荡分频模块、比较滤波模块、频率校准模块、逻辑控制模块。逻辑控制模块与振荡分频模块连接，控制其与频率校准模块连接，或是与比较滤波模块连接构成锁相环。
振荡分频模块包含压控振荡器11和与其输出连接的第一分频器12；该第一分频器12能够通过编程改变分频比N；压控振荡器11输入的时钟信号通过该可变第一分频器12，将分频信号Fvco/N输出到比较滤波模块和频率校准模块。
比较滤波模块包含第一频相比较模块21和与其输出连接的环路滤波器22。比较滤波模块将参考时钟信号Fref与分频信号Fvco/N进行比较，将比较结果的逻辑信号通过环路滤波器22转化为电压信号，用来控制压控振荡器11的电压升降。其中第一频相比较模块21包含第一鉴频鉴相器211、第一电荷泵212。该第一电荷泵212包含两个电流源、上下电流控制开关；电源Vdd通过上电流源Iup与上电流控制开关连接，下电流控制开关与下电流源Idn连接后接地；第一电荷泵212的上下电流控制开关分别与第一鉴频鉴相器211设有的上下输出端口连接。第一鉴频鉴相器211将输入的参考时钟信号Fref和振荡分频模块输出的分频信号Fvco/N进行比较，其输出的相位差逻辑信号通过第一电荷泵212设有的上下电流控制开关控制上下电流源的开关，控制环路滤波器22中的电容进行充放电，输出控制电压给压控振荡器11，改变振荡分频模块输出的分频信号Fvco/N的频率。
频率校准模块包含依次连接的第二分频器31、第二频相比较模块32、积分器33、模拟信号处理模块34。上述第二分频器31是分频比可变的可编程分频器，通过改变该第二分频器31参数能够控制校准周期长度；第二频相比较模块32也包含第二鉴频鉴相器321、第二电荷泵322。第二分频器31将输入的参考时钟信号Fref与分频信号Fvco/N再进行分频，通过第二鉴频鉴相器321进行相位比较，由第二电荷泵322输出比较结果的逻辑信号给积分器33，将积分器33产生的模拟信号由模拟信号处理模块34进行增益放大并转换成多位数字信号，发送给逻辑控制模块。
请配合参见图3和图4所示，积分器33的功能可以通过一个接地的电容实现。积分器33的输出可以是电流信号，也可以是电压信号，因此模拟信号处理模块34的输入相应为电流或电压信号。
模拟信号处理模块34在将积分器33产生的信号进行增益放大时，可以通过模拟方式实现或者数字方式实现，也可以使用缓冲器、放大器、衰减器来架构。
逻辑控制模块包含控制器41、数模转换器43、切换开关42。控制器41计算模拟信号处理模块34输出的初始子带的数字频率信号与目标子带的频率信号的差值，控制数模转换器43输出校准电压，通过切换开关42将校准电压发送给振荡器11，得到振荡器11的控制增益；控制器41由振荡器11的控制增益，调整比较滤波模块的参数，将目标子带的频率信号通过数模转换器43产生目标控制电压并输出到环路滤波器22，通过切换开关42将环路滤波器22上的控制电压发送给振荡器11。
请配合参见图3和图6所示，本发明提供的频率综合器的校准方法，包含以下步骤：
步骤1.初始化
频率综合器的振荡分频模块、比较滤波模块、频率校准模块、逻辑控制模块均上电启动；
步骤2.电压固定
逻辑控制模块中，控制器41为数模转换器43指定一个固定电压，通过切换开关42将数模转换器43的输出接至振荡分频模块，使振荡器11的输入电压固定；控制器41将积分器33清零；
步骤3.信号处理
步骤3.1控制器41控制频率校准模块的分频器31、第二鉴频鉴相器321和第二电荷泵322开启，积分器33对误差信号进行积分；经过一个比较周期后，关断频率校准模块，积分器33上误差信号保持不变；
步骤3.2模拟信号处理模块34根据积分器33输入的误差模拟信号自动调整增益，并转换为多位误差数字信号送到控制器41；
步骤3.3控制器41根据模数转换的结果，判断初始子带与目标子带的频率差，选定将压控振荡器11直接调整到目标子带需要的频率。
步骤4.精度补偿周期
为准确判断初始子带与目标子带的频率差，需要较高的模数转换精度，而且校准电路一个比较周期得到的积分结果可能会由于实际非理想因素引入的误差，从而使压控振荡器11进入到错误的工作子带；
为消除这个误差，在校准流程中，需要增加一个或多个比较周期，重复步骤2至步骤3的程序，作为精度补偿周期；
步骤5.确定控制增益
步骤5.1控制器41选好振荡器子带后，使数模转换器43产生一个偏移到工作范围的一个合理值的模拟校准电压，可以是最小值的模拟校准电压，控制压控振荡器11的频率在目标子带的最低或最高频率处，接着通过积分器33得到一个控制电压校准值；
步骤5.2控制器41控制数模转换器43产生一个偏移到工作范围内的另一个合理值的模拟校准电压，可以是最大值的模拟校准电压，控制压控振荡器11的频率在目标子带的最高或最低频率处，接着通过积分器33得到另一个控制电压校准值；
步骤5.3控制器41对前两个比较周期得到的控制电压校准值的模数转换结果进一步进行计算，得到压控振荡器11的控制增益；
步骤6.设定控制电压
最后一个比较周期，控制器41根据压控振荡器11的控制增益，调整比较滤波模块参数；通过改变第一电荷泵212电流或者环路滤波器22参数得到压控振荡器11的目标控制电压；
步骤7.生成控制电压
步骤7.1控制器41使数模转换器43直接产生目标控制电压，并通过切换开关42将该电压充到环路滤波器22的电容上；
步骤7.2控制切换开关42连通环路滤波器22和压控振荡器11，至此频率综合器的校准过程即结束；
步骤8.自动锁定
比较滤波模块进入自动锁定过程，频率校准模块进入掉电状态；因为环路滤波器22对压控振荡器11的控制电压已经很接近目标控制电压，因此缩短了自动锁定的时间。
请配合参见图3和图5所示，参考时钟与压控振荡器11分频信号在一个比较周期的工作过程。图中的Fref为参考时钟信号，Fvco/N为压控振荡器11经N分频的信号，Nc为频率校准模块的第二分频器31的分频比，Fref/Nc是Nc分频后的参考时钟信号，Fvco/(N×Nc)是经过第二分频器31后的分频信号，UP和DN信号是频率校准模块的第二电荷泵322上下电流的控制信号，Vc为积分器33积分得到的电压信号。
一个比较周期开始时，首先将积分器33清零。
当参考时钟信号Fref相位超前于分频信号Fvco/N，则比较滤波模块的第一电荷泵212输出上电流控制信号UP为有效电平，下电流控制信号DN无效电平，因而环路滤波器22设有的电容通过上电流源Iup充电，使压控振荡器11的控制电压上升、输出分频信号Fvco/N频率升高；当参考时钟信号Fref相位滞后于分频信号Fvco/N，则上电流控制信号UP为无效电平，下电流控制信号DN为有效电平，使环路滤波器22设有的电容通过下电流源Idn放电，使压控振荡器11的控制电压下降，输出分频信号Fvco/N频率降低；如果参考时钟信号Fref与分频信号Fvco/N的相位相同，上下电流源同时打开或关闭。另外在振荡器的频率随控制电压升高而降低的情况下，也会出现当参考时钟信号Fref相位超前于分频信号Fvco/N，则比较滤波模块的第一电荷泵212输出上电流控制信号UP为无效电平，下电流控制信号DN有效电平。Fref/Nc与Fvco/(N×Nc)信号的相位比较情况与其类似。
一个比较周期结束后，模拟信号处理模块34将积分器33上的信号转换为数字信号，这个信号直接反应了当前频率与目标频率的误差值，进而根据这个误差值可以选择子带以及目标控制电压。实际实现时，可以根据误差频率的大小调制第二分频器31的分频比。每一个比较周期的时间为1～Nc个参考时钟，为确保校准过程的准确性及可靠性，所需要的时间最少为1个子带选择周期、2个为产生振荡器增益而生成控制电压校准值的周期、模数转换时间、逻辑控制时间，上述时间之和远远小于现有频率综合器校准方法所需的校准时间。
因为在现有校准方法中，当前频率与目标频率相差不大时，需要很长的计数时间才能分辨出当前频率和目标频率的差，而本发明提供的校准方法通过模拟方法将当前频率与目标频率的差转换为模拟信号，进而通过模数转换返回到数字信号来进行处理，从而加快了校准速度。
实施例2
为了准确判断初始子带与目标子带的频率差，在实施例1中作如下改变：
在步骤4中，精度补偿周期中的最后一个比较周期可以控制频率校准模块的第二分频器，使其分频比变为1∶2或1∶4，即将比较时间变为2倍或4倍，能减小判断误差，确保判断精度。也可以根据精度需要选择更大的分频比，但是会对应延长校准的时间。
或是将第二分频器31替换成现有校准技术中的计数器来控制该精度补偿周期中的最后一个比较周期，以获取更精确的精度补偿周期。
实施例3
本实施例与实施例1中频率综合器总体结构相类似，唯一不同点在于将逻辑控制模块的结构进行改变。
如将实施例1中数模转换器替换为固定的电压和简单数模转换器的组合，但这种结构无法检测振荡器的增益。为检测出压控振荡器的控制增益，可以将数模转换功能通过控制振荡分频模块的第一分频器的分频比来实现：第一个比较周期将分频比N增加一个偏移量，然后由本发明实施例1中步骤5提出的校准方法得到一个对应的误差信号；第二个比较周期将分频比N减小一个偏移量，得到另一个对应的误差信号；根据这两个信号得到压控振荡器的增益，以及近似的目标控制电压。之后采用数模转换器来生成控制电压，并充到环路滤波器电容上，同时调整比较滤波模块的参数，实现对频率综合器的校准。
或是将数模转换器及切换开关的位置改变。如将其放置在比较滤波模块的第一电荷泵与环路滤波器之间；这仅仅只是位置上的变化，实际都能实现本发明所提出的校准方法。
或是将切换开关去掉，而将数模转换器直接接在压控振荡器的输入或者比较滤波模块的第一电荷泵输出端，但此时，比较滤波模块的第一电荷泵和第一鉴频鉴相器应全部关断或部分关断，以防止这两处产生的信号影响数模转换器的输出电压。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (9)
1.一种频率综合器，包含振荡分频模块、比较滤波模块、频率校准模块、逻辑控制模块，其特征在于，
所述逻辑控制模块与振荡分频模块连接，控制振荡分频模块与频率校准模块连接，或是与比较滤波模块连接；
所述频率校准模块包含依次连接的第二分频器(31)、第二频相比较模块(32)、积分器(33)、模拟信号处理模块(34)；所述频率校准模块对输入的参考时钟信号与分频信号进行分频、相位比较后，将比较结果的数字信号发送给逻辑控制模块；
所述逻辑控制模块包含控制器(41)、数模转换器(43)、切换开关(42)；所述逻辑控制模块由频率校准模块输出的频率信号比较差值，得到控制增益，并通过调整比较滤波模块参数将控制电压发送给振荡分频模块。
2.如权利要求1所述的一种频率综合器，其特征在于，所述逻辑控制模块的数模转换器(43)及切换开关(42)设置在所述比较滤波模块设有的第一电荷泵(212)与环路滤波器(22)之间。
3.如权利要求1所述的一种频率综合器，其特征在于，所述数模转换器(43)直接与振荡分频模块的输入或者比较滤波模块的输出连接。
4.如权利要求1所述的一种可校准频率综合器，其特征在于，所述第二分频器(31)是分频比可变的可编程分频器。
5.如权利要求4所述的一种可校准频率综合器，其特征在于，在频率校准模块重复判断频率差的最后一个比较周期，所述分频比可变的第二分频器(31)的优选分频比为1∶2或1∶4。
6.一种频率综合器的校准方法，其特征在于，包含以下步骤：
步骤1.初始化
频率综合器的振荡分频模块、比较滤波模块、频率校准模块、逻辑控制模块均上电启动；
步骤2.电压固定
逻辑控制模块将一个指定的固定电压输出至振荡分频模块；逻辑控制模块的控制器(41)将频率校准模块的积分器(33)清零；
步骤3.信号处理
频率校准模块输出的误差信号，经过增益放大和模数转换，由逻辑控制模块计算将振荡分频模块直接调整到目标子带需要的频率；
步骤4.精度补偿周期
为准确判断初始子带与目标子带的频率差，增加一个或多个比较周期，作为精度补偿周期；
步骤5.控制增益确定
控制器(41)使数模转换器(43)产生模拟校准电压，进行模数转换后，得到压控振荡器(11)的控制增益；
步骤6.设定控制电压
控制器(41)根据控制增益，调整比较滤波模块参数，得到压控振荡器(11)的目标控制电压；
步骤7.生成控制电压
逻辑控制模块控制比较滤波模块生成目标控制电压，并将其与振荡分频模块连接；
步骤8.自动锁定
比较滤波模块进入自动锁定过程，频率校准模块进入掉电状态。
7.如权利要求6所述的频率综合器的校准方法，其特征在于，所述步骤3还包含以下步骤：
步骤3.1频率校准模块开启，积分器(33)对误差信号进行积分；经过一个比较周期后，关断频率校准模块，积分器(33)上误差信号保持不变；
步骤3.2模拟信号处理模块根据积分器(33)输入的误差模拟信号自动调整增益，并转换为误差数字信号送到控制器(41)；
步骤3.3控制器(41)根据模数转换的结果，判断初始子带与目标子带的频率差，选定将压控振荡器(11)直接调整到目标子带需要的频率。
8.如权利要求6所述的频率综合器的校准方法，其特征在于，所述步骤5还包含以下步骤：
步骤5.1控制器(41)选好振荡器子带后，使数模转换器(43)产生一个偏移到工作范围的最小值的模拟校准电压，控制压控振荡器(11)的频率在目标子带的最低或最高频率处，接着通过积分器(33)得到一个控制电压校准值；
步骤5.2控制器(41)控制数模转换器(43)产生一个偏移到工作范围的最大值的模拟校准电压，控制压控振荡器(11)的频率在目标子带的最高或最低频率处，接着通过积分器(33)得到另一个控制电压校准值；
步骤5.3控制器(41)对前两个比较周期得到的控制电压校准值的模数转换结果进一步进行计算，得到压控振荡器(11)的控制增益。
9.如权利要求6所述的频率综合器的校准方法，其特征在于，所述步骤7还包含以下步骤：
步骤7.1控制器(41)使数模转换器(43)直接产生目标控制电压，并通过切换开关(42)将该电压充到环路滤波器(22)的电容上；
步骤7.2控制切换开关(42)连通环路滤波器(22)和压控振荡器(11)，至此频率综合器的校准过程即结束。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102476327A CN101783680B (zh) | 2009-12-30 | 2009-12-30 | 频率综合器及其校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102476327A CN101783680B (zh) | 2009-12-30 | 2009-12-30 | 频率综合器及其校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101783680A true CN101783680A (zh) | 2010-07-21 |
| CN101783680B CN101783680B (zh) | 2012-06-27 |
Family
ID=42523518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102476327A Active CN101783680B (zh) | 2009-12-30 | 2009-12-30 | 频率综合器及其校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101783680B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103324597A (zh) * | 2012-03-23 | 2013-09-25 | 美国亚德诺半导体公司 | 在高速串行数字接口的通道之间平衡歪斜失真的方案 |
| CN105119600A (zh) * | 2015-09-18 | 2015-12-02 | 东南大学 | 一种使锁相环系统快速锁定的自动频带校准方法 |
| CN106982057A (zh) * | 2017-03-24 | 2017-07-25 | 四川和芯微电子股份有限公司 | 锁相环系统 |
| CN107036686A (zh) * | 2016-01-29 | 2017-08-11 | 欧姆龙株式会社 | 信号处理装置及其控制方法、控制程序以及记录介质 |
| CN109426840A (zh) * | 2017-08-30 | 2019-03-05 | 上海华虹计通智能系统股份有限公司 | 读卡器的无线时钟校准装置及读卡器 |
| CN112039652A (zh) * | 2020-09-14 | 2020-12-04 | 华北水利水电大学 | 一种通讯信号频率误差校准电路 |
| CN114531327A (zh) * | 2022-01-26 | 2022-05-24 | 小唐科技（上海）有限公司 | 一种频偏自跟踪装置 |
| CN116667846A (zh) * | 2023-08-01 | 2023-08-29 | 牛芯半导体(深圳)有限公司 | 频率综合电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100472976C (zh) * | 2005-01-07 | 2009-03-25 | 鼎芯半导体（上海）有限公司 | 带校准电路的低中频无线接收机 |
| US7486118B2 (en) * | 2007-03-23 | 2009-02-03 | Mediatek Inc. | Signal generating apparatus and method thereof |
| KR101316890B1 (ko) * | 2007-11-08 | 2013-10-11 | 삼성전자주식회사 | 주파수 합성기의 주파수 보정장치 및 그 방법 |
-
2009
- 2009-12-30 CN CN2009102476327A patent/CN101783680B/zh active Active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103324597B (zh) * | 2012-03-23 | 2016-06-01 | 美国亚德诺半导体公司 | 在高速串行数字接口的通道之间平衡歪斜失真的方案 |
| CN103324597A (zh) * | 2012-03-23 | 2013-09-25 | 美国亚德诺半导体公司 | 在高速串行数字接口的通道之间平衡歪斜失真的方案 |
| CN105119600B (zh) * | 2015-09-18 | 2017-11-17 | 东南大学 | 一种使锁相环系统快速锁定的自动频带校准方法 |
| WO2017045338A1 (zh) * | 2015-09-18 | 2017-03-23 | 东南大学 | 一种使锁相环系统快速锁定的自动频带校准方法 |
| CN105119600A (zh) * | 2015-09-18 | 2015-12-02 | 东南大学 | 一种使锁相环系统快速锁定的自动频带校准方法 |
| CN107036686A (zh) * | 2016-01-29 | 2017-08-11 | 欧姆龙株式会社 | 信号处理装置及其控制方法、控制程序以及记录介质 |
| CN107036686B (zh) * | 2016-01-29 | 2020-04-10 | 欧姆龙株式会社 | 信号处理装置及其控制方法、控制程序以及记录介质 |
| CN106982057A (zh) * | 2017-03-24 | 2017-07-25 | 四川和芯微电子股份有限公司 | 锁相环系统 |
| CN109426840A (zh) * | 2017-08-30 | 2019-03-05 | 上海华虹计通智能系统股份有限公司 | 读卡器的无线时钟校准装置及读卡器 |
| CN109426840B (zh) * | 2017-08-30 | 2022-03-11 | 上海华虹计通智能系统股份有限公司 | 读卡器的无线时钟校准装置及读卡器 |
| CN112039652A (zh) * | 2020-09-14 | 2020-12-04 | 华北水利水电大学 | 一种通讯信号频率误差校准电路 |
| CN114531327A (zh) * | 2022-01-26 | 2022-05-24 | 小唐科技（上海）有限公司 | 一种频偏自跟踪装置 |
| CN116667846A (zh) * | 2023-08-01 | 2023-08-29 | 牛芯半导体(深圳)有限公司 | 频率综合电路 |
| CN116667846B (zh) * | 2023-08-01 | 2024-02-23 | 牛芯半导体(深圳)有限公司 | 频率综合电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101783680B (zh) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201623700U (zh) | 一种可校准频率综合器 | |
| CN101783680B (zh) | 频率综合器及其校准方法 | |
| US10263626B2 (en) | Apparatus and methods for tuning a voltage controlled oscillator | |
| CN101218745A (zh) | 频率合成器的自适应性频率校正器 | |
| CN101091316B (zh) | 用于vco中心频率调谐和限制增益变化的方法和设备 | |
| US7982552B2 (en) | Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer | |
| US7295078B2 (en) | High-speed, accurate trimming for electronically trimmed VCO | |
| US9048848B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation | |
| CN102859879B (zh) | 用于校验锁相环中的输出频率的系统和方法 | |
| CN101227189A (zh) | 频率合成器、自动频率校正电路及频率校正方法 | |
| Chen et al. | A fast locking all-digital phase-locked loop via feed-forward compensation technique | |
| CN106817126B (zh) | 一种输出频率范围宽锁频速度快的高精度数字锁频环 | |
| CN102142838A (zh) | 一种数字频率合成器 | |
| CN104753525B (zh) | 一种Bang-Bang数字锁相环快速锁定的方法 | |
| CN102075181B (zh) | 频率合成器及锁频环 | |
| US10862487B2 (en) | Locked loop circuit with reference signal provided by un-trimmed oscillator | |
| CN117097338A (zh) | 一种基于可调延时精度tdc的电压数字转换电路 | |
| CN201550097U (zh) | 锁频环 | |
| JP2007142791A (ja) | 周波数シンセサイザ | |
| US7180344B2 (en) | Phase locked loop and method for trimming a loop filter | |
| KR100830899B1 (ko) | 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기 | |
| Kempf et al. | A 12 GHz All-Digital PLL with linearized chirps for FMCW Radar | |
| TW201633719A (zh) | 振盪器校準技術 | |
| TWI502897B (zh) | 壓控振盪器及鎖相迴路 | |
| CN117472144A (zh) | 一种基于dds的输出频率调整方法和守时系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |