CN109426840B - 读卡器的无线时钟校准装置及读卡器 - Google Patents

Abstract

本发明公开了读卡器的无线时钟校准装置及读卡器，无线时钟校准装置包括天线、处理模块及频率控制模块；天线与解调模块电连接，处理模块分别与解调模块及频率控制模块电连接，频率控制模块与振荡器电连接，振荡器与解调模块电连接；天线接收基准时钟信号，并且发送至解调模块，振荡器生成时钟信号，并且发送至解调模块，解调模块分别解调接收到的基准时钟信号及时钟信号，并且分别发送至处理模块，处理模块判断基准时钟信号的频率与时钟信号的频率的差值的绝对值是否大于或等于预设频率差值，若是，发送频率控制信号至频率控制模块，频率控制模块根据频率控制信号调节时钟信号的频率。本发明提高了读卡器的时钟校准效率及自动化程度。

Description

读卡器的无线时钟校准装置及读卡器

技术领域

本发明涉及时钟校准领域，特别涉及一种读卡器的无线时钟校准装置及读卡器。

背景技术

根据ISO14443(Contactless card standards(非接触式IC卡标准)协议)国际标准，高频读卡器应当在13.56MHz±7kHz的频率范围内对卡进行读写操作。目前，读卡器的主控芯片的时钟信号有两种方式产生，第一种是采用片外(即主控芯片外)晶振，第二种是在片内(即主控芯片内)设计振荡器。通常来说，片内设计振荡器有利于增加集成度、降低成本，但是振荡频率的精度容易受工艺影响而产生偏差，因此产品在出厂前要对其时钟进行校准。

现有技术中，常用的校准方法是将时钟信号通过芯片管脚引出，通过测试设备对输出的时钟信号的频率进行测量，然后通过改变芯片内部的配置使振荡器的输出频率与13.56MHz的差别减少到最小。但是，这种校准方法存在的缺陷是，芯片需要额外的校准用管脚，在对大量读卡器并行校准时连线也会正比增加，从而降低校准效率。

发明内容

本发明要解决的技术问题是为了克服现有技术中对读卡器进行时钟校准时需要额外的校准用管脚，导致降低校准效率的缺陷，提供一种读卡器的无线时钟校准装置及读卡器。

本发明是通过下述技术方案来解决上述技术问题：

一种读卡器的无线时钟校准装置，其特点在于，所述无线时钟校准装置包括天线、处理模块及频率控制模块；

所述天线用于与所述读卡器的解调模块电连接，所述处理模块分别与所述解调模块及所述频率控制模块电连接，所述频率控制模块用于与所述读卡器的振荡器电连接，所述振荡器与所述解调模块电连接；

所述天线用于接收基准时钟信号，并且将所述基准时钟信号发送至所述解调模块，所述振荡器用于生成时钟信号，并且将所述时钟信号发送至所述解调模块，所述解调模块用于分别解调接收到的所述基准时钟信号及所述时钟信号，并且将解调后的基准时钟信号及时钟信号分别发送至所述处理模块，所述处理模块用于判断所述基准时钟信号的频率与所述时钟信号的频率的差值的绝对值是否大于或等于一预设频率差值，若是，发送频率控制信号至所述频率控制模块，所述频率控制模块用于根据所述频率控制信号调节所述时钟信号的频率。

较佳地，所述处理模块用于从时钟信号曲线中每隔一基准时钟信号周期分别采集一个时钟信号电压值，并且每隔n个时钟信号电压值分别计算一个电压差值ΔV，所述电压差值的计算公式如下：

ΔV＝V[m]-V[m-n]，

V[m]为第m个采集到的时钟信号电压值，V[m-n]为第m-n个采集到的时钟信号电压值，m>n；

所述处理模块还用于从多个电压差值中选取绝对值最大的电压差值ΔV_max，ΔV_max用于表征所述基准时钟信号的频率与所述时钟信号的频率的差值；

所述处理模块还用于判断ΔV_max是否大于或等于一预设电压差值，若是，发送频率控制信号至所述频率控制模块，所述预设电压差值用于表征所述预设频率差值。

较佳地，所述处理模块包括多个D触发器(触发器的一种)，多个D触发器分别与所述解调模块电连接，所述D触发器用于采集并存储时钟信号电压值。

较佳地，所述处理模块还包括峰值检测单元，所述峰值检测单元分别与多个D触发器电连接，所述峰值检测单元用于从多个电压差值中选取绝对值最大的电压差值。

较佳地，所述基准时钟信号的频率为13.56MHz。

一种读卡器，其特点在于，所述读卡器包括如上述的无线时钟校准装置、解调模块及振荡器。

较佳地，所述解调模块包括采样单元、滤波单元、信号放大单元及模数转换单元，所述采样单元与所述滤波单元电连接，所述滤波单元与所述信号放大单元电连接，所述信号放大单元与所述模数转换单元电连接，所述模数转换单元与所述处理模块电连接，所述采样单元用于接收所述基准时钟信号及所述时钟信号。

较佳地，所述振荡器设置于所述读卡器的主控芯片内。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。

本发明的积极进步效果在于：

本发明无需额外的校准用管脚，取消了读卡器与测试设备之间的连线，使用无线射频的方式来进行校准，并且可以通过增强发射信号的功率，对若干个读卡器的时钟信号的频率同时并行的进行校准，从而提高了读卡器的时钟校准效率，而且提高了校准过程的自动化程度，还节省了测试成本。

附图说明

图1为本发明较佳实施例的读卡器的结构示意图。

图2为本发明较佳实施例的基准时钟信号的频率与时钟信号的频率相同时的时钟信号曲线示意图。

图3为本发明较佳实施例的基准时钟信号的频率与时钟信号的频率不同时的时钟信号曲线示意图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

如图1所示，本实施例提供的读卡器包括振荡器2、解调模块3及读卡器的无线时钟校准装置，所述无线时钟校准装置包括天线1、处理模块4及频率控制模块5，解调模块3包括采样单元31、滤波单元32、信号放大单元33及模数转换单元34，处理模块4包括8个D触发器41(图1中并未具体示出D触发器41的数量)及峰值检测单元42，但并不具体限定D触发器的数量，可根据实际需求来进行调整，在本实施例中，振荡器2设置于所述读卡器的主控芯片内，属于片内设计振荡器，所述无线时钟校准装置用于对所述读卡器的主控芯片内部的时钟信号进行无线校准。

在本实施例中，所述读卡器为高频读卡器，其时钟信号的正常频率范围为13.56MHz±7kHz，但并不具体限定读卡器的类型及其时钟信号的正常频率范围，均可根据实际需求来进行选择。

在本实施例中，复用读卡器本身具有的天线及解调模块，并不具体限定天线的类型及解调模块的具体结构，解调模块只需实现对接收到的时钟信号进行解调的功能，因此具有多种实现方案，均可根据实际需求来进行选择。

具体地，天线及振荡器分别与采样单元电连接，采样单元与滤波单元电连接，滤波单元与信号放大单元电连接，信号放大单元与模数转换单元电连接，模数转换单元分别与8个D触发器电连接，8个D触发器分别与峰值检测单元电连接，处理模块与频率控制模块电连接，频率控制模块与振荡器电连接。

外部的测试设备通过无线射频的方式向天线发送基准时钟信号，在本实施例中，所述基准时钟信号的频率为13.56MHz，天线用于接收所述基准时钟信号，并且将所述基准时钟信号发送至解调模块，振荡器用于生成时钟信号，并且将所述时钟信号发送至解调模块，在本实施例中，振荡器由于会受到工艺等非理想因素的影响产生偏差，因此需要对振荡器产生的时钟信号的频率进行校准。

依次通过采样单元、滤波单元、信号放大单元及模数转换单元对所述基准时钟信号及所述时钟信号分别进行采样、滤波、信号放大及模数转换量化，即实现对信号的解调，解调模块将解调后的基准时钟信号及时钟信号分别发送至处理模块，处理模块用于判断所述基准时钟信号的频率与所述时钟信号的频率的差值的绝对值是否大于或等于一预设频率差值，若是，发送频率控制信号至频率控制模块，若否，则无需对振荡器进行校准，在本实施例中，所述预设频率差值设置为7kHz，但并不具体限定其数值，可根据实际偏差情况来进行调整，频率控制模块用于根据所述频率控制信号调节所述时钟信号的频率，即根据所述频率控制信号相应的提高或降低所述时钟信号的频率，从而使振荡器产生合理的时钟信号，完成校准过程。

下面说明处理模块的具体工作过程。

每一个D触发器分别用于从时钟信号曲线中每隔一基准时钟信号周期分别采集并存储一个时钟信号电压值，处理模块每隔n个时钟信号电压值分别计算一个电压差值ΔV，所述电压差值的计算公式如下：

ΔV＝V[m]-V[m-n]，

V[m]为第m个采集到的时钟信号电压值，V[m-n]为第m-n个采集到的时钟信号电压值，m>n，在本实施例中，n为8。

峰值检测单元用于从多个电压差值中选取绝对值最大的电压差值ΔV_max，ΔV_max用于表征所述基准时钟信号的频率与所述时钟信号的频率的差值。

处理模块判断ΔV_max是否大于或等于一预设电压差值(所述预设电压差值由系统所要求精度决定，并且与n的取值有关)，若是，发送所述频率控制信号至频率控制模块，所述预设电压差值用于表征所述预设频率差值，若否，则无需对振荡器进行校准。

为了方便理解，参考图2所示(图2中实线波形表示时钟信号曲线，虚线波形表示基准时钟信号曲线，为了方便示出基准时钟信号的具体周期，示意性画出基准时钟数字信号，V1～V15分别表示15个时钟信号电压值，即为V[1]～V[15])，当基准时钟信号的频率与时钟信号的频率相同时，则得到的每个时钟信号电压值均相同，因此ΔV＝0(即V[9]-V[1]＝V[10]-V[2]＝…＝0)。

参考图3所示(图3中实线波形表示时钟信号曲线，为了方便示出基准时钟信号的周期，示意性画出基准时钟数字信号，V1～V15分别表示15个时钟信号电压值，即为V[1]～V[15])，当基准时钟信号的频率与时钟信号的频率不同时，则得到的V[1]～V[15]均不同，导致每个ΔV也不同，例如图3中，V[9]-V[1]明显比V[15]-V[7]大，因为V[7]到V[15]之间信号不是单调的，因此要选取选取绝对值最大的电压差值ΔV_max。

当然，处理模块也可选择其他工作方式来比较准时钟信号的频率与时钟信号的频率，从而控制频率控制模块。

本实施例提供的读卡器无需额外的校准用管脚，取消了读卡器与测试设备之间的连线，使用无线射频的方式来进行校准，并且可以通过增强发射信号的功率，对若干个读卡器的时钟信号的频率同时并行的进行校准，从而提高了读卡器的时钟校准效率，而且提高了校准过程的自动化程度，还节省了测试成本。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (7)

1.一种读卡器的无线时钟校准装置，其特征在于，所述无线时钟校准装置包括天线、处理模块及频率控制模块；

所述天线用于与所述读卡器的解调模块电连接，所述处理模块分别与所述解调模块及所述频率控制模块电连接，所述频率控制模块用于与所述读卡器的振荡器电连接，所述振荡器与所述解调模块电连接；

所述天线用于接收基准时钟信号，并且将所述基准时钟信号发送至所述解调模块，所述振荡器用于生成时钟信号，并且将所述时钟信号发送至所述解调模块，所述解调模块用于分别解调接收到的所述基准时钟信号及所述时钟信号，并且将解调后的基准时钟信号及时钟信号分别发送至所述处理模块，所述处理模块用于判断所述基准时钟信号的频率与所述时钟信号的频率的差值的绝对值是否大于或等于一预设频率差值，若是，发送频率控制信号至所述频率控制模块，所述频率控制模块用于根据所述频率控制信号调节所述时钟信号的频率；

所述处理模块用于从时钟信号曲线中每隔一基准时钟信号周期分别采集一个时钟信号电压值，并且每隔n个时钟信号电压值分别计算一个电压差值ΔV，所述电压差值的计算公式如下：

ΔV＝V[m]-V[m-n]，

V[m]为第m个采集到的时钟信号电压值，V[m-n]为第m-n个采集到的时钟信号电压值，m>n；

所述处理模块还用于从多个电压差值中选取绝对值最大的电压差值ΔV_max，ΔV_max用于表征所述基准时钟信号的频率与所述时钟信号的频率的差值；

所述处理模块还用于判断ΔV_max是否大于或等于一预设电压差值，若是，发送频率控制信号至所述频率控制模块，所述预设电压差值用于表征所述预设频率差值。

2.如权利要求1所述的无线时钟校准装置，其特征在于，所述处理模块包括多个D触发器，多个D触发器分别与所述解调模块电连接，所述D触发器用于采集并存储时钟信号电压值。

3.如权利要求2所述的无线时钟校准装置，其特征在于，所述处理模块还包括峰值检测单元，所述峰值检测单元分别与多个D触发器电连接，所述峰值检测单元用于从多个电压差值中选取绝对值最大的电压差值。

4.如权利要求1～3中任意一项所述的无线时钟校准装置，其特征在于，所述基准时钟信号的频率为13.56MHz。

5.一种读卡器，其特征在于，所述读卡器包括如权利要求1～4中任意一项所述的无线时钟校准装置、解调模块及振荡器。

6.如权利要求5所述的读卡器，其特征在于，所述解调模块包括采样单元、滤波单元、信号放大单元及模数转换单元，所述采样单元与所述滤波单元电连接，所述滤波单元与所述信号放大单元电连接，所述信号放大单元与所述模数转换单元电连接，所述模数转换单元与所述处理模块电连接，所述采样单元用于接收所述基准时钟信号及所述时钟信号。

7.如权利要求5所述的读卡器，其特征在于，所述振荡器设置于所述读卡器的主控芯片内。

Images