KR101521186B1 - 온도 보상을 갖는 전력 검출기 - Google Patents

온도 보상을 갖는 전력 검출기 Download PDF

Info

Publication number
KR101521186B1
KR101521186B1 KR1020147037018A KR20147037018A KR101521186B1 KR 101521186 B1 KR101521186 B1 KR 101521186B1 KR 1020147037018 A KR1020147037018 A KR 1020147037018A KR 20147037018 A KR20147037018 A KR 20147037018A KR 101521186 B1 KR101521186 B1 KR 101521186B1
Authority
KR
South Korea
Prior art keywords
power detector
bias voltage
gain
mos transistor
gate
Prior art date
Application number
KR1020147037018A
Other languages
English (en)
Other versions
KR20150016389A (ko
Inventor
신웨이 왕
용롱 주오
시앙동 창
마르크 제랄드 디식코
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150016389A publication Critical patent/KR20150016389A/ko
Application granted granted Critical
Publication of KR101521186B1 publication Critical patent/KR101521186B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R11/00—Electromechanical arrangements for measuring time integral of electric power or current, e.g. of consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/10—Arrangements for measuring electric power or power factor by using square-law characteristics of circuit elements, e.g. diodes, to measure power absorbed by loads of known impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/14—Compensating for temperature change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0871—Complete apparatus or systems; circuits, e.g. receivers or amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/465—Power sensing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

온도 보상을 갖고, 온도에 걸친 개선된 정확도를 갖는 전력 검출기들이 개시된다. 본 개시의 양상에서, 온도에 걸친 전력 검출기 이득의 변동들은 전력 검출기 내의 MOS 트랜지스터들의 게이트 및 드레인 둘 다의 전압들을 변동함으로써 감소된다. 일 예시적인 설계에서, 장치는 적어도 하나의 MOS 트랜지스터(320)를 포함하며, 이는 입력 신호(Vin)를 수신하고 전력 검출 이득에 기초하여 입력 신호(Vin)의 전력을 검출하고, 입력 신호(Vin)의 전력을 나타내는 출력 신호(Iout)를 제공한다. 적어도 하나의 MOS 트랜지스터(320)에는 온도에 걸친 전력 검출 이득의 변동들을 감소시키기 위해 가변 게이트 바이어스 전압 및 가변 드레인 바이어스 전압이 인가된다. 적어도 하나의 부가적인 MOS 트랜지스터(322)는 제 2 가변 게이트 바이어스 전압을 수신하고 적어도 하나의 MOS 트랜지스터에 대한 가변 드레인 바이어스 전압을 제공할 수 있다.

Description

온도 보상을 갖는 전력 검출기{POWER DETECTOR WITH TEMPERATURE COMPENSATION}
본 출원은 2012년 6월 1일 출원되고, 본원의 양수인에게 양도되었으며, 발명의 명칭이 "POWER DETECTOR WITH TEMPERATURE COMPENSATION"인 미국 가출원 번호 제61/654,655호를 우선권으로 주장하며, 이 가출원은 그 전체가 인용에 의해 본원에 포함된다.
분야
본 개시는 일반적으로 전자기기들에 관한 것으로서, 보다 구체적으로는 전력 검출기(power detector)에 관한 것이다.
무선 디바이스(예를 들어, 셀룰러 전화 또는 스마트폰)는 무선 통신 시스템과의 양방향 통신을 위해 데이터를 전송 및 수신할 수 있다. 무선 디바이스는 데이터 전송을 위한 전송기 및 데이터 수신을 위한 수신기를 포함할 수 있다. 데이터 전송을 위해, 전송기는 변조된 라디오 주파수(RF) 신호를 획득하기 위해 데이터로 전송 로컬 발진기(LO) 신호를 변조하고, 적절한 출력 전력 레벨을 갖는 출력 RF 신호를 획득하기 위해 변조된 RF 신호를 증폭하고, 안테나를 통해 기지국에 출력 RF 신호를 전송할 수 있다. 데이터 수신을 위해, 수신기는 안테나를 통해 수신된 RF 신호를 획득하고, 수신 LO 신호로 수신된 RF 신호를 증폭 및 하향변환하고 기지국에 의해 송신된 데이터를 복구하기 위해 하향변환된 신호를 프로세싱할 수 있다.
무선 디바이스는 RF 신호의 전력을 측정하기 위한 전력 검출기를 포함할 수 있다. 전력 검출기는 입력 신호의 제곱 함수(square function)일 수 있는 출력 신호를 제공할 수 있으며, 제곱 검출기(square law detector)로서 지칭될 수 있다. 전력 검출기는 CMOS(complementary metal oxide semiconductor) 트랜지스터로 구현될 수 있고, 입력 신호 전력을 출력 전류로 변환하기 위해 CMOS 트랜지스터들의 게이트 전압 대 드레인 전류 간의 제곱 관계(square-law relationship)를 이용할 수 있다. 전력 검출기는 출력 전류와 입력 신호 전력 간의 변환 이득인 전력 검출기 이득과 연관된다. 전력 검출기 이득은 온도의 함수일 수 있는 전자 이동성에 비례할 수 있다. 그러므로 전력 검출기 이득은 몇몇 집적 회로(IC) 프로세스들에 대해 예를 들어, 7 dB(decibels)까지 온도에 걸쳐 변경될 것이다. 온도에 걸친 전력 검출기 이득의 변동들은 온도에 걸친 전력 검출기의 정확도에 악영향을 줄 것이다.
온도 보상을 갖고 온도에 걸친 개선된 정확도를 갖는 전력 검출기들이 본 명세서에서 개시된다. 이들 전력 검출기들은 IC 프로세스, 전원 전압 등의 변동들을 대해 또한 보상될 수 있다.
본 개시의 일 양상에서, 온도에 걸친 전력 검출기 이득의 변동들은 전력 검출기 내의 MOS 트랜지스터들의 드레인 전압 및 게이트 전압 둘 다를 변동시킴으로써 감소될 수 있다. 예시적인 설계에서, 장치(예를 들어, 무선 디바이스 또는 IC)는 입력 신호를 수신하고, 전력 검출 이득에 기초하여 입력 신호의 전력을 검출하고, 입력 신호의 전력을 나타내는 출력 신호를 제공할 수 있는 적어도 하나의 MOS 트랜지스터를 포함할 수 있다. 입력 신호는 입력 RF 신호를 포함할 수 있고, 출력 신호는 입력 RF 신호의 전력을 나타내는 엔벨로프 신호를 포함할 수 있다. 적어도 하나의 MOS 트랜지스터는 온도에 걸친 전력 검출 이득의 변동들을 감소시키기 위해 가변 게이트 바이어스 전압 및 가변 드레인 바이어스 전압이 인가될 수 있다. 장치는 추가로 적어도 하나의 MOS 트랜지스터에 커플링되는 적어도 하나의 부가적인 MOS 트랜지스터를 포함할 수 있다. 적어도 하나의 부가적인 MOS 트랜지스터는 제 2 가변 게이트 바이어스 전압이 인가될 수 있고 적어도 하나의 MOS 트랜지스터에 대한 가변 드레인 바이어스 전압을 제공할 수 있다.
본 개시의 다른 양상에서, 전력 검출기의 전력 검출기 이득이 추정될 수 있고 보상은 전력 검출기 이득의 변동들을 참작하기 위해 전력 검출기 이후에 또는 전력 검출기 이전에 수행될 수 있다. 예시적인 설계에서, 장치는 전력 검출기, 이득 추정 회로 및 신호 보상 회로를 포함할 수 있다. 전력 검출기는 입력 신호를 수신할 수 있고, 출력 신호를 제공할 수 있고, 온도에 의존하는 이득을 가질 수 있다. 이득 보상 회로는 전력 검출기의 이득을 추정할 수 있다. 신호 보상 회로는 전력 검출기의 추정된 이득에 기초하여 입력 신호 및/또는 출력 신호를 보상할 수 있다.
본 개시의 다양한 양상들 및 특징들은 아래에서 더 상세히 설명된다.
도 1은 무선 통신 디바이스의 블록도를 도시한다.
도 2는 전력 검출기의 개략도를 도시한다.
도 3은 온도 보상을 갖는 전력 검출기의 개략도를 도시한다.
도 4a 내지 도 4c는 온도-의존 전력 검출기 이득에 대한 보상을 갖는 전력 검출 모듈의 3개의 예시적인 설계들을 도시한다.
도 5는 이득 추정 회로의 예시적인 설계를 도시한다.
도 6은 전력 검출을 수행하기 위한 프로세스를 도시한다.
도 7은 보상을 갖는 전력 검출을 수행하기 위한 프로세스를 도시한다.
아래에 제시되는 상세한 설명은 본 개시의 예시적인 설계들의 설명으로서 의도되며 본 개시가 실시될 수 있는 유일한 설계들만을 표현하도록 의도되는 것은 아니다. "예시적인" 이란 용어는 "예, 인스턴스 또는 예시로서 작용하는 것"을 의미하도록 본 명세서에서 이용된다. "예시적인" 것으로서 본 명세서에서 설명되는 임의의 설계는 반드시 다른 설계들보다 선호되거나 유리한 것으로서 해석될 필요는 없다. 상세한 설명은 본 개시의 예시적인 설계들의 완전한 이해를 제공하기 위한 특정한 세부사항들을 포함한다. 본 명세서에서 설명되는 예시적인 설계들은 이들 특정한 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 자명할 것이다. 몇몇 인스턴스들에서, 잘 알려진 구조들 및 디바이스들은 본 명세서에서 제시되는 예시적인 설계들의 신규성을 모호하게 하지 않도록 블록도 형태로 도시된다.
온도 보상을 갖고 개선된 성능을 갖는 전력 검출기들이 본 명세서에서 개시된다. 이들 전력 검출기들은 또한 IC 프로세스, 전력 공급 전압 등의 변동에 대해 보상될 수 있다. 이들 전력 검출기들은 무선 통신 디바이스들, 스마트폰들, 테블릿들, 개인용 디지털 보조기기들(PDA들), 핸드헬드 디바이스들, 무선 모뎀들, 랩톱 컴퓨터들, 스마트북들, 넷북들, 코드리스 전화들, 무선 로컬 루프(WLL) 스테이션들, 블루투스 디바이스들, 소비자 전자 디바이스들 등과 같은 다양한 전자 디바이스들에 대해 이용될 수 있다. 명확성을 위해, 무선 통신 디바이스에서 전력 검출기들의 이용이 아래에서 설명된다.
도 1은 무선 통신 디바이스(100)의 예시적인 설계의 블록도를 도시한다. 이 예시적인 설계에서, 무선 디바이스(100)는 데이터 프로세서/제어기(110) 및 안테나(148)에 커플링되는 트랜시버(120)를 포함한다. 트랜시버(120)는 양방향 무선 통신을 지원하는 전송기(130) 및 수신기(150)를 포함한다. 일반적으로, 무선 디바이스(100)는 임의의 수의 통신 시스템들, 임의의 수의 주파수 대역들 및 임의의 수의 안테나들에 대해 임의의 수의 전송기들 및 임의의 수의 수신기들을 포함할 수 있다.
전송 경로에서, 데이터 프로세서(110)는 전송될 데이터를 프로세싱하고 아날로그 출력 기저대역 신호를 전송기(130)에 제공할 수 있다. 전송기(130) 내에서, 아날로그 출력 기저대역 신호는 증폭기(Amp)(132)에 의해 증폭되고, 디지털-아날로그 변환에 의해 야기되는 이미지들을 제거하도록 저역통과 필터(134)에 의해 필터링되고, 가변 이득 증폭기(VGA)(136)에 의해 증폭되고, 상향변환기(138)에 의해 기저대역으로부터 RF로 상향변환될 수 있다. 상향변환된 신호는 필터(140)에 의해 필터링되고, 전력 증폭기(PA)(142)에 의해 증폭되고, 지향성 커플러(144) 및 안테나 인터페이스 회로(146)를 통해 라우팅되고, 안테나(148)를 통해 전송될 수 있다.
수신 경로에서, 안테나(148)는 기지국들 및/또는 다른 전송기 스테이션들로부터 신호들을 수신할 수 있고, 안테나 인터페이스 회로(146)를 통해 라우팅되고 수신기(150)에 제공될 수 있는 수신된 RF 신호를 제공할 수 있다. 수신기(150) 내에서, 수신된 RF 신호는 저 노이즈 증폭기(LNA)(152)에 의해 증폭되고, 대역통과 필터(154)에 의해 필터링되고, 하향변환기(156)에 의해 RF로부터 기저대역으로 하향변환된다. 하향변환된 신호는 VGA(158)에 의해 증폭되고, 저역통과 필터(160)에 의해 필터링되고 증폭기(162)에 의해 증폭되어, 데이터 프로세서(110)에 제공될 수 있는 아날로그 입력 기저대역 신호를 획득할 수 있다.
LO 생성기(170)는 상향변환기(138)에 대한 전송 LO 신호를 생성할 수 있다. LO 생성기(176)는 하향변환기(156)에 대한 수신 LO 신호를 생성할 수 있다. 위상 동기 루프들(PLL들)(172 및 174)은 데이터 프로세서(110)로부터 제어 정보를 수신하고 제어 신호들을 LO 생성기들(170 및 172)에 각각 제공하여 적절한 주파수의 전송 및 수신 LO 신호들을 생성할 수 있다.
전력 검출기(180)는 지향성 커플러(144)의 하나 이상의 포트들에 커플링될 수 있고 지향성 커플러(144)의 입력 포트, 출력 포트, 커플링된 포트 및/또는 반사된 포트에서 RF 신호 전력을 측정할 수 있다. 전력 검출기(182)는 (도 1에서 도시된 바와 같이)　LNA(152)의 입력 또는 (도 1에서 도시되지 않은) LNA(152)의 출력 또는 수신 경로의 몇몇 지점에 커플링될 수 있다. 전력 검출기(182)는 수신된 RF 신호의 RF 신호 전력을 검출할 수 있다. 전력 검출기(180 및/또는 182)로부터의 검출된 RF 신호 전력은 트랜시버(120)의 동작을 제어하는데 이용될 수 있다.
도 1은 전송기(130) 및 수신기(150)의 예시적인 설계를 도시한다. 일반적으로, 전송기 및 수신기의 신호들의 컨디셔닝은 증폭기, 필터, 믹서 등의 하나 이상의 스테이지들에 의해 수행될 수 있다. 이들 회로들은 도 1에서 도시된 구성과 상이하게 배열될 수 있다. 또한, 도 1에서 도시되지 않은 다른 회로들이 또한 전송기 및 수신기에서 이용될 수 있다. 예를 들어, 매칭 회로들은 도 1의 다양한 액티브 회로들을 매칭하는데 이용될 수 있다. 도 1의 몇몇 회로들은 또한 생략될 수 있다. 트랜시버(120)의 일부 또는 모두 다는 하나 이상의 아날로그 IC들, RF IC들(RFIC들), 혼합된-신호 IC들 등 상에 구현될 수 있다. 예를 들어, 전력 검출기(180 및/또는 182)는 RFIC 상에 구현될 수 있다.
데이터 프로세서/제어기(110)는 무선 디바이스(100)에 대한 다양한 기능들, 예를 들어, 무선 디바이스(100)에 의해 전송되는 데이터 및 수신되는 데이터에 대한 프로세싱을 수행할 수 있다. 메모리(112)는 데이터 프로세서(110)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 데이터 프로세서/제어기(110)는 하나 이상의 주문형 집적 회로들(ASIC들) 및/또는 다른 IC들 상에 구현될 수 있다.
온도 보상을 갖는 전력 검출기가 다양한 방식으로 구현될 수 있다. 이러한 전력 검출기의 몇몇 예시적인 설계들이 아래에 설명된다.
도 2는 전력 검출기(200)의 예시적인 설계의 개략도를 도시한다. 전력 검출기(200)는 차동 쌍으로서 커플링되는 NMOS(N-channel metal oxide semiconductor) 트랜지스터들의 쌍(220 및 230)의 개략도를 도시한다. NMOS 트랜지스터(220)는 회로 접지에 커플링되는 그의 소스, 레지스터(214)의 하나의 단부에 커플링되는 그의 게이트 및 제 1 출력 전류(I1)를 제공하는 그의 드레인을 갖는다. NMOS 트랜지스터(230)는 회로 접지에 커플링되는 그의 소스, 레지스터(216)의 하나의 단부에 커플링되는 그의 게이트 및 제 2 출력 전류(I2)를 제공하는 그의 드레인을 갖는다. 레지스터들(214 및 216)의 다른 단부들은 함께 커플링되고 게이트 바이어스 전압(Vbias)이 인가된다. AC 커플링 커패시터(212)는 입력 신호(Vin)를 수신하는 하나의 단부 및 NMOS 트랜지스터(220)의 게이트에 커플링되는 다른 단부를 갖는다. 커패시터(224)는 NMOS 트랜지스터(220)의 드레인과 회로 접지 간에 커플링된다.
전력 검출기(200)는 NMOS 트랜지스터(220)의 게이트에서 Vin 신호를 수신하고 NMOS 트랜지스터들(220 및 230)의 드레인들로부터 상이한 출력 전류(Iout)를 제공한다. Vin 신호의 제곱(
Figure 112015011091192-pct00001
)과 Iout 전류 간의 전달 함수는 다음과 같이 표현될 수 있다:
Figure 112014128015185-pct00002
여기서 T는 온도를 나타내고,
VGS는 NMOS 트랜지스터들(220 및 230) 각각의 게이트-소스 전압을 나타내고,
VDS는 각각의 NMOS 트랜지스터의 드레인-소스 전압을 나타내고,
Vth(T)는 온도의 함수로서 각각의 NMOS 트랜지스터의 임계 전압을 나타내고,
W 및 L은 각각, 각각의 NMOS 트랜지스터의 폭 및 길이이고,
Figure 112014128015185-pct00003
는 온도의 함수로서 전자 이동성을 나타내고,
Figure 112014128015185-pct00004
는 VGS 및 Vth(T)의 함수를 나타내고,
Figure 112014128015185-pct00005
는 온도의 함수로서 산화물 커패시턴스를 나타내고,
Kpd는 전력 검출기(200)의 전력 검출기 이득이다.
전력 검출기 이득은 또한 전력 검출기의 이득 또는 유효 이득으로서 지칭될 수 있다. 전력 검출기 이득은 이득 트랜지스터들(예를 들어, NMOS 트랜지스터들(220 및 230))의 작은-신호 이득 및 가능하게는, 전력 검출기의 다른 특성들에 의존할 수 있다.
이상적으로, 전력 검출기의 전력 검출기 이득은 고정/상수 값이고, 전력 검출기의 출력 신호는 전력 검출기의 입력 신호의 제곱에 비례한다. 그러나 수학식 1에서 도시된 바와 같이, 전력 검출기 이득은 온도의 함수들인 몇 개의 항(term)들에 의존한다. 이들 온도-의존 항들은 전자 이동성(
Figure 112015011091192-pct00006
), 산화물 커패시턴스(
Figure 112015011091192-pct00007
), 임계 전압(
Figure 112015011091192-pct00008
) 및 함수(
Figure 112015011091192-pct00009
)를 포함한다. 전력 검출기 이득은 또한, 전자 이동성(
Figure 112015011091192-pct00010
), 산화물 커패시턴스(
Figure 112015011091192-pct00011
), 임계 전압(
Figure 112015011091192-pct00012
) 및 폭(W) 및 길이(L)를 비롯해서, IC 프로세스에 의존하는 몇 개의 항들에 의존한다. 전력 검출기 이득은, 추후에 전력 검출기(200)가 온도-의존 에러를 갖게 하는 온도-의존 항들로 인해 온도와 함께 변경된다. 예를 들어, 전력 검출기 이득은, 전자 이동성이 온도와 함께 감소하기 때문에 더 높은 온도에서 감소한다. 또한, 임계 전압은 예를 들어, 대략 1 밀리볼트/디그리(1mV/deg) 만큼 온도와 함께 감소한다. 이는 온도와 함께 임계 전압의 감소로 인해 온도와 함께 증가하는
Figure 112015011091192-pct00013
의 오버드라이브 전압(overdrive voltage)을 발생시킨다. 온도에 있어서 더 높은 오버드라이브 전압은 온도에 있어서 전자 이동성의 훨씬 더 많은 감소를 발생시킨다.
온도 보상은 온도에 걸친 대략 일정한 전력 검출기 이득을 유지하기 위해 Vbias1 전압을 변동시킴으로써 전력 검출기(200)에 대해 수행될 수 있다. NMOS 트랜지스터들(220 및 230)의 VGS 전압은 Vbias1 전압에 의해 결정된다. Vbias1 전압은 온도의 함수로서 변동될 수 있어서, 변동된 VGS 전압으로 인해
Figure 112015011091192-pct00014
함수의 변경은 온도에 걸쳐서 항들(
Figure 112015011091192-pct00015
및
Figure 112015011091192-pct00016
)에 대한 변경들을 참작할 수 있다. 예를 들어, Vbias1 전압은 더 높은 온도에서 감소될 수 있으며, 이는 온도 증가와 함께 오버드라이브 전압을 감소시킬 수 있다. 더 낮은 오버드라이브 전압은 더 높은 온도에서의 전자 이동성을 증가시킬 수 있으며, 이는 온도와 함께 전자 이동성의 감소를 보상할 수 있다.
본 개시의 양상에서, 온도에 걸친 전력 검출기 이득의 변동들은 전력 검출기 내의 MOS 트랜지스터들의 드레인 전압 및 게이트 전압 둘 다를 변동시킴으로써 감소될 수 있다. 전력 검출기 이득은 이어서 NMOS 트랜지스터들의 가변 게이트 및 드레인 전압들을 통해 온도에 걸쳐 대략 일정하게 유지될 수 있다.
도 3은 온도에 걸쳐서 대략 일정한 전력 검출기 이득을 유지하기 위해 가변 게이트 및 드레인 전압들을 인가함으로써 온도 보상을 갖는 전력 검출기(300)의 예시적인 설계의 개략도를 도시한다. 전력 검출기(300)는 상이한 쌍으로서 커플링되는 2개의 이득 NMOS 트랜지스터들(320 및 330)을 포함한다. NMOS 트랜지스터(320)는 회로 접지에 커플링되는 그의 소스, 레지스터(314)의 하나의 단부에 커플링되는 그의 게이트 및 캐스코드 MOS 트랜지스터(322)의 소스에 커플링되는 그의 드레인을 갖는다. NMOS 트랜지스터(330)는 회로 접지에 커플링되는 그의 소스, 레지스터(316)의 한 단부에 커플링되는 그의 게이트 및 캐스코드 NMOS 트랜지스터(332)의 소스에 커플링되는 그의 드레인을 갖는다. 레지스터들(314 및 316)의 다른 단부들은 함께 커플링되고 제 1 게이트 바이어스 전압(Vbias1)이 인가된다. NMOS 트랜지스터(322)는 제 2 바이어스 전압(Vbias2)을 수신하는 그의 게이트 및 제 1 출력 전류(I1)를 제공하는 그의 드레인을 갖는다. NMOS 트랜지스터(332)는 Vbias2 전압을 수신하는 그의 게이트 및 제 2 출력 전류(I2)를 제공하는 그의 드레인을 갖는다. AC 커플링 커패시터(312)는 입력 신호(Vin)를 수신하는 한 단부 및 NMOS 트랜지스터(320)의 게이트에 커플링되는 다른 단부를 갖는다. 커패시터(324)는 NMOS 트랜지스터(320)의 드레인과 회로 접지 간에 커플링된다. 커패시터(326)는 NMOS 트랜지스터(322)의 드레인과 회로 접지 간에 커플링된다. 커패시터들(324 및 326)은 고 주파수 스퓨리어스 컴포넌트들을 필터링한다. 바이어스 전압 생성기(340)는 NMOS 트랜지스터들(320 및 330)에 대해 Vbias1 전압 및 NMOS 트랜지스터들(322 및 332)에 대해 Vbias2 전압을 생성한다.
예시적인 설계에서, 제 1 전류 소스(도 3에서 도시되지 않음)는 전원(VDD)과 NMOS 트랜지스터(322)의 드레인 간에 커플링될 수 있고, 제 2 전류 소스(도 3에서 또한 도시되지 않음)는 VDD 공급기와 NMOS 트랜지스터(332)의 드레인 간에 커플링될 수 있다. 제 1 전류 소스는 NMOS 트랜지스터(322)에 Ibias1의 제 1 바이어스 전류를 제공할 수 있고, 제 2 전류 소스는 NMOS 트랜지스터(332)에 Ibias2의 제 2 바이어스 전류를 제공할 수 있다. 제 1 바이어스 전류는
Figure 112015011091192-pct00017
가 되도록 제 2 바이어스 전류와 동일하게 되거나 또는 제 2 바이어스 전류와 상이하게 될 수 있다. I1 출력 전류는 Ibias1 전류와 NMOS 트랜지스터(322)의 드레인 전류 간의 차이와 동일하게 될 수 있다. 유사하게, I2 출력 전류는 Ibias2 전류와 NMOS 트랜지스터(332)의 드레인 전류 간의 차이와 동일하게 될 수 있다. NMOS 트랜지스터들(320, 322, 330 및 332)의 바이어스 전류들은 또한 다른 방식들로 제공될 수 있다.
전력 검출기(300)는 NMOS 트랜지스터(320)의 게이트에서 Vin 신호를 수신하고 NMOS 트랜지스터들(322 및 332)의 드레인들로부터의 차동 출력 전류(Iout)를 제공한다. Iout 전류와 Vin 신호의 제곱(
Figure 112015011091192-pct00018
) 간의 전달 함수는 수학식 1에서 도시된 바와 같이 표현될 수 있다.
온도 보상은 온도에 걸쳐서 대략 일정한 전력 검출기 이득을 유지하기 위해 Vbias1 및 Vbias2 전압들을 변동시킴으로써 전력 검출기(300)에 대해 수행될 수 있다. Vbias1 전압은 함수(
Figure 112015011091192-pct00019
)에 영향을 주고 Vbias2 전압은 함수(
Figure 112015011091192-pct00020
)에 영향을 준다. Vbias1 및 Vbias2 전압들은 온도의 함수로서 변동될 수 있어서,
Figure 112015011091192-pct00021
및
Figure 112015011091192-pct00022
함수들의 변경들은 온도에 걸쳐서 항들(
Figure 112015011091192-pct00023
,
Figure 112015011091192-pct00024
, 및
Figure 112015011091192-pct00025
)에 대한 변경들을 참작할 수 있다.
Vbias1 및 Vbias2 전압들은, 전력 검출기 이득이 온도에 걸쳐서 가능한 적게 변경되도록 다양한 방식으로 생성될 수 있다. 예시적인 설계에서, 컴퓨터 시뮬레이션은 원하는 전력 검출기 이득을 위해 상이한 온도에서 적합한 Vbias1 및 Vbias2 전압들을 결정하도록 수행될 수 있다. 다른 예시적인 설계에서, 적합한 Vbias1 및 Vbias2 전압들은 전력 검출기 이득과 관련되는 양(quantity) 또는 전력 검출기 이득의 실험적 측정에 의해 원하는 전력 검출기 이득에 대하여 상이한 온도들에서 결정될 수 있다. 원하는 전력 검출기 이득에 대해 상이한 온도들에서의 적합한 Vbias1 및 Vbias2 전압들은 또한 다른 방식들로 결정될 수 있다. 룩업 테이블은 원하는 전력 검출기 이득을 위해 상이한 온도들에 대한 Vbias1 및 Vbias2 전압들(또는 대응하는 회로/제어 세팅들)의 세트를 저장한다. 룩업 테이블은 또한 상이한 전력 검출기 이득들을 위해 상이한 온도들에 대한 Vbias1 및 Vbias2 전압들의 다수의 세트들을 저장한다. 그 후, 특정한 온도에서 원하는 전력 검출기 이득을 위한 Vbias1 및 Vbias2 전압들(또는 대응하는 회로/제어 세팅들)은 룩업 테이블로부터 리트리브(retrieve)될 수 있다. Vbias1 및 Vbias2 전압들은 이어서 룩업 테이블로부터 리트리브된 값들에 기초하여 전력 검출기(300)에 대해 생성될 수 있다.
일반적으로, Vbias1 및 Vbias2 전압들은 각각 PTAT(proportional to absolute temperature) 또는 CTAT(complementary to absolute temperature)이도록 또는 온도에 걸쳐서 고정되도록 생성될 수 있다. 예시적인 설계에서, Vbias1 전압은 CTAT에 기초하여 온도와 함께 감소하도록 생성될 수 있다. 예시적인 설계에서, Vbias2 전압은 PTAT에 기초하여 온도와 함께 증가하도록 생성될 수 있다. 예시적인 설계에서, Vbias1 및 Vbias2 전압들은, NMOS 트랜지스터들(320 및 330) 각각을 통한 바이어스 전류가 특정한 범위, 예를 들어, 240 ㎂(microamperes) 내지 440 ㎂ 내에 유지되도록 생성될 수 있다. 바이어스 전류의 변동들을 제한하는 것은 전력 검출기(300)의 선형성 및 전압 크리핑(voltage clipping)에 관련된 가능한 이슈들을 방지할 수 있다.
도 3의 전력 검출기(300)는 (예를 들어, 일 예시적인 설계에서 500MHz 내지 2.7GHz의) 광대역 동작, 폭넓은 동적 범위 및 낮은 전류 소비와 같은 다양한 이점들을 가질 수 있다. 그러나 전력 검출기(300)의 이득은 IC 프로세스, 전원 전압, 및 온도(PVT)에 걸쳐서, 특히 온도에 걸쳐서 변동될 수 있다. 변수 (Vbias1 및 Vbias2 전압들)에 기초한 보상은 온도에 걸쳐서 전력 검출기 이득의 변동들을 크게 감소시킬 수 있다.
컴퓨터 시뮬레이션은 도 2의 전력 검출기(200) 및 도 3의 전력 검출기(300)에 대한 전력 검출기 이득 대 온도의 변동들을 비교하기 위해 수행되었다. 컴퓨터 시뮬레이션은, 전력 검출기(300)의 전력 검출기 이득이 전력 검출기(200)의 전력 검출기 이득보다 온도에 걸쳐 덜 변동된다는 것을 보여주었다.
본 개시의 다른 양상에서, 전력 검출기의 전력 검출기 이득이 추정될 수 있고, 보상은 전력 검출기 이득의 변동들을 참작하기 위해 전력 검출기 이후에 또는 전력 검출기 이전에 수행될 수 있다. 전력 검출기 이득은 온도, IC 프로세스 및 전원 전압과 함께 변동될 수 있고, 이득 추정 회로로 온-칩으로 추정될 수 있다.
도 4a는 온도-의존 전력 검출기 이득에 대한 아날로그 검출-전 보상(analog pre-detection compensation)을 갖는 전력 검출 모듈(400)의 예시적인 설계를 도시한다. 전력 검출 모듈(400)은 신호 보상 회로(410), 전력 검출기(420) 및 이득 추정 회로(430)를 포함한다. 신호 보상 회로(410)는 입력 RF 신호 및 전력 검출기(420)의 추정된 이득(Kest)을 수신한다. 신호 보상 회로(410)는 전력 검출기(420)의 전력 검출기 이득의 변동들을 참작하도록 추정된 이득에 기초하여 입력 RF 신호를 보상하고 보상된 입력 RF 신호를 제공한다. 전력 검출기(420)는 보상된 입력 RF 신호의 전력을 측정하고 입력 RF 신호의 전력을 나타내는 출력 엔벨로프 신호를 제공한다. 이득 추정 회로(430)는 전력 검출기(420)의 전력 검출기 이득을 추정하고 추정된 이득을 제공한다. 신호 보상 회로(410), 전력 검출기(420) 및/또는 이득 추정 회로(430)는 연속적으로 동작할 수 있다. 엔벨로프 신호는 입력 RF 신호의 순간의 전력을 나타낼 수 있다.
도 4b는 온도-의존적 전력 검출기 이득에 대한 아날로그 검출-후 보상을 갖는 전력 검출 모듈(402)의 예시적인 설계를 도시한다. 전력 검출 모듈(402)은 전력 검출기(420), 이득 추정 회로(430) 및 신호 보상 회로(440)를 포함한다. 전력 검출기(420)는 입력 RF 신호의 전력을 측정하고 출력 엔벨로프 신호를 제공한다. 이득 추정 회로(430)는 전력 검출기(420)의 전력 검출기 이득을 추정하고 추정된 이득을 제공한다. 유닛(432)은 추정된 이득을 수신 및 거듭제곱하고 보정 팩터를 제공한다. 신호 보상 회로(440)는 엔벨로프 신호 및 보정 팩터를 수신하고, 전력 검출기(420)의 전력 검출기 이득의 변동들을 참작하도록 보정 팩터에 기초하여 엔벨로프 신호를 보상하고, 입력 RF 신호의 순간의 전력을 나타내는 보상된 엔벨로프 전력을 제공한다.
도 4c는 시간-의존 전력 검출기 이득에 대한 디지털 검출-후 보상을 갖는 전력 검출 모듈(404)의 예시적인 설계를 도시한다. 전력 검출 모듈(404)은 전력 검출기(420), 이득 추정 회로(430), 아날로그-디지털 변환기(ADC)(450), 및 신호 보상 회로(460)를 포함한다. 전력 검출기(420)는 입력 RF 신호의 전력을 측정하고 엔벨로프 신호를 제공한다. 이득 추정 회로(430)는 전력 검출기의 전력 검출기 이득을 추정하고 추정된 이득을 제공한다. ADC(450)는 엔벨로프 신호를 디지털화하고 샘플들을 포함하는 디지털화된 엔벨로프 신호를 제공한다. ADC(450)는 또한 추정된 이득을 디지털화하고 디지털화된 이득을 제공한다. 신호 보상 회로(460)는 디지털화된 엔벨로프 신호 및 디지털화된 이득을 수신한다. 신호 보상 회로(460)는 전력 검출기(420)의 전력 검출기 이득의 변동들을 참작하도록 디지털화된 이득에 기초하여 디지털화된 엔벨로프 신호를 보상하고 입력 RF 신호의 순간의 전력을 나타내는 출력 엔벨로프 전력을 제공한다.
도 4a 내지 도 4c는 전력 검출기(420)의 온도-의존 전력 검출기 이득이 보상될 수 있는 3개의 예시적인 설계들을 도시한다. 도 4a에서 도시된 예시적인 설계에서, 입력 RF 신호는 전력 검출기(420)의 온도-의존 전력 검출기 이득을 참작하도록 추정된 이득에 기초하여 보상될 수 있다. 도 4b에서 도시된 예시적인 설계에서, 전력 검출기(420)로부터의 엔벨로프 신호는 추정된 이득에 기초하여 보상될 수 있다. 도 4c에서 도시된 예시적인 설계에서, 전력 검출기(420)로부터의 엔벨로프 신호는 디지털화되고, 디지털화된 엔벨로프 신호는 추정된 이득에 기초하여 보상될 수 있다. 전력 검출기(420)의 온도-의존 전력 검출기 이득은 다른 방식들로 또한 보상될 수 있다.
도 5는 도 4a 내지 도 4c의 이득 추정 회로(430)의 예시적인 설계의 개략도를 도시한다. 이 설계에서, 이득 추정 회로(430)는 NMOS 트랜지스터들(520 및 530) 및 전압 검출기(540)를 포함한다. NMOS 트랜지스터(520)는 다이오드로서 연결되고 접지에 커플링되는 그의 소스, 자신의 드레인에 커플링되는 그의 게이트 및 I1의 전류를 수신하는 그의 드레인을 갖는다. NMOS 트랜지스터(530)는 또한 다이오드로서 연결되고 접지에 커플링되는 그의 소스, 자신의 드레인에 커플링되는 그의 게이트, 및 I2의 전류를 수신하는 그의 드레인을 갖는다. 전압 검출기(540)는 NMOS 트랜지스터(520)의 드레인에 커플링되는 제 1 입력, NMOS 트랜지스터(530)의 드레인에 커플링되는 제 2 입력 및 자신의 2개의 입력들에서 검출된 전압들 간의 차이를 제공하는 출력을 갖는다.
드레인 전류와 NMOS 트랜지스터의 VGS 전압 간의 이상적인 전달 함수는 다음과 같이 표현될 수 있다:
Figure 112014128015185-pct00026
Figure 112014128015185-pct00027
수학식들(2 및 3)은 포화 영역에서 동작하는 NMOS 트랜지스터에 적용된다.
NMOS 트랜지스터(520)는 M1/L의 치수를 갖고, NMOS 트랜지스터(530)는 M2/L의 치수를 가지며, 여기서 M1 및 M2는 각각 NMOS 트랜지스터들(520 및 530)의 폭들을 나타내고, L은 각각의 NMOS 트랜지스터의 길이를 나타낸다. 예시적인 설계에서, NMOS 트랜지스터(520)는
Figure 112015011091192-pct00028
(여기서 m은 1보다 큰 임의의 값일 수 있음)이 되도록 NMOS 트랜지스터(530)의 크기의 m배인 크기를 갖는다. 또한, 동일한 드레인 전류(
Figure 112015011091192-pct00029
)가 NMOS 트랜지스터들(520 및 530)에 인가될 수 있다. 이 설계에서, 전력 검출기 이득은 다음과 같이 추정될 수 있다:
Figure 112014128015185-pct00030
Figure 112014128015185-pct00031
여기서 VGS1 및 VGS2는 각각 NMOS 트랜지스터들(520 및 530)의 게이트-소스 전압들을 나타내고,
ka는 스케일링 팩터를 나타내고,
Kest는 전력 검출기의 추정된 이득을 나타낸다.
다른 예시적인 설계에서, NMOS 트랜지스터들(520 및 530)은
Figure 112015011091192-pct00032
가 되도록 동일한 크기를 가질 수 있고, I1 전류는
Figure 112015011091192-pct00033
가 되도록 I2 전류의 n배(여기서 n은 1보다 큰 임의의 값일 수 있음)일 수 있다. 이 설계에서, 전력 검출기 이득은 다음과 같이 추정될 수 있다:
Figure 112014128015185-pct00034
Figure 112014128015185-pct00035
또 다른 예시적인 설계에서, NMOS 트랜지스터(520)는
Figure 112015011091192-pct00036
가 되도록 NMOS 트랜지스터(530)의 크기의 m배인 크기를 갖고, I1 전류는
Figure 112015011091192-pct00037
가 되도록 I2 전류의 n배일 수 있다. 이 설계에서, 전력 검출기 이득은 다음과 같이 추정될 수 있다:
Figure 112014128015185-pct00038
Figure 112014128015185-pct00039
도 5는 이득 추정 회로(430)의 예시적인 설계를 도시한다. 이득 추정 회로는 또한 다른 방식들로 구현될 수 있다. 예를 들어, 이득 추정 회로는 (i) NMOS 트랜지스터(520) 대신 스택으로(in a stack) 커플링되는 다수(M개)의 NMOS 트랜지스터들 및 (ii) NMOS 트랜지스터(530) 대신 스택으로 커플링되는 다수(M개)의 부가적인 MOS 트랜지스터들을 포함할 수 있다. 각각의 NMOS 트랜지스터는 다이오드-연결될 수 있고 함께 커플링되는 그의 게이트 및 드레인을 가질 수 있다. 2개의 스택에서 최상위 NMOS 트랜지스터들의 드레인 전압들 간의 차이가 검출되고, M(또는 각각의 스택 내의 NMOS 트랜지스터들의 수)으로 나눠져서, 전력 검출기 이득을 추정하는데 이용될 수 있는 전압 차이를 획득할 수 있다.
예시적인 설계에서, 장치(예를 들어, 무선 디바이스, IC, 회로 모듈 등)는 입력 신호를 수신하고 전력 검출 이득에 기초하여 입력 신호의 전력을 검출하고, 입력 신호의 전력을 나타내는 출력 신호를 제공할 수 있는 적어도 하나의 MOS 트랜지스터(예를 들어, 도 3의 NMOS 트랜지스터들(320 및 330))를 포함할 수 있다. 입력 신호는 입력 RF 신호를 포함할 수 있고, 출력 신호는 입력 RF 신호의 전력을 나타내는 엔벨로프 신호를 포함할 수 있다. 적어도 하나의 MOS 트랜지스터는 온도에 걸친 전력 검출 이득의 변동들을 감소시키기 위해 가변 게이트 바이어스 전압 및 가변 드레인 바이어스 전압이 인가될 수 있다. 장치는 추가로 적어도 하나의 MOS 트랜지스터에 커플링되는 적어도 하나의 부가적인 MOS 트랜지스터(예를 들어, NMOS 트랜지스터(322 및 332))를 포함할 수 있다. 적어도 하나의 부가적인 MOS 트랜지스터는 제 2 가변 게이트 바이어스 전압이 인가될 수 있고 적어도 하나의 MOS 트랜지스터에 대한 가변 드레인 바이어스 전압을 제공할 수 있다.
예시적인 설계에서, 적어도 하나의 MOS 트랜지스터는 제 1 및 제 2 NMOS 트랜지스터들(예를 들어, 도 3의 NMOS 트랜지스터들(320 및 322))을 포함할 수 있다. 제 1 NMOS 트랜지스터는 회로 접지에 커플링되는 소스, 가변 게이트 바이어스 전압 및 입력 신호를 수신하는 게이트 및 가변 드레인 바이어스 전압을 수신하는 드레인을 가질 수 있다. 제 2 NMOS 트랜지스터는 회로 접지에 커플링되는 소스, 가변 게이트 바이어스 전압을 수신하는 게이트 및 가변 드레인 바이어스 전압을 수신하는 드레인을 가질 수 있다.
예시적인 설계에서, 적어도 하나의 부가적인 MOS 트랜지스터는 제 3 및 제 4 NMOS 트랜지스터들(예를 들어, 도 3의 NMOS 트랜지스터들(322 및 332))을 포함할 수 있다. 제 3 NMOS 트랜지스터는 제 1 NMOS 트랜지스터의 드레인에 커플링되는 소스 및 제 2 가변 게이트 바이어스 전압을 수신하는 게이트를 가질 수 있다. 제 4 NMOS 트랜지스터는 제 2 NMOS 트랜지스터의 드레인에 커플링되는 소스 및 제 2 가변 게이트 바이어스 전압을 수신하는 게이트를 가질 수 있다. 제 3 및 제 4 NMOS 트랜지스터들은 제 1 및 제 2 NMOS 트랜지스터들에 대한 가변 드레인 바이어스 전압을 제공할 수 있다. 제 3 및 제 4 NMOS 트랜지스터들은 차동 출력 신호를 또한 제공할 수 있다.
장치는 추가로 제 1 및 제 2 커패시터들을 포함할 수 있다. 제 1 커패시터(예를 들어, 도 3의 커패시터(324))는 제 1 NMOS 트랜지스터의 드레인과 회로 접지에 커플링될 수 있다. 제 2 커패시터(예를 들어, 도 3의 커패시터(326))는 제 3 NMOS 트랜지스터의 드레인과 회로 접지 간에 커플링될 수 있다.
예시적인 설계에서, 장치는 추가로 바이어스 생성기(예를 들어, 도 3의 바이어스 생성기(340))를 포함할 수 있다. 바이어스 생성기는 예를 들어, CTAT에 기초하여 적어도 하나의 MOS 트랜지스터에 대한 가변 게이트 바이어스 전압을 생성할 수 있다. 바이어스 생성기는 또한 예를 들어, PTAT에 기초하여 적어도 하나의 부가적인 MOS 트랜지스터에 대한 제 2 가변 게이트 바이어스 전압을 생성할 수 있다. 하나의 설계에서, 바이어스 생성기는 미리 결정된 전압들의 범위 내에 있게 되도록 각각의 가변 게이트 바이어스 전압을 생성할 수 있다. 다른 설계에서, 바이어스 생성기는 미리 결정된 범위 내에서 각각의 MOS 트랜지스터의 바이어스 전류를 유지하도록 각각의 가변 게이트 바이어스를 생성할 수 있다.
도 6은 전력 검출을 수행하기 위한 프로세스(600)의 예시적인 설계를 도시한다. 프로세스(600)는 무선 디바이스 또는 몇몇 다른 장치에 의해 수행될 수 있다. 입력 신호의 전력은 온도에 걸쳐서 변동되는 전력 검출 이득과 연관되는 적어도 하나의 MOS 트랜지스터에 기초하여 검출될 수 있다(블록 612). 가변 게이트 바이어스 전압 및 가변 드레인 바이어스 전압은 온도에 걸친 전력 검출 이득의 변동들을 감소시키도록 적어도 하나의 MOS 트랜지스터에 대해 생성될 수 있다(블록 614).
블록(614)의 일 설계에서, 적어도 하나의 MOS 트랜지스터에 대한 가변 드레인 바이어스 전압은 제 2 가변 게이트 바이어스 전압이 인가될 수 있는 적어도 하나의 부가적인 MOS 트랜지스터로 생성될 수 있다. 일 설계에서, 적어도 하나의 MOS 트랜지스터에 대한 가변 게이트 바이어스 전압은 CTAT에 기초하여 생성될 수 있다. 일 설계에서, 적어도 하나의 부가적인 MOS 트랜지스터에 대한 제 2 가변 게이트 바이어스 전압은 PTAT에 기초하여 생성될 수 있다. 적어도 하나의 MOS 트랜지스터에 대한 가변 게이트 바이어스 전압 및 적어도 하나의 부가적인 MOS 트랜지스터에 대한 제 2 가변 게이트 바이어스 전압은 미리 결정된 범위 내에서 각각의 MOS 트랜지스터의 바이어스 전류를 유지하도록 및/또는 미리 결정된 전압들의 범위 내에 있게 되도록 생성될 수 있다.
다른 예시적인 설계에서, 장치(예를 들어, 무선 디바이스, IC, 회로 모듈 등)는 전력 검출기, 이득 추정 회로 및 신호 보상 회로를 포함할 수 있다. 전력 검출기(예를 들어, 도 4a 내지 도 4c의 전력 검출기(420))는 입력 신호를 수신하고 출력 신호를 제공할 수 있으며, 온도에 의존하는 이득을 가질 수 있다. 이득 추정 회로(예를 들어, 도 4a 내지 도 4c의 이득 추정 회로(430))는 전력 검출기의 이득을 추정할 수 있다. 신호 보상 회로(예를 들어, 신호 보상 회로(410, 440 또는 460))는 전력 검출기의 추정된 이득에 기초하여 입력 신호 및/또는 출력 신호를 보상할 수 있다.
예시적인 설계에서, 이득 추정 회로는 제 1 및 제 2 MOS 트랜지스터들 및 전압 검출기를 포함할 수 있다. 제 1 MOS 트랜지스터(예를 들어, 도 5의 NMOS 트랜지스터(520))는 제 1 다이오드로서 커플링될 수 있고, 회로 접지에 커플링되는 그의 소스 및 함께 커플링되는 그의 게이트 및 드레인을 가질 수 있다. 제 2 MOS 트랜지스터(예를 들어, 도 5의 NMOS 트랜지스터(530))는 제 2 다이오드로서 커플링될 수 있고 회로 접지에 커플링되는 그의 소스 및 함께 커플링되는 그의 게이트 및 드레인을 가질 수 있다. 전압 검출기(예를 들어, 도 5의 전압 검출기(540))는 제 1 MOS 트랜지스터의 제 1 VGS 전압 및 제 2 MOS 트랜지스터의 제 2 VGS 전압을 측정할 수 있다. 전력 검출기의 이득은 제 1 및 제 2 VGS 전압들에 기초하여 추정될 수 있다. 일 설계에서, 제 1 NMOS 트랜지스터는 제 1 크기를 가질 수 있고, 제 2 NMOS 트랜지스터는 제 1 크기의 m배인 제 2 크기를 가질 수 있고, m은 1보다 큰 임의의 값일 수 있다. 다른 설계에서, 제 1 및 제 2 NMOS 트랜지스터들은 동일한 크기를 가질 수 있다.
예시적인 설계에서, 신호 보상 회로(예를 들어, 도 4a의 신호 보상 회로(410))는 전력 검출기의 추정된 이득에 기초하여 입력 신호를 수신 및 보상할 수 있고, 보상된 입력 신호를 전력 검출기에 제공할 수 있다. 다른 예시적인 설계에서, 신호 보상 회로(예를 들어, 도 4b의 신호 보상 회로(440) 또는 도 4c의 신호 보상 회로(460))는 전력 검출기의 추정된 이득에 기초하여 출력 신호를 수신 및 보상하고, 보상된 출력 신호를 제공할 수 있다. 신호 보상 회로는 예를 들어, 도 4b에서 도시된 바와 같이 전력 검출기로부터의 출력 신호의 아날로그 보상을 수행할 수 있다. 대안적으로, 신호 보상 회로는 예를 들어, 도 4c에서 도시된 바와 같이 전력 검출기로부터의 출력 신호의 디지털 보상을 수행할 수 있다.
도 7은 보상을 갖는 전력 검출을 수행하기 위한 프로세스(700)의 예시적인 설계를 도시한다. 프로세스(700)는 무선 디바이스 또는 몇몇 다른 장치에 의해 수행될 수 있다. 입력 신호의 전력은 출력 신호를 획득하도록 전력 검출기로 검출될 수 있다(블록 712). 전력 검출기는 온도에 의존하는 이득을 가질 수 있다. 전력 검출기의 이득은 추정될 수 있다(블록 714). 입력 신호 및/또는 출력 신호는 전력 검출기의 추정된 이득에 기초하여 보상될 수 있다(블록 716).
블록(714)의 일 설계에서, 제 1 다이오드로서 커플링되는 제 1 MOS 트랜지스터의 제 1 VGS 전압이 측정될 수 있다. 제 2 다이오드로서 커플링되는 제 2 MOS 트랜지스터의 제 2 VGS 전압이 또한 측정될 수 있다. 전력 검출기의 이득은 예를 들어, 수학식 4, 6, 또는 8에서 보여진 바와 같이 제 1 및 제 2 VGS 전압들에 기초하여 추정될 수 있다.
블록(716)의 일 설계에서, 입력 신호는 전력 검출기에 대한 보상된 입력 신호를 획득하기 위해 전력 검출기의 추정된 이득에 기초하여 보상될 수 있다. 다른 설계에서, 출력 신호는 보상된 출력 신호를 획득하기 위해 전력 검출기의 추정된 이득에 기초하여 (예를 들어, 아날로그 도메인 또는 디지털 도메인에서) 보상될 수 있다.
당업자들은 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다는 것을 이해할 것이다. 예를 들어, 위의 설명 전체에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들의 임의의 결합으로 표현될 수 있다.
당업자들은 본 명세서에서의 개시와 관련하여 설명된 다양한 예시적 논리 블록들, 모듈들, 회로들 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어 또는 이 둘의 결합들로서 구현될 수 있다는 것을 추가로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호호환성을 명확하게 설명하기 위해서, 다양한 예시적 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 이들의 기능적 관점에서 위에서 설명되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정한 애플리케이션 및 전체 시스템 상에 부과되는 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대하여 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 개시의 범위를 벗어나게 하는 것으로 해석되어서는 안 된다.
본 명세서에서의 개시와 관련하여 설명된 다양한 예시적 논리 블록들, 모듈들 및 회로들은 범용 프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), FPGA(field programmable gate array) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 결합, 예를 들어, DSP 및 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 둘 이상의 마이크로프로세서들 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
본 명세서에서의 개시와 관련하여 설명된 알고리즘 또는 방법의 단계들은 직접적으로 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 이동식(removable) 디스크, CD-ROM 또는 당해 기술 분야에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 그리고 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말에서 개별 컴포넌트들로서 상주할 수 있다.
하나 또는 둘 이상의 예시적 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독가능한 매체 상에 하나 또는 둘 이상의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수 있다. 컴퓨터 판독가능한 매체는 하나의 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 가능하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체들 모두를 포함한다. 저장 매체들은 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 한정이 아닌 예로서, 이러한 컴퓨터 판독가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드 수단을 전달 또는 저장하는데 사용될 수 있고, 범용 또는 특수 목적 컴퓨터, 또는 범용 또는 특수 목적 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결수단(connection)이 컴퓨터 판독가능한 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL(digital subscriber line) 또는 (적외선, 라디오 및 마이크로파와 같은) 무선 기술들을 사용하여 송신되는 경우, 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에서 사용되는 디스크(disk 및 disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다목적 디스크(disc)(DVD), 플로피 디스크(disk), 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 위의 것의 결합들이 또한 컴퓨터 판독가능한 매체의 범위 내에 포함되어야 한다.
본 개시의 이전의 설명은 임의의 당업자가 본 개시를 실시하거나 또는 이용할 수 있도록 제공된다. 이 개시에 대한 다양한 변형들은 당업자들에게 쉽게 명백할 것이며, 본 명세서에 정의된 일반적 원리들은 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 변화들에 적용될 수 있다. 따라서, 본 개시는 본 명세서에 설명된 예들 및 설계들에 한정되는 것으로 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위를 따를 것이다.

Claims (30)

  1. 무선 통신을 위한 장치로서,
    제 1 게이트 단자에서 입력 신호를 수신하고, 전력 검출 이득에 기초하여 상기 입력 신호의 전력을 검출하고 상기 입력 신호의 전력을 나타내는 출력 신호를 제공하도록 구성된 적어도 하나의 MOS(metal oxide semiconductor) 트랜지스터;
    가변 게이트 바이어스 전압을 수신하고, 상기 가변 게이트 바이어스 전압을 상기 적어도 하나의 MOS 트랜지스터의 제 1 게이트 단자에, 그리고 상기 적어도 하나의 MOS 트랜지스터의 제 2 게이트 단자에 인가하도록 구성된 제 1 노드 ― 상기 가변 게이트 바이어스 전압은 상기 적어도 하나의 MOS 트랜지스터의 게이트-소스 전압들을 변동시키고 온도에 대해 일정한 전력 검출기 이득을 유지하도록, 상기 제 1 게이트 단자에서 수신되는 상기 입력 신호에 추가하여, 상기 적어도 하나의 MOS 트랜지스터의 제 1 및 제 2 게이트 단자들에 인가됨 ― ; 및
    가변 드레인 바이어스 전압을 수신하고 상기 가변 드레인 바이어스 전압을 상기 적어도 하나의 MOS 트랜지스터에 인가하도록 구성된 제 2 노드
    를 포함하고,
    상기 가변 드레인 바이어스 전압은 상기 출력 신호에 대한 부가적인 제어를 제공하도록 상기 적어도 하나의 MOS 트랜지스터에 인가되는,
    무선 통신을 위한 장치.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 MOS 트랜지스터에 커플링되는 적어도 하나의 부가적인 MOS 트랜지스터; 및
    제 2 가변 게이트 바이어스 전압을 수신하고 상기 제 2 가변 게이트 바이어스 전압을 상기 적어도 하나의 부가적인 MOS 트랜지스터의 게이트 단자들에 인가하도록 구성된 제 3 노드
    를 더 포함하고,
    상기 제 2 가변 게이트 바이어스 전압은 상기 적어도 하나의 MOS 트랜지스터에 대한 가변 드레인 바이어스 전압에 관한 부가적인 제어를 제공하도록 상기 적어도 하나의 부가적인 MOS 트랜지스터의 게이트-소스 전압들을 변동시키는,
    무선 통신을 위한 장치.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 MOS 트랜지스터에 대한 가변 게이트 바이어스 전압 및 상기 적어도 하나의 부가적인 MOS 트랜지스터에 대한 제 2 가변 게이트 바이어스 전압을 생성하도록 구성된 바이어스 생성기
    를 더 포함하는,
    무선 통신을 위한 장치.
  4. 제 3 항에 있어서,
    상기 바이어스 생성기는 미리 결정된 전압들의 범위 내에 있게 될, 상기 적어도 하나의 MOS 트랜지스터에 대한 가변 게이트 바이어스 전압 및 상기 적어도 하나의 부가적인 MOS 트랜지스터에 대한 제 2 가변 게이트 바이어스 전압을 생성하도록 구성되는,
    무선 통신을 위한 장치.
  5. 제 3 항에 있어서,
    상기 바이어스 생성기는 미리 결정된 범위 내에서 각각의 MOS 트랜지스터의 바이어스 전류를 유지하기 위해 상기 적어도 하나의 MOS 트랜지스터에 대한 가변 게이트 바이어스 전압 및 상기 적어도 하나의 부가적인 MOS 트랜지스터에 대한 제 2 가변 게이트 바이어스 전압을 생성하도록 구성되는,
    무선 통신을 위한 장치.
  6. 제 1 항에 있어서,
    상기 적어도 하나의 MOS 트랜지스터는,
    회로 접지에 커플링되는 소스, 상기 가변 게이트 바이어스 전압 및 상기 입력 신호를 수신하는 게이트, 및 상기 가변 드레인 바이어스 전압을 수신하는 드레인을 갖는 제 1 NMOS(N-channel MOS) 트랜지스터; 및
    회로 접지에 커플링되는 소스, 상기 가변 게이트 바이어스 전압을 수신하는 게이트 및 상기 가변 드레인 바이어스 전압을 수신하는 드레인을 갖는 제 2 NMOS 트랜지스터를 포함하고,
    상기 제 1 및 제 2 NMOS 트랜지스터들은 차동 출력 신호를 제공하는,
    무선 통신을 위한 장치.
  7. 제 6 항에 있어서,
    상기 제 1 NMOS 트랜지스터의 드레인에 커플링되는 소스 및 제 2 가변 게이트 바이어스 전압을 수신하는 게이트를 갖는 제 3 NMOS 트랜지스터; 및
    상기 제 2 NMOS 트랜지스터의 드레인에 커플링되는 소스 및 상기 제 2 가변 게이트 바이어스 전압을 수신하는 게이트를 갖는 제 4 NMOS 트랜지스터
    를 더 포함하고,
    상기 제 3 및 제 4 NMOS 트랜지스터들은 상기 제 1 및 제 2 NMOS 트랜지스터들에 대한 가변 드레인 바이어스 전압을 제공하는,
    무선 통신을 위한 장치.
  8. 제 7 항에 있어서,
    상기 제 1 NMOS 트랜지스터의 드레인과 회로 접지 간에 커플링되는 제 1 커패시터; 및
    상기 제 3 NMOS 트랜지스터의 드레인과 회로 접지 간에 커플링되는 제 2 커패시터
    를 더 포함하는,
    무선 통신을 위한 장치.
  9. 전력 검출을 수행하는 방법으로서,
    온도에 대해 변동되는 전력 검출 이득과 연관되는 적어도 하나의 MOS(metal oxide semiconductor) 트랜지스터에 기초하여 입력 신호의 전력을 검출하는 단계 ― 상기 입력 신호는 상기 적어도 하나의 MOS 트랜지스터의 제 1 게이트 단자에서 수신됨 ― ;
    가변 게이트 바이어스 전압을 생성하고, 상기 가변 게이트 바이어스 전압을 제 1 레지스터를 통해 상기 적어도 하나의 MOS 트랜지스터의 제 1 게이트 단자에, 그리고 제 2 레지스터를 통해 상기 적어도 하나의 MOS 트랜지스터의 제 2 게이트 단자에 인가하는 단계 ― 상기 가변 게이트 바이어스 전압은 상기 적어도 하나의 MOS 트랜지스터의 게이트-소스 전압들을 변동시키고 온도에 대해 대략 일정한 전력 검출기 이득을 유지하도록, 상기 제 1 게이트 단자에서 수신된 상기 입력 신호에 추가하여, 상기 적어도 하나의 MOS 트랜지스터의 제 1 및 제 2 게이트 단자들에 인가됨 ― ; 및
    온도에 대해 전력 검출 이득의 변동들을 감소시키기 위한 부가적인 제어를 제공하도록 가변 드레인 바이어스 전압을 생성하고 상기 가변 드레인 바이어스 전압을 상기 적어도 하나의 MOS 트랜지스터에 인가하는 단계
    를 포함하는,
    전력 검출을 수행하는 방법.
  10. 제 9 항에 있어서,
    적어도 하나의 부가적인 MOS 트랜지스터를 상기 적어도 하나의 MOS 트랜지스터에 커플링하는 단계; 및
    제 2 가변 게이트 바이어스 전압을 수신하고 상기 제 2 가변 게이트 바이어스 전압을 상기 적어도 하나의 부가적인 MOS 트랜지스터의 게이트 단자들에 인가하는 단계
    를 더 포함하고,
    상기 제 2 가변 게이트 바이어스 전압은 상기 적어도 하나의 MOS 트랜지스터에 대한 가변 드레인 바이어스 전압에 관한 부가적인 제어를 제공하도록 상기 적어도 하나의 부가적인 MOS 트랜지스터의 게이트-소스 전압들을 변동시키는,
    전력 검출을 수행하는 방법.
  11. 무선 통신을 위한 장치로서,
    입력 신호를 수신하고 출력 신호를 제공하도록 구성된 전력 검출기 ― 상기 전력 검출기는 온도에 의존하는 이득을 가짐 ― ;
    상기 전력 검출기의 이득을 추정하도록 구성된 이득 추정 회로; 및
    상기 전력 검출기의 추정된 이득에 기초하여 상기 입력 신호 또는 상기 출력 신호 또는 이 둘 다를 보상하도록 구성되는 신호 보상 회로
    를 포함하고,
    상기 입력 신호의 보상은 상기 전력 검출기 내의 트랜지스터들의 게이트-소스 전압들을 변동시키기 위해, 상기 입력 신호에 추가하여, 상기 전력 검출기에 가변 게이트 바이어스 전압을 인가함으로써 수행되고,
    상기 출력 신호의 보상은 상기 출력 신호에 관한 부가적인 제어를 제공하기 위해 상기 전력 검출기에 가변 드레인 바이어스 전압을 인가함으로써 수행되는,
    무선 통신을 위한 장치.
  12. 제 11 항에 있어서,
    상기 이득 추정 회로는,
    제 1 다이오드로서 커플링되는 제 1 MOS(metal oxide semiconductor) 트랜지스터,
    제 2 다이오드로서 커플링되는 제 2 MOS 트랜지스터; 및
    상기 제 1 MOS 트랜지스터의 제 1 게이트-소스 전압(VGS) 및 상기 제 2 MOS 트랜지스터의 제 2 VGS 전압을 측정하도록 구성된 전압 검출기를 포함하고,
    상기 전력 검출기의 이득은 상기 제 1 및 제 2 VGS 전압들에 기초하여 추정되는,
    무선 통신을 위한 장치.
  13. 제 12 항에 있어서,
    상기 제 1 MOS 트랜지스터는 회로 접지에 커플링되는 소스 및 상기 제 1 NMOS 트랜지스터의 드레인에 커플링되는 게이트를 갖는 제 1 NMOS(N-channel MOS) 트랜지스터를 포함하고, 상기 제 2 MOS 트랜지스터는 회로 접지에 커플링되는 소스 및 상기 제 2 NMOS 트랜지스터의 드레인에 커플링되는 게이트를 갖는 제 2 NMOS 트랜지스터를 포함하는,
    무선 통신을 위한 장치.
  14. 제 11 항에 있어서,
    상기 신호 보상 회로는 상기 전력 검출기의 추정된 이득에 기초하여 상기 입력 신호를 수신 및 보상하고, 보상된 입력 신호를 상기 전력 검출기에 제공하도록 구성되는,
    무선 통신을 위한 장치.
  15. 제 11 항에 있어서,
    상기 신호 보상 회로는 상기 전력 검출기의 추정된 이득에 기초하여 상기 출력 신호를 수신 및 보상하고 보상된 출력 신호를 제공하도록 구성되는,
    무선 통신을 위한 장치.
  16. 제 11 항에 있어서,
    상기 신호 보상 회로는 상기 전력 검출기로부터의 출력 신호의 아날로그 보상을 수행하도록 구성되는,
    무선 통신을 위한 장치.
  17. 전력 검출을 수행하는 방법으로서,
    출력 신호를 획득하기 위해 전력 검출기로 입력 신호의 전력을 검출하는 단계 ― 상기 전력 검출기는 온도에 의존하는 이득을 가짐 ― ;
    상기 전력 검출기의 이득을 추정하는 단계; 및
    상기 전력 검출기의 추정된 이득에 기초하여 상기 입력 신호 또는 상기 출력 신호 또는 이 둘 다를 보상하는 단계
    를 포함하고,
    상기 입력 신호의 보상은 상기 전력 검출기 내의 트랜지스터들의 게이트-소스 전압들을 변동시키기 위해, 상기 입력 신호에 추가하여, 상기 전력 검출기에 가변 게이트 바이어스 전압을 인가함으로써 수행되고,
    상기 출력 신호의 보상은 상기 출력 신호에 관한 부가적인 제어를 제공하기 위해 상기 전력 검출기에 가변 드레인 바이어스 전압을 인가함으로써 수행되는,
    전력 검출을 수행하는 방법.
  18. 제 17 항에 있어서,
    상기 전력 검출기의 이득을 추정하는 단계는,
    제 1 다이오드로서 커플링되는 제 1 MOS(metal oxide semiconductor) 트랜지스터의 제 1 게이트-소스 전압(VGS)을 측정하는 단계,
    제 2 다이오드로서 커플링되는 제 2 MOS 트랜지스터의 제 2 VGS 전압을 측정하는 단계, 및
    상기 제 1 및 제 2 VGS 전압들에 기초하여 상기 전력 검출기의 이득을 추정하는 단계를 포함하는,
    전력 검출을 수행하는 방법.
  19. 제 17 항에 있어서,
    상기 입력 신호 또는 상기 출력 신호 또는 이 둘 다를 보상하는 상기 단계는,
    상기 전력 검출기에 대한 보상된 입력 신호를 획득하기 위해 상기 전력 검출기의 추정된 이득에 기초하여 상기 입력 신호를 보상하는 단계를 포함하는,
    전력 검출을 수행하는 방법.
  20. 제 17 항에 있어서,
    상기 입력 신호 또는 상기 출력 신호 또는 이 둘 다를 보상하는 상기 단계는,
    보상된 출력 신호를 획득하기 위해 상기 전력 검출기의 추정된 이득에 기초하여 상기 출력 신호를 보상하는 단계를 포함하는,
    전력 검출을 수행하는 방법.
  21. 무선 통신을 위한 장치로서,
    출력 신호를 획득하기 위해 전력 검출기의 이득에 기초하여 입력 신호의 전력을 검출하기 위한 수단 ― 상기 전력 검출기 이득은 온도에 의존함 ― ;
    상기 전력 검출기 이득을 추정하기 위한 수단; 및
    추정된 전력 검출기 이득에 기초하여 상기 입력 신호 또는 상기 출력 신호 또는 이 둘 다를 보상하기 위한 수단
    을 포함하고,
    상기 입력 신호를 보상하기 위한 수단은 상기 전력 검출기 내의 트랜지스터들의 게이트-소스 전압들을 변동시키기 위해, 상기 입력 신호에 추가하여, 상기 전력 검출기에 가변 게이트 바이어스 전압을 인가하기 위한 수단을 포함하고,
    상기 출력 신호를 보상하기 위한 수단은 상기 출력 신호에 관한 부가적인 제어를 제공하기 위해 상기 전력 검출기에 가변 드레인 바이어스 전압을 인가하기 위한 수단을 포함하는,
    무선 통신을 위한 장치.
  22. 제 21 항에 있어서,
    상기 전력 검출기 이득을 추정하기 위한 수단은,
    제 1 다이오드로서 커플링되는 제 1 MOS(metal oxide semiconductor) 트랜지스터의 제 1 게이트-소스 전압(VGS)을 측정하기 위한 수단,
    제 2 다이오드로서 커플링되는 제 2 MOS 트랜지스터의 제 2 VGS 전압을 측정하기 위한 수단, 및
    상기 제 1 및 제 2 VGS 전압들에 기초하여 상기 전력 검출기 이득을 추정하기 위한 수단
    을 포함하는,
    무선 통신을 위한 장치.
  23. 제 21 항에 있어서,
    상기 입력 신호 또는 상기 출력 신호 또는 둘 다를 보상하기 위한 수단은,
    상기 전력을 검출하기 위한 수단에 대한 보상된 입력 신호를 획득하기 위해 상기 전력 검출기의 추정된 이득에 기초하여 상기 입력 신호를 보상하기 위한 수단을 포함하는,
    무선 통신을 위한 장치.
  24. 제 21 항에 있어서,
    상기 입력 신호 또는 상기 출력 신호 또는 이 둘 다를 보상하기 위한 수단은,
    보상된 출력 신호를 획득하기 위해 상기 전력 검출기의 추정된 이득에 기초하여 상기 출력 신호를 보상하기 위한 수단을 포함하는,
    무선 통신을 위한 장치.
  25. 컴퓨터 프로그램을 저장한 비-일시적인 컴퓨터-판독 가능한 매체로서,
    상기 컴퓨터 프로그램은 실행 가능한 명령들을 포함하며, 상기 실행 가능한 명령들은 컴퓨터로 하여금,
    출력 신호를 획득하기 위해 전력 검출기 이득에 기초하여 입력 신호의 전력의 검출하게 하며 ― 상기 전력 검출기 이득은 온도에 의존함 ― ;
    상기 전력 검출기 이득을 추정하게 하며; 그리고
    추정된 전력 검출기 이득에 기초하여 상기 입력 신호 또는 상기 출력 신호 또는 이 둘 다를 보상하게 하며,
    상기 입력 신호의 보상은 상기 전력 검출기 내의 트랜지스터들의 게이트-소스 전압들을 변동시키기 위해, 상기 입력 신호에 추가하여, 상기 전력 검출기에 가변 게이트 바이어스 전압을 인가하는 실행 가능한 명령들에 의해 수행되고,
    상기 출력 신호의 보상은 상기 출력 신호에 관한 부가적인 제어를 제공하기 위해 상기 전력 검출기에 가변 드레인 바이어스 전압을 인가하는 실행 가능한 명령들에 의해 수행되는,
    비-일시적인 컴퓨터-판독 가능한 매체.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020147037018A 2012-06-01 2013-05-30 온도 보상을 갖는 전력 검출기 KR101521186B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261654655P 2012-06-01 2012-06-01
US61/654,655 2012-06-01
US13/828,714 US8897727B2 (en) 2012-06-01 2013-03-14 Power detector with temperature compensation
US13/828,714 2013-03-14
PCT/US2013/043445 WO2013181448A1 (en) 2012-06-01 2013-05-30 Power detector with temperature compensation

Publications (2)

Publication Number Publication Date
KR20150016389A KR20150016389A (ko) 2015-02-11
KR101521186B1 true KR101521186B1 (ko) 2015-06-16

Family

ID=49670821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147037018A KR101521186B1 (ko) 2012-06-01 2013-05-30 온도 보상을 갖는 전력 검출기

Country Status (5)

Country Link
US (1) US8897727B2 (ko)
JP (1) JP5932145B2 (ko)
KR (1) KR101521186B1 (ko)
CN (1) CN104335485B (ko)
WO (1) WO2013181448A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9671812B2 (en) * 2014-12-17 2017-06-06 Tdk Corporation Apparatus and methods for temperature compensation of variable capacitors
CN104935282B (zh) * 2015-05-27 2017-11-07 西安空间无线电技术研究所 一种数模结合的行放增益温度补偿电路
US9473149B1 (en) * 2016-01-08 2016-10-18 Qualcomm Incorporated Temperature-compensated signal generator for supply voltage monitoring
US10230336B2 (en) 2016-11-22 2019-03-12 Infineon Technologies Ag RF power detector circuits
US10158354B2 (en) * 2017-02-10 2018-12-18 Silicon Laboratories Inc. Apparatus with electronic circuitry having reduced leakage current and associated methods
CN107769744B (zh) * 2017-10-26 2021-01-08 成都振芯科技股份有限公司 一种温度补偿均衡器
US11054447B2 (en) * 2018-08-13 2021-07-06 Avago Technologies International Sales Pte. Limited System and method for controlling the impact of process and temperature in passive signal detector for automotive ethernet
CN111861067A (zh) * 2019-04-30 2020-10-30 北京金风科创风电设备有限公司 风电机组的损耗补偿控制方法和装置
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G
CN111769806B (zh) * 2020-06-05 2023-08-18 佛山市联动科技股份有限公司 一种功率放大器的功率稳定方法
KR20220009620A (ko) * 2020-07-16 2022-01-25 삼성전자주식회사 회로 결함 검출 방법 및 장치
CN114123984A (zh) * 2020-09-01 2022-03-01 深圳市中兴微电子技术有限公司 一种功率检波电路以及集成芯片
US11632105B2 (en) 2021-03-31 2023-04-18 Analog Devices International Unlimited Company Fast overcurrent detection in battery management system
CN112986669B (zh) * 2021-05-12 2021-08-10 成都信息工程大学 一种射频功率检测电路
US11755050B2 (en) * 2021-09-07 2023-09-12 Apple Inc. Adaptive current mirror circuit for current shaping with temperature
CN115144649B (zh) * 2022-06-30 2024-06-14 成都通量科技有限公司 一种基于功率检测计的自检测电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007722A (ko) * 2001-06-14 2004-01-24 콸콤 인코포레이티드 온도 보상을 가진 통합형 전력 검출기
KR20110062310A (ko) * 2009-12-03 2011-06-10 주식회사 파이칩스 전력 검출기
KR20110114065A (ko) * 2010-04-12 2011-10-19 주식회사 파이칩스 전력 검출기와 이를 포함하는 웨이크 업 장치
KR101155852B1 (ko) * 2011-05-18 2012-06-20 주식회사 파이칩스 전력 검출기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744393B2 (ja) * 1989-03-24 1995-05-15 日本電気株式会社 演算増幅器
US5079454A (en) 1990-08-08 1992-01-07 Pacific Monolithics Temperature compensated FET power detector
JP3147082B2 (ja) * 1997-10-15 2001-03-19 日本電気株式会社 差動増幅回路
CA2380829A1 (en) * 2000-05-31 2001-12-06 Sony Corporation Power detecting circuit and demodulator comprising the same
JP2004328555A (ja) * 2003-04-28 2004-11-18 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信システム
US7672648B1 (en) * 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
JP2006094075A (ja) * 2004-09-24 2006-04-06 Renesas Technology Corp 高周波電力増幅用半導体集積回路およびこれを搭載した電子部品
US7960997B2 (en) 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
US7970364B2 (en) 2008-05-30 2011-06-28 Infineon Technologies Ag Strategy for using the envelope information within a closed loop power control system
US8385854B2 (en) 2009-05-21 2013-02-26 Qualcomm Incorporated Adaptive parametric power amplifier protection circuit
US8089313B2 (en) 2009-10-19 2012-01-03 Industrial Technology Research Institute Power amplifier
US8912851B2 (en) 2010-12-30 2014-12-16 Intel Mobile Communications GmbH Apparatus and method for providing amplifier linearity information

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007722A (ko) * 2001-06-14 2004-01-24 콸콤 인코포레이티드 온도 보상을 가진 통합형 전력 검출기
KR20110062310A (ko) * 2009-12-03 2011-06-10 주식회사 파이칩스 전력 검출기
KR20110114065A (ko) * 2010-04-12 2011-10-19 주식회사 파이칩스 전력 검출기와 이를 포함하는 웨이크 업 장치
KR101155852B1 (ko) * 2011-05-18 2012-06-20 주식회사 파이칩스 전력 검출기

Also Published As

Publication number Publication date
JP5932145B2 (ja) 2016-06-08
CN104335485A (zh) 2015-02-04
US8897727B2 (en) 2014-11-25
WO2013181448A1 (en) 2013-12-05
US20130324062A1 (en) 2013-12-05
CN104335485B (zh) 2017-01-18
JP2015524204A (ja) 2015-08-20
KR20150016389A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
KR101521186B1 (ko) 온도 보상을 갖는 전력 검출기
US8994362B2 (en) RF power detection circuit with insensitivity to process, temperature and load impedance variation
JP6073401B2 (ja) 高線形性高速ピーク検出器
US8688060B2 (en) Detection circuit for overdrive conditions in a wireless device
JP6333809B2 (ja) 一定の入力容量を有するステップ減衰器
US10139436B2 (en) Method and system for a wideband CMOS RMS power detection scheme
US9154079B2 (en) Threshold tracking bias voltage for mixers
US11709190B2 (en) Radio frequency (RF) power sensor
JP4318641B2 (ja) 自動電力レベル制御に使用可能な集積ｒｆ信号レベル検出器
US20200158763A1 (en) Devices and methods for radio-frequency voltage detection
Whitehall et al. Low‐power low data rate FM‐UWB receiver front end
Wu et al. A 65 nm CMOS broadband self‐calibrated power detector for the square kilometre array radio telescope
US20100127770A1 (en) Electronic circuit and electronic device including electronic circuit
JP2017157877A (ja) 校正回路および受信機

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 5