KR20110114065A - 전력 검출기와 이를 포함하는 웨이크 업 장치 - Google Patents

전력 검출기와 이를 포함하는 웨이크 업 장치 Download PDF

Info

Publication number
KR20110114065A
KR20110114065A KR1020100033484A KR20100033484A KR20110114065A KR 20110114065 A KR20110114065 A KR 20110114065A KR 1020100033484 A KR1020100033484 A KR 1020100033484A KR 20100033484 A KR20100033484 A KR 20100033484A KR 20110114065 A KR20110114065 A KR 20110114065A
Authority
KR
South Korea
Prior art keywords
mos transistor
signal
differential signal
differential
wake
Prior art date
Application number
KR1020100033484A
Other languages
English (en)
Other versions
KR101091719B1 (ko
Inventor
최정기
고진호
Original Assignee
주식회사 파이칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이칩스 filed Critical 주식회사 파이칩스
Priority to KR1020100033484A priority Critical patent/KR101091719B1/ko
Publication of KR20110114065A publication Critical patent/KR20110114065A/ko
Application granted granted Critical
Publication of KR101091719B1 publication Critical patent/KR101091719B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/06—Arrangements for measuring electric power or power factor by measuring current and voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems
    • Y04S20/221—General power management systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은, 전력 검출기와 이를 포함하는 웨이크 업 장치에 관한 것이다.
본 발명의 일 실시 예에 따른 전력 검출기는, 입력 신호를 서로 위상이 반대이고 진폭이 같은 제 1 차동 신호와 제 2 차동 신호로 변환하여 출력하는, 차동 신호 생성부; 차동 구조를 형성하는 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터를 포함하고, 제 1 MOS 트랜지스터의 게이트와 소스는 제 1 차동 신호와 제 2 차동 신호를 각각 입력받아 증폭하고, 제 2 MOS 트랜지스터의 게이트와 소스는 제 2 차동 신호와 제 1 차동 신호를 각각 입력받아 증폭하는, 차동 증폭부; 및 제 1 MOS 트랜지스터에서 증폭된 신호와 제 2 MOS 트랜지스터에서 증폭된 신호가 결합된 출력 신호를 출력하는 출력부;를 포함한다.

Description

전력 검출기와 이를 포함하는 웨이크 업 장치{POWER DETECTOR AND WAKE-UP APPARATUS COMPRISING THE SAME}
본 발명은, 전력 검출기와 이를 포함하는 웨이크 업 장치에 관한 것으로, 더욱 상세하게는 무선 디바이스에서 사용되는 전력 검출기와 이를 포함하는 웨이크 업 장치에 관한 것이다.
일반적으로 무선 디바이스는 자체적으로 배터리를 사용하는 방식과 배터리를 사용하지 않는 방식이 있다.
배터리를 사용하는 방식의 무선 디바이스는 다시 두 가지로 분류될 수 있다. 하나는 배터리의 전력을 계속하여 소모하는 무선 디바이스와 다른 하나는 배터리의 전력을 필요한 경우에만 소모하는 무선 디바이스가 있다. 이하 본 명세서 상에서 후자의 무선 디바이스 장치를 웨이크 업(wake up) 장치를 구비한 무선 디바이스라 칭하기로 한다.
웨이크 업 장치를 구비한 무선 디바이스는 크게 배터리, 웨이크 업 장치 및 배터리의 전력을 필요로 하는 장치들(이하, ‘전력 소모 장치들’이라 칭한다.)로 구성된다.
웨이크 업 장치는 수신된 특정 신호(웨이크 업 신호)의 전력을 검출하여 전력 소모 장치가 배터리로부터 전력을 공급받도록 하거나 반대로 전력을 공급받지 못하도록 하는 장치를 말한다. 부언하면, 웨이크 업 장치는 웨이크 업 신호가 발생되지 않거나 수신된 웨이크 업 신호의 전력 크기가 소정의 기준 전력에 미치지 못하면 전력 소모 장치들로 배터리의 전력이 공급되지 못하게 한다. 반면, 웨이크 업 신호의 전력 크기가 소정의 기준 전력보다 크거나 같으면, 전력 소모 장치들로 배터리의 전력이 공급되도록 한다.
좀 더 구체적으로 일반적인 웨이크 업 장치에 대하여 설명하도록 한다.
웨이크 업 장치는, 웨이크 업 신호를 수신하여 수신된 웨이크 업 신호의 전력을 검출하는 전력 검출기(power detector), 전력 검출기에서 검출된 웨이크 업 신호의 전력을 증폭하는 증폭기 및 증폭된 웨이크 업 신호를 디지털 신호로 변환하는 변환기로 구성되는 것이 일반적이다.
전력 검출기는 일반적으로 능동소자인 모스펫(MOSFET)을 기본으로 하여 다양한 형태로 구성될 수 있는데, 일반적으로 수신신호강도 측정기(Received Signal Strength Indicator, RSSI)를 이용하여 전력 검출기를 구성한다. 하지만, RSSI는 구조가 복잡하고 대역폭이 넓지 않다는 단점이 있다. 그리고 RSSI로 전력 검출기를 구성하더라도 RSSI 자체의 전력소모가 많다는 단점이 있다.
한편, 웨이크 업 장치는 전력 검출기와 변환기 사이에 증폭기를 구비하여 전력 검출기에서 검출된 웨이크 업 신호를 증폭한다. 증폭기는 수동소자가 아닌 능동소자로 구현되므로, 증폭기 자체의 전력 소모는 필연적일 수 밖에 없는 단점이 있다.
결국, 종래의 웨이크 업 신호 장치는 구조가 복잡한 RSSI와 같은 전력 검출기와 능동소자로 구현된 증폭기를 사용하고 있으므로, 자체적으로 적지 않은 전력을 소모하는 문제점이 있다.
따라서 본 발명은, 전력 소모를 줄일 수 있으며 고주파영역에서 동작하는 전력 검출기와 이를 포함하는 웨이크 업 장치를 제공한다.
또한, 전력 검출 이득을 효과적으로 높일 수 있는 전력 검출기와 이를 포함하는 웨이크 업 장치를 제공한다.
또한, 고주파영역에서 협대역 특성을 갖는 전력 검출기와 이를 포함하는 웨이크 업 장치를 제공한다.
본 발명에 따른 전력 검출기는, 입력 신호를 서로 위상이 반대이고 진폭이 같은 제 1 차동 신호와 제 2 차동 신호로 변환하여 출력하는, 차동 신호 생성부; 차동 구조를 형성하는 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터를 포함하고, 제 1 MOS 트랜지스터의 게이트와 소스는 제 1 차동 신호와 제 2 차동 신호를 각각 입력받아 증폭하고, 제 2 MOS 트랜지스터의 게이트와 소스는 제 2 차동 신호와 제 1 차동 신호를 각각 입력받아 증폭하는, 차동 증폭부; 및 제 1 MOS 트랜지스터에서 증폭된 신호와 제 2 MOS 트랜지스터에서 증폭된 신호가 결합된 출력 신호를 출력하는 출력부;를 포함한다.
여기서, 상기 차동 증폭부는, 상기 제 1 MOS 트랜지스터의 게이트와 상기 제 2 MOS 트랜지스터의 소스 사이, 상기 제 1 MOS 트랜지스터의 소스와 상기 제 2 MOS 트랜지스터의 게이트 사이에 AC 커플러를 더 포함하는 것이 바람직하다.
여기서, 상기 차동 신호 생성부는, 트랜스포머 발룬인 것이 바람직하다.
여기서, 상기 트랜스포머 발룬은, 온-칩 트랜스포머(on-chip transformer), LC 래더 트랜스포머(LC ladder transformer) 또는 익스터널 발룬(external balun)인 것이 바람직하다.
여기서, 상기 트랜스포머 발룬의 인덕턴스 성분과 결합하여 병렬 공진기를 구성하는 제 1 커패시터를 더 포함하는 것이 바람직하다.
여기서, 상기 출력부는, 상기 저역통과필터를 구성하여 상기 제 1 및 제 2 MOS 트랜지스터에서 증폭된 신호의 DC 성분과 하모닉 성분을 제거하는 것이 바람직하다.
여기서, 상기 제 1 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터는, NMOS 또는 PMOS인 것이 바람직하다.
또한, 본 발명에 따른 웨이크 업 장치는, 입력 신호를 서로 위상이 반대이고 진폭이 같은 제 1 차동 신호와 제 2 차동 신호로 변환하여 출력하는, 차동 신호 생성부; 차동 구조를 형성하는 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터를 포함하고, 제 1 MOS 트랜지스터의 게이트와 소스는 제 1 차동 신호와 제 2 차동 신호를 각각 입력받아 증폭하고, 제 2 MOS 트랜지스터의 게이트와 소스는 제 2 차동 신호와 제 1 차동 신호를 각각 입력받아 증폭하는, 차동 증폭부; 제 1 MOS 트랜지스터에서 증폭된 신호와 제 2 MOS 트랜지스터에서 증폭된 신호가 결합된 출력 신호를 출력하는, 출력부; 및 출력 신호와 미리 결정된 기준 신호를 비교하여 디지털 출력 신호를 출력하는, 비교부;를 포함한다.
여기서, 상기 차동 증폭부는, 상기 제 1 MOS 트랜지스터의 게이트와 상기 제 2 MOS 트랜지스터의 소스 사이, 상기 제 1 MOS 트랜지스터의 소스와 상기 제 2 MOS 트랜지스터의 게이트 사이에 AC 커플러를 더 포함하는 것이 바람직하다.
여기서, 상기 차동 신호 생성부는, 트랜스포머 발룬인 것이 바람직하다.
여기서, 상기 트랜스포머 발룬은, 온-칩 트랜스포머(on-chip transformer), LC 래더 트랜스포머(LC ladder transformer) 또는 익스터널 발룬(external balun)인 것이 바람직하다.
여기서, 상기 트랜스포머 발룬의 인덕턴스 성분과 결합하여 병렬 공진기를 구성하는 제 1 커패시터를 더 포함하는 것이 바람직하다.
여기서, 상기 출력부는, 상기 저역통과필터를 구성하여 상기 제 1 및 제 2 MOS 트랜지스터에서 증폭된 신호의 DC 성분과 하모닉 성분을 제거하는 것이 바람직하다.
여기서, 상기 제 1 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터는, NMOS 또는 PMOS인 것이 바람직하다.
본 발명에 따른 전력 검출기와 이를 포함하는 웨이크 업 장치를 사용하면, 전력 소모를 줄일 수 있으며 고주파영역에서 동작할 수 있는 이점이 있다.
또한, 전력 검출 이득을 효과적으로 높일 수 있는 이점이 있다.
또한, 고주파영역에서 협대역 특성을 갖는 이점이 있다.
도 1은 일반적인 전력 검출기(power detector)에서 사용되는 NMOS 트랜지스터의 속성을 설명하기 위한 도면.
도 2는 본 발명의 일 실시 예에 따른 전력 검출기의 회로도.
도 3은 본 발명의 다른 실시 예에 따른 전력 검출기의 회로도.
도 4는 도 3에 도시된 본 발명의 다른 실시 예에 따른 전력 검출기의 세부 회로도.
도 5는 도 4에 도시된 본 발명의 일 실시 예에 따른 전력 검출기를 포함하는 웨이크 업 장치의 일 실시예,
도 6 내지 도 7은 도 5에 도시된 본 발명의 일 실시 예에 따른 웨이크 업 장치(500)의 시뮬레이션 결과이다.
도 1은 일반적인 전력 검출기(power detector)에서 사용되는 NMOS 트랜지스터의 속성을 설명하기 위한 도면이다.
도 1에 도시된 전력 검출기는 NMOS 트랜지스터의 동작(active) 영역의 전압-전류 특성을 이용한다. 일반적으로 MOS 트랜지스터의 이븐-오더 비선형(even-order non-linearity) 특성으로부터 입력 신호의 실효값(rms)을 검출할 수 있다.
도 1을 참조하면, M1과 M2가 차동(differential) 구조로 형성된다. M1의 게이트에는 입력 신호(△V)가 인가되고, 소스는 접지되며, 드레인은 M2의 드레인과 전기적으로 연결된다. M2의 게이트에는 M1의 게이트에 인가된 입력 신호(△V)의 위상이 반전된 반전 입력 신호(-△V)가 인가되고, 소스는 접지된다.
위와 같이 구성된 일반적인 전력 검출기의 출력 전류 중 DC 성분이 발생하는 짝수차 고조파를 표현하면, (
Figure pat00001
)는 아래의 <수학식 1>과 같이 표현된다.
Figure pat00002
위 <수학식 1>에서,
Figure pat00003
는 출력 전류(
Figure pat00004
)의 DC 성분이고,
Figure pat00005
는 2차 고조파 성분의 이득이고,
Figure pat00006
는 4차 고조파 성분의 이득이다.
도 1에 도시된 차동 구조는 싱글 엔드형(single-ended) 입력 신호를 그대로 증폭하는 경우보다 2배 큰 이득(gain)을 얻을 수 있다.
도 2는 본 발명의 일 실시 예에 따른 전력 검출기의 회로도이다.
도 2를 참조하면, M1과 M2는 도 1에 도시된 바와 같이 차동 구조로 구성된다. 다만, 도 1에 도시된 차동 구조와 다른 점은 M1과 M2의 소스는 접지되지 않는다는 점이다. 즉, 도 2에 도시된 전력 검출기는 M1의 소스에 반전 입력 신호(-△V)가 인가되고, M2의 소스에 입력 신호(△V)가 인가된다.
이렇게 M1와 M2의 게이트와 소스에 서로 진폭은 동일하고 위상이 반전된 신호가 인가되었을 때, 출력 전류(
Figure pat00007
)는 아래의 <수학식 2>로 표현된다.
Figure pat00008
<수학식 2>에서,
Figure pat00009
은 도 1에 도시된 전력 검출기의 출력 전류이다.
<수학식 2>를 참조하면, 도 2에 도시된 전력 검출기의 출력 전류(
Figure pat00010
)는 도 1에 도시된 전력 검출기의 출력 전류보다 4배 큰 전류를 얻을 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 전력 검출기의 회로도이다.
도 3을 참조하면, 본 발명의 전력 검출기(300)는 차동 신호 변환부(310)와 차동 증폭부(320)를 포함할 수 있다.
차동 신호 변환부(310)는 수신된 입력 신호의 전압 성분(웨이크 업 신호,△V)을 N배 승압하는 것과 함께 서로 진폭은 동일하고 위상은 반전된 제 1 차동 신호(N×△V)와 제 2 차동 신호(-N×△V)를 출력한다.
이러한 차동 신호 변환부(310)은 입력 신호가 웨이크 업 신호인 경우, 무엇보다도 전력 소모가 중요한 파라미터이기 때문에 수동소자인 트랜스포머 발룬(Transformer balun)으로 구현되는 것이 바람직하다. 이렇게 차동 신호 변환부(310)를 수동소자인 트랜스포머 발룬으로 구성하면, 수동소자의 특성으로 인해 배터리의 전력 소모를 줄일 수 있다. 여기서, 트랜스포머 발룬이란 트랜스포머를 이용하여 싱글-엔드(single-ended)형 신호를 차동(differential) 신호로 변환하는 장치를 말하며, 온-칩 트랜스포머(on-chip transformer), LC 래더 트랜스포머(LC ladder transformer), 익스터널 발룬(external balun) 등으로 구현될 수 있다.
또한, 차동 신호 변환부(310)를 트랜스포머 발룬으로 구성하면, 권선비를 조절할 수 있으므로, 전력 검출 시의 이득을 효과적으로 향상시킬 수 있다.
차동 증폭부(320)는 도 2에 도시된 전력 증폭부와 동일한 구성이다. M1의 게이트에는 차동 신호 변환부(310)에서 출력된 제 1 차동 신호(N×△V)가 인가되고, 소스에는 차동 신호 변환부(310)에서 출력된 제 2 차동 신호(-N×△V)가 인가된다. M2의 게이트에는 제 2 차동 신호(-N×△V)가 인가되고, 소스에는 제 1 차동 신호(N×△V)가 인가된다.
이러한 본 발명의 전력 검출기(300)의 출력 전류(
Figure pat00011
)는 아래의 <수학식 3>으로 표현된다.
Figure pat00012
<수학식 3>에서,
Figure pat00013
은 도 1에 도시된 전력 검출기의 출력 전류이고,
Figure pat00014
은 도 2에 도시된 전력 검출기의 출력 전류이다.
<수학식 3>을 참조하면, 본 발명의 전력 검출기(300)는 도 1에 도시된 전력 검출기의 출력 전류(
Figure pat00015
)보다
Figure pat00016
배 큰 출력 전류를 얻을 수 있고, 도 2에 도시된 전력 검출기의 출력 전류(
Figure pat00017
)보다
Figure pat00018
배 큰 출력 전류를 얻을 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전력 검출기의 회로도이다.
도 4를 참조하면, 본 발명의 일 실시에 따른 전력 검출기(400)는 차동 신호 변환부(410), 차동 증폭부(420) 및 출력부(430)를 포함할 수 있다.
차동 신호 변환부(410)는 입력 신호(웨이크 업 신호,
Figure pat00019
)를 N배 승압하고, 승압된 입력 신호를 제 1 차동 신호와 제 2 차동 신호로 변환하여 출력한다. 이러한 차동 신호 변환부(410)는 트랜스포머 발룬으로 구성할 수 있다. 차동 신호 변환부(410)가 트랜스포머 발룬으로 구현된 경우, 트랜스포머 발룬은 1:N의 권선비를 갖고 입력 신호(
Figure pat00020
)를 N배 승압한다. 그리고 승압된 입력 신호(
Figure pat00021
×
Figure pat00022
)를 제 1 차동 신호(
Figure pat00023
×
Figure pat00024
와 제 2 차동 신호(-
Figure pat00025
×
Figure pat00026
)로 변환한다. 또한 N1 노드(node)로 제 1 차동 신호(
Figure pat00027
×
Figure pat00028
)를 출력하고, N2 노드로 제 2 차동 신호(-
Figure pat00029
×
Figure pat00030
)를 출력한다. 여기서, 제 2 차동 신호(-
Figure pat00031
×
Figure pat00032
)는 제 1 차동 신호(
Figure pat00033
×
Figure pat00034
)와 진폭은 동일하고 위상이 180도 반전된 신호이다.
제 1 커패시터(C1)는 A1 노드와 A2 노드 사이에 부가적으로 삽입될 수 있다. 이러한 제 1 커패시터(C1)의 커패시턴스는 트랜스포머 발룬의 인턱턴스 성분(L)과 LC 탱크(LC Tank)를 구성하여 특정 주파수 대역에서만 동작하는 협대역(narrowband) 특성을 갖는다. 즉, 제 1 커패시터(C1)이 삽입되어 있는 경우에는 본 발명의 일 실시 예에 따른 전력 검출기는 협대역 특성을 갖고, 삽입되어 있지 않은 경우에는 광대역(broadband) 특성을 갖는다.
차동 증폭부(420)는 2개의 PMOS 트랜지스터들(MP1, MP2), 제 2 커패시터(C2) 및 제 3 커패시터(C3)를 포함할 수 있다.
2개의 PMOS 트랜지스터들(MP1, MP2)은 차동 구조를 형성한다. 여기서, MP1과 MP2를 NMOS 트랜지스터로 구현할 수도 있다.
MP1의 소스와 드레인은 N1 노드와 N3 노드 사이에 배치되고, 게이트는 제 1 저항(R1)의 일단과 전기적으로 연결된다. 제 1 저항(R1)의 타단은 바이어스 전압(
Figure pat00035
) 단자와 전기적으로 연결된다.
MP2의 소스와 드레인은 N2 노드와 N3 노드 사이에 배치되고, 게이트는 제 2 저항(R2)의 일단과 전기적으로 연결된다. 제 2 저항(R2)의 타단은 바이어스 전압(
Figure pat00036
) 단자와 전기적으로 연결된다.
제 2 커패시터(C2)의 일단은 MP1의 게이트와 전기적으로 연결되고, 타단은 MP2의 소스와 전기적으로 연결된다. 제 3 커패시터(C3)의 일단은 MP2의 게이트와 전기적으로 연결되고, 타단은 MP1의 소스와 전기적으로 연결된다.
이러한 제 2 및 제 3 커패시터(C2, C3)는 AC 커플러(coupler)의 기능을 가지며, MP1과 MP2의 게이트와 소스에 진폭은 같지만 위상이 반대인 신호들을 인가하기 위한 것이다. 즉, MP1의 게이트에 제 2 차동 신호(-
Figure pat00037
×
Figure pat00038
)를, 소스에 제 1 차동 신호(
Figure pat00039
×
Figure pat00040
)를 인가시키고, MP2의 게이트에 제 1 차동 신호(
Figure pat00041
×
Figure pat00042
)를, 소스에 제 2 차동 신호(-
Figure pat00043
×
Figure pat00044
)를 인가시키기 위한 것이다.
출력부(430)는 제 3 저항(R3)와 제 4 커패시터(C4)를 포함한다.
제 3 저항(R3)의 일단은 N3 노드에 전기적으로 연결되고, 타단은 접지된다.
제 4 커패시터(C4)는 제 3 저항(R3)와 병렬 연결된다. 이러한 제 4 커패시터(C4)는 제 3 저항(R3)과 함께 저역통과필터(LPF)를 구성한다.
이하에서는 도 4에 도시된 본 발명의 일 실시 예에 따른 전력 검출기의 동작을 설명하도록 한다.
입력 신호(웨이크 업 신호,
Figure pat00045
)가 차분 신호 변환부(410)로 입력되면, 차분 신호 변환부(410)는 입력 신호(
Figure pat00046
)를 N배 승압한 후, 제 1 차동 신호와 제 2 차동 신호를 출력한다. 제 1 차동 신호(
Figure pat00047
×
Figure pat00048
)는 N1 노드의 전압으로서 차동 증폭부(420)의 제 1 입력 신호가 되고, 제 2 차동 신호(-
Figure pat00049
×
Figure pat00050
)는 N2 노드의 전압으로서 차동 증폭부(420)의 입력 신호가 된다.
그러면, 차동 증폭부(420)의 MP1의 게이트와 소스간 전압차는
Figure pat00051
×
Figure pat00052
이고, MP2의 게이트와 소스간 전압차는
Figure pat00053
×
Figure pat00054
이 된다. 이 때, MP1의 드레인과 소스에 흐르는 전류(
Figure pat00055
)와 MP2의 드레인과 소스에 흐르는 전류(
Figure pat00056
) 중 DC 성분이 발생하는 짝수차 고조파를 나타내면 아래의 <수학식 4>와 <수학식 5>와 같다.
Figure pat00057
Figure pat00058
위 <수학식 4>와 <수학식 5>에서 4 제곱항 및 4 제곱항 이상의 고차항 성분들은 출력부(430)의 RC 필터에 의하여 제거되며, DC 성분은 도 5의 비교기(520)의 동적 바이어스 필터인 R4-C5에 의해서 제거되므로, 결국 출력부(430)의 출력 전류(
Figure pat00059
)는 아래의 <수학식 6>과 같다.
Figure pat00060
<수학식 6>에서,
Figure pat00061
을
Figure pat00062
라고 정의하면,
Figure pat00063
은
Figure pat00064
가 된다. 여기서,
Figure pat00065
은 출력부(430)의 RC 필터에 의해 제거됨으로,
Figure pat00066
은
Figure pat00067
이 된다. 따라서, 출력 전류(
Figure pat00068
)는 다시 아래의 <수학식 7>로 표현될 수 있다.
Figure pat00069
MP1과 MP2가 같은 소자인 경우(
Figure pat00070
), <수학식 7>은 다시 아래의 <수학식 8>과 같이 표현될 수 있다.
Figure pat00071
<수학식 8>를 참조하면, 도 1에 도시된 일반적인 전력 검출기와 비교하였을 때, 본 발명의 일 실시 예에 따른 전력 검출기는 도 1에 도시된 일반적인 전력 검출기의 출력 전류보다
Figure pat00072
배 큰 출력 전류를 얻을 수 있다.
또한, 도 1에 도시된 일반적인 전력 검출기가 차동 구조가 아닌 단일 구조인 경우와 비교했을 경우에는,
Figure pat00073
배 큰 출력 전류를 얻을 수 있다.
본 발명의 일 실시 예에 따른 전력 검출기(400)의 출력 전류(
Figure pat00074
)가 위 <수학식 8>과 같이 표현되면, 출력 전압(
Figure pat00075
)은 옴(Ohm)의 법칙에 따라 출력 전류(
Figure pat00076
)와 제 3 저항(R3)의 곱으로 표현된다. 이를 수학식으로 표현하면 아래의 <수학식 9>와 같다.
Figure pat00077
도 5는 도 4에 도시된 본 발명의 일 실시 예에 따른 전력 검출기를 포함하는 웨이크 업 장치의 일 실시예이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 웨이크 업 장치는, 전력 검출기(510)와 비교부(520)를 포함할 수 있다.
전력 검출기(510)는 도 4에 도시된 전력 검출기와 동일한 구조이므로, 설명은 생략한다.
비교부(520)는 비교기(A1), 제 4 저항(R4) 및 제 5 커패시터(C5)를 포함할 수 있다.
이러한 비교부(520)는 전력 검출기(510)의 출력 전압(
Figure pat00078
)과 기준전압(
Figure pat00079
)을 비교하여 디지털 출력 신호(
Figure pat00080
)를 출력한다. 예를 들어, 출력 전압(
Figure pat00081
)이 기준 전압(
Figure pat00082
)보다 높으면 하이(HIGH) 신호를 출력하고, 출력 전압(
Figure pat00083
)이 기준 전압(
Figure pat00084
)보다 낮으면 로우(LOW) 신호를 출력한다.
[배경기술]란에서 설명한 바와 같이, 일반적인 웨이크 업 장치는 입력 신호(웨이크 업 신호)의 전력 크기를 검출하는 전력 검출기와 증폭기 그리고 비교기(comparator)로 구성된다.
하지만, 도 5에 도시된 본 발명의 일 실시 예에 따른 웨이크 업 장치는, 전력 검출기(510)의 검출 이득이 크기 때문에, 별도의 증폭기를 사용하지 않고 전력 검출기(510) 바로 뒷단에 비교부(520)를 둘 수 있다. 이렇게 함으로써 웨이크 업 장치의 구조를 간소화할 수 있고, 종래에 증폭기에서 소모하던 전력을 절약할 수 있다.
도 6 내지 도 7은 도 5에 도시된 본 발명의 일 실시 예에 따른 웨이크 업 장치(500)의 시뮬레이션 결과이다.
도 6은 도 5에 도시된 웨이크 업 장치(500)에서 전력 검출기(510)의 특성을 보여주는 그래프이다. 상기 그래프는 입력 신호(
Figure pat00085
)의 크기에 따른 출력 전압(
Figure pat00086
)의 보여주고 있다.
도 7의 (a)는 도 5에 도시된 웨이크 업 장치(500)에서 비교부(520)의 특성을 보여주는 그래프이고, (b)는 도 5에 도시된 웨이크 업 장치(500)의 출력 신호(
Figure pat00087
)의 일 예를 보여주는 그래프이다.
도 7의 (a) 내지 (b)를 참조하면, 전력 검출기(510)와 비교부(520) 사이에 증폭기을 사용하지 않고서도, 웨이크 업 장치를 구성할 수 있음을 보여준다.
310, 410: 차동 신호 생성부,
320, 420: 차동 증폭부,
430: 출력부,
510: 전력 검출기,
520: 비교부.

Claims (14)

  1. 입력 신호를 서로 위상이 반대이고 진폭이 같은 제 1 차동 신호와 제 2 차동 신호로 변환하여 출력하는, 차동 신호 생성부;
    차동 구조를 형성하는 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터를 포함하고, 상기 제 1 MOS 트랜지스터의 게이트와 소스는 상기 제 1 차동 신호와 상기 제 2 차동 신호를 각각 입력받아 증폭하고, 상기 제 2 MOS 트랜지스터의 게이트와 소스는 상기 제 2 차동 신호와 상기 제 1 차동 신호를 각각 입력받아 증폭하는, 차동 증폭부;
    상기 제 1 MOS 트랜지스터에서 증폭된 신호와 상기 제 2 MOS 트랜지스터에서 증폭된 신호가 결합된 출력 신호를 출력하는 출력부;
    를 포함하는, 전력 검출기.
  2. 제 1 항에 있어서, 상기 차동 증폭부는,
    상기 제 1 MOS 트랜지스터의 게이트와 상기 제 2 MOS 트랜지스터의 소스 사이, 상기 제 1 MOS 트랜지스터의 소스와 상기 제 2 MOS 트랜지스터의 게이트 사이에 AC 커플러를 더 포함하는, 전력 검출기.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 차동 신호 생성부는,
    트랜스포머 발룬인, 전력 검출기.
  4. 제 3 항에 있어서, 상기 트랜스포머 발룬은,
    온-칩 트랜스포머(on-chip transformer), LC 래더 트랜스포머(LC ladder transformer) 또는 익스터널 발룬(external balun)인, 전력 검출기.
  5. 제 3 항에 있어서,
    상기 트랜스포머 발룬의 인덕턴스 성분과 결합하여 병렬 공진기를 구성하는 제 1 커패시터를 더 포함하는, 전력 검출기.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 출력부는,
    상기 저역통과필터를 구성하여 상기 제 1 및 제 2 MOS 트랜지스터에서 증폭된 신호의 DC 성분과 하모닉 성분을 제거하는, 전력 검출기.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터는,
    NMOS 또는 PMOS인, 전력 검출기.
  8. 입력 신호를 서로 위상이 반대이고 진폭이 같은 제 1 차동 신호와 제 2 차동 신호로 변환하여 출력하는, 차동 신호 생성부;
    차동 구조를 형성하는 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터를 포함하고, 상기 제 1 MOS 트랜지스터의 게이트와 소스는 상기 제 1 차동 신호와 상기 제 2 차동 신호를 각각 입력받아 증폭하고, 상기 제 2 MOS 트랜지스터의 게이트와 소스는 상기 제 2 차동 신호와 상기 제 1 차동 신호를 각각 입력받아 증폭하는, 차동 증폭부;
    상기 제 1 MOS 트랜지스터에서 증폭된 신호와 상기 제 2 MOS 트랜지스터에서 증폭된 신호가 결합된 출력 신호를 출력하는, 출력부;
    상기 출력 신호와 미리 결정된 기준 신호를 비교하여 디지털 출력 신호를 출력하는, 비교부
    를 포함하는, 웨이크 업 장치.
  9. 제 8 항에 있어서, 상기 차동 증폭부는,
    상기 제 1 MOS 트랜지스터의 게이트와 상기 제 2 MOS 트랜지스터의 소스 사이, 상기 제 1 MOS 트랜지스터의 소스와 상기 제 2 MOS 트랜지스터의 게이트 사이에 AC 커플러를 더 포함하는, 웨이크 업 장치.
  10. 제 8 항 또는 제 9 항에 있어서, 상기 차동 신호 생성부는,
    트랜스포머 발룬인, 웨이크 업 장치.
  11. 제 10 항에 있어서, 상기 트랜스포머 발룬은,
    온-칩 트랜스포머(on-chip transformer), LC 래더 트랜스포머(LC ladder transformer) 또는 익스터널 발룬(external balun)인, 웨이크 업 장치.
  12. 제 10 항에 있어서,
    상기 트랜스포머 발룬의 인덕턴스 성분과 결합하여 병렬 공진기를 구성하는 제 1 커패시터를 더 포함하는, 웨이크 업 장치.
  13. 제 8 항 또는 제 9 항에 있어서, 상기 출력부는,
    상기 저역통과필터를 구성하여 상기 제 1 및 제 2 MOS 트랜지스터에서 증폭된 신호의 DC 성분과 하모닉 성분을 제거하는, 웨이크 업 장치.
  14. 제 8 항 또는 제 9 항에 있어서, 상기 제 1 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터는,
    NMOS 또는 PMOS인, 웨이크 업 장치.
KR1020100033484A 2010-04-12 2010-04-12 전력 검출기와 이를 포함하는 웨이크 업 장치 KR101091719B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100033484A KR101091719B1 (ko) 2010-04-12 2010-04-12 전력 검출기와 이를 포함하는 웨이크 업 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100033484A KR101091719B1 (ko) 2010-04-12 2010-04-12 전력 검출기와 이를 포함하는 웨이크 업 장치

Publications (2)

Publication Number Publication Date
KR20110114065A true KR20110114065A (ko) 2011-10-19
KR101091719B1 KR101091719B1 (ko) 2011-12-09

Family

ID=45029208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100033484A KR101091719B1 (ko) 2010-04-12 2010-04-12 전력 검출기와 이를 포함하는 웨이크 업 장치

Country Status (1)

Country Link
KR (1) KR101091719B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122437A (zh) * 2014-07-24 2014-10-29 上海银晟伟业信息技术有限公司 一种硅基功率检测器
KR101521186B1 (ko) * 2012-06-01 2015-06-16 퀄컴 인코포레이티드 온도 보상을 갖는 전력 검출기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521186B1 (ko) * 2012-06-01 2015-06-16 퀄컴 인코포레이티드 온도 보상을 갖는 전력 검출기
CN104122437A (zh) * 2014-07-24 2014-10-29 上海银晟伟业信息技术有限公司 一种硅基功率检测器

Also Published As

Publication number Publication date
KR101091719B1 (ko) 2011-12-09

Similar Documents

Publication Publication Date Title
JP3971368B2 (ja) 信号強度検波回路およびそれを用いた増幅率制御システム。
US7319851B2 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
Min et al. A CMOS magnetic Hall sensor using a switched biasing amplifier
KR101155852B1 (ko) 전력 검출기
JP2010147988A (ja) 増幅回路および無線受信機
JP6196299B2 (ja) 狭域通信用の超低電力無線機
KR101091719B1 (ko) 전력 검출기와 이를 포함하는 웨이크 업 장치
JP2004194301A (ja) 起動信号出力回路及び判定回路
KR101274157B1 (ko) 포락선 검파 회로 및 이를 이용한 수신 장치
JP2016058773A (ja) 半導体装置及び無線通信装置
US8779831B2 (en) Integrator
US7863944B2 (en) Passive clock detector
US8274320B2 (en) Signal processing circuit with improved linearity
CN203504497U (zh) 一种低功耗、低抖动、宽工作范围的晶体振荡器电路
US8513998B2 (en) Provision of an AC signal
KR102198548B1 (ko) 임펄스 검출을 위한 엔벨로프 검출기 및 그 방법
JP2007174367A (ja) 信号検出回路
CN105897164B (zh) 一种宽电源、高稳定性的石英晶体振荡电路
CN109799386B (zh) 一种功率检测器
US7755214B2 (en) Diode circuit having passive element property, impedance modulator including the diode circuit, and DC source including the diode circuit
US8766715B2 (en) Amplifier circuit
Xie et al. An Ultra-Low Power Fully Differential Voltage-to-Time Converter with DC Offset Calibration for RF Wake-Up Receivers
US10305427B2 (en) Digital modulating device, frequency doubling modulator thereof and frequency doubler
JP7191598B2 (ja) 増幅装置
Whitehall et al. A very high-sensitivity cmos power detector for high data rate biotelemetry applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9