JP4318641B2 - 自動電力レベル制御に使用可能な集積ｒｆ信号レベル検出器 - Google Patents

Description

概して本発明は、無線ローカルエリアネットワーク（ＷＬＡＮ）、携帯電話などを含む、無線通信システムなどの送信デバイスにより放出される無線周波数（ＲＦ）信号を決定するための自動化された方法に関し、更に具体的には、集積自動電力レベル制御システムに容易に実装されうるＲＦ信号に対する、オンチップ検出システムに関する。

双方向の無線通信システムに対する需要が非常に高まっているため、目下のところ、送信／受信デバイスを開発するために非常な努力がなされている。また、それは、低価格で高度な信頼性を提供する、トランシーバと称される。この点に関する主要問題は、対応のトランシーバデバイスが製造されうる集積度である。更に、携帯電話、モバイルコンピュータ用途などの多くの用途では、限られた電池残量で長い稼動時間を得るために、低電力消費が主要な懸念事項となっている。

現在、非常に多くのトランシーバデバイスが利用可能であり、実質的に２種類の主要なアーキテクチャのトランシーバデバイスが、目下のところ市場で競合している。高集積化が可能であり、また、電力消費を低減する可能性があるので、いわゆる直接変換アーキテクチャが、いわゆるスーパーヘテロダインアーキテクチャと比べて、好ましいトポグラフィーとなっているようである。スーパーヘテロダイン技術は、ＲＦ搬送波の周波数よりも実質的に低い、中間周波数（ＩＦ）を採用している。スーパーヘテロダイン技術は十分に確立されており、また、信頼性のあるオペレーティングデバイス(operating device)を製造することができる技術であるが、それらのデバイスの正確な動作に必要な、選択性の高いＲＦフィルタが、高品質のコンデンサやインダクタの採用を必要とし、これにより、達成可能な集積度が制限される。その理由は、高品質のインデューサが、半導体基板に容易に実装されえないからである。この点と、高周波数で動作する増幅器の消費電力がもともと高いために、非常に古い、いわゆる直接変換技術が再導入された。ベースバンドとも呼ばれる小さな信号帯域が、送信の間にＲＦ周波数帯域に直接アップコンバードされ、また、ＲＦ搬送信号を受信すると、ベースバンドへ直接ダウンコンバートされる。信号処理が実質的にベースバンドで行われるので、大きくて高品質のインダクタが実質的に避けられ、対応のフィルタエレメントが、オンチップの実装品として提供されうる。

トランシーバデバイスに使用されるアーキテクチャに関係なく、一般に様々な環境条件下で信頼性のあるデータ通信を達成するために、これらのデバイスの動作を正確に制御する必要がある。この点における一つの問題は、トランシーバデバイスの送信部による信号レベル出力の制御である。出力制御は、制限された供給パワー(supply power)で最大の稼動時間が必要とされるような用途などに望ましい。その他の用途では、最大出力を超過しないように、法的な規制が定められていることもあり、その一方でまた別の用途では、他のトランシーバデバイスの妨害を低減するという点から、デバイスの位置に応じて、継続的に出力を制御することが望ましい。

更なる問題点は、送信機及び／あるいは受信機の位置変更などのために、信号の変動（signal fluctuation）により引き起こされる、極端に異なる入力信号レベルが受信されうるために、受信側における利得制御に関するものである。従って、制御送信パワー(controlled transmit power)、及び／あるいは制御受信利得(controlled receiver gain)を与えるために、ＲＦ信号が検出され、また、ＲＦ信号は、所望の大きさに出力を調整できる適切な制御変数、あるいはトランシーバデバイスの動作制御に使用されうる適切な制御変数を得るために、更に処理される。ＲＦ信号レベルを検出するために、多くの場合、ＲＦ信号の変化の強さを示し、それにより、ＲＦ出力レベルを示す信号を得ることができる、いわゆる包絡線検波器、つまりエンベロープディテクタが使用される。

２００１年３月の、Ｓｏｌｉｄ Ｓｔａｔｅ ＣｉｒｃｕｉｔｓのＩＥＥＥ Ｊｏｕｒｎａｌ、Ｖｏｌ．３６、Ｎｏ．３の、Ａｌｅｘａｎｄｒｅ Ｖｏｕｉｌｌｏｚなどによる“A low power CMOS super regenerative receiver at 1GHz”では、１ＧＨｚで動作し、また、０．３５マイクロメータのＣＭＯＳプロセスに実装される、低電力で低電圧の超再生受信機(super regenerative receiver)が開示されている。特に、この受信デバイスは低雑音増幅器、発振器、及びエンベロープディテクタを備えている。エンベロープディテクタは、送信ペアを備えており、該送信ペアは、送信ペアの共通ソースに接続されている定電流源とともに、そのドレイン及びソース端子に接続されている。送信ペアの共通ソースにおいて得られる出力電圧に対する基準電圧は、送信ペアと同じバイアス条件を持つ、２つの並列トランジスタを有するトランジスタにより生成される。

１９９８年１２月の、Ｓｏｌｉｄ Ｓｔａｔｅ ＣｉｒｃｕｉｔｓのＩＥＥＥ Ｊｏｕｒｎａｌ、Ｖｏｌ．３３、Ｎｏ．１２の、Ｄａｖｉｄ Ｋ ＳｕとＷｉｌｌｉａｍ Ｊ ＭｃＦａｒｌａｎｄによる、“An IC for linearizing RF power amplifier using envelope elimination and restoration”では、送信出力増幅器を線形にするための回路が開示されている。集積ＣＭＯＳエンベロープディテクタは、ソース線に定電流源を持つＮＭＯＳトランジスタと、定電流源に並列の積分コンデンサを備えている。更に、ＤＣ電圧をキャンセルし、第一トランジスタの変形を低減するために、擬似レプリカ(pseudoreplica)回路が提供され、オペアンプの入力が第一トランジスタのソースと、擬似レプリカ回路のソースにそれぞれ接続される。オペアンプの出力は、両トランジスタの出力ノードが同一レベルにおいて維持されるように、擬似レプリカ回路のトランジスタゲートにフィードバックされる。

トランシーバデバイスの送信出力などの、正確で信頼性のある制御を提供するために、制御信号を得るために、更に必要なのは、エンベロープディテクタにより得られる信号と、適切に選択される基準信号とを比較し、制御信号を得ることである。しかしながら、検出器の内部変動(variation)だけでなく、基準信号を生成し、処理する際の変動もまた、対応する制御ループの不安定性をもたらす。特に、チップ温度の影響、電源変動、及び製造プロセスの変動が、絶対ＲＦ信号電力レベルのオンチップ検出の可能性及びそれと所定の基準信号とを比較する可能性を著しく低下させる。

上述の問題点に鑑みて、一つ以上の上述の問題点をなくす、あるいは少なくとも実質的に低減させる、ＲＦ信号レベルを分析するための改良された回路の必要性がある。

概して本発明は、トランシーバデバイスの出力制御において有利に使用できる、ＲＦ信号レベル分析回路を目的としたものであり、一つ以上のＤＣ基準電圧が、分析されるＲＦ信号と比較可能な周波数を持つ、対応のＡＣ基準信号に変換されるので、安定性が向上する。その後、ＡＣ変換された基準信号は、ＲＦ信号経路により導入されうるいずれの変動を最小にするために、ＲＦ信号と同様の処理を施す。

実施形態によれば、集積ＲＦ信号レベル分析回路は、少なくとも一基準電圧を与えるように構成される基準電源を備えている。直流／交流（ＤＣ／ＡＣ）変換器が提供され、該変換器は少なくとも一基準電圧を受けるように、また、ＡＣ基準電圧を生成するように構成されている。更に、エンベロープディテクタが、ＡＣ基準電圧と、分析されるＲＦ信号を受信するように構成されるとともに、更に、それぞれの基準エンベロープ信号とＲＦエンベロープ信号を、供給される信号から生成するように構成されている。更に、回路はＲＦエンベロープ信号と基準エンベロープ信号を受信するように、また、比較結果を示すコンパレータ出力信号を生成するように、構成されている。

更なる実施形態では、集積ＲＦ信号レベル分析回路は、第一基準電圧及び第二基準電圧を与えるように構成されている。単チャネルのＤＣ／ＡＣ変換器が提供され、該変換器は、第一及び第二基準電圧を選択的に受けるように構成されている。更に、単チャンネルＤＣ／ＡＣ変換器は、受けた電圧を示すＡＣ基準電圧を出力するように構成されている。更に、コンパレータ回路が提供され、該回路はＲＦ信号及びＡＣ基準電圧を受けるように構成されるとともに、更に、ＲＦ信号を、第一ＡＣ基準電圧、及び第二ＡＣ基準電圧と比較した結果を示す、制御信号を出力するように構成されている。

更なる実施形態では、基準電源は直列接続の複数の抵抗器を備えている。

更なる実施形態では、第一及び第二基準電圧が、対応する特定の電圧レベルの上限及び下限を判断する。

更なる実施形態では、分析回路は更に、所定の電圧レベルを選択するように構成されている制御回路を備えている。

更なる実施形態では、分析回路は更に、既述の基準電源に接続され、かつ、ＤＣ／ＡＣ変換器へ第一及び第二基準電圧を選択的に供給できるように配置されている、複数のスイッチを備えている。

更なる実施形態では、基準電源は複数の基準電圧を提供するように構成され、また、ＤＣ／ＡＣ変換器は、同一の信号経路内の、複数の基準電圧の各々を変換するように構成されている。

更なる実施形態では、コンパレータ回路は、ＡＣ結合のソースフォロワを含む、エンベロープディテクタを備えている。

更なる実施形態では、エンベロープディテクタは更に、積分コンデンサ（integration capacitor）を備えている。

更なる実施形態では、エンベロープディテクタは更に、実質的に同一である、第一検出部、及び第二検出部を備えている。第一検出部はＡＣ基準電圧を受けるように接続され、また、第二検出部は無線周波信号を受信するように配置されている。

更なる実施形態では、エンベロープディテクタは更に、エンベロープディテクタの出力をリセットするように構成されているスイッチエレメントを備えている。

更なる実施形態では、コンパレータ回路はオフセット補償コンパレータ（offset compensated comparator）を備えている。

また更なる実施形態によれば、トランシーバデバイスは、ＲＦ出力段及び、出力段の出力レベルを調整するように構成されている制御ユニットを含む、送信回路を備えている。トランシーバは更に、上述の実施形態において説明しているように構成されている、ＲＦ信号レベル分析回路を備えており、制御ユニットは、ＲＦ信号レベル分析回路により提供される制御信号に基づいて、出力レベルを調整する。

また更なる実施形態によれば、トランシーバは、ＲＦ信号を受信するように構成されている入力段を備えている。更に、ＲＦ信号レベル分析回路が提供されており、該分析回路は、上述の実施形態において説明しているようなコンポーネントを備えうる。

また更なる実施形態によれば、ＲＦ信号レベルを決定する方法は、第一基準電圧及び第二基準電圧を提供するステップと、同一の信号プロセシング経路(signal processing path)を使用して、選択的に、第一及び第二基準電圧を、対応する第一ＡＣ基準電圧及び第二基準電圧へと変換するステップを有す。最後に、ＲＦ信号が第一及び第二ＡＣ基準電圧を比較され、比較結果を示す制御信号を得ることができる。

他の実施形態では、無線周波信号レベルを検出する方法は、少なくとも一ＤＣ基準電圧を提供するステップと、少なくとも一ＤＣ基準電圧をＡＣ基準電圧へと変換するステップを有する。無線周波信号とＡＣ基準電圧のエンベロープが測定される。また、無線周波信号のエンベロープが、ＡＣ基準電圧のエンベロープと比較され、比較結果を示す制御出力信号が生成される。

本発明の更なる利点、目的及び実施形態は、添付の請求の範囲に定義されており、また、それらは添付の図面と併せると、以下の詳細な解説とともに明らかになるであろう。

本発明は図面と併せて、以下の詳細な説明に例示されている実施形態に関して解説されているが、以下の詳細な説明や図面は、開示されている特定の実施形態に対して、本発明を限定するものではなく、むしろ、説明されている実施形態は本発明の様々な態様を単に例証しているにすぎず、その範囲は添付の請求の範囲により定義されている点に留意すべきである。

図１に、ＲＦ信号レベルがＡＣ基準電圧と比較される、ＲＦ信号レベル分析回路１００の第一実施形態を言及している回路図を示す。回路１００はＤＣ基準電圧Ｖ_ｒｅｆを生成するように構成されているＤＣ基準電源１１０を備えている。図１の実施形態では、基準電源１１０は、直列接続の抵抗器１１２と定電流源１１１を備えており、基準電圧Ｖ_ｒｅｆはノード１１３で利用可能である。基準電源１１０はＤＣ／ＡＣ変換器１２０に接続されている。本実施形態では、変換器１２０は第一スイッチ１２１及び第二スイッチ１２２を備えており、第一スイッチ１２１は第一端子において基準電圧Ｖ_ｒｅｆを受けるように接続される。第一スイッチ１２１はまた、第二端子とＤＣ／ＡＣ変換器１２０の出力１２３へ接続されている。第二スイッチ１２２は、本例では、一方の端子と、本例では電位として示されている第二電源へ接続されており、また、もう一方の端子は、出力１２３へ接続されている。更に、スイッチ１２１とスイッチ１２２は対応の制御入力端子を有しており、スイッチ１２１とスイッチ１２２の動作制御が可能なクロック信号θ１とθ２をそれぞれ受信する。

回路１００は更に、信号バッファ１２４を介してＤＣ／ＡＣ変換器１２０と結合されているエンベロープディテクタ１３０と、コンデンサ１２６を有すハイパスエレメント１２５、及び、特定の基準電位１２８と結合されている抵抗器１２７を備えている。ハイパスエレメント１２５は、ＤＣ／ＡＣ変換器１２０とエンベロープディテクタ１３０との間にＡＣ結合を提供し、また、エンベロープディテクタ１３０に対し、ＤＣバイアスを提供している。エンベロープディテクタ１３０は、そこへ供給されたＡＣ信号レベルを検出できる、いずれのアーキテクチャを有することができる。

図１に示すように一実施形態では、エンベロープディテクタ１３０はトランジスタ１３１を備えている。該トランジスタのゲートは、コンデンサ１２６と抵抗器１２７へ接続されている。トランジスタ１３１のソースは、定電流源１３２に接続されており、積分コンデンサ１３３が定電流源１３２へ並列接続されている。トランジスタ１３１のソース、コンデンサ１３３、及び定電流源１３２はコモンノード(common node)１３４において接続されており、コモンノード１３４は、エンベロープディテクタ１３０の出力としても機能する。出力１３４は、比較結果を示す制御信号を提供するために、出力１４２を備えているコンパレータ回路１４０の入力１４１に接続されている。

また、回路１００は第二エンベロープディテクタ１５０を備えうる。該エンベロープディテクタ１５０は好ましくは第一エンベロープディテクタ１３０と同様の配列である。従って、第二エンベロープディテクタ１５０は、ソースがコンデンサ１５３と定電流源１５２に接続されているトランジスタ１５１を備え、トランジスタソースやコンデンサ１５３のコモンノード、及び電源１５２のコモンノードが、第二エンベロープディテクタ１５０の出力１５４を表す。ハイパスエレメント１５５は、コンデンサ１５６、及び一方の端部が基準電位１２８へ接続されている抵抗器１５７を含んで提供されうる。第一エンベロープディテクタ１３０に関して説明したように、ハイパスエレメント１５５は第二エンベロープディテクタ１５０にＡＣ結合を提供し、また、トランジスタ１５１へＤＣバイアスも供給する。第一及び第二エンベロープディテクタ１３０、１５０が、極めて同じような様式で製造されうることが分かる。その理由は、製作交差が最小になるように、これらのデバイスが、スモールチップ部(small chip portion)において非常に近接して形成されるからである。

動作では、定電流源１１０が、抵抗器１１２に定電圧を印加することにより、基準電圧Ｖ_ｒｅｆを提供する。スイッチ１２１、１２２は適切なクロック信号により動作される。例えば、θ１及びθ２のクロック周波数により決定される周波数を持つ出力１２３において、実質的に方形波を得るために、２つのノンオーバーラップ位相不一致(two non-overlapping out of phase)クロック信号θ１、θ２が提供される。一実施形態では、クロック信号θ１及びθ２の周波数は、分析されるＲＦ信号に実質的に対応するように選択される。

出力１２３において得たＡＣ基準電圧は、バッファ１２４とコンデンサ１２６を介して、第一エンベロープディテクタ１３０へ接続される。次いでＡＣ基準電圧は、ソースフォロワとして接続されているトランジスタ１３１と、積分コンデンサ１３３により、ＤＣベース信号に変換される。従って、基準電圧がコンパレータ１４０へ供給される。該コンパレータは、分析されるＲＦ信号の信号経路と実質的に同一であり、第二エンベロープディテクタ１５０へ提供されており、ＲＦ信号経路を“体験”している。特に、ＤＣ基準電圧をＡＣベース基準電圧に変換することにより、ＤＣ基準電圧Ｖ_ｒｅｆのすべてのオフセットがキャンセルされる。更に、ＲＦ信号の信号経路と実質的に同一であるＲＦ信号経路を使用することにより、その本来の変動がすべてなくされる、あるいは少なくとも著しく低減される。従って、温度、電源、及びプロセス変動の影響が完全に回避される、あるいは少なくとも低減される。

次にコンパレータ回路１４０は、検出されたＲＦ信号と、検出されたＡＣベースの基準電圧間の差異を示す出力信号を生成する。例えば、コンパレータ回路１４０は従来技術で公知の、スイッチドキャパシタ技術（switched capacitor techniques）を用いた、オフセット補償コンパレータでありうる。例えば、ＡＣベース基準電圧は、分析されるＲＦ信号レベルの許容値の上限を示すことができ、また、コンパレータ回路１４０は、ＲＦ信号のエンベロープが、ＡＣ基準電圧のエンベロープを超過すると、ＲＦ信号レベルが非常に高いと示すことができる。信号コンパレータは、コンポーネント数を最小にすることにより、要求されるチップ領域を低減するという観点からは有利でありうるが、他の用途では、コンパレータ回路１４０は、更に正確なＲＦ信号レベルの評価ができる制御信号を、出力１４２において出力するように構成されうる。その後、制御信号は図３−５に関して説明しているように、更なる制御目的のために使用されうる。ＡＣ基準電圧はオフセット誘導の変動(offset induced variation)を効果的に低減することができる。

更なる実施形態による回路図を図２に示す。図１のコンポーネントやパーツと類似または同一の図２中のコンポーネントやパーツは、先頭文字が“１”ではなく“２”という点を除いて、同一の参照番号で表示されている。従って、これらの同一パーツやコンポーネントの解説は省略されている。ＲＦ信号レベル分析回路２００は、基準電源２１０、ＤＣ／ＡＣ変換器２２０、信号バッファ２２４とハイパスエレメント２２５によりＤＣ／ＡＣコンバータ２２０へ接続されている第一エンベロープディテクタ２３０を備えている。更に、第二エンベロープディテクタ２５０が提供されており、該エンベロープディテクタは、分析されるＲＦ信号をＡＣ結合するために、ハイパスエレメント２５５が前に結合されている。コンパレータ回路２４０は第一及び第二エンベロープディテクタ２３０、２５０の出力へ接続されている。

基準電源２１０は複数のＤＣ基準電圧を提供するよう構成されている。一実施形態では、基準電源２１０は少なくとも一つの第一抵抗器２１２ａ、及び第二抵抗器２１４を含む分圧器を備えている。第二レジスタ２１４における電圧降下が、ハイパスエレメント２２５と２５５へ結合される基準電位２２８を提供する。図２の実施形態では、第三抵抗器２１２ｎが提供される。該抵抗器は２つの別のＤＣ基準電圧を得ることができるもので、これら２つの別のＤＣ基準電圧は、基準電位２２８とは異なるものである。他の実施形態では、基準電位２２８に対して、複数の別の電圧ペアを得るように、複数の第一抵抗器２１２ａが提供されうる。例えば、複数の第一レジスタ２１２ａは第一トランジスタ２１２ａの対応する一つにおける電圧降下により定義される、複数のターゲットＲＦ信号レベル値域を表し、これにより、第一抵抗器２１２ａの各々と関連する対応の基準電圧ペアの各々が、それぞれ最大レベルと最小レベルを表す。これにより、供給電圧のすべてのオフセットが、基準電圧の絶対値の変動をもたらすが、実質的に相対的値（relative value）、即ち、対応する基準電圧ペアのヒステリシス(hysteresis)を維持する。

第一抵抗器２１２ａと第三抵抗器２１２ｎの各々は、対応する複数の第一スイッチ２２１ａ−２２１ｎへ接続されており、第一スイッチ２２１ａ−２２１ｎの各々は、第一スイッチ２２１ａの一つを使用可能にし、一方で残りの第一スイッチ２２１ａ−２２１ｎを使用禁止にするように構成されている、制御ロジック２６０へ接続されている。例えば、第一抵抗器２１２ａ、第三抵抗器２１２ｎ、及び抵抗器２１４が分圧器を形成するために提供される場合、第一スイッチ２２１ａを使用可能にし、第一スイッチ２２１ｎを使用禁止にすることにより、ＤＣ／ＡＣ変換器２２０へ第一基準電圧が提供されうる。また、第一スイッチ２２１ａを使用禁止にし、第一スイッチ２２１ｎを使用可能にすることにより、第二基準電圧が印加されうる。以下に、対応する第一抵抗器２１２ａにより決定される、ターゲット信号レベル値域に対する上限及び下限を表す、第一及び第二基準電圧が言及さており、他の実施形態では、例えば、スイッチ２２１ａから２２１ｎのうちの一つを選択することにより、複数の基準電圧が採用されうる。その結果、ＲＦ信号レベルが複数の基準電圧に基づいて評価されうる。

第一及び第二エンベロープディテクタ２３０、２５０は、対応するスイッチ２３４、２５４を更に備えており、第一及び第二エンベロープディテクタ２３０、２５０の状態を選択的にリセットするために接続されている。スイッチ２３４、２５４はスイッチ動作の制御ができる制御回路（図示せず）に接続されうる。更に、図１に関して説明された実施形態とは異なり、トランジスタ２３１、２５１はＰチャネルＭＯＳトランジスタであり、使用されるＭＯＳトランジスタ型を選択するのは設計と処理上の問題であって、適宜、ＮチャネルＭＯＳトランジスタが選択されうることは周知である。

動作では、第一クロック信号θ１によりスイッチ２２１ａの動作が制御されるように、制御ロジック２６０が第一スイッチ２２１ａを使用可能にする。一方で、第二スイッチ２２２の動作は、ＡＣ基準電圧を出力２２３において提供するために、ノンオーバーラップ位相不一致θ2により制御される。ＡＣ基準電圧の更なる信号プロセシングは、図１に関して既に解説されているものと同様である。従って、コンパレータ回路２４０が第一エンベロープディテクタ２３０により提供される第一ＡＣベースの基準電圧を受け、また、第二エンベロープディテクタ２５０へ供給される、分析されるＲＦ信号を示す信号を受信する。その後、コンパレータ回路２４０は比較結果を表す第一制御信号を生成する。例えば、第一制御信号は、第二エンベロープディテクタ２５０の入力信号が、第一エンベロープディテクタ２３０により提供される信号よりも高いか、あるいは低いかどうかを示し、これにより、ＲＦ信号レベルがＡＣベースの基準電圧により表される所定の上限を超えているか、あるいは超えていないかを示す、二値信号型で第一信号線２４３に提供される。

次に制御ロジック２６０は、例えば第一制御信号の値に基づき、あるいは定期的に、スイッチ２２１ａを使用禁止にするとともに、スイッチ２２１ｎを使用可能にする。同時に、第一及び第二エンベロープディテクタ２３０、２５０をリセットするために、スイッチ２３４、２５４が、所定の時間間隔で起動されうる。スイッチ２３４、２５４を起動させるために、対応する制御信号が、制御ロジック２６０などによって提供されうる。次に、ＤＣ／ＡＣ変換器２２０の第一及び第二スイッチ２２１ｎ、２２２が、第一及び第二クロック信号θ１、θ２と同時に動作され、第二ＡＣベース基準電圧を、コンパレータ回路２４０に提供する。次いで、第二エンベロープディテクタ２５０により提供される、第二ＲＦ信号レベルの電流値(current value)と比較される。その後コンパレータ回路２４０は、比較結果を表す第二信号線２４４に提供される第二制御信号を生成する。

同様に、一実施形態では、第一制御信号に関して上述しているように、第二制御信号は、ＲＦ信号の信号レベルが、第二ＤＣ基準電圧により表される下限よりも低いかどうかを示す、デジタル信号を表す。従って、信号線２４３や２４４などの制御信号線を２本だけ提供することにより、ＲＦ信号レベルが、特定の許容域内であるように、または、上限を超えるように、あるいは下限を下回るように評価される。そのため、これらの制御信号を使用することにより、適切な制御アクションが実施されうる。容易に分かるように、許容域またはＲＦ信号レベルは、抵抗器２１２ａの大きさを選択することにより、及び／あるいは対応するスイッチ２１２ａにより選択される抵抗器２１２ａの数により定義される。例えば、信号レベル変動の許容域を拡大することが適切であると思われる場合、二つの抵抗器２１２ａが、第一及び第二ＤＣ基準電圧間のより大きな差異を得るために、対応するスイッチ２１２ａを適切に選択することにより使用される。更に、複数の測定サイクルが、ＤＣ／ＡＣ変換器２２０に印加される、別のＤＣ基準電圧で実施され、コンパレータ回路２４０は、各々が対応の比較結果を表す、制御信号の対応数を示すように構成される。

図１に関して既に指摘されているように、図２に関して説明されている実施形態により、ＲＦ信号レベルを決定することができ、回路２００のＤＣ電圧側におけるすべてのＤＣオフセットが、実質的になくされる。その理由は、第一ＤＣ基準電圧と、第二ＤＣ基準電圧の差異が、温度及び電源誘導の変動が発生しても、実質的に維持されるからである。更に、ＡＣ基準電圧を、第一及び第二エンベロープディテクタなどの、実質的に同一の信号経路で処理することにより、ＲＦ信号経路の変動に対して補償ができる。一実施形態（図示せず）では、単一のエンベロープディテクタと、対応するスイッチ段が、ＡＣ基準電圧とＲＦ信号を選択的に測定するために提供され、出力におけるサンプルホールド回路は、後でコンパレータ回路２４０に送られる出力信号を一時的に保持する。

図３に、無線ＬＡＮ（ＷＬＡＮ）用途などに使用される、トランシーバデバイスの送信部３００を概略的に例示したブロック図を示す。送信部３００は、ベースバンド回路３１０、ミキサ３４１、局部発振器３４０、及び出力段３５０を備えている。更に、自動出力レベル制御回路（ＡＰＬＣ）３６０が提供される。該ＡＰＬＣには、図１や図２に関して説明されている、回路１００や２００などの、ＲＦ信号レベル分析回路を含む。更に、ＡＰＬＣ回路３６０は分析回路１００／２００に接続されている制御回路を備えている。

動作中、ベースバンド回路３１０は送信される信号を受信し、また、ミキサ３４１に供給される適切なベースバンド信号を得るために、信号を適宜処理する。ベースバンド回路３１０は、所望の変調方式や送信アーキテクチャに従って、デジタルあるいはアナログ入力信号を処理するために、適切な手段を備えることができる。例えば、直接変換アーキテクチャでは、ベースバンド回路３１０は、後で適切にフィルタリング(filtered)される、同相及び直角位相ベースバンド信号を提供するために、対応する手段を備えうる。デジタル信号がベースバンド回路３１０へ入力される場合、対応するデジタル−アナログ変換器が、要求されるＩ、Ｑベースバンド出力信号を得るために提供されうる。別のアーキテクチャが使用される場合、ベースバンド回路３１０は、ミキサ３４１において変調されるのに適切な信号を生成するために必要とされるいずれの中間周波数段を含む。

次に、ベースバンド信号は、変調ＲＦ信号を生成するために、局部発振器３４０により提供される無線周波信号と混合するために、ミキサ３４１へ送られる。その後、変調ＲＦ信号は、出力３５０へ送られる。変調ＲＦ信号は増幅され、出力される。信号が同時にＡＰＬＣ回路３６０へ送られ、ＲＦ信号レベル分析回路１００／２００は、一つ以上の対応する制御信号を、制御ユニット３６１へ送り、それは次に、対応する利得制御信号をベースバンド回路３１０へ供給し、及び／あるいは出力段３５０へ供給する。これにより、出力レベルを、所定の値あるいは値域に調整することができる。

多くのアプリケーションでは、送信部３００は、時間離散方式で動作する。即ち、信号送信が、明確な持続時間を持つ送信サイクル形式で実施され、そのために、ＡＰＬＣ回路３６０の動作が、送信サイクルと同期化されうる。例えば、第一送信サイクルが、第一基準電圧と第二基準電圧との比較結果を決定するために使用され、また、第二送信サイクルの前に、ＲＦ信号レベルが再調整される。他の実施形態では、ＲＦ信号レベルが、第一送信サイクルの間に、複数の基準電圧と比較され、また、対応する信号レベルの制御が、次の送信サイクルの前に実施されうる。一回以上の信号サイクル中に信号レベルを測定し、送信サイクルの完了後で、かつ、その後の送信サイクルの前に、利得制御動作を実施することで、制御ループの安定性が高まり、特に、利得制御において段階的な変更が実施される場合に、制御ループの安定性が高まる。その理由は、段階的な制御変更中に、信号の歪みが回避されるからである。他の実施形態では、比較的長い送信時間が使用され、あるいは、準連続(quasi continuous)送信モードが発生する場合、ＲＦ信号レベルを測定するための適切な“サンプル”速度が、準連続制御効果を得るために、図２に示すスイッチ２３４、２５４を適切に動作させることにより、選択されうる。

温度に対する免疫度が高いので、ＡＰＬＣ３６０のＲＦレベル分析回路１００／２００のプロセス誘導の変動や電源、送信部３００、がシングルチップソリューションとして容易に実装されうる。その理由は、特に、出力段３５０などの、電力消費回路部において発生するＤＣや温度変動が、ＡＰＬＣ回路３６０の精度に必要以上に妥協しないためである。

図４に、受動電力レベル制御を持つ、送信回路４００の一つの特定の実施形態を概略的に描いたブロック図を示す。送信回路４００は、デジタル方式で同相（Ｉ）ベースバンド信号と直角位相（Ｑ）ベースバンド信号を受信するように対応される、デジタル−アナログ変換器（ＤＡＣ）４０１を備えている。ＤＡＣ４０１は更に、ＰとＮにより示されるアナログ信号の差異を出力するように構成されている。フィルタ４０２は信号経路に隣接して提供されており、また、その出力は、局所発振器４０３から信号を受信するためにも接続されている、ミキサ４０４に接続されている。ミキサ出力は無線周波数出力ドライバ４０４に接続されており、その出力はアダプテーション(adaptation)回路（図示せず）やＡＰＬＣ回路４７０へ接続されている。ＡＰＬＣ回路４７０は図１や２に関して説明している回路１００や２００などの、ＲＦ信号分析回路を有している。更に、制御ロジック４６０が設けられ、また、該ロジックはＲＦ信号レベル分析回路１００／２００の動作を制御するように構成されている。更に、制御ロジック４６０はターゲット出力信号レベルあるいは出力ドライバ４０４の値域を特定する制御データを受信する。ＡＰＬＣ回路４７０は更に、ＤＡＣ制御ロジック４８０へ接続されている。該ＤＡＣ制御ロジックは、アナログ信号をシフトし、これにより、ＲＦ信号出力レベルを調整するため、基準電圧あるいは制御電圧をＤＡＣ４０１へ与えるために、ＤＡＣ４０１へ接続されている。図４に例示している実施形態では、ＡＰＬＣ回路４７０は２種類のデジタル制御信号が、制御線４４３と４４４を介して与えられており、非常に高い、あるいは非常に低い、または特定の値域内であるＲＦ信号レベルを示している。図２に関して上述しているように、制御ロジック４６０は電圧降下の大きさを選択することにより、特定値域の大きさを制御し、また、分圧器の特定段を選択することによって、ターゲットＲＦ信号レベルの絶対位置を制御する。

動作時には、送信回路４００が動作モードで使用され、ＤＡＣ４０１へ供給されるデジタル情報が特定のパケットに送信される。つまり、特定の送信フレーム長が、送信イベント各々に対して定義される。例えば、送信回路４００を始動させると、ＤＡＣ制御回路４８０がＤＡＣ４０１へ供給される基準電圧を、出力ドライバ４０４において最小ＲＦ出力レベルを得るように、最低レベルにセットする。ＡＰＬＣ回路４７０の始動後、ＲＦ信号レベル分析回路１００／２００はＲＦ出力信号を受信し、対応のデジタル制御信号を、制御線４４３、４４４に設ける。制御線４４３、４４４によって示される信号レベルによって、ＤＡＣ制御ロジック４８０は、ＤＡＣ４０１へ供給される基準電圧を増す、または維持する。特定の一実施形態では、線４４３、４４４に２本のデジタル制御信号を設けるために、測定時間が、対応のＲＦ信号レベルが一送信サイクル内で評価されうるように、最小の送信フレーム長未満になるように選択される。次に、ＤＡＣ制御ロジック４８０は、制御線４４３、４４４が“非常に低い電力”状態を示した場合、次の送信サイクルの前に、所定の一ステップによって基準電圧を高める。

図５に、図２に説明している信号レベル分析回路２００がＡＰＬＣ回路４７０において使用される場合などの、送信回路４００の動作中のタイミング図を示す。更に、最小送信フレーム長が約５０マイクロ秒、また、信号レベル分析回路２００の一測定サイクルに対する時間間隔が２３．３マイクロ秒に選択されると過程すると、つまり、スイッチ２３４と２５４は、２マイクロ秒間などの短い時間間隔で、２３．３マイクロ秒毎に閉じられ、第一及び第二エンベロープディテクタ２３０、２５０をリセットする。 “クリア” 信号は、定期的に第一及び第二エンベロープディテクタ２３０、２５０をリセットするために、スイッチ２３４、２５４に供給されるクロック信号を表す。信号５０１は、コンパレータ回路２４０の出力２４２における信号を表す。信号５０２は“非常に高い電力”信号と賞される制御信号を線４４３に表す。信号５０３は線４４４に制御信号を表し、また、“非常に低い電力”とも称される。最後に、信号５０４は対応するスイッチ２２１ａと２２１ｎを使用可能にするために信号を表し、また、信号５０４は、ＲＦ信号レベルが、上限（スイッチ２２１ａが使用可能）あるいは下限（スイッチ２２１ｎが使用可能）と比較されるかどうかを示す信号として見なされうる。図５に、３つの異なる状態１−３が描かれている。フェーズ(phase)１では、ＲＦレベル分析回路が、高出力測定モードであると仮定される。スイッチ２２１ａが使用可能で、スイッチ２２１ｎが使用禁止である。これにより、ＲＦ信号レベルが上限と比較される。次に、信号５０１（コンパレータ出力２４２）が低く、第一測定サイクルが完了すると、即ち、第二クリア信号の前に、比較結果がサンプリングされ、信号５０２（非常に高い電力）がロジックハイにセットされる。従って、対応の測定サイクルの終わりに、信号５０２（非常に高い電力）が、ロジックローにセットされ、また、信号５０４がロジックローに設定される。その理由は、下限の測定が目下のところ、ＲＦ信号レベルの状態を明確に決定するために必要であるからである。すなわち、スイッチ２２１ａが使用禁止にされ、スイッチ２２１ｎが使用可能にされ、また、ＲＦ信号レベルが下限と比較される。フェーズ２の間、対応の測定サイクルの終わりに、信号５０４が再度ロジックハイにセットされ、上限と比較を開始することができるように、ＲＦ信号レベルが上限と下限により定義される値域内であると仮定される。ＲＦ信号レベルがまだ特定の値域内であるので、信号５０１（コンパレータ出力２４２）がロジックハイへ変更する。時点Ｂでは、ＲＦ信号レベルが低下し、下限を下回ると仮定される。従って、信号５０１はロジックハイのままであり、また、下限と比較を開始するために、ロジックローとなる信号５０４を要求する。信号５０１はその後もロジックハイのままである。従って、対応の測定サイクルの終わりに、信号５０３（非常に低い電力）がロジックハイにセットされる。従って、２測定サイクル内で、ＤＡＣ制御ロジック４８０はＲＦ信号レベルの明確な評価を受け、また、それに対応して、ＤＡＣ４０１へ供給される基準電圧を調整する。

適切な制御動作がこの制御信号に基づいて実施されうるように、受信したＲＦ信号レベルを示す制御信号を供給するために、ＲＦ信号レベル分析回路１００あるいは２００が提供されうることに留意すべきである。

本発明は、携帯電話、ＷＬＡＮなどのマスプロダクトにおいて使用されうる回路設計の改良に関する。結果として、本発明は工業生産分野において非常に有益である。

ＲＦ信号分析回路の実施形態を例示する概略的回路図。 実施形態を概略的に描いた回路図であり、複数の基準電圧がＲＦ信号レベルの分析に使用される。 出力レベルを調整するための制御ループを含む、トランシーバデバイスの一部を概略的に例示するブロック図であり、制御ループは、図１及び２に関して説明しているような、ＲＦ信号レベル分析回路を含む。 一実施形態による受動電力レベル制御ループを含む、トランシーバデバイスの送信部を概略的に描いたブロック図。 図４に示されているように、送信部の動作を例示するタイミング図を概略的に示す図。

Claims (11)

1. 無線周波数信号レベル分析回路であって、
   少なくとも一基準電圧を与えるように構成されている基準電源と、
   前記少なくとも一基準電圧を受けるとともに、前記少なくとも一基準電圧に対応するＡＣ基準電圧を生成するように構成されているＤＣ／ＡＣ変換器と、
   前記ＡＣ基準電圧及び検出される無線周波数信号を受信するとともに、基準エンベロープ信号と無線周波数エンベロープ信号を生成するように構成されているエンベロープディテクタと、
   前記無線周波数エンベロープ信号と前記基準エンベロープ信号を受信するとともに、コンパレータ回路の比較結果を示す、コンパレータ出力信号を生成するように構成されているコンパレータ回路とを備えている、分析回路。
2. 前記基準電源が、直列接続の複数の抵抗器を備えている、請求項１記載の分析回路。
3. 前記基準電源が、ターゲット信号レベル値域に対する上限と下限を決定する、少なくとも２つの基準電圧を与えるように構成されている、請求項１記載の分析回路。
4. 前記ＤＣ／ＡＣ変換器によって供給される前記ＡＣ基準電圧を制御するために第一スイッチと第二スイッチを動作させるように構成されている制御回路を更に備えている、請求項３記載の分析回路。
5. 前記基準電源に接続される複数のスイッチを更に含み、前記複数のスイッチは、少なくとも一つの基準電圧を、前記ＤＣ／ＡＣ変換器へ選択的に供給することができるように配列されている、請求項３記載の分析回路。
6. 前記基準電源が、複数の基準電圧を与えるように構成され、また、前記ＤＣ／ＡＣ変換器が、前記複数の基準電圧の各々を、それぞれ対応するＡＣ基準電圧に変換するように構成されている、請求項１記載の分析回路。
7. 前記エンベロープディテクタがＡＣ結合のソースフォロワを備えている、請求項１記載の分析回路。
8. 前記エンベロープディテクタが更に、積分コンデンサを備えている、請求項７記載の分析回路。
9. 前記エンベロープディテクタが第一検出部と第二検出部を備えており、前記第一検出部と前記第二検出部は実質的に同一であり、前記第一検出部が少なくとも一つのＡＣ基準電圧を受けるように接続されるとともに、前記第二検出部が、前記無線周波数信号を受信するように配列されている、請求項１記載の分析回路。
10. 前記エンベロープディテクタが更に、前記エンベロープディテクタの出力をリセットするように構成されているスイッチエレメントを備えている、請求項１記載の分析回路。
11. 前記コンパレータ回路は、オフセット補償コンパレータを備えている、請求項１記載の分析回路。

Images