WO2010122611A1 - 高周波電力検波回路及び無線通信装置 - Google Patents

高周波電力検波回路及び無線通信装置 Download PDF

Info

Publication number
WO2010122611A1
WO2010122611A1 PCT/JP2009/004746 JP2009004746W WO2010122611A1 WO 2010122611 A1 WO2010122611 A1 WO 2010122611A1 JP 2009004746 W JP2009004746 W JP 2009004746W WO 2010122611 A1 WO2010122611 A1 WO 2010122611A1
Authority
WO
WIPO (PCT)
Prior art keywords
detection circuit
selector
frequency
resistor string
output
Prior art date
Application number
PCT/JP2009/004746
Other languages
English (en)
French (fr)
Inventor
金良守
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2011510096A priority Critical patent/JP5355687B2/ja
Publication of WO2010122611A1 publication Critical patent/WO2010122611A1/ja
Priority to US13/238,808 priority patent/US8736249B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/04—Testing or calibrating of apparatus covered by the other groups of this subclass of instruments for measuring time integral of power or current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Definitions

  • the present invention relates to a power detection circuit for high-frequency signals, and more particularly to a high-frequency power detection circuit useful for automatic gain control and automatic power level control in a wireless communication apparatus.
  • a plurality of wireless systems such as a digital television, FM radio, Bluetooth (registered trademark), and wireless LAN are installed in a mobile phone terminal.
  • high-performance circuit systems that have not been integrated so far are being integrated in the wireless communication chip.
  • One example is a high-frequency signal power detection circuit (high-frequency power detection circuit).
  • a high frequency power detection circuit automatically controls the gain of an amplifier or mixer of a reception system according to the intensity of a reception signal input from an antenna, or detects the output signal level of a power amplifier to transmit a transmission system. It is used to automatically control the gain of the power amplifier.
  • Such an automatic control system is incorporated in most wireless communication transmitting / receiving apparatuses in order to realize highly reliable wireless communication.
  • the rapidly spreading terrestrial digital television (ISDB-T, so-called One Seg) for mobiles has a feature that it uses a wide band of wireless communication.
  • Such an IC for receiving 1Seg is often incorporated in a mobile phone terminal. Therefore, even if a high frequency filter is provided between the antenna and the 1Seg tuner, various interference waves inside and outside the band are generated in the antenna and the terminal. It is input to the tuner by radiation.
  • it is also necessary to dynamically switch the detection power level according to the reception channel and the radio wave condition. Therefore, it is necessary to realize a high-frequency power detection circuit that is more inexpensive and more accurate than the prior art while using a semiconductor fine process with large manufacturing variations.
  • a detection circuit that is easy to design and does not require adjustment of manufacturing variation before shipment is required.
  • Non-Patent Document 1 Conventional high frequency power detection circuits mainly use an envelope detection circuit mainly composed of a transistor, a current source, and a capacitor (for example, see Non-Patent Document 1).
  • a high-frequency power detection circuit that converts a DC reference voltage into an AC (square wave) reference voltage in order to reduce detection errors has been proposed (see, for example, Patent Document 1).
  • FIG. 5 shows the configuration of a conventional high-frequency power detection circuit.
  • the input high frequency signal is input to the base of the transistor 21 in the envelope detection circuit 2 after the center level is shifted by the level shifter 1.
  • the collector of the transistor 21 is connected to a power supply voltage node, and a current source 22 and a capacitive element 23 are connected in parallel between the emitter and the ground node.
  • a current source 22 and a capacitive element 23 are connected in parallel between the emitter and the ground node.
  • the envelope detection circuit 3 includes a transistor 31, a current source 32 and a capacitive element 33 connected in parallel to the emitter thereof.
  • a reference voltage generated by the reference voltage generation circuit 4 is applied to the base of the transistor 31, and a reference signal is output from the emitter.
  • the low-pass filter 5 outputs a power detection result of the high frequency signal based on the output difference between the envelope detection circuits 2 and 3.
  • the reference voltage generation circuit 4 can generate a reference voltage corresponding to the electric power to be detected by changing the DC reference voltage Vref to be applied, thereby detecting a plurality of levels of electric power. In this way, by configuring the high-frequency power detection circuit with the envelope detection circuit 2 and its replica (envelope detection circuit 3), fluctuations in the detection output due to temperature, power supply voltage, transistor threshold variations in the manufacturing process, and the like. We are trying to reduce it.
  • a current source and a resistor string are indispensable for generating a reference voltage. Therefore, the absolute values of current and resistance vary due to manufacturing variations, temperature variations, power supply voltage variations, etc. An error will occur.
  • the current source in the envelope detection circuit and its replica is normally configured by a current mirror circuit, but the detection power level is determined by the mismatch of the input reference current error and the threshold value of the paired transistors forming the current mirror circuit. An error will occur.
  • the conventional high frequency power detection circuit requires a reference voltage generation circuit in addition to the two envelope detection circuits, the circuit scale becomes large.
  • a high-frequency power detection circuit capable of reducing detection errors due to manufacturing variations, temperature fluctuations, power supply voltage fluctuations, and the like and further reducing the circuit area, and a wireless communication device including such a circuit are provided.
  • the task is to do.
  • a level shifter that shifts the center level of an input high-frequency signal to a predetermined voltage, a resistor string, a capacitor element connected in parallel to the resistor string, a connection point between the resistor string and the capacitor element, and a predetermined voltage node
  • a first and a second envelope detection circuit having transistors connected between them, a selector for selecting any one of a plurality of intermediate terminal voltages of a resistor string in the first envelope detection circuit,
  • the transistor in the first envelope detection circuit A level shifter output is given to the gate or base of the transistor, and a predetermined voltage is given to the gate or base of the transistor in the second envelope detection circuit To.
  • the level shifter and the first and second envelope detection circuits, a variable gain amplifier that amplifies the intermediate terminal voltage of the resistance string in the first envelope detection circuit, and the resistance string in the second envelope detection circuit A high-frequency power detection circuit including a detection unit that detects the output voltage of the variable gain amplifier with reference to the total voltage or the intermediate terminal voltage, and the gate or base of the transistor in the first envelope detection circuit has a level shifter It is assumed that an output is given and a predetermined voltage is given to the gate or base of the transistor in the second envelope detection circuit.
  • the gate or base of the transistor in the first envelope detection circuit has a level shifter It is assumed that an output is given and a predetermined voltage is given to the gate or base of the transistor in the second envelope detection circuit.
  • a variable gain amplifier that amplifies the input high-frequency signal; a level shifter that shifts the center level of the output of the variable gain amplifier to a predetermined voltage; the first and second envelope detection circuits; and a second envelope.
  • a high-frequency power detection circuit comprising: a detection unit that detects an intermediate terminal voltage of a resistance string in a first envelope detection circuit with reference to an entire voltage or an intermediate terminal voltage of the resistance string in the line detection circuit; Assume that the output of the level shifter is given to the gate or base of the transistor in the envelope detector circuit of FIG. 2, and a predetermined voltage is given to the gate or base of the transistor in the second envelope detector circuit.
  • the envelope of the high frequency signal is detected by the first envelope detection circuit, and the reference voltage for detecting the power level is generated by the second envelope detection circuit having the same circuit configuration as that of the first envelope detection circuit.
  • the output of the second envelope detection circuit (the output of the selector or variable gain amplifier depending on the configuration)
  • the output of the first envelope detection circuit (the output of the selector or variable gain amplifier depending on the configuration) is detected.
  • the power level of the input high frequency signal is detected.
  • the first and second envelope detection circuits can be configured without using a current source. Furthermore, since it is not necessary to separately provide a reference voltage generation circuit, the total number of resistance elements can be reduced.
  • calibration and a plurality of power levels can be detected in a time division manner by appropriately controlling the selector or the variable gain amplifier.
  • the tolerance to manufacturing variations, temperature fluctuations, power supply voltage fluctuations, and the like is improved as compared with the prior art, thereby improving the accuracy of high-frequency power detection and reducing the size.
  • the high-frequency power detection circuit includes a high-frequency reference signal generation unit that generates a high-frequency reference signal, an input selector that selects one of an actual high-frequency signal and a high-frequency reference signal, and inputs the selected signal to a level shifter; And a control unit for controlling the selector and the selector (variable gain amplifier depending on the configuration). Then, the control unit sequentially switches the output of the selector (the gain of the variable gain amplifier depending on the configuration) while the high frequency reference signal is input to the level shifter, and the selector (the variable gain amplifier depending on the configuration) when the output of the detection unit is inverted.
  • the selector (variable gain amplifier depending on the configuration) is controlled with the stored control value.
  • the high-frequency reference signal generation unit includes a local signal generator, an amplifier that clips the output of the local signal generator to an amplitude proportional to the power supply voltage, and an attenuator that attenuates the output of the amplifier.
  • the amplifier is a multistage connection of inverter circuits. According to this, the high-frequency power detection circuit can be calibrated to perform high-precision high-frequency power detection with little variation.
  • the high-frequency power detection circuit includes a control unit that cyclically switches the output of the selector (the gain of the variable gain amplifier depending on the configuration). According to this, a plurality of power levels can be detected in a time division manner.
  • the high-frequency power detection circuit can be miniaturized to reduce the area occupied on the IC. And by installing such a high frequency power detection circuit in a wireless communication device, the communication quality of the transmission / reception system can be improved.
  • FIG. 1 is a configuration diagram of a high-frequency power detection circuit according to the first embodiment.
  • FIG. 2 is a configuration diagram of a high-frequency power detection circuit according to the second embodiment.
  • FIG. 3 is a configuration diagram of a high-frequency power detection circuit according to the third embodiment.
  • FIG. 4 is a configuration diagram of the wireless communication apparatus.
  • FIG. 5 is a configuration diagram of a conventional high-frequency power detection circuit.
  • FIG. 1 shows a configuration of a high-frequency power detection circuit according to the first embodiment.
  • the drain of the N-channel field effect transistor 101 is connected to the power supply voltage Vdd, and the source is a resistance string 110 including six resistance elements 111, 112, 113, 114, 115 and 116 connected in series.
  • the capacitive element 120 are connected in parallel.
  • Another envelope detection circuit 20 has the same circuit configuration as the envelope detection circuit 10. That is, in the envelope detection circuit 20, the drain of the N-channel field effect transistor 201 is connected to the power supply voltage Vdd, and the resistance is composed of six resistance elements 211, 212, 213, 214, 215 and 216 connected in series to the source. The column 210 and the capacitor 220 are connected in parallel.
  • the characteristic values of elements corresponding to each other are also the same.
  • the capacitive element 120 and the capacitive element 220 have the same capacitance.
  • the level shifter 30 shifts the center level of the input high frequency signal to a predetermined voltage.
  • the level shifter 30 is configured to cut the DC component of the high-frequency signal with the capacitive element 301 and apply the bias voltage Vb via the resistance element 302 instead. Since the bias voltage Vb is a DC reference voltage that determines the absolute value of the power level, it is desirable that the bias voltage Vb be difficult to change due to manufacturing variations, temperature fluctuations, and power supply voltage fluctuations.
  • the output of the level shifter 30 is input to the gate of the transistor 101 in the envelope detection circuit 10.
  • the transistor 101 rectifies the signal input to the gate and charges the capacitor 120.
  • the source voltage of the transistor 101 becomes a value corresponding to the amplitude of the high frequency signal.
  • the time constant determined by the product of the overall resistance of the resistor string 110 and the capacitance of the capacitor 120 is sufficiently larger than one cycle of the input high-frequency signal, the source voltage of the transistor 101 depends on the envelope of the high-frequency signal. Value.
  • a bias voltage Vb corresponding to the center level of the high frequency signal is applied to the gate of the transistor 201 in the envelope detection circuit 20. Since the envelope detection circuit 20 is a replica of the envelope detection circuit 10, the source voltage of the transistor 201 corresponds to the source voltage of the transistor 101 when no high frequency signal is input. Therefore, the power level of the input high frequency signal can be detected by comparing the reference voltage with the detection signal from the envelope detection circuit 10 using the source voltage of the transistor 201 as a reference voltage. Note that the capacitor 220 plays a role of removing noise mixed in the power supply voltage Vdd.
  • the source voltage of the transistor 101 is necessarily higher than the source voltage of the transistor 201. Therefore, even if these source voltages are simply compared, the power level of the high-frequency signal cannot be detected. Therefore, the intermediate terminal voltage of the resistor string 110 in the envelope detection circuit 10 is set as a detection target. Note that if the resistance ratio of the resistance elements 111 to 116 is set to an appropriate value, the intermediate terminal voltage of the resistor string 110 can be made equal to or lower than the source voltage of the transistor 201.
  • the selector 12 selects any one of the intermediate terminal voltages that are voltages at the connection points of the resistance elements 111 to 116 in the envelope detection circuit 10.
  • the selector 22 selects any one of the source voltage of the transistor 201 in the envelope detection circuit 20, that is, the intermediate terminal voltage that is the voltage of the entire resistor string 210 and the voltage at each connection point of the resistor elements 211 to 216. To do.
  • the detection unit 40 detects the output voltage of the selector 10 based on the output voltage of the selector 22. Specifically, the detection unit 40 can be configured by a comparator. From the comparison result, the power level of the input high-frequency signal can be known. Note that the detection unit 40 may be configured by a low-pass filter, an A / D converter, or the like shown in FIG.
  • the high frequency reference signal generation unit 50 generates a high frequency reference signal that serves as a reference standard for an actual high frequency signal input to the high frequency power detection circuit.
  • the input selector 60 selects one of an actual high frequency signal and a high frequency reference signal and inputs it to the level shifter 30.
  • the control unit 70 controls the selector 12, the selector 22, and the input selector 60 to calibrate the high frequency power detection circuit. Specifically, the control unit 70 instructs the input selector 60 to select a high-frequency reference signal so that the high-frequency reference signal is input to the level shifter 30 and outputs at least one of the selector 12 and the selector 22. Switch sequentially. Then, the control unit 70 stores control values for the selector 12 and the selector 22 when the output of the detection unit 40 is inverted. On the other hand, when the control unit 70 instructs the input selector 60 to select an actual high-frequency signal and inputs the actual high-frequency signal to the level shifter 30, the control unit 70 controls the selector 12 and the selector 22 with the previously stored control values. To do.
  • the high-frequency reference signal is a standard signal for calibration, it is desirable that the high-frequency reference signal is not easily affected by manufacturing variations or temperature fluctuations. Therefore, for example, the output of the local signal generator 52 is clipped to an amplitude proportional to the power supply voltage by the amplifier 54 and further attenuated by the attenuator 56 to generate a high frequency reference signal.
  • a semiconductor integrated circuit generates a highly accurate power supply voltage with little variation. Therefore, by clipping the output of the local signal generator 52 with such a power supply voltage, it is possible to generate a high-frequency reference signal that is less susceptible to manufacturing variations and temperature fluctuations.
  • the local signal generator 52 may be an external PLL synthesizer.
  • the amplifier 54 can be configured by a single inverter circuit that operates with a power supply voltage generated inside the semiconductor integrated circuit, or by cascading a plurality of inverter circuits. As the number of stages of cascade connection increases, the output of the final stage approaches a rectangular wave.
  • the output voltage Vout at the final stage is expressed by the following equation. However, Vdd is a power supply voltage, n is an integer of 1 or more, and ⁇ is an angular frequency of the input signal.
  • the signal amplitude of the fundamental wave ( ⁇ ) is three times, that is, 9.5 dB higher than that of the third harmonic (3 ⁇ ). Accordingly, when a substantially rectangular high-frequency reference signal is input to the envelope detection circuit 10, the output is determined by the amplitude of the fundamental wave. In addition, by sufficiently increasing the gain of the amplifier 54, it is possible to generate a high-frequency reference signal having a constant amplitude with little variation even when the output of the local signal generator 52 is small.
  • the control unit 70 can also control at least one of the selector 12 and the selector 22 to time-division-control the high-frequency power detection circuit. That is, the control unit 70 cyclically switches the output of at least one of the selector 12 and the selector 22.
  • the entire voltage of the resistor string 210 is used as a first reference voltage
  • the intermediate terminal voltage at the connection point between the resistor element 212 and the resistor element 213 is used as a second reference voltage.
  • These two reference voltages are alternately output from the selector 22. By doing so, it is possible to detect two power levels in a time division manner.
  • Calibration and time division control may be combined.
  • a reference signal may be generated.
  • One of the selector 12 and the selector 22 can be omitted. However, by providing two selectors 12 and 22, it is possible to perform finer calibration and time division detection of more power levels.
  • FIG. 2 shows a configuration of a high-frequency power detection circuit according to the second embodiment. Only differences from the first embodiment will be described below.
  • the drain of the N-channel field effect transistor 101 is connected to the power supply voltage Vdd, and the resistance array 110 including two resistance elements 111 and 112 connected in series to the source and the capacitance element 120 are connected in parallel. It is connected.
  • Another envelope detection circuit 20 has the same circuit configuration as the envelope detection circuit 10. That is, in the envelope detection circuit 20, the drain of the N-channel field effect transistor 201 is connected to the power supply voltage Vdd, and the source is a resistor string 210 including two resistor elements 211 and 212 connected in series, and the capacitor element 220. Are connected in parallel.
  • the characteristic values of elements corresponding to each other are also the same. For example, the capacitive element 120 and the capacitive element 220 have the same capacitance.
  • the variable gain amplifier 14 amplifies the intermediate terminal voltage of the resistor string 110 in the envelope detection circuit 10, that is, the voltage at the connection point between the resistor element 111 and the resistor element 112.
  • the variable gain amplifier 24 amplifies the source voltage of the transistor 201 in the envelope detection circuit 20, that is, the entire voltage of the resistor string 210.
  • the detection unit 40 detects the output voltage of the variable gain amplifier 14 with reference to the output voltage of the variable gain amplifier 24.
  • the control unit 70 controls the variable gain amplifier 14, the variable gain amplifier 24, and the input selector 60 to calibrate the high frequency power detection circuit. Specifically, the control unit 70 instructs the input selector 60 to select a high-frequency reference signal so that the high-frequency reference signal is input to the level shifter 30, and at least the variable gain amplifier 14 and the variable gain amplifier 24. One gain is sequentially switched. Then, the control unit 70 stores control values for the variable gain amplifier 14 and the variable gain amplifier 24 when the output of the detection unit 40 is inverted. On the other hand, when the control unit 70 instructs the input selector 60 to select an actual high frequency signal and inputs the actual high frequency signal to the level shifter 30, the control unit 70 stores the variable gain amplifier 14 and the variable gain amplifier 24 first. Control with the control value.
  • the control unit 70 can also control at least one of the variable gain amplifier 14 and the variable gain amplifier 24 to time-division-control the high-frequency power detection circuit. That is, the control unit 70 cyclically switches the gain of at least one of the variable gain amplifier 14 and the variable gain amplifier 24. As described above, calibration and time division control may be combined.
  • the resistor arrays 110 and 210 may be formed by connecting three or more resistor elements in series.
  • the variable gain amplifier 24 may amplify the intermediate terminal voltage of the resistor string 210 instead of the source voltage of the transistor 201.
  • variable gain amplifier 14 or the variable gain amplifier 24 can be omitted. However, by providing the variable gain amplifier 14 and the variable gain amplifier 24, it is possible to perform finer calibration and time division detection of more power levels. Alternatively, either the variable gain amplifier 14 or the variable gain amplifier 24 may be replaced with a selector.
  • FIG. 3 shows a configuration of a high-frequency power detection circuit according to the third embodiment.
  • the variable gain amplifier 16 is inserted between the input selector 60 and the level shifter 30 without the selector 12 of the high-frequency power detection circuit of FIG. Only differences from the first embodiment will be described below.
  • the detection unit 40 detects the intermediate terminal voltage of the resistor string 110 in the envelope detection circuit 10 based on the output voltage of the selector 22. Although the voltage at the connection point between the resistance element 115 and the resistance element 116 is detected here, other intermediate terminal voltages may be detected.
  • the control unit 70 controls the variable gain amplifier 16, the selector 22, and the input selector 60 to calibrate the high frequency power detection circuit. Specifically, the control unit 70 instructs the input selector 60 to select a high-frequency reference signal so that the high-frequency reference signal is input to the level shifter 30 and outputs the gain of the variable gain amplifier 16 and the output of the selector 22. At least one of these is sequentially switched. Then, the control unit 70 stores control values for the variable gain amplifier 16 and the selector 22 when the output of the detection unit 40 is inverted. On the other hand, when the control unit 70 instructs the input selector 60 to select an actual high-frequency signal and inputs the actual high-frequency signal to the level shifter 30, the control value stored in the variable gain amplifier 16 and the selector 22 first. To control.
  • the control unit 70 can also control at least one of the variable gain amplifier 16 and the selector 22 to time-division-control the high-frequency power detection circuit. That is, the control unit 70 cyclically switches at least one of the gain of the variable gain amplifier 16 and the output of the selector 22. As described above, calibration and time division control may be combined.
  • selector 22 can be omitted. However, by providing the selector 22, finer calibration and time division detection of more power levels are possible. Alternatively, the selector 22 may be replaced with a variable gain amplifier.
  • the envelope detection circuit is configured without using a current source, and the reference voltage is generated by the replica of the envelope detection circuit without providing an independent reference voltage generation circuit.
  • tolerance to manufacturing variations, temperature fluctuations, power supply voltage fluctuations, etc. is improved, so that the accuracy of high-frequency power detection is improved and miniaturization can be achieved.
  • the accuracy of high frequency power detection can be further improved by performing calibration.
  • a plurality of power levels can be detected by performing time division control.
  • the transistors 101 and 102 may be replaced with P-channel field effect transistors.
  • the resistor strings 110 and 210 and the capacitive elements 120 and 220 are connected to the power supply voltage.
  • the transistors 101 and 102 other types of transistors such as bipolar transistors may be used.
  • each resistance element and each capacitance element that constitute the high-frequency power detection circuit can be realized using transistors.
  • FIG. 4 shows an embodiment of a wireless communication apparatus provided with a high-frequency power detection circuit according to any one of the first to third embodiments.
  • the high frequency signal received by the antenna 1001 is input to the variable gain low noise amplifier 1004 via the high frequency filter 1002 and the transmission / reception selector switch 1003.
  • the reception signal amplified by the low noise amplifier 1004 is supplied to the high frequency power detection circuit 1013 and the mixer 1005.
  • the mixer 1005 mixes the output of the low noise amplifier 1004 and the local signal output from the local signal generator 1012 and down-converts the received signal to the baseband frequency.
  • the output of the mixer 1005 is supplied to a baseband amplifier 1007 having a variable gain through a baseband filter 1006.
  • the reception signal amplified by the baseband amplifier 1007 is supplied to the A / D converter 1016 and the baseband power detection circuit 1015.
  • the A / D converter 1016 converts the input received signal into a digital signal.
  • the digital signal processor 1017 processes the digital output of the A / D converter 1016.
  • the high frequency power detection circuit 1013 and the baseband power detection circuit 1015 detect the output power levels of the low noise amplifier 1004 and the baseband amplifier 1007.
  • the automatic gain control circuit 1018 performs feedback control so that the gains of the low-noise amplifier 1004 and the baseband amplifier 1007 become values adapted to both the power levels.
  • the gain of the baseband amplifier 1007 is lowered before the input signal of the A / D converter 1016 is distorted, and then the low noise amplifier 1004 Optimal control is performed to lower the gain.
  • the baseband amplifier 1007 is raised after the gain of the low noise amplifier 1004 is increased to a level at which the input received signal of the A / D converter 1016 is not distorted. Optimal control is performed so as to increase the gain.
  • the digital signal output from the digital signal processor 1017 is converted into an analog signal by the D / A converter 1019.
  • the analog signal is supplied to the mixer 1010 via the baseband filter 1011.
  • the mixer 1010 mixes the output signal of the baseband filter 1011 and the local signal output from the local signal generator 1012 and up-converts the transmission signal to a high frequency.
  • This high-frequency transmission signal is amplified to a desired power level by a variable gain driver amplifier 1009 and a power amplifier 1008 and supplied to a high-frequency power detection circuit 1014 and a transmission / reception selector switch 1003.
  • the high-frequency transmission signal is transmitted from the antenna 1001 via the transmission / reception selector switch 1003 and the high-frequency filter 1002.
  • the high frequency power detection circuit 1014 detects the output power level of the power amplifier 1008. Based on the detection result, the automatic gain control circuit 1020 performs feedback control so that the gain of the power amplifier 1008 becomes a value adapted to both the power levels.
  • one high frequency power detection circuit may also be used as the high frequency power detection circuits 1013 and 1014.
  • the high-frequency power detection circuit according to the present invention can detect the power level of a high-frequency signal with high accuracy and can be miniaturized, and thus is useful for a portable radio terminal such as a mobile phone.
  • Envelope detection circuit (first envelope detection circuit) 12 selector 14 variable gain amplifier 16 variable gain amplifier 20 envelope detection circuit (second envelope detection circuit) DESCRIPTION OF SYMBOLS 22 Selector 24 Variable gain amplifier 30 Level shifter 40 Detection part 50 High frequency reference signal generation part 52 Local signal generator 54 Amplifier 56 Attenuator 60 Input selector 70 Control part 1013, 1014 High frequency power detection circuit

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

　第１及び第２の包絡線検波回路（１０、２０）は同じ回路構成をしており、前者は入力された高周波信号を検波し、後者は電力レベル検出のための基準電圧を生成する。検出部（４０）は、第２の包絡線検波回路（２０）の出力を選択するセレクタ（２２）の出力電圧を基準にして、第１の包絡線検波回路（１０）の出力を選択するセレクタ（１２）の出力電圧を検出する。制御部（７０）は、入力セレクタ（６０）を制御して、高周波参照信号生成部（５０）が生成する高周波参照信号を入力した状態で二つのセレクタ（１２、２２）に対する制御値を決定・記憶し、現実の高周波信号を入力するときには当該記憶した制御値で二つのセレクタ（１２、２２）を制御する。

Description

高周波電力検波回路及び無線通信装置
　本発明は、高周波信号の電力検波回路に関し、特に、無線通信装置における自動利得制御や自動電力レベル制御などに有用な高周波電力検波回路に関する。
　近年、携帯電話端末には電話機能以外にデジタルテレビ、ＦＭラジオ、ブルートゥース（登録商標）、無線ＬＡＮといった複数の無線システムが搭載されている。そして、無線通信端末とそれを構成するモジュールの小型化、低価格化に対する高い要求を満たすために、これまで集積化されていなかった高性能な回路システムが無線通信チップに集積化されつつある。高周波信号の電力検波回路（高周波電力検波回路）はその一例である。
　無線通信装置において、高周波電力検波回路は、アンテナから入力された受信信号の強度に応じて受信系の増幅器やミキサの利得を自動制御するためや、電力増幅器の出力信号レベルを検出して送信系の電力増幅器の利得を自動制御するために用いられる。このような自動制御システムは、信頼性の高い無線通信を実現するためにほとんどの無線通信送受信装置に組み込まれている。
　一般的に、自動利得制御は、集積回路（ＩＣ）内部で生成した基準信号と包絡線検波回路の出力信号との比較結果に基づいて行われる。したがって、制御システムの正確さは内部基準信号と包絡線検波回路の出力信号の精度によって決まる。このため、半導体プロセスの微細化に伴う電源電圧の低下や製造ばらつきの増加によって無線通信送受信用ＩＣの受信信号が歪み、また、雑音の混入が大きくなり、無線通信品質が悪化してしまう。
　急速に普及している移動体向け地上波デジタルテレビ（ISDB-T、いわゆるワンセグ）は、広帯域の無線通信帯域を使用するという特徴を有する。このようなワンセグ受信用のＩＣは、携帯電話端末に組み込まれている場合が多いため、アンテナとワンセグチューナーとの間に高周波フィルタを設けても、帯域内外のさまざまな妨害波がアンテナと端末内輻射によってチューナーに入力されてしまう。また、通信品質を高めるために、受信チャンネルや電波状況に応じて検波電力レベルを動的に切り替える必要性もある。したがって、製造ばらつきの大きい半導体微細プロセスを用いつつ、低価格で従来よりもさらに精度の高い高周波電力検波回路を実現する必要がある。さらに、製品ライフサイクルの短縮化に対応するため、設計が容易で、可能な限り出荷前の製造ばらつき調整が不要な検波回路が求められる。
　従来の高周波電力検波回路は、主としてトランジスタと電流源と容量からなる包絡線検波回路を多く用いている（例えば、非特許文献１参照）。また、検波誤差を低減するためにＤＣ基準電圧をＡＣ（方形波）基準電圧に変換する高周波電力検波回路などが提案されている（例えば、特許文献１参照）。
　図５は、従来の高周波電力検波回路の構成を示す。入力された高周波信号はレベルシフタ１によってその中心レベルがシフトされてから包絡線検波回路２におけるトランジスタ２１のベースに入力される。包絡線検波回路２において、トランジスタ２１のコレクタは電源電圧ノードに接続されており、エミッタとグランドノードとの間には電流源２２と容量素子２３とが並列接続されている。ここで、容量素子２３の容量値を十分に大きくすることで、トランジスタ２１のエミッタから、ベースに入力された高周波信号の包絡線を取り出すことができる。
　一方、包絡線検波回路３もまた包絡線検波回路２と同様に、トランジスタ３１と、そのエミッタに並列接続された電流源３２及び容量素子３３とから構成されている。トランジスタ３１のベースには基準電圧生成回路４で生成された基準電圧が印加され、エミッタから基準信号が出力される。そして、ローパスフィルタ５は、包絡線検波回路２及び３の出力差に基づいて高周波信号の電力検波結果を出力する。基準電圧生成回路４は印加するＤＣ基準電圧Ｖｒｅｆを変化させることで検知したい電力に対応した基準電圧を生成することができ、これにより、複数のレベルの電力を検波できるようになっている。このように、包絡線検波回路２とそのレプリカ（包絡線検波回路３）で高周波電力検波回路を構成することで、温度や電源電圧、製造工程におけるトランジスタのしきい値ばらつきなどによる検波出力の変動の低減を図っている。
国際公開第２００４／０４０７９５号パンフレット
Stephen L. Wong and Sifen Luo, "A 2.7-5.5 V, 0.2-1 W BiCMOS RF Driver Amplifier IC with Closed-Loop Power Control and Biasing Functions", IEEE JOUNAL OF SOLID STATE CIRCUITS, VOL. 33, NO. 12, DECEMBER 1998, PP. 2259-2264
　従来の高周波電力検波回路では、基準電圧を生成するために電流源と抵抗列とが必須となるため、製造ばらつき、温度変動、電源電圧変動などにより電流や抵抗の絶対値がばらつき、検波電力レベルに誤差が生じてしまう。また、包絡線検波回路とそのレプリカにおける電流源は、通常、カレントミラー回路で構成されるが、入力基準電流の誤差と、カレントミラー回路を構成するペアトランジスタのしきい値のミスマッチにより検波電力レベルに誤差が生じてしまう。さらに、従来の高周波電力検波回路は、二つの包絡線検波回路以外に基準電圧生成回路を必要とするため、回路規模が大きくなってしまう。
　上記問題に鑑み、製造ばらつき、温度変動、電源電圧変動などに起因する検出誤差が小さく、さらに、回路面積を小さくすることができる高周波電力検波回路及びそのような回路を備えた無線通信装置を提供することを課題とする。
　上記課題を解決するために本発明では次のような手段を講じた。すなわち、入力された高周波信号の中心レベルを所定の電圧にシフトするレベルシフタと、抵抗列、抵抗列に並列接続された容量素子、及び抵抗列と容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタを有する第１及び第２の包絡線検波回路と、第１の包絡線検波回路における抵抗列の複数の中間端子電圧の中からいずれか一つを選択するセレクタと、第２の包絡線検波回路における抵抗列の全体電圧又は中間端子電圧を基準にして、セレクタの出力電圧を検出する検出部とを備えている高周波電力検波回路において、第１の包絡線検波回路におけるトランジスタのゲート又はベースにはレベルシフタの出力が与えられ、第２の包絡線検波回路におけるトランジスタのゲート又はベースには所定の電圧が与えられるものとする。
　また、上記レベルシフタ及び第１及び第２の包絡線検波回路と、第２の包絡線検波回路における抵抗列の全体電圧又は複数の中間端子電圧の中からいずれか一つを選択するセレクタと、セレクタの出力電圧を基準にして、第１の包絡線検波回路における抵抗列の中間端子電圧を検出する検出部とを備えている高周波電力検波回路において、第１の包絡線検波回路におけるトランジスタのゲート又はベースにはレベルシフタの出力が与えられ、第２の包絡線検波回路におけるトランジスタのゲート又はベースには所定の電圧が与えられるものとする。
　また、上記レベルシフタ及び第１及び第２の包絡線検波回路と、第１の包絡線検波回路における抵抗列の中間端子電圧を増幅する可変利得増幅器と、第２の包絡線検波回路における抵抗列の全体電圧又は中間端子電圧を基準にして、可変利得増幅器の出力電圧を検出する検出部とを備えている高周波電力検波回路において、第１の包絡線検波回路におけるトランジスタのゲート又はベースにはレベルシフタの出力が与えられ、第２の包絡線検波回路におけるトランジスタのゲート又はベースには所定の電圧が与えられるものとする。
　また、上記レベルシフタ及び第１及び第２の包絡線検波回路と、第２の包絡線検波回路における抵抗列の全体電圧又は中間端子電圧を増幅する可変利得増幅器と、可変利得増幅器の出力電圧を基準にして、第１の包絡線検波回路における抵抗列の中間端子電圧を検出する検出部とを備えている高周波電力検波回路において、第１の包絡線検波回路におけるトランジスタのゲート又はベースにはレベルシフタの出力が与えられ、第２の包絡線検波回路におけるトランジスタのゲート又はベースには所定の電圧が与えられるものとする。
　また、入力された高周波信号を増幅する可変利得増幅器と、可変利得増幅器の出力の中心レベルを所定の電圧にシフトするレベルシフタと、上記第１及び第２の包絡線検波回路と、第２の包絡線検波回路における抵抗列の全体電圧又は中間端子電圧を基準にして、第１の包絡線検波回路における抵抗列の中間端子電圧を検出する検出部とを備えている高周波電力検波回路において、第１の包絡線検波回路におけるトランジスタのゲート又はベースにはレベルシフタの出力が与えられ、第２の包絡線検波回路におけるトランジスタのゲート又はベースには所定の電圧が与えられるものとする。
　これらによると、第１の包絡線検波回路で高周波信号の包絡線が検波され、これと同じ回路構成の第２の包絡線検波回路で電力レベル検出のための基準電圧が生成され、検出部によって第２の包絡線検波回路の出力（構成によってはセレクタ又は可変利得増幅器の出力）を基準にして、第１の包絡線検波回路の出力（構成によってはセレクタ又は可変利得増幅器の出力）が検出されることによって、入力された高周波信号の電力レベルが検波される。ここで、第１及び第２の包絡線検波回路は電流源を用いずに構成可能であり、さらに、基準電圧生成回路を別途設ける必要がないため抵抗素子の総数が少なくて済む。また、セレクタ又は可変利得増幅器を適宜制御することでキャリブレーション及び複数の電力レベルを時分割で検出することができる。これにより、従来に比べて、製造ばらつき、温度変動、電源電圧変動などに対する耐性が向上して高周波電力検波の精度が向上するとともに小型化を図ることができる。
　好ましくは、上記の高周波電力検波回路は、高周波参照信号を生成する高周波参照信号生成部と、現実の高周波信号及び高周波参照信号のいずれか一つを選択してレベルシフタに入力する入力セレクタと、入力セレクタ及びセレクタ（構成によっては可変利得増幅器）を制御する制御部とを備えている。そして、制御部は、レベルシフタに高周波参照信号を入力した状態でセレクタの出力（構成によっては可変利得増幅器の利得）を順次切り替えて検出部の出力が反転したときのセレクタ（構成によっては可変利得増幅器）に対する制御値を記憶し、現実の高周波信号をレベルシフタに入力するときにはセレクタ（構成によっては可変利得増幅器）を記憶した制御値で制御する。具体的には、高周波参照信号生成部は、ローカル信号発生器と、ローカル信号発生器の出力を電源電圧に比例した振幅にクリッピングする増幅器と、増幅器の出力を減衰させる減衰器とを備えている。より具体的には、増幅器はインバータ回路が多段接続されたものである。これによると、高周波電力検波回路のキャリブレーションを行って、ばらつきの少ない高精度の高周波電力検波が可能となる。
　また、好ましくは、上記の高周波電力検波回路は、セレクタの出力（構成によっては可変利得増幅器の利得）をサイクリックに切り替える制御部を備えている。これによると、複数の電力レベルを時分割で検出することができる。
　本発明によると、高周波電力検波回路について、製造ばらつき、温度変動、電源電圧変動などに起因する検出誤差を小さくすることができる。さらに、高周波電力検波回路を小型化してＩＣ上での占有面積を小さくすることができる。そして、このような高周波電力検波回路を無線通信装置に搭載することによって、送受信システムの通信品質を向上させることができる。
図１は、第１の実施形態に係る高周波電力検波回路の構成図である。 図２は、第２の実施形態に係る高周波電力検波回路の構成図である。 図３は、第３の実施形態に係る高周波電力検波回路の構成図である。 図４は、無線通信装置の構成図である。 図５は、従来の高周波電力検波回路の構成図である。
　（第１の実施形態）
　図１は、第１の実施形態に係る高周波電力検波回路の構成を示す。包絡線検波回路１０において、Ｎチャネル電界効果トランジスタ１０１のドレインは電源電圧Ｖｄｄに接続され、ソースには直列接続された６つの抵抗素子１１１、１１２、１１３、１１４、１１５及び１１６からなる抵抗列１１０と、容量素子１２０とが並列接続されている。もう一つの包絡線検波回路２０は、包絡線検波回路１０と同じ回路構成をしている。すなわち、包絡線検波回路２０において、Ｎチャネル電界効果トランジスタ２０１のドレインは電源電圧Ｖｄｄに接続され、ソースには直列接続された６つの抵抗素子２１１、２１２、２１３、２１４、２１５及び２１６からなる抵抗列２１０と、容量素子２２０とが並列接続されている。包絡線検波回路１０及び２０において互いに対応する素子の特性値も同じとなっている。例えば、容量素子１２０と容量素子２２０とは同じ静電容量を有する。
　レベルシフタ３０は、入力された高周波信号の中心レベルを所定の電圧にシフトする。具体的には、レベルシフタ３０は、容量素子３０１で高周波信号のＤＣ成分をカットし、代わりに抵抗素子３０２を介してバイアス電圧Ｖｂを印加するような構成となっている。なお、バイアス電圧Ｖｂは、電力レベルの絶対値を決めるＤＣ参照電圧であるため、製造ばらつき、温度変動、電源電圧変動によって変化しにくいものであることが望ましい。
　レベルシフタ３０の出力は包絡線検波回路１０におけるトランジスタ１０１のゲートに入力される。トランジスタ１０１は、ゲートに入力された信号を整流して容量素子１２０を充電する。この作用により、トランジスタ１０１のソース電圧は、高周波信号の振幅に応じた値になる。ここで、抵抗列１１０の全体抵抗と容量素子１２０の容量の積で決まる時定数が入力される高周波信号の１周期よりも十分に大きければ、トランジスタ１０１のソース電圧は高周波信号の包絡線に応じた値になる。
　一方、包絡線検波回路２０におけるトランジスタ２０１のゲートには高周波信号の中心レベルに相当するバイアス電圧Ｖｂが与えられる。包絡線検波回路２０は包絡線検波回路１０のレプリカであるため、トランジスタ２０１のソース電圧は、高周波信号が入力されないときのトランジスタ１０１のソース電圧相当となる。したがって、トランジスタ２０１のソース電圧を基準電圧として、当該基準電圧と包絡線検波回路１０による検波信号とを比較することで、入力された高周波信号の電力レベルを検波することができる。なお、容量素子２２０は、電源電圧Ｖｄｄに混入するノイズを除去する役割を果たす。
　しかし、高周波信号が入力されているときには、トランジスタ１０１のソース電圧はトランジスタ２０１のソース電圧よりも必ず高くなるため、単にこれらソース電圧を比較しても高周波信号の電力レベルを検波することはできない。そこで、包絡線検波回路１０における抵抗列１１０の中間端子電圧を検波対象とする。なお、抵抗素子１１１～１１６の抵抗比を適当な値にすれば、抵抗列１１０の中間端子電圧をトランジスタ２０１のソース電圧以下にすることが可能である。
　セレクタ１２は、包絡線検波回路１０における抵抗素子１１１～１１６の各接続点の電圧である中間端子電圧の中からいずれか一つを選択する。セレクタ２２は、包絡線検波回路２０におけるトランジスタ２０１のソース電圧、すなわち、抵抗列２１０の全体電圧及び抵抗素子２１１～２１６の各接続点の電圧である中間端子電圧の中からいずれか一つを選択する。検出部４０は、セレクタ２２の出力電圧を基準にして、セレクタ１０の出力電圧を検出する。具体的には、検出部４０は、比較器で構成することができる。当該比較結果から、入力された高周波信号の電力レベルを知ることができる。なお、図５に示したローパスフィルタやＡ／Ｄ変換器などで検出部４０を構成してもよい。
　高周波参照信号生成部５０は、高周波電力検波回路に入力される現実の高周波信号の参照基準となる高周波参照信号を生成する。入力セレクタ６０は、現実の高周波信号及び高周波参照信号のいずれか一つを選択してレベルシフタ３０に入力する。
　制御部７０は、セレクタ１２、セレクタ２２及び入力セレクタ６０を制御して高周波電力検波回路のキャリブレーションを行う。具体的には、制御部７０は、入力セレクタ６０に対して高周波参照信号を選択する指示を出してレベルシフタ３０に高周波参照信号を入力する状態にして、セレクタ１２及びセレクタ２２の少なくとも一方の出力を順次切り替える。そして、制御部７０は、検出部４０の出力が反転したときのセレクタ１２及びセレクタ２２に対する制御値を記憶する。一方、制御部７０は、入力セレクタ６０に対して現実の高周波信号を選択する指示を出してレベルシフタ３０に現実の高周波信号を入力するときには、セレクタ１２及びセレクタ２２を先に記憶した制御値で制御する。
　高周波参照信号はキャリブレーションの際の基準信号となるため、製造ばらつきや温度変動などに影響されにくいことが望ましい。そこで、例えば、ローカル信号発生器５２の出力を増幅器５４で電源電圧に比例した振幅にクリッピングし、さらに減衰器５６で減衰させることで高周波参照信号を生成する。近年の半導体集積回路はばらつきの少ない高精度の電源電圧を内部で生成している。したがって、そのような電源電圧でローカル信号発生器５２の出力をクリッピングすることで製造ばらつきや温度変動などに影響されにくい高周波参照信号を生成することができる。なお、ローカル信号発生器５２は外部のＰＬＬシンセサイザーなどであってもよい。
　増幅器５４は、半導体集積回路内部で生成された電源電圧で動作する一つのインバータ回路で、又は複数のインバータ回路をカスケード接続して構成することができる。カスケード接続の段数を増やすほど最終段の出力は矩形波に近づく。最終段の出力電圧Ｖｏｕｔは次式で表される。ただし、Ｖｄｄは電源電圧、ｎは１以上の整数、ωは入力信号の角周波数である。
Figure JPOXMLDOC01-appb-M000001
　基本波（ω）の信号振幅は第３次高調波（３ω）のそれよりも３倍、すなわち、９．５ｄＢ高くなる。したがって、包絡線検波回路１０に略矩形波の高周波参照信号が入力されると出力はほぼ基本波の振幅で決まる。また、増幅器５４の利得を十分に大きくすることで、ローカル信号発生器５２の出力が小さくてもばらつきの少ない一定振幅の高周波参照信号を生成することができる。
　制御部７０は、セレクタ１２及びセレクタ２２の少なくとも一方を制御して高周波電力検波回路を時分割制御することもできる。すなわち、制御部７０は、セレクタ１２及びセレクタ２２の少なくとも一方の出力をサイクリックに切り替える。例えば、抵抗列２１０の全体電圧を第１の基準電圧、抵抗素子２１２と抵抗素子２１３との接続点の中間端子電圧を第２の基準電圧として、これら二つの基準電圧をセレクタ２２から交互に出力することで、二つの電力レベルを時分割で検波することができる。もちろん、セレクタ２２から出力される基準電圧の数を増やすことで、より多くの電力レベルを時分割で検波することができる。
　キャリブレーションと時分割制御を組み合わせてもよい。この場合、検出しようとする各電力レベルに対応した高周波参照信号でキャリブレーションを行うことが望ましい。そこで、互いに異なる電力レベルの高周波参照信号を生成する高周波参照信号生成部５０を複数設けてもよいし、高周波参照信号生成部５０における減衰器５６の減衰値を可変にしてさまざまな電力レベルの高周波参照信号を生成するようにしてもよい。
　なお、セレクタ１２及びセレクタ２２のいずれか一方は省略可能である。しかし、セレクタ１２及びセレクタ２２の二つを設けることで、より細かなキャリブレーション及びより多くの電力レベルの時分割検出が可能となる。
　（第２の実施形態）
　図２は、第２の実施形態に係る高周波電力検波回路の構成を示す。以下、第１の実施形態と異なる点についてのみ説明する。包絡線検波回路１０において、Ｎチャネル電界効果トランジスタ１０１のドレインは電源電圧Ｖｄｄに接続され、ソースには直列接続された二つの抵抗素子１１１及び１１２からなる抵抗列１１０と、容量素子１２０とが並列接続されている。もう一つの包絡線検波回路２０は、包絡線検波回路１０と同じ回路構成をしている。すなわち、包絡線検波回路２０において、Ｎチャネル電界効果トランジスタ２０１のドレインは電源電圧Ｖｄｄに接続され、ソースには直列接続された二つの抵抗素子２１１及び２１２からなる抵抗列２１０と、容量素子２２０とが並列接続されている。包絡線検波回路１０及び２０において互いに対応する素子の特性値も同じとなっている。例えば、容量素子１２０と容量素子２２０とは同じ静電容量を有する。
　可変利得増幅器１４は、包絡線検波回路１０における抵抗列１１０の中間端子電圧、すなわち、抵抗素子１１１と抵抗素子１１２との接続点の電圧を増幅する。可変利得増幅器２４は、包絡線検波回路２０におけるトランジスタ２０１のソース電圧、すなわち、抵抗列２１０の全体電圧を増幅する。検出部４０は、可変利得増幅器２４の出力電圧を基準にして、可変利得増幅器１４の出力電圧を検出する。
　制御部７０は、可変利得増幅器１４、可変利得増幅器２４及び入力セレクタ６０を制御して高周波電力検波回路のキャリブレーションを行う。具体的には、制御部７０は、入力セレクタ６０に対して高周波参照信号を選択する指示を出してレベルシフタ３０に高周波参照信号を入力する状態にして、可変利得増幅器１４及び可変利得増幅器２４の少なくとも一方の利得を順次切り替える。そして、制御部７０は、検出部４０の出力が反転したときの可変利得増幅器１４及び可変利得増幅器２４に対する制御値を記憶する。一方、制御部７０は、入力セレクタ６０に対して現実の高周波信号を選択する指示を出してレベルシフタ３０に現実の高周波信号を入力するときには、可変利得増幅器１４及び可変利得増幅器２４を先に記憶した制御値で制御する。
　制御部７０は、可変利得増幅器１４及び可変利得増幅器２４の少なくとも一方を制御して高周波電力検波回路を時分割制御することもできる。すなわち、制御部７０は、可変利得増幅器１４及び可変利得増幅器２４の少なくとも一方の利得をサイクリックに切り替える。上述したようにキャリブレーションと時分割制御を組み合わせてもよい。
　なお、抵抗列１１０及び２１０は、３つ以上の抵抗素子を直列接続したものであってもよい。この場合、可変利得増幅器２４はトランジスタ２０１のソース電圧ではなく抵抗列２１０の中間端子電圧を増幅するようにしてもよい。
　また、可変利得増幅器１４及び可変利得増幅器２４のいずれか一方は省略可能である。しかし、可変利得増幅器１４及び可変利得増幅器２４の二つを設けることで、より細かなキャリブレーション及びより多くの電力レベルの時分割検出が可能となる。あるいは、可変利得増幅器１４及び可変利得増幅器２４のいずれか一方をセレクタに置き換えてもよい。
　（第３の実施形態）
　図３は、第３の実施形態に係る高周波電力検波回路の構成を示す。本実施形態に係る高周波電力検波回路は、図１の高周波電力検波回路のセレクタ１２を省略して入力セレクタ６０とレベルシフタ３０の間に可変利得増幅器１６を挿入したものである。以下、第１の実施形態と異なる点についてのみ説明する。
　検出部４０は、セレクタ２２の出力電圧を基準にして、包絡線検波回路１０における抵抗列１１０の中間端子電圧を検出する。ここでは、抵抗素子１１５と抵抗素子１１６との接続点の電圧を検出する構成となっているが、その他の中間端子電圧を検出してもよい。
　制御部７０は、可変利得増幅器１６、セレクタ２２及び入力セレクタ６０を制御して高周波電力検波回路のキャリブレーションを行う。具体的には、制御部７０は、入力セレクタ６０に対して高周波参照信号を選択する指示を出してレベルシフタ３０に高周波参照信号を入力する状態にして、可変利得増幅器１６の利得及びセレクタ２２の出力の少なくとも一方を順次切り替える。そして、制御部７０は、検出部４０の出力が反転したときの可変利得増幅器１６及びセレクタ２２に対する制御値を記憶する。一方、制御部７０は、入力セレクタ６０に対して現実の高周波信号を選択する指示を出してレベルシフタ３０に現実の高周波信号を入力するときには、可変利得増幅器１６及びセレクタ２２を先に記憶した制御値で制御する。
　制御部７０は、可変利得増幅器１６及びセレクタ２２の少なくとも一方を制御して高周波電力検波回路を時分割制御することもできる。すなわち、制御部７０は、可変利得増幅器１６の利得及びセレクタ２２の出力の少なくとも一方をサイクリックに切り替える。上述したようにキャリブレーションと時分割制御を組み合わせてもよい。
　なお、セレクタ２２は省略可能である。しかし、セレクタ２２を設けることで、より細かなキャリブレーション及びより多くの電力レベルの時分割検出が可能となる。あるいは、セレクタ２２を可変利得増幅器に置き換えてもよい。
　以上、各実施形態によると、包絡線検波回路が電流源を用いずに構成され、さらに、独立した基準電圧生成回路を設けずに包絡線検波回路のレプリカによって基準電圧が生成されるため、従来に比べて、製造ばらつき、温度変動、電源電圧変動などに対する耐性が向上して高周波電力検波の精度が向上するとともに小型化を図ることができる。さらに、キャリブレーションを行うことで高周波電力検波の精度をより向上することができる。また、時分割制御を行うことで複数の電力レベルの検出を行うことができる。
　なお、上記の各実施形態において、トランジスタ１０１及び１０２をＰチャネル電界効果トランジスタに置き換えてもよい。この場合、抵抗列１１０及び２１０並びに容量素子１２０及び２２０は電源電圧に接続することとなる。また、トランジスタ１０１及び１０２として、バイポーラトランジスタなどの他のタイプのトランジスタを用いてもよい。また、高周波電力検波回路を構成する各抵抗素子及び各容量素子はトランジスタを用いて実現することができる。
　（無線通信装置の実施形態）
　図４は、第１から第３のいずれかの実施形態に係る高周波電力検波回路を備えた無線通信装置の一実施形態を示す。本実施形態に係る無線通信装置の受信系では、アンテナ１００１が受信した高周波信号は、高周波フィルタ１００２及び送受信切り替えスイッチ１００３を介して可変利得の低雑音増幅器１００４に入力される。低雑音増幅器１００４で増幅された受信信号は、高周波電力検波回路１０１３及びミキサ１００５に供給される。ミキサ１００５は、低雑音増幅器１００４の出力とローカル信号発生器１０１２から出力されるローカル信号とを混合して、受信信号をベースバンド周波数にダウンコンバージョンする。ミキサ１００５の出力は、ベースバンドフィルタ１００６を介して可変利得のベースバンド増幅器１００７に供給される。ベースバンド増幅器１００７で増幅された受信信号は、Ａ／Ｄ変換器１０１６及びベースバンド電力検波回路１０１５に供給される。
　Ａ／Ｄ変換器１０１６は、入力された受信信号をデジタル信号に変換する。デジタル信号プロセッサ１０１７は、Ａ／Ｄ変換器１０１６のデジタル出力を処理する。ここで、高周波電力検波回路１０１３及びベースバンド電力検波回路１０１５は、低雑音増幅器１００４及びベースバンド増幅器１００７の出力電力レベルを検波する。自動利得制御回路１０１８は、その検出結果に基づいて、低雑音増幅器１００４及びベースバンド増幅器１００７のそれぞれの利得を、上記両電力レベルに適応した値となるようにフィードバック制御する。例えば、最小受信感度レベルであった入力信号の電力レベルが高くなった場合、Ａ／Ｄ変換器１０１６の入力信号が歪まないように、ベースバンド増幅器１００７の利得を下げてから低雑音増幅器１００４の利得を下げるように最適制御を行う。逆に、例えば、許容最大入力レベルであった電力レベルが低くなった場合、低雑音増幅器１００４の利得をＡ／Ｄ変換器１０１６の入力受信信号が歪まないレベルにまで上げてからベースバンド増幅器１００７の利得を上げるように最適制御を行う。
　一方、本実施形態に係る無線通信装置の送信系では、デジタル信号プロセッサ１０１７から出力されたデジタル信号は、Ｄ／Ａ変換器１０１９によってアナログ信号に変換される。当該アナログ信号は、ベースバンドフィルタ１０１１を介してミキサ１０１０に供給される。ミキサ１０１０は、ベースバンドフィルタ１０１１の出力信号とローカル信号発生器１０１２から出力されるローカル信号とを混合して、送信信号を高周波にアップコンバージョンする。この高周波送信信号は、可変利得のドライバー増幅器１００９及び電力増幅器１００８によって所望の電力レベルに増幅され、高周波電力検波回路１０１４及び送受信切り替えスイッチ１００３に供給される。そして、高周波送信信号は、送受信切り替えスイッチ１００３及び高周波フィルタ１００２を介してアンテナ１００１から送信される。高周波電力検波回路１０１４は、電力増幅器１００８の出力電力レベルを検波する。自動利得制御回路１０２０は、その検出結果に基づいて、電力増幅器１００８の利得を、上記両電力レベルに適応した値となるようにフィードバック制御する。
　なお、一つの高周波電力検波回路で高周波電力検波回路１０１３及び１０１４を兼用するようにしてもよい。また、上記の無線通信装置の受信系及び送信系をそれぞれ独立させて無線信号受信器及び無線信号送信器を構成することが可能である。
　本発明に係る高周波電力検波回路は、高周波信号の電力レベルを精度よく検波することができ、また、小型化が可能であるため、携帯電話機などの携帯無線端末に有用である。
　１０　　包絡線検波回路（第１の包絡線検波回路）
　１２　　セレクタ
　１４　　可変利得増幅器
　１６　　可変利得増幅器
　２０　　包絡線検波回路（第２の包絡線検波回路）
　２２　　セレクタ
　２４　　可変利得増幅器
　３０　　レベルシフタ
　４０　　検出部
　５０　　高周波参照信号生成部
　５２　　ローカル信号発生器
　５４　　増幅器
　５６　　減衰器
　６０　　入力セレクタ
　７０　　制御部
　１０１３、１０１４　高周波電力検波回路

Claims (14)

  1. 　入力された高周波信号の中心レベルを所定の電圧にシフトするレベルシフタと、
    　抵抗列と、前記抵抗列に並列接続された容量素子と、前記抵抗列と前記容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタとを有する第１及び第２の包絡線検波回路と、
    　前記第１の包絡線検波回路における前記抵抗列の複数の中間端子電圧の中からいずれか一つを選択するセレクタと、
    　前記第２の包絡線検波回路における前記抵抗列の全体電圧又は中間端子電圧を基準にして、前記セレクタの出力電圧を検出する検出部とを備え、
    　前記第１の包絡線検波回路における前記トランジスタのゲート又はベースには前記レベルシフタの出力が与えられ、前記第２の包絡線検波回路における前記トランジスタのゲート又はベースには前記所定の電圧が与えられる
    ことを特徴とする高周波電力検波回路。
  2. 　入力された高周波信号の中心レベルを所定の電圧にシフトするレベルシフタと、
    　抵抗列と、前記抵抗列に並列接続された容量素子と、前記抵抗列と前記容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタとを有する第１及び第２の包絡線検波回路と、
    　前記第１の包絡線検波回路における前記抵抗列の中間端子電圧を増幅する可変利得増幅器と、
    　前記第２の包絡線検波回路における前記抵抗列の全体電圧又は中間端子電圧を基準にして、前記可変利得増幅器の出力電圧を検出する検出部とを備え、
    　前記第１の包絡線検波回路における前記トランジスタのゲート又はベースには前記レベルシフタの出力が与えられ、前記第２の包絡線検波回路における前記トランジスタのゲート又はベースには前記所定の電圧が与えられる
    ことを特徴とする高周波電力検波回路。
  3. 　入力された高周波信号の中心レベルを所定の電圧にシフトするレベルシフタと、
    　抵抗列と、前記抵抗列に並列接続された容量素子と、前記抵抗列と前記容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタとを有する第１及び第２の包絡線検波回路と、
    　前記第２の包絡線検波回路における前記抵抗列の全体電圧又は中間端子電圧を増幅する可変利得増幅器と、
    　前記可変利得増幅器の出力電圧を基準にして、前記第１の包絡線検波回路における前記抵抗列の中間端子電圧を検出する検出部とを備え、
    　前記第１の包絡線検波回路における前記トランジスタのゲート又はベースには前記レベルシフタの出力が与えられ、前記第２の包絡線検波回路における前記トランジスタのゲート又はベースには前記所定の電圧が与えられる
    ことを特徴とする高周波電力検波回路。
  4. 　入力された高周波信号を増幅する可変利得増幅器と、
    　前記可変利得増幅器の出力の中心レベルを所定の電圧にシフトするレベルシフタと、
    　抵抗列と、前記抵抗列に並列接続された容量素子と、前記抵抗列と前記容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタとを有する第１及び第２の包絡線検波回路と、
    　前記第２の包絡線検波回路における前記抵抗列の全体電圧又は中間端子電圧を基準にして、前記第１の包絡線検波回路における前記抵抗列の中間端子電圧を検出する検出部とを備え、
    　前記第１の包絡線検波回路における前記トランジスタのゲート又はベースには前記レベルシフタの出力が与えられ、前記第２の包絡線検波回路における前記トランジスタのゲート又はベースには前記所定の電圧が与えられる
    ことを特徴とする高周波電力検波回路。
  5. 請求項１の高周波電力検波回路において、
    　高周波参照信号を生成する高周波参照信号生成部と、
    　現実の高周波信号及び前記高周波参照信号のいずれか一つを選択して前記レベルシフタに入力する入力セレクタと、
    　前記入力セレクタ及び前記セレクタを制御する制御部とを備え、
    　前記制御部は、前記レベルシフタに前記高周波参照信号を入力した状態で前記セレクタの出力を順次切り替えて前記検出部の出力が反転したときの前記セレクタに対する制御値を記憶し、前記現実の高周波信号を前記レベルシフタに入力するときには前記セレクタを前記記憶した制御値で制御するものである
    ことを特徴とする高周波電力検波回路。
  6. 　入力された高周波信号の中心レベルを所定の電圧にシフトするレベルシフタと、
    　抵抗列と、前記抵抗列に並列接続された容量素子と、前記抵抗列と前記容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタとを有する第１及び第２の包絡線検波回路と、
    　前記第２の包絡線検波回路における前記抵抗列の全体電圧及び複数の中間端子電圧の中からいずれか一つを選択するセレクタと、
    　前記セレクタの出力電圧を基準にして、前記第１の包絡線検波回路における前記抵抗列の中間端子電圧を検出する検出部と、
    　高周波参照信号を生成する高周波参照信号生成部と、
    　現実の高周波信号及び前記高周波参照信号のいずれか一つを選択して前記レベルシフタに入力する入力セレクタと、
    　前記入力セレクタ及び前記セレクタを制御する制御部とを備え、
    　前記第１の包絡線検波回路における前記トランジスタのゲート又はベースには前記レベルシフタの出力が与えられ、前記第２の包絡線検波回路における前記トランジスタのゲート又はベースには前記所定の電圧が与えられ、
    　前記制御部は、前記レベルシフタに前記高周波参照信号を入力した状態で前記セレクタの出力を順次切り替えて前記検出部の出力が反転したときの前記セレクタに対する制御値を記憶し、前記現実の高周波信号を前記レベルシフタに入力するときには前記セレクタを前記記憶した制御値で制御するものである
    ことを特徴とする高周波電力検波回路。
  7. 請求項２及び３のいずれか一つの高周波電力検波回路において、
    　高周波参照信号を生成する高周波参照信号生成部と、
    　現実の高周波信号及び前記高周波参照信号のいずれか一つを選択して前記レベルシフタに入力する入力セレクタと、
    　前記入力セレクタ及び前記可変利得増幅器を制御する制御部とを備え、
    　前記制御部は、前記レベルシフタに前記高周波参照信号を入力した状態で前記可変利得増幅器の利得を順次切り替えて前記検出部の出力が反転したときの前記可変利得増幅器に対する制御値を記憶し、前記現実の高周波信号を前記レベルシフタに入力するときには前記可変利得増幅器を前記記憶した制御値で制御するものである
    ことを特徴とする高周波電力検波回路。
  8. 請求項４の高周波電力検波回路において、
    　高周波参照信号を生成する高周波参照信号生成部と、
    　現実の高周波信号及び前記高周波参照信号のいずれか一つを選択して前記可変利得増幅器に入力する入力セレクタと、
    　前記入力セレクタ及び前記可変利得増幅器を制御する制御部とを備え、
    　前記制御部は、前記可変利得増幅器に前記高周波参照信号を入力した状態で前記可変利得増幅器の利得を順次切り替えて前記検出部の出力が反転したときの前記可変利得増幅器に対する制御値を記憶し、前記現実の高周波信号を前記可変利得増幅器に入力するときには前記可変利得増幅器を前記記憶した制御値で制御するものである
    ことを特徴とする高周波電力検波回路。
  9. 請求項５から８のいずれか一つの高周波電力検波回路において、
    　前記高周波参照信号生成部は、
    　　ローカル信号発生器と、
    　　前記ローカル信号発生器の出力を電源電圧に比例した振幅にクリッピングする増幅器と、
    　　前記増幅器の出力を減衰させる減衰器とを備えている
    ことを特徴とする高周波電力検波回路。
  10. 請求項９の高周波電力検波回路において、
    　前記増幅器は、インバータ回路が多段接続されたものである
    ことを特徴とする高周波電力検波回路。
  11. 請求項１の高周波電力検波回路において、
    　前記セレクタの出力をサイクリックに切り替える制御部を備えている
    ことを特徴とする高周波電力検波回路。
  12. 　入力された高周波信号の中心レベルを所定の電圧にシフトするレベルシフタと、
    　抵抗列と、前記抵抗列に並列接続された容量素子と、前記抵抗列と前記容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタとを有する第１及び第２の包絡線検波回路と、
    　前記第２の包絡線検波回路における前記抵抗列の全体電圧及び複数の中間端子電圧の中からいずれか一つを選択するセレクタと、
    　前記セレクタの出力電圧を基準にして、前記第１の包絡線検波回路における前記抵抗列の中間端子電圧を検出する検出部と、
    　前記セレクタの出力をサイクリックに切り替える制御部とを備え、
    　前記第１の包絡線検波回路における前記トランジスタのゲート又はベースには前記レベルシフタの出力が与えられ、前記第２の包絡線検波回路における前記トランジスタのゲート又はベースには前記所定の電圧が与えられる
    ことを特徴とする高周波電力検波回路。
  13. 請求項２から４のいずれか一つの高周波電力検波回路において、
    　前記可変利得増幅器の利得をサイクリックに切り替える制御部を備えている
    ことを特徴とする高周波電力検波回路。
  14. 　請求項１から１３のいずれか一つに記載の高周波電力検波回路を備えている
    ことを特徴とする無線通信装置。
PCT/JP2009/004746 2009-04-23 2009-09-18 高周波電力検波回路及び無線通信装置 WO2010122611A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011510096A JP5355687B2 (ja) 2009-04-23 2009-09-18 高周波電力検波回路及び無線通信装置
US13/238,808 US8736249B2 (en) 2009-04-23 2011-09-21 High frequency power detector circuit and radio communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-105593 2009-04-23
JP2009105593 2009-04-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/238,808 Continuation US8736249B2 (en) 2009-04-23 2011-09-21 High frequency power detector circuit and radio communication device

Publications (1)

Publication Number Publication Date
WO2010122611A1 true WO2010122611A1 (ja) 2010-10-28

Family

ID=43010749

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004746 WO2010122611A1 (ja) 2009-04-23 2009-09-18 高周波電力検波回路及び無線通信装置

Country Status (3)

Country Link
US (1) US8736249B2 (ja)
JP (1) JP5355687B2 (ja)
WO (1) WO2010122611A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380695A (zh) * 2018-04-13 2019-10-25 中国科学院微电子研究所 自激式全固态射频电源

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8750813B2 (en) * 2009-05-21 2014-06-10 Broadcom Corporation Method and system for a dynamic transmission gain control using a dedicated power amplifier driver in a radio frequency transmitter
US10367538B2 (en) * 2014-04-11 2019-07-30 Catalyst Lifestyle Limited Waterproof case
JP2016001865A (ja) 2014-05-21 2016-01-07 パナソニックＩｐマネジメント株式会社 検波校正回路及び送信装置
SG10201609616TA (en) * 2016-09-06 2018-04-27 Apple Inc Electronic device with cooling fan
US10218326B2 (en) * 2016-10-28 2019-02-26 Qualcomm Incorporated Source follower based envelope tracking for power amplifier biasing
DE102017117700B4 (de) * 2017-08-04 2019-11-14 Kathrein Automotive Gmbh Schaltungsanordnung zur Kompensation einer Signaldämpfung bei der Übertragung von Signalen von oder zu einem Mobilfunkgerät und ein zugehöriges Verfahren
CN113098548B (zh) * 2021-04-09 2022-11-29 波达通信设备（广州）有限公司 发射链路、发射链路校准方法、装置和数字收发信机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314341A (ja) * 2001-04-18 2002-10-25 Alps Electric Co Ltd 送信器の検波回路
JP2003125012A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd Ａｇｃ付きａｓｋ復調装置
JP2005142955A (ja) * 2003-11-07 2005-06-02 Mitsubishi Electric Corp 電力検波器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789928A (en) * 1995-11-01 1998-08-04 Sundstrand Corporation Circuit and method for discriminating the source of waveform distortion in an electric power generation and distribution system
KR100994272B1 (ko) 2002-10-30 2010-11-12 어드밴스드 마이크로 디바이시즈, 인코포레이티드 자동 전력 레벨 제어용 집적 ｒｆ 신호 레벨 검출기
US8405382B2 (en) * 2009-10-19 2013-03-26 Eaton Corporation Selectable delta or wye voltage configuration for power measurement
JP5584527B2 (ja) * 2010-06-21 2014-09-03 ルネサスエレクトロニクス株式会社 電圧検出システム及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314341A (ja) * 2001-04-18 2002-10-25 Alps Electric Co Ltd 送信器の検波回路
JP2003125012A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd Ａｇｃ付きａｓｋ復調装置
JP2005142955A (ja) * 2003-11-07 2005-06-02 Mitsubishi Electric Corp 電力検波器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380695A (zh) * 2018-04-13 2019-10-25 中国科学院微电子研究所 自激式全固态射频电源

Also Published As

Publication number Publication date
JPWO2010122611A1 (ja) 2012-10-22
US8736249B2 (en) 2014-05-27
JP5355687B2 (ja) 2013-11-27
US20120007580A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5355687B2 (ja) 高周波電力検波回路及び無線通信装置
US7522891B2 (en) High frequency peak power detection circuit
US8346198B2 (en) Low noise amplifier for a radio receiver
US20070004373A1 (en) Input stage for an amplifier
US7795979B2 (en) Automatic gain control circuit and low noise amplifying circuit
KR102046138B1 (ko) 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서
KR20060045501A (ko) 자동이득제어 회로
JP2009105726A (ja) 高周波電力検波回路及び無線通信装置
US7171179B2 (en) Adjustment of a received signal strength indication module
US7307478B2 (en) Adjustable power amplifier and applications thereof
US9496906B2 (en) Receiver with wide gain range
US7355471B2 (en) Circuit for DC offset cancellation
US20100201448A1 (en) Output circuit of radio-frequency transmitter
US7511557B2 (en) Quadrature mixer circuit and RF communication semiconductor integrated circuit
JP4444174B2 (ja) 周波数変換器及び無線機
CN111294012B (zh) 电容器电路及电容倍增式滤波器
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
JPWO2006022132A1 (ja) 高周波回路およびこれを用いた通信装置
JP2008098771A (ja) 低雑音増幅器
US6876257B2 (en) Gain control circuit, and a radio communication apparatus using the same
JP5365474B2 (ja) プログラマブル可変利得増幅器及び無線通信装置
JP2009089218A (ja) 信号受信機とその調整方法並びに無線通信装置
US8121561B2 (en) Power tuning system and method for power amplifier
US10014836B1 (en) Open-loop linear VGA
JP6349242B2 (ja) 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09843611

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011510096

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09843611

Country of ref document: EP

Kind code of ref document: A1