JP2002314341A - 送信器の検波回路 - Google Patents
送信器の検波回路Info
- Publication number
- JP2002314341A JP2002314341A JP2001120090A JP2001120090A JP2002314341A JP 2002314341 A JP2002314341 A JP 2002314341A JP 2001120090 A JP2001120090 A JP 2001120090A JP 2001120090 A JP2001120090 A JP 2001120090A JP 2002314341 A JP2002314341 A JP 2002314341A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- voltage
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/08—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements
- H03D1/10—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements of diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 ダイナミックレンジの広い検波回路を小型化
可能な回路で提供する。 【解決手段】 電力増幅器から出力される送信信号を第
一の整流回路４で整流し、電圧電流変換回路２３の第一
のトランジスタに入力すると共に、第二の整流回路５か
ら基準電圧を出力し、電圧電流変換回路２３の第二のト
ランジスタ２６に入力する。第二のトランジスタ２６の
出力電流から第一のカレントミラー回路２９を介して第
一のトランジスタ２５の出力電流を引いて、電力増幅器
１の出力電圧に比例した電流を二端子型のＰＮ接合型電
子素子３１に通流する。そして、その電流の対数に比例
した電圧をＰＮ接合型電子素子３１の両端間から出力す
る。
可能な回路で提供する。 【解決手段】 電力増幅器から出力される送信信号を第
一の整流回路４で整流し、電圧電流変換回路２３の第一
のトランジスタに入力すると共に、第二の整流回路５か
ら基準電圧を出力し、電圧電流変換回路２３の第二のト
ランジスタ２６に入力する。第二のトランジスタ２６の
出力電流から第一のカレントミラー回路２９を介して第
一のトランジスタ２５の出力電流を引いて、電力増幅器
１の出力電圧に比例した電流を二端子型のＰＮ接合型電
子素子３１に通流する。そして、その電流の対数に比例
した電圧をＰＮ接合型電子素子３１の両端間から出力す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、送信器の出力電力
を検波する回路に関する。
を検波する回路に関する。
【０００２】
【従来の技術】携帯電話機等に用いられる従来の送信器
の検波回路を図４に従って説明する。送信信号は、電力
増幅器５１で所定の出力電力まで増幅され、アンテナ５
２から送信される。電力増幅器５１の送信信号の一部は
検波回路５３で倍電圧整流されてから、電力増幅器５１
へＡＧＣ電圧として出力される。そして、電力増幅器５
１の出力電圧が一定となるように電力増幅器５１の増幅
度が制御される。
の検波回路を図４に従って説明する。送信信号は、電力
増幅器５１で所定の出力電力まで増幅され、アンテナ５
２から送信される。電力増幅器５１の送信信号の一部は
検波回路５３で倍電圧整流されてから、電力増幅器５１
へＡＧＣ電圧として出力される。そして、電力増幅器５
１の出力電圧が一定となるように電力増幅器５１の増幅
度が制御される。
【０００３】検波回路５３は、バイアス電圧源５４によ
って順方向の電圧を与えられる第一のダイオード５５と
第一のダイオード５５のカソードにアノードが接続され
る第二のダイオード５６とを有している。第一のダイオ
ード５５のアノードは直流阻止コンデンサ６１を介して
接地されており、第二のダイオード５６のカソードは平
滑コンデンサ６２を介して接地されている。第二のダイ
オード５６のカソードは、直列接続された第一の抵抗５
７と第二の抵抗５８とを介してグランドに接続されてい
る。第一の抵抗５７と第二の抵抗５８との接続点は、出
力端６３に接続されている。
って順方向の電圧を与えられる第一のダイオード５５と
第一のダイオード５５のカソードにアノードが接続され
る第二のダイオード５６とを有している。第一のダイオ
ード５５のアノードは直流阻止コンデンサ６１を介して
接地されており、第二のダイオード５６のカソードは平
滑コンデンサ６２を介して接地されている。第二のダイ
オード５６のカソードは、直列接続された第一の抵抗５
７と第二の抵抗５８とを介してグランドに接続されてい
る。第一の抵抗５７と第二の抵抗５８との接続点は、出
力端６３に接続されている。
【０００４】以上の構成に於ける検波回路５３の動作
は、次の通りとなる。電力増幅器５１からの送信信号の
一部が充電コンデンサ５９、直列抵抗６０を介して第一
のダイオード５５のカソードと第二のダイオード５６の
アノードとの接続点に入力される。送信信号は倍電圧整
流され、第一の抵抗５７と第二の抵抗５８との接続点か
ら出力電力に比例した電圧が出力され、出力端６３から
電力増幅器５１へＡＧＣ電圧として印加される。
は、次の通りとなる。電力増幅器５１からの送信信号の
一部が充電コンデンサ５９、直列抵抗６０を介して第一
のダイオード５５のカソードと第二のダイオード５６の
アノードとの接続点に入力される。送信信号は倍電圧整
流され、第一の抵抗５７と第二の抵抗５８との接続点か
ら出力電力に比例した電圧が出力され、出力端６３から
電力増幅器５１へＡＧＣ電圧として印加される。
【０００５】
【発明が解決しようとする課題】上記の構成において
は、検波回路５３のダイナミックレンジが狭いため、送
信信号の出力電力のダイナミックレンジも狭くなるとい
う問題があった。
は、検波回路５３のダイナミックレンジが狭いため、送
信信号の出力電力のダイナミックレンジも狭くなるとい
う問題があった。
【０００６】そこで、本発明の目的は、ダイナミックレ
ンジの広い検波回路を提供することにある。
ンジの広い検波回路を提供することにある。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明の送信器の検波回路は、電力増幅器から出
力される送信信号を整流する第一の整流回路と、対数増
幅器とを備え、前記対数増幅器を、前記第一の整流回路
の出力電圧に比例した電流を出力する電圧電流変換回路
と、前記電流を通流して前記電流の対数に比例した電圧
がその両端間に表れる二端子型のＰＮ接合型電子素子と
から構成した。
めに、本発明の送信器の検波回路は、電力増幅器から出
力される送信信号を整流する第一の整流回路と、対数増
幅器とを備え、前記対数増幅器を、前記第一の整流回路
の出力電圧に比例した電流を出力する電圧電流変換回路
と、前記電流を通流して前記電流の対数に比例した電圧
がその両端間に表れる二端子型のＰＮ接合型電子素子と
から構成した。
【０００８】また、本発明の検波回路の前記電圧電流変
換回路は、差動動作を行う第一及び第二のトランジスタ
と、前記第一及び第二のトランジスタのコレクタまたは
エミッタのいずれか一方に接続された定電流源と、他方
に接続された第一のカレントミラー回路とを有し、前記
第一のトランジスタまたは前記第二のトランジスタのベ
ースに前記第一の整流回路の出力電圧が入力され、前記
第一のカレントミラー回路の入力端を前記第一のトラン
ジスタに接続すると共に、前記第一のカレントミラー回
路の出力端を前記第二のトランジスタに接続し、前記第
二のトランジスタに流れる電流と前記カレントミラー回
路の前記出力端側のトランジスタに流れる電流との差の
電流を前記ＰＮ接合型電子素子に通流した。
換回路は、差動動作を行う第一及び第二のトランジスタ
と、前記第一及び第二のトランジスタのコレクタまたは
エミッタのいずれか一方に接続された定電流源と、他方
に接続された第一のカレントミラー回路とを有し、前記
第一のトランジスタまたは前記第二のトランジスタのベ
ースに前記第一の整流回路の出力電圧が入力され、前記
第一のカレントミラー回路の入力端を前記第一のトラン
ジスタに接続すると共に、前記第一のカレントミラー回
路の出力端を前記第二のトランジスタに接続し、前記第
二のトランジスタに流れる電流と前記カレントミラー回
路の前記出力端側のトランジスタに流れる電流との差の
電流を前記ＰＮ接合型電子素子に通流した。
【０００９】また、本発明の検波回路は、前記第一の整
流回路と同一構成の第二の整流回路を設け、前記第一及
び第二の整流回路の整流子に同一のバイアス電圧を印加
し、前記第一のトランジスタのベースに前記第一または
第二のいずれか一方の整流回路の出力電圧を入力し、前
記第二のトランジスタのベースに他方の整流回路の出力
電圧を入力した。
流回路と同一構成の第二の整流回路を設け、前記第一及
び第二の整流回路の整流子に同一のバイアス電圧を印加
し、前記第一のトランジスタのベースに前記第一または
第二のいずれか一方の整流回路の出力電圧を入力し、前
記第二のトランジスタのベースに他方の整流回路の出力
電圧を入力した。
【００１０】また、本発明の検波回路の前記ＰＮ接合型
電子素子は、第三のトランジスタからなり、前記第三の
トランジスタのベースとコレクタとを接続して構成され
た。
電子素子は、第三のトランジスタからなり、前記第三の
トランジスタのベースとコレクタとを接続して構成され
た。
【００１１】また、本発明の検波回路の前記ＰＮ接合型
電子素子をダイオードで構成したことを特徴とする請求
項１乃至３のいずれかに記載の送信器の検波回路。
電子素子をダイオードで構成したことを特徴とする請求
項１乃至３のいずれかに記載の送信器の検波回路。
【００１２】また、本発明の検波回路は、前記電圧電流
変換回路と前記ＰＮ接合型電子素子とを１つの集積回路
内に設けた。
変換回路と前記ＰＮ接合型電子素子とを１つの集積回路
内に設けた。
【００１３】また、本発明の検波回路は、前記第一のト
ランジスタまたは第二のトランジスタと第一のカレント
ミラー回路との接続点を第一の抵抗を介してグランドま
たは電源電圧に接続した。
ランジスタまたは第二のトランジスタと第一のカレント
ミラー回路との接続点を第一の抵抗を介してグランドま
たは電源電圧に接続した。
【００１４】
【発明の実施の形態】まず、本発明の送信器の検波回路
の一実施例を図１に従って説明する。送信信号は、電力
増幅器１で増幅された後、所定の出力電力まで増幅され
てアンテナ２から送信される。電力増幅器１から出力さ
れた送信信号の一部は、検波回路３に入力され検波され
る。検波された電圧は、電力増幅器１にＡＧＣ電圧とし
て入力され、電力増幅器１の出力電圧が一定となるよう
に電力増幅器１の増幅度を制御する。
の一実施例を図１に従って説明する。送信信号は、電力
増幅器１で増幅された後、所定の出力電力まで増幅され
てアンテナ２から送信される。電力増幅器１から出力さ
れた送信信号の一部は、検波回路３に入力され検波され
る。検波された電圧は、電力増幅器１にＡＧＣ電圧とし
て入力され、電力増幅器１の出力電圧が一定となるよう
に電力増幅器１の増幅度を制御する。
【００１５】検波回路３は、第一の整流回路４と第二の
整流回路５と対数増幅器６とから構成される。第一の整
流回路４は、ダイオードからなる２つの整流子を有して
おり、第一の整流子８と第二の整流子９とが直列に接続
され、バイアス電圧源７によって順方向の電圧を与えら
れている。第一の整流子８のアノードは第一の直流阻止
コンデンサ１２を介して接地されており、第二の整流子
９のカソードは第一の平滑コンデンサ１４を介して接地
されている。第二の整流子９のカソードは、直列接続さ
れた第一の抵抗１６と第二の抵抗１７とを介して接地さ
れている。第一の抵抗１６と第二の抵抗１７との接続点
は、対数増幅器６の第一の入力端子２１に接続される。
整流回路５と対数増幅器６とから構成される。第一の整
流回路４は、ダイオードからなる２つの整流子を有して
おり、第一の整流子８と第二の整流子９とが直列に接続
され、バイアス電圧源７によって順方向の電圧を与えら
れている。第一の整流子８のアノードは第一の直流阻止
コンデンサ１２を介して接地されており、第二の整流子
９のカソードは第一の平滑コンデンサ１４を介して接地
されている。第二の整流子９のカソードは、直列接続さ
れた第一の抵抗１６と第二の抵抗１７とを介して接地さ
れている。第一の抵抗１６と第二の抵抗１７との接続点
は、対数増幅器６の第一の入力端子２１に接続される。
【００１６】対数増幅器６の第二の入力端子２２には、
第二の整流回路５が接続される。第二の整流回路５は、
第一の整流回路４と同一の構成となっている。第二の整
流回路５は、第三の整流子１０と、第三の整流子１０の
カソードにアノードが接続される第四の整流子１１とを
有している。第三の整流子１０のアノードは第二の直流
阻止コンデンサ１３を介して接地されており、第四の整
流子１１のカソードは第二の平滑コンデンサ１５を介し
て接地されている。第四の整流子１１のカソードは、直
列接続された第三の抵抗１８と第四の抵抗１９とを介し
てグランドに接続されている。そして、第三の整流子１
０と第四の整流子１１とにはバイアス電圧源７からバイ
アス電圧が与えられる。第三の抵抗１８と第四の抵抗１
９との接続点は、対数増幅器６の第二の入力端子２２に
接続される。
第二の整流回路５が接続される。第二の整流回路５は、
第一の整流回路４と同一の構成となっている。第二の整
流回路５は、第三の整流子１０と、第三の整流子１０の
カソードにアノードが接続される第四の整流子１１とを
有している。第三の整流子１０のアノードは第二の直流
阻止コンデンサ１３を介して接地されており、第四の整
流子１１のカソードは第二の平滑コンデンサ１５を介し
て接地されている。第四の整流子１１のカソードは、直
列接続された第三の抵抗１８と第四の抵抗１９とを介し
てグランドに接続されている。そして、第三の整流子１
０と第四の整流子１１とにはバイアス電圧源７からバイ
アス電圧が与えられる。第三の抵抗１８と第四の抵抗１
９との接続点は、対数増幅器６の第二の入力端子２２に
接続される。
【００１７】対数増幅器６は、１つの集積回路内に設け
られており、電圧電流変換回路２３と、ＰＮ接合型電子
素子３１と、反転回路３３と、増幅回路３９とから構成
される。
られており、電圧電流変換回路２３と、ＰＮ接合型電子
素子３１と、反転回路３３と、増幅回路３９とから構成
される。
【００１８】電圧電流変換回路２３は、第一の入力端子
２１にベースが接続されるＰＮＰ型の第三のトランジス
タ２７と第三のトランジスタ２７のエミッタにベースが
接続されるＰＮＰ型の第一のトランジスタ２５と、第二
の入力端子２２にベースが接続されるＰＮＰ型の第四の
トランジスタ２８と、第四のトランジスタ２８のエミッ
タにベースが接続されるＰＮＰ型の第二のトランジスタ
２６と、第一のトランジスタ２５と第二のトランジスタ
２６とのエミッタに接続される第一の定電流源２４と、
第一のトランジスタ２５のコレクタに入力端子が接続さ
れ、第二のトランジスタ２６のコレクタに出力端子が接
続される第一のカレントミラー回路２９と、第二のトラ
ンジスタ２６のコレクタに入力端子が接続される第二の
カレントミラー回路３０とを有している。第一のトラン
ジスタ２５と、第二のトランジスタ２６とは、差動動作
を行う差動増幅器を構成している。第二のトランジスタ
２６のコレクタは集積回路外に設けられた調整用抵抗２
０を介して接地されている。調整用抵抗２０は、集積回
路内の第一のトランジスタ２５と第二のトランジスタ２
６、及び第三のトランジスタ２７と第四のトランジスタ
２８との特性のばらつきを相殺するために所定の電流を
電圧電流変換回路２３の外へ流すための抵抗である。
２１にベースが接続されるＰＮＰ型の第三のトランジス
タ２７と第三のトランジスタ２７のエミッタにベースが
接続されるＰＮＰ型の第一のトランジスタ２５と、第二
の入力端子２２にベースが接続されるＰＮＰ型の第四の
トランジスタ２８と、第四のトランジスタ２８のエミッ
タにベースが接続されるＰＮＰ型の第二のトランジスタ
２６と、第一のトランジスタ２５と第二のトランジスタ
２６とのエミッタに接続される第一の定電流源２４と、
第一のトランジスタ２５のコレクタに入力端子が接続さ
れ、第二のトランジスタ２６のコレクタに出力端子が接
続される第一のカレントミラー回路２９と、第二のトラ
ンジスタ２６のコレクタに入力端子が接続される第二の
カレントミラー回路３０とを有している。第一のトラン
ジスタ２５と、第二のトランジスタ２６とは、差動動作
を行う差動増幅器を構成している。第二のトランジスタ
２６のコレクタは集積回路外に設けられた調整用抵抗２
０を介して接地されている。調整用抵抗２０は、集積回
路内の第一のトランジスタ２５と第二のトランジスタ２
６、及び第三のトランジスタ２７と第四のトランジスタ
２８との特性のばらつきを相殺するために所定の電流を
電圧電流変換回路２３の外へ流すための抵抗である。
【００１９】ＰＮ接合型電子素子３１は、ＮＰＮ型のト
ランジスタからなり、ベースとコレクタとが接続され抵
抗３２を介して３Ｖの定電圧Ｖｃｃが印加され、エミッ
タには、第二のカレントミラー回路３０の出力端が接続
される。
ランジスタからなり、ベースとコレクタとが接続され抵
抗３２を介して３Ｖの定電圧Ｖｃｃが印加され、エミッ
タには、第二のカレントミラー回路３０の出力端が接続
される。
【００２０】反転回路３３は、第五のトランジスタ３４
と、第六のトランジスタ３５とからなる差動増幅器と、
第三のカレントミラー回路３８とからなる。そして、第
五のトランジスタ３４と第六のトランジスタ３５との各
エミッタが第二の定電流源３７に接続される。第六のト
ランジスタ３５のコレクタは第三のカレントミラー回路
３８の入力端に接続される。第五のトランジスタ３４の
ベースは、ＰＮ接合型電子素子３１のエミッタに接続さ
れ、第六のトランジスタ３５のベースには、第七のトラ
ンジスタ３６によって電圧降下された電圧が印加され
る。
と、第六のトランジスタ３５とからなる差動増幅器と、
第三のカレントミラー回路３８とからなる。そして、第
五のトランジスタ３４と第六のトランジスタ３５との各
エミッタが第二の定電流源３７に接続される。第六のト
ランジスタ３５のコレクタは第三のカレントミラー回路
３８の入力端に接続される。第五のトランジスタ３４の
ベースは、ＰＮ接合型電子素子３１のエミッタに接続さ
れ、第六のトランジスタ３５のベースには、第七のトラ
ンジスタ３６によって電圧降下された電圧が印加され
る。
【００２１】増幅回路３９は、第四のカレントミラー回
路４０と第五のカレントミラー回路４１とから構成され
る。第四のカレントミラー回路４０は、出力側のトラン
ジスタ４０ｂのベース＝エミッタ間の面積が入力側のト
ランジスタ４０ａのベース＝エミッタ間の面積の５倍と
なっており、入力端から流入する電流を５倍にして出力
端から流出させている。第四のカレントミラー回路４０
の出力は、第五のカレントミラー回路４１を介して電力
増幅器１にＡＧＣ電圧として出力される。
路４０と第五のカレントミラー回路４１とから構成され
る。第四のカレントミラー回路４０は、出力側のトラン
ジスタ４０ｂのベース＝エミッタ間の面積が入力側のト
ランジスタ４０ａのベース＝エミッタ間の面積の５倍と
なっており、入力端から流入する電流を５倍にして出力
端から流出させている。第四のカレントミラー回路４０
の出力は、第五のカレントミラー回路４１を介して電力
増幅器１にＡＧＣ電圧として出力される。
【００２２】以上の構成において、この実施例の送信器
の検波回路の動作は、次の通りとなる。送信信号が電力
増幅器１で増幅されてアンテナ２から送信される。電力
増幅器１の出力端は、検波回路３にも接続されており、
増幅された送信信号が検波回路３に入力される。
の検波回路の動作は、次の通りとなる。送信信号が電力
増幅器１で増幅されてアンテナ２から送信される。電力
増幅器１の出力端は、検波回路３にも接続されており、
増幅された送信信号が検波回路３に入力される。
【００２３】検波回路３に入力された送信信号は、第一
の整流回路４で倍電圧整流されてその出力電圧が対数増
幅器６の第一の入力端子２１に入力される。
の整流回路４で倍電圧整流されてその出力電圧が対数増
幅器６の第一の入力端子２１に入力される。
【００２４】対数増幅器６に入力された出力電圧は、電
圧電流変換回路２３の第三のトランジスタ２７で増幅さ
れてから、第一のトランジスタ２５に入力される。一
方、第二の整流回路５の出力電圧は基準電圧として、第
四のトランジスタ２８で増幅されてから、第二のトラン
ジスタ２６に入力される。そして、第一のトランジスタ
２５と第二のトランジスタ２６とによって差動増幅され
る。
圧電流変換回路２３の第三のトランジスタ２７で増幅さ
れてから、第一のトランジスタ２５に入力される。一
方、第二の整流回路５の出力電圧は基準電圧として、第
四のトランジスタ２８で増幅されてから、第二のトラン
ジスタ２６に入力される。そして、第一のトランジスタ
２５と第二のトランジスタ２６とによって差動増幅され
る。
【００２５】ここで、第一の整流回路４の出力電圧をＶ
１［Ｖ］、第二の整流回路５の出力電圧をＶ２［Ｖ］、
第一の定電流源２４から流れる電流をＩＴ［ｍＡ］とす
ると、第一のトランジスタ２５のコレクタから第一のカ
レントミラー回路２９に入力される電流Ｉ１［ｍＡ］
は、次の式で表される。
１［Ｖ］、第二の整流回路５の出力電圧をＶ２［Ｖ］、
第一の定電流源２４から流れる電流をＩＴ［ｍＡ］とす
ると、第一のトランジスタ２５のコレクタから第一のカ
レントミラー回路２９に入力される電流Ｉ１［ｍＡ］
は、次の式で表される。
【００２６】
【数１】
【００２７】また、第二のトランジスタ２６から流れる
電流Ｉ２［ｍＡ］は、次の式で表される。
電流Ｉ２［ｍＡ］は、次の式で表される。
【００２８】
【数２】
【００２９】従って、第二のカレントミラー回路３０に
入力される電流Ｉ３［ｍＡ］は、次の式で表される。
入力される電流Ｉ３［ｍＡ］は、次の式で表される。
【００３０】
【数３】
【００３１】そして、第二のカレントミラー回路３０か
ら出力される電流Ｉ４［ｍＡ］は、電流Ｉ３［ｍＡ］に
等しいので、第一の整流回路４と第二の整流回路５との
出力電圧の差の電圧に比例することとなる。また、第一
の整流回路４と第二の整流回路５とに印加されるバイア
ス電圧源７は同一であるため、ＰＮ接合型電子素子３１
に通流する電流は、送信信号の電圧に比例することにな
る。
ら出力される電流Ｉ４［ｍＡ］は、電流Ｉ３［ｍＡ］に
等しいので、第一の整流回路４と第二の整流回路５との
出力電圧の差の電圧に比例することとなる。また、第一
の整流回路４と第二の整流回路５とに印加されるバイア
ス電圧源７は同一であるため、ＰＮ接合型電子素子３１
に通流する電流は、送信信号の電圧に比例することにな
る。
【００３２】ＰＮ接合型電子素子３１に通流する電流を
Ｉ４、ボルツマン定数をｋ、温度をＴ、電子の電荷量を
ｑ、ＰＮ接合型電子素子３１のベース・エミッタ間逆方
向電流をＩｓとおくと、ＰＮ接合型電子素子３１のベー
スとエミッタとの間に発生する電圧Ｖｂｅは、次の式で
表される。
Ｉ４、ボルツマン定数をｋ、温度をＴ、電子の電荷量を
ｑ、ＰＮ接合型電子素子３１のベース・エミッタ間逆方
向電流をＩｓとおくと、ＰＮ接合型電子素子３１のベー
スとエミッタとの間に発生する電圧Ｖｂｅは、次の式で
表される。
【００３３】
【数４】
【００３４】電流Ｉ４は、送信信号の電圧に比例するの
でＩ４＝ｍ２Ｖｉｎとおくと、Ｖｂｅは次の式で表され
る。
でＩ４＝ｍ２Ｖｉｎとおくと、Ｖｂｅは次の式で表され
る。
【００３５】
【数５】
【００３６】反転回路３３には、ＰＮ接合型電子素子３
１のエミッタの電圧が入力されるので、反転回路３３に
入力される電圧Ｖｏは、次の式で表される。但し、定電
圧Ｖｃｃの電圧をＶｃｃ［Ｖ］、抵抗３２の抵抗値をＲ
［Ω］とする。
１のエミッタの電圧が入力されるので、反転回路３３に
入力される電圧Ｖｏは、次の式で表される。但し、定電
圧Ｖｃｃの電圧をＶｃｃ［Ｖ］、抵抗３２の抵抗値をＲ
［Ω］とする。
【００３７】
【数６】
【００３８】第七のトランジスタ３６の電圧降下が適当
な大きさとなるように設計すると、反転回路３３から出
力される電流Ｉ５［ｍＡ］は、次の式で表される。
な大きさとなるように設計すると、反転回路３３から出
力される電流Ｉ５［ｍＡ］は、次の式で表される。
【００３９】
【数７】
【００４０】電流Ｉ５は、第三のカレントミラー回路３
８に入力され、同じ大きさの電流Ｉ６が増幅回路３９に
入力される。増幅回路３９の第四のカレントミラー回路
４０で電流Ｉ６が５倍の大きさに増幅され、第五のカレ
ントミラー回路４１に電流Ｉ７が入力される。そして、
第五のカレントミラー回路４１から出力される電流Ｉ８
が抵抗４２ａ、４２ｂで分圧されて電流Ｉ８に比例した
電圧が出力され、電力増幅器１にＡＧＣ電圧として入力
される。従って、ＡＧＣ電圧は電流Ｉ５に比例するの
で、ＡＧＣ電圧は次の式で表される。
８に入力され、同じ大きさの電流Ｉ６が増幅回路３９に
入力される。増幅回路３９の第四のカレントミラー回路
４０で電流Ｉ６が５倍の大きさに増幅され、第五のカレ
ントミラー回路４１に電流Ｉ７が入力される。そして、
第五のカレントミラー回路４１から出力される電流Ｉ８
が抵抗４２ａ、４２ｂで分圧されて電流Ｉ８に比例した
電圧が出力され、電力増幅器１にＡＧＣ電圧として入力
される。従って、ＡＧＣ電圧は電流Ｉ５に比例するの
で、ＡＧＣ電圧は次の式で表される。
【００４１】
【数８】
【００４２】次に、図２に基づいて本発明の送信器の検
波回路の他の実施形態を説明する。この実施形態におい
て図１に示した一実施の形態との相違点は、第一の整流
回路４の出力が第二のトランジスタ２６のベースに接続
されており、第二の整流回路５の出力が第一のトランジ
スタ２５のベースに接続されている点と、第一〜第四の
トランジスタ２５〜２８がＮＰＮ型トランジスタから構
成されている点と、ＰＮ接合型電子素子３１’がダイオ
ードで構成されている点である。この場合でも、ＰＮ接
合型電子素子３１’からは、送信信号の電圧の対数に比
例した電圧が出力される。
波回路の他の実施形態を説明する。この実施形態におい
て図１に示した一実施の形態との相違点は、第一の整流
回路４の出力が第二のトランジスタ２６のベースに接続
されており、第二の整流回路５の出力が第一のトランジ
スタ２５のベースに接続されている点と、第一〜第四の
トランジスタ２５〜２８がＮＰＮ型トランジスタから構
成されている点と、ＰＮ接合型電子素子３１’がダイオ
ードで構成されている点である。この場合でも、ＰＮ接
合型電子素子３１’からは、送信信号の電圧の対数に比
例した電圧が出力される。
【００４３】ここで、本実施形態の検波回路３の動作を
説明すると、次の通りである。送信信号は、第一の整流
回路４で倍電圧検波され、対数増幅器６の第二の入力端
子２２に入力される。一方、第二の整流回路５の出力が
第一の入力端子２１に接続される。
説明すると、次の通りである。送信信号は、第一の整流
回路４で倍電圧検波され、対数増幅器６の第二の入力端
子２２に入力される。一方、第二の整流回路５の出力が
第一の入力端子２１に接続される。
【００４４】第一の整流回路４の出力電圧をＶ１
［Ｖ］、第二の整流回路５の出力電圧をＶ２［Ｖ］、第
一の定電流源２４から流れる電流をＩＴ［ｍＡ］とする
と、第一のトランジスタ２５のコレクタから第一のカレ
ントミラー回路２９に入力される電流Ｉ１［ｍＡ］は、
次の式で表される。
［Ｖ］、第二の整流回路５の出力電圧をＶ２［Ｖ］、第
一の定電流源２４から流れる電流をＩＴ［ｍＡ］とする
と、第一のトランジスタ２５のコレクタから第一のカレ
ントミラー回路２９に入力される電流Ｉ１［ｍＡ］は、
次の式で表される。
【００４５】
【数９】
【００４６】また、第二のトランジスタ２６から流れる
電流Ｉ２［ｍＡ］は、次の式で表される。
電流Ｉ２［ｍＡ］は、次の式で表される。
【００４７】
【数１０】
【００４８】従って、第二のカレントミラー回路３０に
入力される電流Ｉ３［ｍＡ］は、次の式で表される。
入力される電流Ｉ３［ｍＡ］は、次の式で表される。
【００４９】
【数１１】
【００５０】そして、第二のカレントミラー回路３０か
ら出力される電流Ｉ４［ｍＡ］は、電流Ｉ３［ｍＡ］に
等しいので、第一の整流回路４と第二の整流回路５との
出力電圧の差の電圧に比例することとなる。また、第一
の整流回路４と第二の整流回路５とに印加されるバイア
ス電圧源７は同一であるため、ＰＮ接合型電子素子３
１’に通流する電流は、送信信号の電圧に比例すること
になる。
ら出力される電流Ｉ４［ｍＡ］は、電流Ｉ３［ｍＡ］に
等しいので、第一の整流回路４と第二の整流回路５との
出力電圧の差の電圧に比例することとなる。また、第一
の整流回路４と第二の整流回路５とに印加されるバイア
ス電圧源７は同一であるため、ＰＮ接合型電子素子３
１’に通流する電流は、送信信号の電圧に比例すること
になる。
【００５１】ＰＮ接合型電子素子３１’に通流する電流
をＩ４［ｍＡ］とおくと、ＰＮ接合型電子素子３１のア
ノードとカソードとの間に発生する電圧は、次の式で表
される。
をＩ４［ｍＡ］とおくと、ＰＮ接合型電子素子３１のア
ノードとカソードとの間に発生する電圧は、次の式で表
される。
【００５２】
【数１２】
【００５３】反転回路３３と、増幅回路３９との動作は
図１の実施例と同様であるので説明を省略する。
図１の実施例と同様であるので説明を省略する。
【００５４】次に、図３に基づいて本発明の送信器の検
波回路の更に他の実施形態を説明する。この実施形態に
おいて図１に示した一実施の形態との相違点は、差動増
幅器を構成する第一のトランジスタ２５と第二のトラン
ジスタ２６との電源側に第一のカレントミラー回路２９
と第二のカレントミラー回路３０とが設けられ、第一の
定電流源２４がグランド側に設けられている点と、調整
用抵抗２０の一端が第一のトランジスタ２５と第一のカ
レントミラー回路２９の入力端との間に接続され、調整
用抵抗２０の他端に電原電圧が印加されている点と、第
二のカレントミラー回路３０とＰＮ接合型電子素子３１
との間に第六のカレントミラー回路４３を設けた点であ
る。この場合でも、電圧電流変換回路２３からは、送信
信号の電圧に比例した電流が出力される。
波回路の更に他の実施形態を説明する。この実施形態に
おいて図１に示した一実施の形態との相違点は、差動増
幅器を構成する第一のトランジスタ２５と第二のトラン
ジスタ２６との電源側に第一のカレントミラー回路２９
と第二のカレントミラー回路３０とが設けられ、第一の
定電流源２４がグランド側に設けられている点と、調整
用抵抗２０の一端が第一のトランジスタ２５と第一のカ
レントミラー回路２９の入力端との間に接続され、調整
用抵抗２０の他端に電原電圧が印加されている点と、第
二のカレントミラー回路３０とＰＮ接合型電子素子３１
との間に第六のカレントミラー回路４３を設けた点であ
る。この場合でも、電圧電流変換回路２３からは、送信
信号の電圧に比例した電流が出力される。
【００５５】ここで、本実施形態の検波回路３の動作を
説明すると、次の通りである。送信信号は、第一の整流
回路４で倍電圧検波され、対数増幅器６の第一の入力端
子２１に入力される。一方、第二の整流回路５の出力が
第二の入力端子２２に入力される。
説明すると、次の通りである。送信信号は、第一の整流
回路４で倍電圧検波され、対数増幅器６の第一の入力端
子２１に入力される。一方、第二の整流回路５の出力が
第二の入力端子２２に入力される。
【００５６】第一の整流回路４の出力電圧をＶ１
［Ｖ］、第二の整流回路５の出力電圧をＶ２［Ｖ］、第
一の定電流源２４から流れる電流をＩＴ［ｍＡ］とする
と、第一のトランジスタ２５のコレクタから第一のカレ
ントミラー回路２９に入力される電流Ｉ１［ｍＡ］は、
次の式で表される。
［Ｖ］、第二の整流回路５の出力電圧をＶ２［Ｖ］、第
一の定電流源２４から流れる電流をＩＴ［ｍＡ］とする
と、第一のトランジスタ２５のコレクタから第一のカレ
ントミラー回路２９に入力される電流Ｉ１［ｍＡ］は、
次の式で表される。
【００５７】
【数１３】
【００５８】また、第二のトランジスタ２６から流れる
電流Ｉ２［ｍＡ］は、次の式で表される。
電流Ｉ２［ｍＡ］は、次の式で表される。
【００５９】
【数１４】
【００６０】従って、第二のカレントミラー回路３０に
入力される電流Ｉ３［ｍＡ］は、次の式で表される。
入力される電流Ｉ３［ｍＡ］は、次の式で表される。
【００６１】
【数１５】
【００６２】そして、第二のカレントミラー回路３０か
ら出力される電流Ｉ４［ｍＡ］と第六のカレントミラー
回路４３から出力される電流Ｉ９［ｍＡ］とは、電流Ｉ
３［ｍＡ］に等しいので、第一の整流回路４と第二の整
流回路５との出力電圧の差の電圧に比例することとな
る。また、第一の整流回路４と第二の整流回路５とに印
加されるバイアス電圧源７は同一であるため、ＰＮ接合
型電子素子３１に通流する電流は、送信信号の電圧に比
例することになる。
ら出力される電流Ｉ４［ｍＡ］と第六のカレントミラー
回路４３から出力される電流Ｉ９［ｍＡ］とは、電流Ｉ
３［ｍＡ］に等しいので、第一の整流回路４と第二の整
流回路５との出力電圧の差の電圧に比例することとな
る。また、第一の整流回路４と第二の整流回路５とに印
加されるバイアス電圧源７は同一であるため、ＰＮ接合
型電子素子３１に通流する電流は、送信信号の電圧に比
例することになる。
【００６３】ＰＮ接合型電子素子３１と、反転回路３３
と、増幅回路３９との動作は第一の実施例と同様である
ので説明を省略する。
と、増幅回路３９との動作は第一の実施例と同様である
ので説明を省略する。
【００６４】
【発明の効果】以上のように、本発明の送信器の検波回
路は、整流回路から出力される電圧を電圧電流変換回路
で電流に変換して、その電流の対数に比例した電圧をＰ
Ｎ接合型電子素子の両端に表れるようにしたので、検波
回路のダイナミックレンジが広くなる。また、対数変換
を１つの素子で行うことができ、検波回路が小型化でき
る。
路は、整流回路から出力される電圧を電圧電流変換回路
で電流に変換して、その電流の対数に比例した電圧をＰ
Ｎ接合型電子素子の両端に表れるようにしたので、検波
回路のダイナミックレンジが広くなる。また、対数変換
を１つの素子で行うことができ、検波回路が小型化でき
る。
【００６５】また、本発明の送信器の検波回路の電圧電
流変換回路は、作動動作するため、電源電圧の変動の影
響を受けにくく、バッテリーで動作する携帯用の送信器
に用いても正確に動作する。
流変換回路は、作動動作するため、電源電圧の変動の影
響を受けにくく、バッテリーで動作する携帯用の送信器
に用いても正確に動作する。
【００６６】また、本発明の送信器の検波回路は、第一
の整流回路と同一構成の第二の整流回路を設け、第一及
び第二の整流回路の整流子に同一のバイアス電圧を印加
したので、整流子の特性が温度によって変化しても検波
回路の出力電圧は温度による影響を受けない。
の整流回路と同一構成の第二の整流回路を設け、第一及
び第二の整流回路の整流子に同一のバイアス電圧を印加
したので、整流子の特性が温度によって変化しても検波
回路の出力電圧は温度による影響を受けない。
【００６７】また、本発明の送信器の検波回路のＰＮ接
合型電子素子は、トランジスタで構成したので、対数変
換素子のサイズを小さくできる。
合型電子素子は、トランジスタで構成したので、対数変
換素子のサイズを小さくできる。
【００６８】また、本発明の送信器の検波回路のＰＮ接
合型電子素子は、ダイオードで構成したので、対数変換
素子のサイズを小さくできる。
合型電子素子は、ダイオードで構成したので、対数変換
素子のサイズを小さくできる。
【００６９】また、本発明の送信器の検波回路の電圧電
流変換回路と対数変換素子とを半導体のみで構成して集
積回路化したので、小型化可能である。
流変換回路と対数変換素子とを半導体のみで構成して集
積回路化したので、小型化可能である。
【００７０】また、本発明の送信器の検波回路は、第一
のトランジスタまたは第二のトランジスタと第一のカレ
ントミラー回路との接続点を調整用抵抗を介してグラン
ドまたは電源電圧に接続したので、集積回路内の第一ト
ランジスタと第二のトランジスタとのロット毎の誤差を
ディスクリート部品で補正できる。
のトランジスタまたは第二のトランジスタと第一のカレ
ントミラー回路との接続点を調整用抵抗を介してグラン
ドまたは電源電圧に接続したので、集積回路内の第一ト
ランジスタと第二のトランジスタとのロット毎の誤差を
ディスクリート部品で補正できる。
【図１】本発明の送信器の検波回路の一実施形態を示す
回路図である。
回路図である。
【図２】本発明の送信器の検波回路の別の実施形態を示
す回路図である。
す回路図である。
【図３】本発明の送信器の検波回路の更に別の実施形態
を示す回路図である。
を示す回路図である。
【図４】従来の送信器の検波回路を示す回路図である。
１ 電力増幅器 ２ アンテナ ３ 検波回路 ４ 第一の整流回路 ５ 第二の整流回路 ６ 対数増幅器 ７ バイアス電圧源 ８ 第一の整流子 ９ 第二の整流子 １０ 第三の整流子 １１ 第四の整流子 １２ 第一の直流阻止コンデンサ １３ 第二の直流阻止コンデンサ １４ 第一の平滑コンデンサ １５ 第二の平滑コンデンサ １６ 第一の抵抗 １７ 第二の抵抗 １８ 第三の抵抗 １９ 第四の抵抗 ２０ 調整用抵抗 ２１ 第一の入力端子 ２２ 第二の入力端子 ２３ 電圧電流変換回路 ２４ 第一の定電流源 ２５ 第一のトランジスタ ２６ 第二のトランジスタ ２７ 第三のトランジスタ ２８ 第四のトランジスタ ２９ 第一のカレントミラー回路 ３０ 第二のカレントミラー回路 ３１ ＰＮ接合型電子素子 ３２ 抵抗 ３３ 反転回路 ３４ 第五のトランジスタ ３５ 第六のトランジスタ ３６ 第七のトランジスタ ３７ 第二の定電流源 ３８ 第三のカレントミラー回路 ３９ 増幅回路 ４０ 第四のカレントミラー回路 ４１ 第五のカレントミラー回路 ４２ａ、４２ｂ 抵抗 ４３ 第六のカレントミラー回路
Claims (7)
- 【請求項１】 電力増幅器から出力される送信信号を整
流する第一の整流回路と、対数増幅器とを備え、前記対
数増幅器を、前記第一の整流回路の出力電圧に比例した
電流を出力する電圧電流変換回路と、前記電流を通流し
て前記電流の対数に比例した電圧がその両端間に表れる
二端子型のＰＮ接合型電子素子とから構成したことを特
徴とする送信器の検波回路。 - 【請求項２】 前記電圧電流変換回路は、差動動作を行
う第一及び第二のトランジスタと、前記第一及び第二の
トランジスタのコレクタまたはエミッタのいずれか一方
に接続された定電流源と、他方に接続された第一のカレ
ントミラー回路とを有し、前記第一のトランジスタまた
は前記第二のトランジスタのベースに前記第一の整流回
路の出力電圧が入力され、前記第一のカレントミラー回
路の入力端を前記第一のトランジスタに接続すると共
に、前記第一のカレントミラー回路の出力端を前記第二
のトランジスタに接続し、前記第二のトランジスタに流
れる電流と前記カレントミラー回路の前記出力端側のト
ランジスタに流れる電流との差の電流を前記ＰＮ接合型
電子素子に通流したことを特徴とする請求項１記載の送
信器の検波回路。 - 【請求項３】 前記第一の整流回路と同一構成の第二の
整流回路を設け、前記第一及び第二の整流回路の整流子
に同一のバイアス電圧を印加し、前記第一のトランジス
タのベースに前記第一または第二のいずれか一方の整流
回路の出力電圧を入力し、前記第二のトランジスタのベ
ースに他方の整流回路の出力電圧を入力したことを特徴
とする請求項２記載の送信器の検波回路。 - 【請求項４】 前記ＰＮ接合型電子素子は、トランジス
タからなり、前記ＰＮ接合型電子素子のトランジスタの
ベースとコレクタとを接続して構成されたことを特徴と
する請求項１乃至３のいずれかに記載の送信器の検波回
路。 - 【請求項５】 前記ＰＮ接合型電子素子をダイオードで
構成したことを特徴とする請求項１乃至３のいずれかに
記載の送信器の検波回路。 - 【請求項６】 前記電圧電流変換回路と前記ＰＮ接合型
電子素子とを１つの集積回路内に設けたことを特徴とす
る請求項１乃至５のいずれかに記載の送信器の検波回
路。 - 【請求項７】 前記第一のトランジスタまたは第二のト
ランジスタと第一のカレントミラー回路との接続点を調
整用抵抗を介してグランドまたは電源電圧に接続したこ
とを特徴とする請求項６記載の送信器の検波回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120090A JP4365541B2 (ja) | 2001-04-18 | 2001-04-18 | 送信器の検波回路 |
| US10/124,129 US6608502B2 (en) | 2001-04-18 | 2002-04-17 | Compact transmitter detection circuit with a wide dynamic range |
| KR10-2002-0020858A KR100456184B1 (ko) | 2001-04-18 | 2002-04-17 | 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 |
| CNB021181098A CN100417035C (zh) | 2001-04-18 | 2002-04-18 | 动态范围宽的可小型化的发射器的检波电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120090A JP4365541B2 (ja) | 2001-04-18 | 2001-04-18 | 送信器の検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314341A true JP2002314341A (ja) | 2002-10-25 |
| JP4365541B2 JP4365541B2 (ja) | 2009-11-18 |
Family
ID=18970199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120090A Expired - Fee Related JP4365541B2 (ja) | 2001-04-18 | 2001-04-18 | 送信器の検波回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6608502B2 (ja) |
| JP (1) | JP4365541B2 (ja) |
| KR (1) | KR100456184B1 (ja) |
| CN (1) | CN100417035C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004055970A1 (ja) * | 2002-11-29 | 2004-07-01 | Dneso Corporation | 起動信号出力回路及び判定回路 |
| JP2008294826A (ja) * | 2007-05-25 | 2008-12-04 | Nec Electronics Corp | 高周波信号検波回路 |
| WO2010122611A1 (ja) * | 2009-04-23 | 2010-10-28 | パナソニック株式会社 | 高周波電力検波回路及び無線通信装置 |
| JP2012195910A (ja) * | 2011-03-18 | 2012-10-11 | Fujitsu Semiconductor Ltd | 検波回路 |
| CN112448679A (zh) * | 2019-08-30 | 2021-03-05 | 立积电子股份有限公司 | 对数功率侦测器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907884B2 (en) | 2002-09-30 | 2005-06-21 | Depay Acromed, Inc. | Method of straddling an intraosseous nerve |
| US8361067B2 (en) | 2002-09-30 | 2013-01-29 | Relievant Medsystems, Inc. | Methods of therapeutically heating a vertebral body to treat back pain |
| US7258690B2 (en) | 2003-03-28 | 2007-08-21 | Relievant Medsystems, Inc. | Windowed thermal ablation probe |
| JP5688022B2 (ja) | 2008-09-26 | 2015-03-25 | リリーバント メドシステムズ、インコーポレイテッド | 骨の内部を通って器具を誘導するためのシステムおよび方法 |
| US10028753B2 (en) | 2008-09-26 | 2018-07-24 | Relievant Medsystems, Inc. | Spine treatment kits |
| US8676521B2 (en) * | 2009-10-26 | 2014-03-18 | Fluke Corporation | System and method for handling wide dynamic range signals encountered in vibration analysis using a logarithmic amplifier |
| JP5799745B2 (ja) * | 2011-10-18 | 2015-10-28 | 富士通株式会社 | 信号検波回路 |
| AU2012362524B2 (en) | 2011-12-30 | 2018-12-13 | Relievant Medsystems, Inc. | Systems and methods for treating back pain |
| US10588691B2 (en) | 2012-09-12 | 2020-03-17 | Relievant Medsystems, Inc. | Radiofrequency ablation of tissue within a vertebral body |
| WO2014071161A1 (en) | 2012-11-05 | 2014-05-08 | Relievant Medsystems, Inc. | System and methods for creating curved paths through bone and modulating nerves within the bone |
| US9724151B2 (en) | 2013-08-08 | 2017-08-08 | Relievant Medsystems, Inc. | Modulating nerves within bone using bone fasteners |
| CN109950696B (zh) * | 2018-04-25 | 2021-01-29 | 京东方科技集团股份有限公司 | 整流天线 |
| AU2020346827A1 (en) | 2019-09-12 | 2022-03-31 | Relievant Medsystems, Inc. | Systems and methods for tissue modulation |
| US12082876B1 (en) | 2020-09-28 | 2024-09-10 | Relievant Medsystems, Inc. | Introducer drill |
| JP2024505335A (ja) | 2020-12-22 | 2024-02-06 | リリーバント メドシステムズ、インコーポレイテッド | 脊椎神経調節の候補の予測 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3712989A (en) * | 1970-09-01 | 1973-01-23 | Gautney & Jones | Peak detector |
| JPS57164609A (en) * | 1981-04-02 | 1982-10-09 | Sony Corp | Level detecting circuit |
| US4689576A (en) * | 1985-08-02 | 1987-08-25 | Motorola, Inc. | Linearization circuit |
| JP3259117B2 (ja) * | 1994-04-27 | 2002-02-25 | 日本電気エンジニアリング株式会社 | 検波回路 |
| KR200235005Y1 (ko) * | 1996-08-23 | 2001-10-25 | 송재인 | Fm 검파회로의 루프필터 |
| KR100291413B1 (ko) * | 1998-03-02 | 2001-07-12 | 김영환 | 이동통신단말기의송신전력제어장치 |
| JPH11312988A (ja) | 1998-04-30 | 1999-11-09 | Nec Corp | マイクロ波・ミリ波送信方法と送信装置 |
| US6151509A (en) * | 1998-06-24 | 2000-11-21 | Conexant Systems, Inc. | Dual band cellular phone with two power amplifiers and a current detector for monitoring the consumed power |
| US6128477A (en) * | 1998-08-07 | 2000-10-03 | Ericsson Inc. | System for improving the dynamic range of transmitter power measurement in a cellular telephone |
| JP2000286656A (ja) | 1999-03-29 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 無線装置のレベル検出回路および無線装置 |
| JP2000349657A (ja) * | 1999-06-08 | 2000-12-15 | Nec Saitama Ltd | Ｒｆ検波回路 |
| JP3377042B2 (ja) | 2000-06-13 | 2003-02-17 | 日本電気株式会社 | 送信機の送信電力制御回路 |
-
2001
- 2001-04-18 JP JP2001120090A patent/JP4365541B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-17 KR KR10-2002-0020858A patent/KR100456184B1/ko not_active IP Right Cessation
- 2002-04-17 US US10/124,129 patent/US6608502B2/en not_active Expired - Fee Related
- 2002-04-18 CN CNB021181098A patent/CN100417035C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004055970A1 (ja) * | 2002-11-29 | 2004-07-01 | Dneso Corporation | 起動信号出力回路及び判定回路 |
| US7209842B2 (en) | 2002-11-29 | 2007-04-24 | Denso Corporation | Activation signal output circuit and determination circuit |
| JP2008294826A (ja) * | 2007-05-25 | 2008-12-04 | Nec Electronics Corp | 高周波信号検波回路 |
| WO2010122611A1 (ja) * | 2009-04-23 | 2010-10-28 | パナソニック株式会社 | 高周波電力検波回路及び無線通信装置 |
| JP5355687B2 (ja) * | 2009-04-23 | 2013-11-27 | パナソニック株式会社 | 高周波電力検波回路及び無線通信装置 |
| US8736249B2 (en) | 2009-04-23 | 2014-05-27 | Panasonic Corporation | High frequency power detector circuit and radio communication device |
| JP2012195910A (ja) * | 2011-03-18 | 2012-10-11 | Fujitsu Semiconductor Ltd | 検波回路 |
| US8604836B2 (en) | 2011-03-18 | 2013-12-10 | Fujitsu Semiconductor Limited | Detector circuit |
| US8604837B2 (en) | 2011-03-18 | 2013-12-10 | Fujitsu Semiconductor Limited | Detector circuit |
| CN112448679A (zh) * | 2019-08-30 | 2021-03-05 | 立积电子股份有限公司 | 对数功率侦测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4365541B2 (ja) | 2009-11-18 |
| CN100417035C (zh) | 2008-09-03 |
| KR20020081135A (ko) | 2002-10-26 |
| CN1381954A (zh) | 2002-11-27 |
| US6608502B2 (en) | 2003-08-19 |
| KR100456184B1 (ko) | 2004-11-09 |
| US20030020515A1 (en) | 2003-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002314341A (ja) | 送信器の検波回路 | |
| US7415256B2 (en) | Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver | |
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPS6111546B2 (ja) | ||
| JP2588789B2 (ja) | 温度補償型レベル検出器 | |
| US6448855B1 (en) | Accurate power detection circuit for use in a power amplifier | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| US7890065B1 (en) | Temperature compensated power detector | |
| JP2002094334A (ja) | 温度特性補正回路及び半導体集積回路 | |
| US4506169A (en) | Peak amplitude detector | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| EP0087893A1 (en) | Peak amplitude detector | |
| JP7073609B2 (ja) | 光受信装置および光受信装置のパワーモニタ方法 | |
| JPH11220412A (ja) | 送信機の出力電力検出回路 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JP3123881B2 (ja) | 電流比較装置 | |
| US20040196023A1 (en) | Measuring power of analog signals | |
| JPH0451084B2 (ja) | ||
| JPS621201B2 (ja) | ||
| JPS6024456A (ja) | 両極性電圧検出回路 | |
| JPS6148283B2 (ja) | ||
| JPS5911203B2 (ja) | 利得制御のできる直結増幅回路 | |
| JPH056942U (ja) | メータ駆動回路 | |
| JPH0340978B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |