KR20020081135A - 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 - Google Patents

다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 Download PDF

Info

Publication number
KR20020081135A
KR20020081135A KR1020020020858A KR20020020858A KR20020081135A KR 20020081135 A KR20020081135 A KR 20020081135A KR 1020020020858 A KR1020020020858 A KR 1020020020858A KR 20020020858 A KR20020020858 A KR 20020020858A KR 20020081135 A KR20020081135 A KR 20020081135A
Authority
KR
South Korea
Prior art keywords
circuit
transistor
current
voltage
output
Prior art date
Application number
KR1020020020858A
Other languages
English (en)
Other versions
KR100456184B1 (ko
Inventor
아오키가즈하루
기쿠치지로
Original Assignee
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알프스 덴키 가부시키가이샤 filed Critical 알프스 덴키 가부시키가이샤
Publication of KR20020081135A publication Critical patent/KR20020081135A/ko
Application granted granted Critical
Publication of KR100456184B1 publication Critical patent/KR100456184B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/08—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements
    • H03D1/10—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements of diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 다이내믹 레인지가 넓은 검파회로를 소형화 가능한 회로로 제공하는 것이다.
이를 위하여 전력증폭기로부터 출력되는 송신신호를 제 1 정류회로(4)에서 정류하여 전압전류변환회로(23)의 제 1 트랜지스터에 입력함과 동시에, 제 2 정류회로 (5)로부터 기준전압을 출력하여 전압전류변환회로(23)의 제 2 트랜지스터(26)에 입력한다. 제 2 트랜지스터(26)의 출력전류로부터 제 1 커런트미러회로(29)를 거쳐 제 1 트랜지스터(25)의 출력전류를 끌어 내어 전력증폭기(1)의 출력전압에 비례한 전류를 2단자형의 PN접합형 전자소자(31)에 통류한다. 그리고 그 전류의 대수에 비례한 전압을 PN접합형 전자소자(31)의 양쪽 끝 사이로부터 출력한다.

Description

다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로{COMPACT DETECTOR CIRCUIT OF TRANSMITTER WITH BROAD DYNAMIC RANGE}
본 발명은 송신기의 출력전력을 검파하는 회로에 관한 것이다.
휴대전화기 등에 사용되는 종래의 송신기의 검파회로를 도 4에 따라 설명한다. 송신신호는 전력증폭기(51)에서 소정의 출력전력까지 증폭되어 안테나(52)로부터 송신된다. 전력증폭기(51)의 송신신호의 일부는 검파회로(53)에서 배전압 정류된 후, 전력증폭기(51)에 AGC 전압으로서 출력된다. 그리고 전력증폭기(51)의 출력전압이 일정해지도록 전력증폭기(51)의 증폭도가 제어된다.
검파회로(53)는 바이어스전압원(54)에 의하여 순방향의 전압이 가해지는 제 1 다이오드(55)와 제 1 다이오드(55)의 캐소드에 애노드가 접속되는 제 2 다이오드 (56)를 가지고 있다. 제 1 다이오드(55)의 애노드는 직류저지 콘덴서(61)를 거쳐 접지되어 있고, 제 2 다이오드(56)의 캐소드는 평활콘덴서(62)를 거쳐 접지되어 있다. 제 2 다이오드(56)의 캐소드는 직렬 접속된 제 1 저항(57)과 제 2 저항(58)을 거쳐 그라운드에 접속되어 있다. 제 1 저항(57)과 제 2 저항(58)의 접속점은 출력단(63)에 접속되어 있다.
이상의 구성에 있어서의 검파회로(53)의 동작은 다음과 같이 된다. 전력증폭기(51)로 부터의 송신신호의 일부가 충전콘덴서(59), 직렬저항(60)을 거쳐 제 1 다이오드(55)의 캐소드와 제 2 다이오드(56)의 애노드와의 접속점에 입력된다. 송신신호는 배전압 정류되어 제 1 저항(57)과 제 2 저항(58)과의 접속점으로부터 출력전력에 비례한 전압이 출력되어 출력단(63)으로부터 전력증폭기(51)에 AGC 전압으로서 인가된다.
상기한 구성에 있어서는 검파회로(53)의 다이내믹 레인지가 좁기 때문에 송신신호의 출력전력의 다이내믹 레인지도 좁아진다는 문제가 있었다.
따라서 본 발명의 목적은 다이내믹 레인지가 넓은 검파회로를 제공하는 것에 있다.
도 1은 본 발명의 송신기의 검파회로의 일 실시형태를 나타내는 회로도,
도 2는 본 발명의 송신기의 검파회로의 다른 실시형태를 나타내는 회로도,
도 3은 본 발명의 송신기의 검파회로의 또 다른 실시형태를 나타내는 회로도,
도 4는 종래의 송신기의 검파회로를 나타내는 회로도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 전력증폭기 2 : 안테나
3 : 검파회로 4 : 제 1 정류회로
5 : 제 2 정류회로 6 : 대수 증폭기
7 : 바이어스전압원 8 : 제 1 정류자
9 : 제 2 정류자 10 : 제 3 정류자
11 : 제 4 정류자 12 : 제 1 직류저지 콘덴서
13 : 제 2 직류저지 콘덴서 14 : 제 1 평활 콘덴서
15 : 제 2 평활 콘덴서 16 : 제 1 저항
17 : 제 2 저항 18 : 제 3 저항
19 : 제 4 저항 20 : 조정용 저항
21 : 제 1 입력단자 22 : 제 2 입력단자
23 : 전압전류 변환회로 24 : 제 1 정전류원
25 : 제 1 트랜지스터 26 : 제 2 트랜지스터
27 : 제 3 트랜지스터 28 : 제 4 트랜지스터
29 : 제 1 커런트미러회로 30 : 제 2 커런트미러회로
31 : PN 접합형 전자소자 32 : 저항
33 : 반전회로 34 : 제 5 트랜지스터
35 : 제 6 트랜지스터 36 : 제 7 트랜지스터
37 : 제 2 정전류원 38 : 제 3 커런트미러회로
39 : 증폭회로 40 : 제 4 커런트미러회로
41 : 제 5 커런트미러회로 42a, 42b : 저항
43 : 제 6 커런트미러회로
이상의 과제를 해결하기 위하여 본 발명의 송신기의 검파회로는 전력증폭기로부터 출력되는 송신신호를 정류하는 제 1 정류회로와, 대수 증폭기를 구비하여 상기 대수 증폭기를 상기 제 1 정류회로의 출력전압에 비례한 전류를 출력하는 전압전류변환회로와, 상기 전류를 통류시켜 상기 전류의 대수에 비례한 전압이 그 양쪽 끝 사이에 나타나는 2단자형의 PN 접합형 전자소자로 구성하였다.
또 본 발명의 검파회로의 상기 전압전류변환회로는, 차동동작을 행하는 제 1및 제 2 트랜지스터와, 상기 제 1 및 제 2 트랜지스터의 콜렉터 또는 에미터 중 어느 한쪽에 접속된 정전류원과, 다른쪽에 접속된 제 1 커런트미러회로를 가지고, 상기 제 1 트랜지스터 또는 상기 제 2 트랜지스터의 베이스에 상기 제 1 정류회로의 출력전압이 입력되고, 상기 제 1 커런트미러회로의 입력단을 상기 제 1 트랜지스터에 접속함과 동시에, 상기 제 1 커런트미러회로의 출력단을 상기 제 2 트랜지스터에 접속하고, 상기 제 2 트랜지스터에 흐르는 전류와 상기 커런트미러회로의 상기 출력단측의 트랜지스터에 흐르는 전류와의 차의 전류를 상기 PN 접합형 전자소자에 통류하였다.
또 본 발명의 검파회로는 상기 제 1 정류회로와 동일구성의 제 2 정류회로를 설치하여 상기 제 1 및 제 2 정류회로의 정류자에 동일한 바이어스전압을 인가하고, 상기 제 1 트랜지스터의 베이스에 상기 제 1 또는 제 2 중 어느 한쪽의 정류회로의 출력전압을 입력하여 상기 제 2 트랜지스터의 베이스에 다른쪽 정류회로의 출력전압을 입력하였다.
또 본 발명의 검파회로의 상기 PN 접합형 전자소자는 제 3 트랜지스터로 이루어지고, 상기 제 3 트랜지스터의 베이스와 콜렉터를 접속하여 구성되었다.
또 본 발명의 검파회로의 상기 PN 접합형 전자소자를 다이오드로 구성한 것을 특징으로 하는 청구항 1 내지 3 중 어느 한 항 기재의 송신기의 검파회로.
또 본 발명의 검파회로는 상기 전압전류변환회로와 상기 PN 접합형 전자소자를 1개의 집적회로내에 설치하였다.
또 본 발명의 검파회로는 상기 제 1 트랜지스터 또는 제 2 트랜지스터와 제 1 커런트미러회로와의 접속점을 제 1 저항을 거쳐 그라운드 또는 전원전압에 접속하였다.
먼저 본 발명의 송신기의 검파회로의 일 실시예를 도 1에 따라 설명한다. 송신신호는 전력증폭기(1)에서 증폭된 후, 소정의 출력전력까지 증폭되어 안테나(2)로부터 송신된다. 전력증폭기(1)로부터 출력된 송신신호의 일부는 검파회로(3)에 입력되어 검파된다. 검파된 전압은 전력증폭기(1)에 AGC 전압으로서 입력되어 전력증폭기(1)의 출력전압이 일정하게 되도록 전력증폭기(1)의 증폭도를 제어한다.
검파회로(3)는 제 1 정류회로(4)와 제 2 정류회로(5)와 대수 증폭기(6)로 구성된다. 제 1 정류회로(4)는 다이오드로 이루어지는 2개의 정류자를 가지고 있고, 제 1 정류자(8)와 제 2 정류자(9)가 직렬로 접속되어 바이어스전압원(7)에 의해 순방향의 전압이 가해지고 있다. 제 1 정류자(8)의 애노드는 제 1 직류저지 콘덴서 (12)를 거쳐 접지되어 있고, 제 2 정류자(9)의 캐소드는 제 1 평활콘덴서(14)를 거쳐 접지되어 있다. 제 2 정류자(9)의 캐소드는 직렬접속된 제 1 저항(16)과 제 2 저항(17)을 거쳐 접지되어 있다. 제 1 저항(16)과 제 2 저항(17)의 접속점은 대수 증폭기(6)의 제 1 입력단자(21)에 접속된다.
대수 증폭기(6)의 제 2 입력단자(22)에는 제 2 정류회로(5)가 접속된다. 제 2 정류회로(5)는 제 1 정류회로(4)와 동일한 구성으로 되어 있다. 제 2 정류회로 (5)는 제 3 정류자(10)와, 제 3 정류자(10)의 캐소드에 애노드가 접속되는 제 4 정류자(11)를 가지고 있다. 제 3 정류자(10)의 애노드는 제 2 직류저지 콘덴서(13)를 거쳐 접지되어 있고, 제 4 정류자(11)의 캐소드는 제 2 평활콘덴서(15)를 거쳐 접지되어 있다. 제 4 정류자(11)의 캐소드는 직렬 접속된 제 3 저항(18)과 제 4 저항 (19)을 거쳐 그라운드에 접속되어 있다. 그리고 제 3 정류자(10)와 제 4 정류자 (11)에는 바이어스전압원(7)으로부터 바이어스전압이 가해진다. 제 3 저항(18)과 제 4 저항(19)의 접속점은 대수 증폭기(6)의 제 2 입력단자(22)에 접속된다.
대수 증폭기(6)는 1개의 집적회로내에 설치되어 있어, 전압전류변환회로(23)와 PN 접합형 전자소자(31)와, 반전회로(33)와, 증폭회로(39)로 구성된다.
전압전류변환회로(23)는 제 1 입력단자(21)에 베이스가 접속되는 PNP형의 제 3 트랜지스터(27)와 제 3 트랜지스터(27)의 에미터에 베이스가 접속되는 PNP형의 제 1 트랜지스터(25)와, 제 2 입력단자(22)에 베이스가 접속되는 PNP형의 제 4 트랜지스터(28)와, 제 4 트랜지스터(28)의 에미터에 베이스가 접속되는 PNP형의 제 2 트랜지스터(26)와, 제 1 트랜지스터(25)와, 제 2 트랜지스터(26)의 에미터에 접속되는 제 1 정전류원(24)과, 제 1 트랜지스터(25)의 콜렉터에 입력단자가 접속되고, 제 2 트랜지스터(26)의 콜렉터에 출력단자가 접속되는 제 1 커런트미러회로(29)와, 제 2 트랜지스터(26)의 콜렉터에 입력단자가 접속되는 제 2 커런트미러회로(30)를 가지고 있다. 제 1 트랜지스터(25)와, 제 2 트랜지스터(26)는 차동동작을 행하는 차동증폭기를 구성하고 있다. 제 2 트랜지스터(26)의 콜렉터는 집적회로 밖에 설치된 조정용 저항(20)을 거쳐 접지되어 있다. 조정용 저항(20)은 집적회로내의 제 1 트랜지스터(25)와 제 2 트랜지스터(26) 및 제 3 트랜지스터(27)와 제 4 트랜지스터(28)의 특성의 불균일을 상쇄하기 위하여 소정의 전류를 전압전류변환회로(23) 밖으로 흘리기 위한 저항이다.
PN 접합형 전자소자(31)는 NPN형의 트랜지스터로 이루어지고, 베이스와 콜렉터가 접속되어 저항(32)을 거쳐 3V의 정전압(Vcc)이 인가되고, 에미터에는 제 2 커런트미러회로(30)의 출력단이 접속된다.
반전회로(33)는 제 5 트랜지스터(34)와, 제 6 트랜지스터(35)로 이루어지는 차동증폭기와, 제 3 커런트미러회로(38)로 이루어진다. 그리고 제 5 트랜지스터 (34)와 제 6 트랜지스터(35)의 각 에미터가 제 2 정전류원(37)에 접속된다. 제 6 트랜지스터(35)의 콜렉터는 제 3 커런트미러회로(38)의 입력단에 접속된다. 제 5 트랜지스터(34)의 베이스는 PN접합형 전자소자(31)의 에미터에 접속되고, 제 6 트랜지스터(35)의 베이스에는 제 7 트랜지스터(36)에 의해 전압강하된 전압이 인가된다.
증폭회로(39)는 제 4 커런트미러회로(40)와 제 5 커런트미러회로(41)로 구성된다. 제 4 커런트미러회로(40)는 출력측의 트랜지스터(40b)의 베이스·에미터 사이의 면적이 입력측의 트랜지스터(40a)의 베이스·에미터 사이의 면적의 5배로 되어 있고, 입력단으로부터 유입하는 전류를 5배로 하여 출력단으로부터 유출시키고 있다. 제 4 커런트미러회로(40)의 출력은 제 5 커런트미러회로(41)를 거쳐 전력증폭기(1)에 AGC 전압으로서 출력된다.
이상의 구성에 있어서 이 실시예의 송신기의 검파회로의 동작은 다음과 같이된다. 송신신호가 전력증폭기(1)에서 증폭되어 안테나(2)로부터 송신된다. 전력증폭기(1)의 출력단은 검파회로(3)에도 접속되어 있어 증폭된 송신신호가 검파회로 (3)에 입력된다.
검파회로(3)에 입력된 송신신호는 제 1 정류회로(4)에서 배전압 정류되어 그 출력전압이 대수 증폭기(6)의 제 1 입력단자(21)에 입력된다.
대수 증폭기(6)에 입력된 출력전압은, 전압전류변환회로(23)의 제 3 트랜지스터(27)에서 증폭된 후, 제 1 트랜지스터(25)에 입력된다. 한편 제 2 정류회로(5)의 출력전압은 기준전압으로서 제 4 트랜지스터(28)에서 증폭된 후, 제 2 트랜지스터 (26)에 입력된다. 그리고 제 1 트랜지스터(25)와 제 2 트랜지스터(26)에 의하여 차동증폭된다.
여기서 제 1 정류회로(4)의 출력전압을 V1[V], 제 2 정류회로(5)의 출력전압을 V2[V], 제 1 정전류원(24)으로부터 흐르는 전류를 IT[mA]라고 하면, 제 1 트랜지스터(25)의 콜렉터로부터 제 1 커런트미러회로(29)에 입력되는 전류(I1[mA])는 수학식 (1)로 표시된다.
(단, m1은 정수.)
또 제 2 트랜지스터(26)로부터 흐르는 전류(I2[mA])는 수학식 (2)로 표시된다.
따라서 제 2 커런트미러회로(30)에 입력되는 전류(I3[mA])는 수학식 (3)으로 표시된다.
그리고 제 2 커런트미러회로(30)로부터 출력되는 전류(I4[mA])는 전류 (I3[mA])와 같으므로 제 1 정류회로(4)와 제 2 정류회로(5)의 출력전압의 차의 전압에 비례하게 된다. 또 제 1 정류회로(4)와 제 2 정류회로(5)에 인가되는 바이어스전압원(7)은 동일하기 때문에 PN접합형 전자소자(31)에 통류하는 전류는 송신신호의 전압에 비례하게 된다.
PN접합형 전자소자(31)에 통류하는 전류를 I4, 볼츠만정수를 k, 온도를 T, 전자의 전하량을 q, PN접합형 전자소자(31)의 베이스·에미터 사이 역방향 전류를 Is로 하면 PN접합형 전자소자(31)의 베이스와 에미터 사이에 발생하는 전압(Vbe)은 수학식 (4)로 표시된다.
전류(I4)는 송신신호의 전압에 비례하므로 I4=m2Vin으로 놓으면, Vbe는 수학식 (5)로 표시된다.
(단, m2는 정수)
반전회로(33)에는 PN접합형 전자소자(31)의 에미터의 전압이 입력되므로 반전회로(33)에 입력되는 전압(Vo)은 수학식 (6)으로 표시된다. 단, 정전압(Vcc)의 전압을 Vcc[V], 저항(32)의 저항치를 R[Ω]로 한다.
제 7 트랜지스터(36)의 전압강하가 적당한 크기가 되도록 설계하면 반전회로(33)로부터 출력되는 전류(I5[mA])는 수학식 (7)로 표시된다.
전류(I5)는 제 3 커런트미러회로(38)에 입력되어, 동일 크기의 전류(I6)가 증폭회로(39)에 입력된다. 증폭회로(39)의 제 4 커런트미러회로(40)에서 전류(I6)가 5배의 크기로 증폭되어 제 5 커런트미러회로(41)에 전류(I7)가 입력된다. 그리고 제 5 커런트미러회로(41)로부터 출력되는 전류(I8)가 저항(42a, 42b)으로 분압되어 전류(I8)에 비례한 전압이 출력되고, 전력증폭기(1)에 AGC 전압으로서 입력된다. 따라서 AGC 전압은 전류(I5)에 비례하므로 AGC 전압은 수학식 (8)로 표시된다.
(단, m3는 정수)
다음에 도 2에 의거하여 본 발명의 송신기의 검파회로의 다른 실시형태를 설명한다. 이 실시형태에 있어서 도 1에 나타낸 일 실시형태와의 상위점은 제 1 정류회로(4)의 출력이 제 2 트랜지스터(26)의 베이스에 접속되어 있고, 제 2 정류회로 (5)의 출력이 제 1 트랜지스터(25)의 베이스에 접속되어 있는 점과, 제 1 내지 제 4 트랜지스터(25 내지 28)가 NPN형 트랜지스터로 구성되어 있는 점과, PN 접합형 전자소자(31')가 다이오드로 구성되어 있는 점이다. 이 경우에도 PN 접합형 전자소자 (31')로부터는 송신신호의 전압의 대수에 비례한 전압이 출력된다.
여기서 본 실시형태의 검파회로(3)의 동작을 설명하면, 다음과 같다. 송신신호는 제 1 정류회로(4)에서 배전압 검파되어 대수 증폭기(6)의 제 2 입력단자(22)에 입력된다. 한편 제 2 정류회로(5)의 출력이 제 1 입력단자(21)에 접속된다.
제 1 정류회로(4)의 출력전압을 V1[V], 제 2 정류회로(5)의 출력전압을 V2 [V], 제 1 정전류원(24)으로부터 흐르는 전류를 IT[mA]로 하면, 제 1 트랜지스터 (25)의 콜렉터로부터 제 1 커런트미러회로(29)에 입력되는 전류(I1[mA])는 수학식 (9)로 표시된다.
또 제 2 트랜지스터(26)로부터 흐르는 전류(I2[mA])는 수학식 (10)으로 표시된다.
따라서 제 2 커런트미러회로(30)에 입력되는 전류(I3[mA])는 수학식 (11)로 표시된다.
그리고 제 2 커런트미러회로(30)로부터 출력되는 전류(I4[mA])는 전류(I3 [mA])와 같으므로 제 1 정류회로(4)와 제 2 정류회로(5)의 출력전압의 차의 전압에 비례하게 된다. 또 제 1 정류회로(4)와 제 2 정류회로(5)에 인가되는 바이어스전압원(7)은 동일하기 때문에 PN접합형 전자소자(31')에 통류하는 전류는 송신신호의 전압에 비례하게 된다.
PN접합형 전자소자(31')에 통류하는 전류를 I4[mA]로 하면 PN 접합형 전자소자(31)의 애노드와 캐소드 사이에 발생하는 전압은 수학식 (12)로 표시된다.
반전회로(33)와, 증폭회로(39)의 동작은 도 1의 실시예와 동일하므로 설명을 생략한다.
다음에 도 3에 의거하여 본 발명의 송신기의 검파회로의 또 다른 실시형태를 설명한다. 이 실시형태에 있어서 도 1에 나타낸 일 실시형태와의 상위점은 차동증폭기를 구성하는 제 1 트랜지스터(25)와 제 2 트랜지스터(26)의 전원측에 제 1 커런트미러회로(29)와 제 2 커런트미러회로(30)가 설치되어 제 1 정전류원(24)이 그라운드측에 설치되어 있는 점과, 조정용 저항(20)의 한쪽 끝이 제 1트랜지스터(25)와 제 1 커런트미러회로(29)의 입력단 사이에 접속되고, 조정용 저항(20)의 다른쪽 끝에 전원전압이 인가되어 있는 점과, 제 2 커런트미러회로(30)와 PN 접합형 전자소자(31)와의 사이에 제 6 커런트미러회로(43)를 설치한 점이다. 이 경우에도 전압전류변환회로(23)로부터는 송신신호의 전압에 비례한 전류가 출력된다.
여기서 본 실시형태의 검파회로(3)의 동작을 설명하면 다음과 같다. 송신신호는 제 1 정류회로(4)에서 배전압 검파되어 대수 증폭기(6)의 제 1 입력단자(21)에 입력된다. 한편 제 2 정류회로(5)의 출력이 제 2 입력단자(22)에 입력된다.
제 1 정류회로(4)의 출력전압을 V1[V], 제 2 정류회로(5)의 출력전압을 V2 [V], 제 1 정전류원(24)으로부터 흐르는 전류를 IT[mA]라 하면, 제 1 트랜지스터 (25)의 콜렉터로부터 제 1 커런트미러회로(29)에 입력되는 전류(I1[mA])는 수학식 (13)으로 표시된다.
또 제 2 트랜지스터(26)로부터 흐르는 전류(I2[mA])는 수학식 (14)로 표시된다.
따라서 제 2 커런트미러회로(30)에 입력되는 전류(I3[mA])는 수학식 (15)로 표시된다.
그리고 제 2 커런트미러회로(30)로부터 출력되는 전류(I4[mA])와 제 6 커런트미러회로(43)로부터 출력되는 전류(I9[mA])는, 전류(I3[mA])와 동일하므로 제 1 정류회로(4)와 제 2 정류회로(5)의 출력전압의 차의 전압에 비례하게 된다. 또제 1 정류회로(4)와 제 2 정류회로(5)에 인가되는 바이어스전압원(7)은 동일하므로 PN접합형 전자소자(31)에 통류하는 전류는 송신신호의 전압에 비례하게 된다.
PN접합형 전자소자(31)와, 반전회로(33)와, 증폭회로(39)의 동작은 제 1 실시예와 동일하므로 설명을 생략한다.
이상과 같이 본 발명의 송신기의 검파회로는 정류회로로부터 출력되는 전압을 전압전류변환회로에서 전류로 변환하여 그 전류의 대수에 비례한 전압을 PN접합형전자소자의 양쪽 끝에 나타내도록 하였기 때문에 검파회로의 다이내믹 레인지가 넓어진다. 또 대수 변환을 하나의 소자로 행할 수 있어 검파회로를 소형화할 수 있다.
또 본 발명의 송신기의 검파회로의 전압전류변환회로는 작동동작하기 때문에 전원전압의 변동의 영향을 받기 어렵고, 배터리로 동작하는 휴대용 송신기에 사용하여도 정확하게 동작한다.
또 본 발명의 송신기의 검파회로는 제 1 정류회로와 동일구성의 제 2 정류회로를 설치하여 제 1 및 제 2 정류회로의 정류자에 동일한 바이어스전압을 인가하였기 때문에 정류자의 특성이 온도에 의해 변화하여도 검파회로의 출력전압은 온도에의한 영향을 받지 않는다.
또 본 발명의 송신기의 검파회로의 PN접합형 전자소자는 트랜지스터로 구성하였기 때문에 대수 변환소자의 크기를 작게 할 수 있다.
또 본 발명의 송신기의 검파회로의 PN접합형 전자소자는 다이오드로 구성하였기 때문에 대수 변환소자의 크기를 작게 할 수 있다.
또 본 발명의 송신기의 검파회로의 전압전류변환회로와 대수 변환소자를 반도체만으로 구성하여 집적회로화하였기 때문에 소형화가 가능하다.
또 본 발명의 송신기의 검파회로는 제 1 트랜지스터 또는 제 2 트랜지스터와 제 1 커런트미러회로와의 접속점을 조정용 저항을 거쳐 그라운드 또는 전원전압에 접속하였기 때문에 집적회로내의 제 1 트랜지스터와 제 2 트랜지스터와의 로트마다의 오차를 디스크리트부품으로 보정할 수 있다.

Claims (7)

  1. 전력증폭기로부터 출력되는 송신신호를 정류하는 제 1 정류회로와;
    대수 증폭기를 구비하고,
    상기 대수 증폭기를 상기 제 1 정류회로의 출력전압에 비례한 전류를 출력하는 전압전류변환회로와;
    상기 전류를 통류하여 상기 전류의 대수에 비례한 전압이 그 양쪽 끝 사이에 나타나는 2단자형의 PN접합형 전자소자로 구성한 것을 특징으로 하는 송신기의 검파회로.
  2. 제 1항에 있어서,
    상기 전압전류변환회로는,
    차동동작을 행하는 제 1 및 제 2 트랜지스터와 상기 제 1 및 제 2 트랜지스터의 콜렉터 또는 에미터 중 어느 한쪽에 접속된 정전류원과 다른쪽에 접속된 제 1 커런트미러회로를 가지고,
    상기 제 1 트랜지스터 또는 상기 제 2 트랜지스터의 베이스에 상기 제 1 정류회로의 출력전압이 입력되고,
    상기 제 1 커런트미러회로의 입력단을 상기 제 1 트랜지스터에 접속함과 동시에 상기 제 1 커런트미러회로의 출력단을 상기 제 2 트랜지스터에 접속하고,
    상기 제 2 트랜지스터에 흐르는 전류와 상기 커런트미러회로의 상기 출력단측의 트랜지스터에 흐르는 전류와의 차의 전류를 상기 PN접합형 전자소자에 통류한 것을 특징으로 하는 송신기의 검파회로.
  3. 제 2항에 있어서,
    상기 제 1 정류회로와 동일구성의 제 2 정류회로를 설치하여, 상기 제 1 및 제 2 정류회로의 정류자에 동일한 바이어스전압을 인가하고, 상기 제 1 트랜지스터의 베이스에 상기 제 1 또는 제 2 중 어느 한쪽의 정류회로의 출력전압을 입력하고, 상기 제 2 트랜지스터의 베이스에 다른쪽 정류회로의 출력전압을 입력한 것을 특징으로 하는 송신기의 검파회로.
  4. 제 1항에 있어서,
    상기 PN접합형 전자소자는 트랜지스터로 이루어지고, 상기 PN접합형 전자소자의 트랜지스터의 베이스와 콜렉터를 접속하여 구성된 것을 특징으로 하는 송신기의 검파회로.
  5. 제 1항에 있어서,
    상기 PN 접합형 전자소자를 다이오드로 구성한 것을 특징으로 하는 송신기의 검파회로.
  6. 제 1항에 있어서,
    상기 전압전류변환회로와 상기 PN접합형 전자소자를 하나의 집적회로내에 설치한 것을 특징으로 하는 송신기의 검파회로.
  7. 제 6항에 있어서,
    상기 제 1 트랜지스터 또는 제 2 트랜지스터와 제 1 커런트미러회로와의 접속점을 조정용 저항을 거쳐 그라운드 또는 전원전압에 접속한 것을 특징으로 하는 송신기의 검파회로.
KR10-2002-0020858A 2001-04-18 2002-04-17 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 KR100456184B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001120090A JP4365541B2 (ja) 2001-04-18 2001-04-18 送信器の検波回路
JPJP-P-2001-00120090 2001-04-18

Publications (2)

Publication Number Publication Date
KR20020081135A true KR20020081135A (ko) 2002-10-26
KR100456184B1 KR100456184B1 (ko) 2004-11-09

Family

ID=18970199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0020858A KR100456184B1 (ko) 2001-04-18 2002-04-17 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로

Country Status (4)

Country Link
US (1) US6608502B2 (ko)
JP (1) JP4365541B2 (ko)
KR (1) KR100456184B1 (ko)
CN (1) CN100417035C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112448679A (zh) * 2019-08-30 2021-03-05 立积电子股份有限公司 对数功率侦测器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361067B2 (en) 2002-09-30 2013-01-29 Relievant Medsystems, Inc. Methods of therapeutically heating a vertebral body to treat back pain
US7258690B2 (en) 2003-03-28 2007-08-21 Relievant Medsystems, Inc. Windowed thermal ablation probe
US6907884B2 (en) 2002-09-30 2005-06-21 Depay Acromed, Inc. Method of straddling an intraosseous nerve
JP2004194301A (ja) 2002-11-29 2004-07-08 Toyota Central Res & Dev Lab Inc 起動信号出力回路及び判定回路
JP4896819B2 (ja) * 2007-05-25 2012-03-14 ルネサスエレクトロニクス株式会社 高周波信号検波回路
CA2737374C (en) 2008-09-26 2017-03-28 Relievant Medsystems, Inc. Systems and methods for navigating an instrument through bone
US10028753B2 (en) 2008-09-26 2018-07-24 Relievant Medsystems, Inc. Spine treatment kits
WO2010122611A1 (ja) 2009-04-23 2010-10-28 パナソニック株式会社 高周波電力検波回路及び無線通信装置
US8676521B2 (en) * 2009-10-26 2014-03-18 Fluke Corporation System and method for handling wide dynamic range signals encountered in vibration analysis using a logarithmic amplifier
JP5621673B2 (ja) 2011-03-18 2014-11-12 富士通セミコンダクター株式会社 検波回路
JP5799745B2 (ja) * 2011-10-18 2015-10-28 富士通株式会社 信号検波回路
AU2012362524B2 (en) 2011-12-30 2018-12-13 Relievant Medsystems, Inc. Systems and methods for treating back pain
US10588691B2 (en) 2012-09-12 2020-03-17 Relievant Medsystems, Inc. Radiofrequency ablation of tissue within a vertebral body
JP6195625B2 (ja) 2012-11-05 2017-09-13 リリーバント メドシステムズ、インコーポレイテッド 骨を通して湾曲経路を作り、骨内で神経を調節するシステム及び方法
US9724151B2 (en) 2013-08-08 2017-08-08 Relievant Medsystems, Inc. Modulating nerves within bone using bone fasteners
CN109950696B (zh) * 2018-04-25 2021-01-29 京东方科技集团股份有限公司 整流天线
CA3150339A1 (en) 2019-09-12 2021-03-18 Brian W. Donovan TISSUE MODULATION SYSTEMS AND METHODS

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3712989A (en) * 1970-09-01 1973-01-23 Gautney & Jones Peak detector
JPS57164609A (en) * 1981-04-02 1982-10-09 Sony Corp Level detecting circuit
US4689576A (en) * 1985-08-02 1987-08-25 Motorola, Inc. Linearization circuit
JP3259117B2 (ja) * 1994-04-27 2002-02-25 日本電気エンジニアリング株式会社 検波回路
KR200235005Y1 (ko) * 1996-08-23 2001-10-25 송재인 Fm 검파회로의 루프필터
KR100291413B1 (ko) * 1998-03-02 2001-07-12 김영환 이동통신단말기의송신전력제어장치
JPH11312988A (ja) 1998-04-30 1999-11-09 Nec Corp マイクロ波・ミリ波送信方法と送信装置
US6151509A (en) * 1998-06-24 2000-11-21 Conexant Systems, Inc. Dual band cellular phone with two power amplifiers and a current detector for monitoring the consumed power
US6128477A (en) * 1998-08-07 2000-10-03 Ericsson Inc. System for improving the dynamic range of transmitter power measurement in a cellular telephone
JP2000286656A (ja) 1999-03-29 2000-10-13 Matsushita Electric Ind Co Ltd 無線装置のレベル検出回路および無線装置
JP2000349657A (ja) * 1999-06-08 2000-12-15 Nec Saitama Ltd Ｒｆ検波回路
JP3377042B2 (ja) 2000-06-13 2003-02-17 日本電気株式会社 送信機の送信電力制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112448679A (zh) * 2019-08-30 2021-03-05 立积电子股份有限公司 对数功率侦测器

Also Published As

Publication number Publication date
KR100456184B1 (ko) 2004-11-09
US20030020515A1 (en) 2003-01-30
JP4365541B2 (ja) 2009-11-18
CN1381954A (zh) 2002-11-27
JP2002314341A (ja) 2002-10-25
US6608502B2 (en) 2003-08-19
CN100417035C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100456184B1 (ko) 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로
TW546835B (en) Integrated power detector with temperature compensation
US5404585A (en) Power detector that employs a feedback circuit to enable class B operation of a detector transistor
US6307196B1 (en) Detection circuit having a variable impedance circuit
US6323734B1 (en) Trans-impedance amplifier
EP0439071B1 (en) Logarithmic amplifier
JP3476521B2 (ja) 受信信号強度表示器を有する装置と対数検出器を含む電子回路
US4247949A (en) Signal strength detecting circuit
EP1277274B1 (en) An accurate power detection circuit for use in a power amplifier
JP2588789B2 (ja) 温度補償型レベル検出器
US6949977B2 (en) Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit
US6339702B1 (en) Output power detection circuit of transmitter
US4506169A (en) Peak amplitude detector
US5534813A (en) Anti-logarithmic converter with temperature compensation
EP0087893B1 (en) Peak amplitude detector
JPS5857814A (ja) 電子インピ−ダンス装置
US20060244541A1 (en) Methods and apparatus for precision limiting in transimpedance amplifiers
KR0167597B1 (ko) 대수 변환 회로
US6788144B2 (en) Variable-gain amplifier
US6791312B1 (en) Measuring power of analog signals
JP7073609B2 (ja) 光受信装置および光受信装置のパワーモニタ方法
US7279976B1 (en) Differential amplifier with controlled common mode output voltage
KR19990008357A (ko) 대수 전달함수를 포함하는 회로 장치
JPH0451084B2 (ko)
JPS6354809A (ja) バイアス回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee