JP5365474B2 - プログラマブル可変利得増幅器及び無線通信装置 - Google Patents
プログラマブル可変利得増幅器及び無線通信装置 Download PDFInfo
- Publication number
- JP5365474B2 JP5365474B2 JP2009255362A JP2009255362A JP5365474B2 JP 5365474 B2 JP5365474 B2 JP 5365474B2 JP 2009255362 A JP2009255362 A JP 2009255362A JP 2009255362 A JP2009255362 A JP 2009255362A JP 5365474 B2 JP5365474 B2 JP 5365474B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- variable gain
- gain amplifier
- circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Description
さらに、受信信号の電界強度の変化に対応して、所望の信号強度を得るには利得変化も短時間で、かつ正確に行なわれることが望まれている。
例えば、特許文献1には、一般的な例として自動利得制御回路を有する無線装置が記載されている。
図9は、特許文献1に記載された無線装置の構成を示す図である。
特許文献1の無線装置において、アンテナ211で受信した無線信号はRF部の2つのBPF212とその間にあるLNA213を介してミキサー214に送られ、ミキサー214で中間周波数帯(IF部)にダウンコンバートされる。そして、IF部のBPF212を介してIQ分離回路部215によりI成分とQ成分に分離したプリアンブル信号に変換される。I成分とQ成分に分離したプリアンブル信号は、それぞれの利得制御増幅器223(223a、223b)により増幅される。受信信号の先頭のプリアンブル信号がI成分、Q成分に分離した状態で利得可変増幅回路部216に入力されると、I成分とQ成分とで異なった利得によりプリアンブル信号を増幅する。
そして、LPF217a、217bを介して、A/Dコンバータ224a、224bでデジタル変換されたI、Q成分それぞれのプリアンブル信号は、I成分とQ成分とがそれぞれ別の電力算出部225(225a、225b)に送られ、利得制御回路部226において、その電力値に基づいて修正利得を計算し、利得可変増幅回路部216にフィードバックをする。それにより、受信信号強度がA/Dコンバータ224a、bのダイナミックレンジを超えないように、利得制御増幅器223a、bのゲインを調整することが可能である。
図10は、特許文献2に記載された増幅器の構成を示す図である。
図10に示す増幅器は、第1の増幅器入力および第1の増幅器出力を有するとともに第1の利得制御信号によって利得制御可能である高利得低ノイズの第1の増幅器110と、第2の増幅器入力および第2の増幅器出力を有するとともに第2の利得制御信号によって利得制御可能である低利得低歪みの第2の増幅器120を備え、第1の増幅器110と第2の増幅器120とが並列に結合されている。そして、モード切り替え信号により第1の増幅器110の出力をオンまたはオフする。第1の増幅器110のオン・オフによる利得の変化を第3の増幅器で補正する。このように、並列に設けられた高利得低ノイズの第1の増幅器110と低利得低歪みの第2の増幅器120のうち、第1の増幅器110の出力をモード切り替え信によってオンまたはオフできるようにしているので、強入力時に第1の増幅器110をオフにすることにより、強入力時に低歪みとなり、微弱入力から強入力まで広いダイナミックレンジにわたって、線形に近い特性を得ることができる。
このような事情を鑑みて、本発明では、利得の変化率がデバイスパラメータに依存せず一定とすることが可能なプログラマブル可変利得増幅器を提供することを目的とする。
また、請求項3の発明は、請求項1又は2に記載のプログラマブル可変利得増幅器において、前記ゲイン調整信号の隣接するビットにおける前記第1入力信号のゲインの電圧差は前記可変利得増幅器の最下位ビット電圧より小さいことを特徴とする。
また、請求項4の発明は、請求項1乃至3の何れか一項に記載のプログラマブル可変利得増幅器において、前記差分検出回路は1つ以上の差動増幅回路からなることを特徴とする。
また、請求項5の発明は、請求項1乃至4の何れか一項に記載のプログラマブル可変利得増幅器において、前記可変利得増幅器に対して、前記ゲイン調整信号は、差動入出力されることを特徴とする。
また、請求項7の発明は、請求項6に記載のプログラマブル可変利得増幅器において、複数個直列に接続された請求項1乃至5の何れか一項に記載のプログラマブル可変利得増幅器は、カップリングコンデンサを介して接続されることを特徴とする。
また、請求項8の発明は、請求項6又は7に記載のプログラマブル可変利得増幅器において、直列接続された複数の請求項1乃至5の何れか一項に記載のプログラマブル可変利得増幅器は、ゲインが初段から後段にかけて低く設定されることを特徴とする。
また、請求項9の発明は、請求項1乃至8の何れか一項に記載のプログラマブル可変利得増幅器を備えた無線通信装置を特徴とする。
図1は、本発明の実施形態に係るプログラマブル可変利得増幅器を示す図である。
図1に示すプログラマブル可変利得増幅器は、その後段に設けられた、プログラマブル可変利得増幅器を上位で制御する不図示のデジタル回路であるゲイン調整回路から入力される利得制御信号を受けて、各アドレスに対応した設定値ごとに異なるゲイン調整信号を出力するレジスタ回路11を有する。利得調整信号は、可変利得増幅器10に入力され、ゲイン調整を行う。
図1に示すプログラマブル可変利得増幅器では、レジスタ回路11から可変利得増幅器10に入力されるゲイン調整信号21は複数ビットからなり、このゲイン調整信号21に応じて、前段の回路からの第1入力信号22を可変利得増幅器10に入力して増幅し、第1出力信号23を、A/D変換器等後段の回路に出力する。
キャリブレーション動作は、ゲイン調整回路から入力されるライトイネーブル信号(イネーブルか否かで、プログラマブル可変利得増幅器が利得調整状態か否かを決定)がイネーブルである場合に行われるが、その際に動作する構成として、本実施形態のプログラマブル可変利得増幅器は、可変利得増幅器10と同様の構成を有する第1模擬回路12、第2模擬回路13を有している。
第1模擬回路12は、レジスタ回路11から出力されたゲイン調整信号21に応じて第2入力信号24を増幅して第1模擬信号25を出力し、第2模擬回路13は、やはりキャリブレーション時に動作する後述の加算回路16から出力される比較ゲイン調整信号30に応じて、第2入力信号24を増幅して、第2模擬信号26を出力する。
また、第1、第2模擬回路の後段には差分検出回路17を設け、差分検出回路17は第1模擬信号25と第2模擬信号26の差分を取り、差分信号34を出力する。
差分検出回路17の後段には、キャリブレーション時に動作するコンパレータ回路18を有する。このコンパレータ回路18は、ゲイン調整回路から供給されるゲインステップ電圧28と、差分信号34とを比較して、2値の比較信号33を出力する。
なお、ゲインステップ電圧とは、可変利得増幅器の1LSB(最下位ビット)の電圧を指す。
また、第2カウント回路15は、プログラマブル可変利得増幅器を上位で制御するデジタル回路から供給されるクロックCKに同期して、クロックがHighで、かつ、比較信号33がLowレベルの時(ゲインステップ電圧28が差分信号34よりも高い低い場合)に第2カウント信号29に1を足し出力する。さらに、比較信号33がHighレベルになって、再びLowになった時に第2カウント信号29を0にリセットする。
加算回路16はゲイン調整信号21と第2カウント信号29を加算して、比較ゲイン調整信号30を出力する。
ライトイネーブル信号31がLowレベルの時は可変利得増幅器10とレジスタ回路11以外はスリープとなり、後段のゲイン調整回路から入力されるゲインセッティング信号32で指定されたアドレスの設定値に対応するゲイン調整信号を出力する。
なお、ゲインセッティング信号は、(最大ゲイン−最小ゲイン)/ゲインステップ+1ビットを有して、このゲインセッティング信号によってプログラマブル可変利得増幅器のゲインを決定する。
図3は、図1における各信号(第1カウント信号27、第2カウント信号29、ゲイン調整信号21、比較ゲイン調整信号30、比較信号33、クロックCK、ライトイネーブル信号31)のタイミングチャートを示す図である。ただし、ライトイネーブル信号がHighの場合、すなわちプログラマブル可変利得増幅器がキャリブレーションモードにある場合のタイミングチャートである。
図2、3に基づいて本実施形態のプログラマブル可変利得増幅器におけるゲイン設定の流れを説明する。
初期状態でスタート後、レジスタ回路11に入力されるライトイネーブル信号31がHighかLowか、すなわちライトイネーブル信号=1か否かを判断する(ステップS101)。
Lowの場合(ステップS101でNo)、キャリブレーションモードではなく通常動作モードであるので、レジスタ回路11は、ゲインセッティング信号32の値を読み込む(ステップS102)。
次にゲイン調整信号にゲインセッティング信号32に基づく設定値を与え(ステップS103)、可変利得増幅器10のゲイン設定を行ない、可変利得増幅器10が動作を開始して(ステップS104)、設定は終了する。
次に、加算回路16で、第2カウント信号29とゲイン調整信号21の加算を行って比較ゲイン調整信号を得(ステップS109)、その比較ゲイン調整信号30を第2模擬回路13に入力して、第2模擬回路13のゲイン設定を行う(ステップS110)。
第2模擬回路のゲイン設定をすると同時に、レジスタ回路11に比較ゲイン調整信号の値を第1カウント信号+1のアドレスの設定値に書き込む(ステップS111)。
差分検出回路17にて、ステップ107で設定した第1模擬回路12の第1模擬信号とステップ110で設定した第2模擬回路13の第2模擬信号26の差分信号KΔVを出力する(ステップS112)。
コンパレータ18の出力が1、すなわちV3dB<KΔVであれば(ステップS114でYes)、第1カウント信号を+1(カウントアップ)して、比較ゲイン調整信号をカウントアップしたレジスタの設定値に格納する(ステップS115)。第1カウント信号が7より大きければ(ステップS116)、設定はすべて終了する。そうでなければ(ステップS116でNo)、ステップS106に戻る。
これにより、3dBの利得を得ることができる。
この時、第2カウント信号29で増加するゲインは3dBより充分小さくする必要がある。
このように、本実施形態によれば、利得の変化率に関して制御を行なっているので、デバイスパラメータ、温度、電源電圧によらず、所望の利得の変化率を得ることが可能である。さらに、単調に利得を増減させることにより、平易な制御が可能となる。
図4に示すように、本実施形態の可変利得増幅器は、n−mosトランジスタ40p〜43p、40m〜43mを有している。
n−mosトランジスタ40p/40mはそれぞれ同サイズとし、ゲート幅をW0とゲート長L0とする。
なお、入力信号22p、22mが差動入力されて、出力信号23p、23mが出力されるトランジスタ40p、40mを入出力部と称する。
また、ゲイン調整部としてのn−mosトランジスタ41p〜43pは、それぞれのゲート幅のサイズの比を0.8:0.1:0.2とする。n−mosトランジスタ41n〜43nについても同様である。
なお、利得可変信号は、可変利得増幅器10の場合はゲイン調整信号21であり、第2模擬回路の場合は、比較ゲイン調整信号30である。
この構成の場合、n−mosトランジスタ41p(n)〜43p(n)がオンしているゲート幅の合計をW1とし、ゲート長をL1とすると、差動のゲインは√(W0/L0)/√(W1/L1)で与えられ、利得可変信号によって、ゲインの調整が可能である。従って、この回路は、入力に対する出力の線形性も優れており、高線形性が求められる回路に好適である。
さらに、利得可変信号の隣接するビットにおける第1入力信号のゲインの電圧差はゲインステップ電圧より小さい。
[表1]
表1からわかるように、利得可変信号に従ってオンされるスイッチの数に応じて、ゲインが線形に変化しているのが分かる。
また、可変利得増幅器を差動入力、差動出力にすることにより、低ノイズのプログラマブル可変利得増幅器が提供可能となる。
図5に示すように、差分検出回路17は、オペアンプ50と、抵抗値の等しいPoly抵抗51〜54からなる差動増幅回路からなる。なお、図5では、1つのみの差動増幅回路を示しているが、複数の差動増幅回路を連結して差分検出回路を構成してもよい。
第1模擬信号25(v1)と第2模擬信号26(v2)は差分信号34としてv2−v1となって出力される。
第1模擬信号25及び、第2模擬信号26が差動でv1p、v1m及びv2p、v2mで与えられる場合、図4の構成のアンプを直列に接続することで、Δvdiff=(v2p−v2m)−(v1p−v1m)を得ることができる。
このように、差分検出回路が1つ以上の差動増幅回路からなることにより、差動出力信号の差分検出も可能となる。
図6に示す実施形態においては、図1に示すプログラマブル可変利得増幅器を複数段直列に接続する。図では、2段直列接続した例を示したが、これに制限されるものではなく、3段以上でも構わない。
図6に示すように、プログラマブル可変利得増幅器60、61を接続し、それぞれの可変利得増幅器が最適に動作するためのバイアス電圧62、63を印加している。
それぞれの可変利得増幅器の制御は、図3に示したものと同じである。
初段の可変利得増幅器60のゲインを仕様に応じて高いゲイン設定にすることにより、系全体として低雑音でかつ高利得、高線形のプログラマブル可変利得増幅器が実現可能である。
n−mosトランジスタ70及び71は第1入力信号22を増幅して第1出力信号23を出力する可変利得増幅器である。
この構成を差動の構成にすることにより、図4と同様のゲインを得ることができる。
n−mosトランジスタ72及び73はそれぞれ、n−mosトランジスタ70及び71と等価の構成であり、75及び76は可変利得増幅器を最適に動作させるためのバイアス電圧で等しい電圧である。
アンプ74はノード77とバイアス電圧が等しくなるようにトランジスタ73のゲート電圧を制御し、トランジスタ72のゲートも同様に制御される。
アンプ74の帯域は第1入力信号22の入力周波数より充分遅くなるように設定し、第1出力信号23のDC成分を第1入力信号22のバイアス電圧と等しくすることできる。
これによって、可変利得増幅器を複数段連ねても、入力信号及び出力信号のDC電圧
は等しいので、カップリングコンデンサなどが不必要となり、低面積化することができる。
このように、可変利得増幅器を複数個直列に接続することにより、高利得のプログラマブル可変利得増幅器が提供可能となる。また、初段から後段にかけてゲイン設定を低くすることで、低ノイズ、高利得のプログラマブル可変利得増幅器が構成可能となる。
図8に示すように、プログラマブル可変利得増幅器80、81を接続し、それぞれの可変利得増幅器が最適に動作するためのバイアス電圧82、83を印加している。
それぞれの可変利得増幅器の制御は、図3に示したものと同じである。初段の可変利得増幅器80のゲインを仕様に応じて高いゲイン設定にすることにより、系全体として低雑音でかつ高利得、高線形のプログラマブル可変利得増幅器が実現可能である。
この実施形態では、カップリングコンデンサを84〜87を設けている。これにより、出力信号と入力信号のDC電圧差を解消することができる。
可変利得増幅器を、複数個のカップリングコンデンサを介して直列に接続することにより、高利得のプログラマブル可変利得増幅器を容易に構成可能となる。また、初段から後段にかけて低くすることで、低ノイズ、高利得のプログラマブル可変利得増幅器が構成可能となる。
本発明のプログラマブル可変利得増幅器は、移動体通信に用いる無線通信装置に適用可能である。アンテナから受信した高周波信号(RF信号)をローカルクロックと混合してベースバンド信号を得るミキサーの後段に、本発明のプログラマブル可変利得増幅器を適用することにより、基地局と移動局の距離によって受信信号の電界強度が大きく変化するような場合でも、その変化に応じて所望の信号強度が得られるとともに、短時間で正確に利得変化が可能な無線通信装置を提供することが出来る。
Claims (9)
- 前段のアナログ回路と後段のデジタル回路との間にあって、レジスタ回路の各アドレスに登録された利得の設定値のうち、前記デジタル回路から供給されるゲインセッティング信号により指定された設定値の利得により信号の増幅を行うとともに、前記レジスタ回路に登録される設定値を更新可能なプログラマブル可変利得増幅器であって、
複数ビットからなるゲイン調整信号に応じて、前記アナログ回路から入力される第1入力信号を増幅して第1出力信号を前記デジタル回路に出力する可変利得増幅器と、
前記可変利得増幅器と同等の構成をなし、前記ゲイン調整信号に基づいて前記第1入力信号と同等の第2入力信号を増幅して第1模擬信号を出力する第1模擬回路と、
前記可変利得増幅器と同等の構成をなし、比較ゲイン調整信号に基づいて前記第2入力信号を増幅して第2模擬信号を出力する第2模擬回路と、
前記第1模擬信号と前記第2模擬信号との差分信号を出力する差分検出回路と、
前記差分信号と、前記デジタル回路から入力される、前記可変利得増幅器の最下位ビット電圧を比較して2値の比較信号を出力するコンパレータ回路と、
前記比較信号が2値のうち一方になった回数を数えて、複数ビットからなる第1カウント信号をインクリメントして出力する第1カウント回路と、
前記デジタル回路から供給されるクロック信号に同期して前記比較信号が2値のうち一方になった回数を数えて、複数ビットからなる第2カウント信号をインクリメントして出力する第2カウント回路と、
前記第2カウント信号と前記ゲイン調整信号とを加算して、前記比較ゲイン調整信号を出力する加算回路と、を備え、
前記レジスタ回路は、登録される設定値が更新される際は、前記ゲインセッティング信号で指定されたアドレスの設定値として前記比較ゲイン調整信号が入力されることを特徴とするプログラマブル可変利得増幅器。 - 請求項1に記載のプログラマブル可変利得増幅器において、
前記可変利得増幅器は、
前記第1入力信号が入力され、前記第1出力信号を出力する入出力部と、
前記ゲイン調整信号が入力される複数のスイッチを具備するゲイン調整部からなり、
前記第1入力信号のゲインは前記複数のスイッチがオンされる数に応じて、単調増加または単調減少することを特徴とするプログラマブル可変利得増幅器。 - 請求項1又は2に記載のプログラマブル可変利得増幅器において、
前記ゲイン調整信号の隣接するビットにおける前記第1入力信号のゲインの電圧差は前記可変利得増幅器の最下位ビット電圧より小さいことを特徴とするプログラマブル可変利得増幅器。 - 請求項1乃至3の何れか一項に記載のプログラマブル可変利得増幅器において、
前記差分検出回路は1つ以上の差動増幅回路からなることを特徴とするプログラマブル可変利得増幅器。 - 請求項1乃至4の何れか一項に記載のプログラマブル可変利得増幅器において、
前記可変利得増幅器に対して、前記ゲイン調整信号は、差動入出力されることを特徴とするプログラマブル可変利得増幅器。 - 請求項1乃至5の何れか一項に記載のプログラマブル可変利得増幅器を複数個直列に接続したことを特徴とするプログラマブル可変利得増幅器。
- 請求項6に記載のプログラマブル可変利得増幅器において、複数個直列に接続された請求項1乃至5の何れか一項に記載のプログラマブル可変利得増幅器は、カップリングコンデンサを介して接続されることを特徴とするプログラマブル可変利得増幅器。
- 請求項6又は7に記載のプログラマブル可変利得増幅器において、直列接続された複数の請求項1乃至5の何れか一項に記載のプログラマブル可変利得増幅器は、ゲインが初段から後段にかけて低く設定されることを特徴とするプログラマブル可変利得増幅器。
- 請求項1乃至8の何れか一項に記載のプログラマブル可変利得増幅器を備えたことを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255362A JP5365474B2 (ja) | 2009-11-06 | 2009-11-06 | プログラマブル可変利得増幅器及び無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255362A JP5365474B2 (ja) | 2009-11-06 | 2009-11-06 | プログラマブル可変利得増幅器及び無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011101258A JP2011101258A (ja) | 2011-05-19 |
JP5365474B2 true JP5365474B2 (ja) | 2013-12-11 |
Family
ID=44192063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009255362A Expired - Fee Related JP5365474B2 (ja) | 2009-11-06 | 2009-11-06 | プログラマブル可変利得増幅器及び無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5365474B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6270529B2 (ja) * | 2014-02-21 | 2018-01-31 | オムロンオートモーティブエレクトロニクス株式会社 | レーザレーダ装置 |
JP6488878B2 (ja) * | 2015-05-18 | 2019-03-27 | 富士通株式会社 | 温度補償回路およびレーダ装置 |
CN105898389B (zh) * | 2016-04-11 | 2018-12-04 | 鼎点视讯科技有限公司 | 一种ipqam设备的参数配置方法及装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153592A (en) * | 1991-04-30 | 1992-10-06 | Texas Instruments Incorporated | 16 bit error-correcting digital-to-analog converter |
JP2004320553A (ja) * | 2003-04-17 | 2004-11-11 | Asahi Kasei Microsystems Kk | 補償回路 |
US7545209B2 (en) * | 2006-09-07 | 2009-06-09 | National Semiconductor Corporation | Gain adjustment for programmable gain amplifiers |
-
2009
- 2009-11-06 JP JP2009255362A patent/JP5365474B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011101258A (ja) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7804356B2 (en) | Amplifier with automatic gain profile control and calibration | |
US6756924B2 (en) | Circuit and method for DC offset calibration and signal processing apparatus using the same | |
US7564302B2 (en) | Method and system for gain control and power saving in broadband feedback low-noise amplifiers | |
JP5809522B2 (ja) | 半導体装置 | |
US7085587B2 (en) | Signal processing semiconductor integrated circuit device and wireless communication system | |
JP4902250B2 (ja) | 可変利得増幅器 | |
US5872475A (en) | Variable attenuator | |
JP2004072361A (ja) | ゲインコントロールアンプ、受信回路および無線通信装置 | |
EP2030319B1 (en) | Digital attenuator circuits and methods for use thereof | |
JP2010087954A (ja) | 受信回路 | |
JP2002076805A (ja) | Agc増幅回路及びそれを用いた受信装置 | |
JP5365474B2 (ja) | プログラマブル可変利得増幅器及び無線通信装置 | |
US20090027128A1 (en) | Variable gain amplifier | |
US8063703B2 (en) | Output circuit of radio-frequency transmitter | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
US8115551B2 (en) | Amplifying device and its control method | |
JP5660721B2 (ja) | 受信信号処理装置 | |
JP2008098771A (ja) | 低雑音増幅器 | |
JP2007235525A (ja) | 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機 | |
EP1932234B1 (en) | System and method for increasing accuracy of transmitter power detection over a larger range of output power levels | |
US8154337B1 (en) | Apparatus and method for automated offset reduction in matched differential input devices | |
US9160375B2 (en) | Apparatus and method for gain of driver amplifier exponential variable in wireless transmitter | |
JP2005197904A (ja) | 増幅器及び半導体集積回路 | |
JP2005260447A (ja) | 処理ユニット選択式信号処理装置およびそれを備えるイメージセンサ搭載機器ならびに通信機 | |
JP2007096958A (ja) | Agc回路およびそれを備えた高周波受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5365474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |