JP2010087954A - 受信回路 - Google Patents

受信回路 Download PDF

Info

Publication number
JP2010087954A
JP2010087954A JP2008256194A JP2008256194A JP2010087954A JP 2010087954 A JP2010087954 A JP 2010087954A JP 2008256194 A JP2008256194 A JP 2008256194A JP 2008256194 A JP2008256194 A JP 2008256194A JP 2010087954 A JP2010087954 A JP 2010087954A
Authority
JP
Japan
Prior art keywords
gain
matching circuit
matching
receiving circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008256194A
Other languages
English (en)
Other versions
JP5332468B2 (ja
Inventor
Shunichi Nakajima
俊一 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008256194A priority Critical patent/JP5332468B2/ja
Publication of JP2010087954A publication Critical patent/JP2010087954A/ja
Application granted granted Critical
Publication of JP5332468B2 publication Critical patent/JP5332468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】調整ポイント数を削減し、製造工程における調整を容易にする。
【解決手段】受信回路は、整合回路102と、2段階のゲインの切り替えが可能なLNA104と、連続的なゲインの切り替えが可能なプログラマブルゲインアンプ110と、アンプ110の出力信号が規定されたレベルになるようにアンプ110のゲインを設定し、受信電界強度が閾値以下のときはLNA104をHighゲインで動作させ、受信電界強度が閾値を超えるときはLowゲインで動作させるゲイン制御部107と、Lowゲインで動作しているときのLNA104の入力インピーダンスが、Highゲインで動作しているときのLNA104の入力インピーダンスに一致するように、整合回路102の整合定数を切り替える整合回路制御部103とを備える。
【選択図】 図1

Description

本発明は、無線携帯端末などの通信装置に係り、特にインピーダンスマッチング切り替え機能を備えた受信回路に関するものである。
無線携帯端末などの通信装置の受信回路では、アンテナで受信したRF(Radio Frequency)信号を増幅し、後段の混合回路等へRF信号を出力するが、受信電界強度が大きい場合、後段の回路が飽和してしまう可能性がある。一方、受信電界強度が小さい場合、十分なレベルのRF信号が得られない可能性がある。そこで、受信回路では、ゲインが可変な増幅器を用い、受信電界強度の大小に応じて増幅器のゲインを制御するようにしている。
図8に特許文献1、特許文献2に開示された受信回路の増幅器部分の構成を示す。図8において、1000は入力側整合部、1001はゲインが可変な増幅器、1002は出力側整合部、1003は制御部である。図示しないアンテナで受信された受信信号は、入力側整合部1000に入力される。入力側整合部1000は、入力側インピーダンス整合を最適な値にする。ここで、入力側インピーダンス整合は、増幅器1001より出力される出力信号の電力に応じて制御部1003より出力される入力側整合制御信号によって制御される。
入力側の整合を施された受信信号は、制御部1003より出力されるゲイン制御信号に応じたゲインで増幅器1001により増幅され、出力側整合部1002に出力される。出力側整合部1002は、出力側インピーダンス整合を最適な値にする。ここで、出力側インピーダンス整合は、入力側インピーダンス整合と同じく、増幅器1001より出力される出力信号の電力に応じて制御部1003より出力される出力側整合制御信号によって制御される。
入力側整合部1000および出力側整合部1002は、それぞれバリキャップコンデンサや可変コイルから構成される。制御部1003は、入力側整合部1000に対して入力側整合制御信号を出力する。この制御信号に応じて、入力側整合部1000のバリキャップコンデンサの容量値や可変コイルのインダクタンス値が変化し、入力側インピーダンス整合が最適となるように制御される。同様に、制御部1003は、出力側整合部1002に対して出力側整合制御信号を出力する。この制御信号に応じて、出力側整合部1002のバリキャップコンデンサの容量値や可変コイルのインダクタンス値が変化し、出力側インピーダンス整合が最適となるように制御される。
増幅器1001は、ゲイン制御信号に応じたゲインの変化に伴って入力インピーダンスが変化する。増幅器1001の入力インピーダンスが変化すると、入力側整合部1000の入力端子に接続されているバンドパスフィルタ(不図示)の周波数特性が入力インピーダンスの変化の影響を受けて変動してしまうが、図8の構成によれば、増幅器1001の出力信号の電力に応じて入力インピーダンス整合を調整するため、入力側整合部1000の入力端子から見た増幅器側の入力インピーダンスを一定にすることができるので、バンドパスフィルタの周波数特性の変動を抑制することができる。
特開2002−217660号公報 特開2000−323944号公報
しかしながら、特許文献1、特許文献2に開示された受信回路では、増幅器のゲインが連続的に変化するため、複数のゲイン状態においてそれぞれ受信回路の特性を調整しなければならず、製造工程における調整ポイント数が増えるという問題点があった。すなわち、特許文献1、特許文献2に開示された受信回路では、増幅器のゲインを変化させながら、各ゲインの状態において調整を行う必要がある。
本発明は、上記課題を解決するためになされたもので、調整ポイント数を削減し、製造工程における調整を容易にすることができる受信回路を提供することを目的とする。
本発明の受信回路は、整合定数の切り替えが可能で、アンテナで受信された受信信号が入力される整合回路と、2段階のゲインの切り替えが可能で、前記整合回路の出力信号を増幅する第1の増幅手段と、この第1の増幅手段の出力信号をベースバンド周波数の信号に変換する変換手段と、連続的なゲインの切り替えが可能で、前記変換手段の出力信号を増幅する第2の増幅手段と、この第2の増幅手段の出力信号が予め規定された所望のレベルになるようにゲインを指定する設定ゲイン値を前記第2の増幅手段に出力すると共に、受信電界強度が所定の閾値以下のときは第1のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力し、受信電界強度が前記閾値を超えるときは前記第1のゲインよりも小さい第2のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力するゲイン制御手段と、前記第1の増幅手段が前記第2のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスが、前記第1の増幅手段が前記第1のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスに一致するように、前記整合回路の整合定数を切り替える整合回路制御手段とを備えることを特徴とするものである。
本発明によれば、整合回路制御手段がゲイン切り替え信号に応じて整合回路の整合定数を変化させることにより、整合回路の入力ポートから見たときの、整合回路を含む第1の増幅手段の入力インピーダンスを第1の増幅手段のゲイン状態に関係なく一定にすることができるので、整合回路の入力側に存在するバンドパスフィルタと第1の増幅手段との整合が常に最適な状態になるようにすることができ、受信回路の周波数特性が変動しないようにすることができる。本発明では、第1の増幅手段のゲインの切り替えを2段階とし、さらに第2の増幅手段では連続的なゲインの切り替えを可能にすることにより、受信回路全体として連続的なゲインの切り替えを可能にしている。そして、本発明では、第1の増幅手段のゲイン切り替えによる第1の増幅手段の入力インピーダンス変動(受信回路の周波数特性変動)を整合回路の整合定数の切り替えによって抑え、さらに第1の増幅手段のゲインの切り替えを2段階としているため、製造工程においては第1の増幅手段が第1のゲイン状態のときのみ調整を実施すればよく、受信回路の調整工程を短縮することができる。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1の実施の形態に係る受信回路の構成例を示すブロック図である。
図1を参照すると、本実施の形態の受信回路100は、受信帯域外の妨害波を除去するBPF(BPF:Band pass filter)101と、LNA(Low Noise Amplifier)104と、LNA104のインピーダンス整合回路102と、整合回路制御部103と、ミキサ105と、周波数シンセサイザ106と、プログラマブルゲインアンプ(PGA:Programmable Gain Amplifier)110と、ゲイン制御部107と、アンテナ113とからなる。ミキサ105と周波数シンセサイザ106とは、RF信号をベースバンド周波数の信号に変換する変換手段を構成している。
図1に示した構成要素は、それぞれ概略つぎのように動作する。BPF101は、アンテナ113で受信されたRF信号から受信帯域外の妨害波を除去する。
LNA104は、BPF101から整合回路102を介して入力されるRF信号を増幅する。LNA104は、HighゲインとLowゲインの少なくとも2段階のゲインが切り替え可能な構成となっている。
整合回路102は、複数の集中定数素子からなる回路であり、集中定数素子として印加電圧によって容量あるいはインダクタンス値が変化する可変素子を含む。
整合回路制御部103は、可変素子1021の定数を変化させるため、ゲイン制御部107から出力されるLNAゲイン切り替え信号に応じてH/Lいずれかの制御電圧を出力する。H/Lどちらのレベルを出力するかは、任意に設定できるようにしてもよい。
周波数シンセサイザ106は、ローカル信号を生成して出力する。ミキサ105は、LNA104から出力されたRF信号を、周波数シンセサイザ106から出力されたローカル信号と乗算してベースバンド周波数の信号に変換する。
PGA110は、ミキサ105の出力信号を所望の振幅レベルまで増幅し、IQ信号として出力する。
ゲイン制御部107は、IQ信号のレベルが予め規定された所望のレベルになるようにPGA110のゲインを決定し、このゲインを指定する設定ゲイン値をPGA110に出力する。また、ゲイン制御部107は、アンテナ113における受信電界強度を計算する機能を備え、計算した受信電界強度に応じてLNAゲイン切り替え信号を整合回路制御部103とLNA104とに出力する。ゲイン制御部107は、受信電界強度が所定の閾値を超える強電界のときはLNA104をLowゲインで動作させるように制御し、受信電界強度が閾値以下のときはLNA104をHighゲインで動作させるように制御する。
次に、図1を参照して本発明の第1の実施の形態の動作について詳細に説明する。まず、受信電界強度がある閾値以下のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をHighゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Lレベルの制御電圧Vlを出力する。これにより、整合回路102は、LNA104のHighゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第1のインピーダンスと呼ぶことにする。
次に、受信電界強度がある閾値以上のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をLowゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Hレベルの制御電圧Vhを出力する。これにより、整合回路102は、LNA104のLowゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第2のインピーダンスと呼ぶことにする。
第2のインピーダンスは、整合回路102によって第1のインピーダンスに一致するように調整されるため、LNA104のゲインの切り替えにかかわらず、BPF101の周波数特性は安定したものとなる。
LNA104の周波数特性は、High/Lowいずれのゲイン状態においてもBPF101の周波数特性に比べて十分広い帯域を持つように通常設計される。このため、受信回路100の周波数特性においてはBPF101の周波数特性が支配的となる。したがって、LNA104がHighゲイン状態のときに受信回路100を調整するだけで、LNA104のゲイン状態に関係なく十分な周波数補正効果を得ることができる。
以上のように、本実施の形態では、整合回路制御部103がゲイン切り替え信号に応じて整合回路102の整合定数を変化させることにより、整合回路102の入力ポートから見たときの、整合回路102を含むLNA104の入力インピーダンスをLNA104のゲイン状態に関係なく一定にすることができる。本実施の形態では、LNA104のゲインの切り替えを2段階とし、さらにPGA110では連続的なゲインの切り替えを可能にすることにより、受信回路全体として連続的なゲインの切り替えを可能にしている。
本実施の形態では、LNA104のゲイン切り替えによるLNA104の入力インピーダンス変動(受信回路の周波数特性変動)を整合回路102の整合定数の切り替えによって抑え、さらにLNA104のゲインの切り替えを2段階としているため、製造工程においてはLNA104がHighゲイン状態のときのみ調整を実施すればよく、受信回路の調整工程を短縮することができる。
[第2の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。図2は本発明の第2の実施の形態に係る受信回路の構成例を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態をより具体的に説明するものである。
図2を参照すると、本実施の形態の受信回路100aは、BPF101と、LNA104と、整合回路102と、整合回路制御部103と、ミキサ105と、周波数シンセサイザ106と、ローパスフィルタ(LPF:Low pass filter)109と、PGA110と、ゲイン制御部107と、ゲイン補正部111と、レジスタ112と、補正テーブル114と、加算部108と、アンテナ113とからなる。
図2に示した構成要素は、それぞれ概略つぎのように動作する。第1の実施の形態と同様に、LNA104は、HighゲインとLowゲインの少なくとも2段階のゲインが切り替え可能な構成となっている。
図3はLNA104の構成の概略を示すブロック図である。LNA104は、RF信号を増幅するアンプ1040と、LNAゲイン切り替え信号に応じてアンプ1040への動作電流供給を制御する電流制御部1041と、LNAゲイン切り替え信号に応じて信号経路を切り替える信号経路切替手段となるスイッチ1042とを備えている。アンプ1040の電流制御は、例えばアンプ1040に電流を供給する電流源トランジスタを制御することによって実現することができる。スイッチ1042は、例えばトランジスタなどによって実現することができる。
電流制御部1041は、ゲイン制御部107から入力されるLNAゲイン切り替え信号がLowゲイン状態を指定しているときは、アンプ1040を流れる電流をオフにし、アンプ1040の動作を停止させる。スイッチ1042は、LNAゲイン切り替え信号がHighゲイン状態を指定しているときは、アンプ1040の出力を選択するが、LNAゲイン切り替え信号がLowゲイン状態を指定しているときは、整合回路102の出力を選択する。
これにより、Lowゲイン状態ではBPF101から整合回路102を介して入力される信号がアンプ1040をバイパスしてミキサ105に出力される。このように、信号経路を切り替えるため、ゲイン状態によってLNA104の入力インピーダンスは変動する。本実施の形態では、LNA104がLowゲイン状態のときはアンプ1040を流れる電流をオフにするので、消費電流を削減することができる。
整合回路102は、複数の集中定数素子からなる回路であり、集中定数素子として、印加電圧によって容量あるいはインダクタンス値が変化する可変素子を含む。可変素子としては、例えばMEMS(Micro Electro-Mechanical System )デバイスの利用が考えられる。
図4に整合回路102の構成例を示す。ここでは、固定素子1022,1023としてインダクタを1個ずつ用い、可変素子1021として容量可変素子を1個用いた構成を示している。容量可変素子としては可変容量ダイオードが使用できる。図4に示す回路構成は動作を説明するための1例であり、整合回路102は実際に適用するLNA104の入力インピーダンスに応じて適宜自由に構成可能である。
図5に本実施の形態における可変定数1021の特性例を示す。可変定数1021は、LNA104がHighゲインのときは容量値がB[pF]となり、Lowゲインのときは容量値がA[pF]となる。すなわち、可変定数1021は、整合回路制御部103からLレベルの制御電圧Vlが入力されるときに容量値B[pF]となり、Hレベルの制御電圧Vhが入力されるときに容量値A[pF]となる。容量値B[pF]は、受信回路100aの受信感度が最適になるように選択される。
一方、容量値A[pF]は、BPF101の出力ポートから見たインピーダンスがHighゲイン動作時のLNA104の入力インピーダンスに近くなるように調整される。これにより、可変定数1021は、LNA104のゲイン状態による入力インピーダンスの変動を極小にする。
整合回路制御部103は、可変素子1021の定数を変化させるため、ゲイン制御部107から出力されるLNAゲイン切り替え信号に応じてH/Lいずれかの制御電圧を出力する。H/Lどちらのレベルを出力するかは、任意に設定できるようにしてもよい。本実施の形態では、整合回路制御部103は、LNA104がHighゲインで動作するときはLレベルの制御電圧Vlを出力し、Lowゲインで動作するときはHレベルの制御電圧Vhを出力するものとする。なお、整合回路102に可変素子を複数個用いた場合は、制御電圧も複数出力できる構成であってもよい。
周波数シンセサイザ106は、外部から入力される周波数設定値に応じてローカル信号を生成して出力する。ミキサ105は、LNA104から出力されたRF信号を、周波数シンセサイザ106から出力されたローカル信号と乗算してベースバンド周波数の信号に変換する。
LPF109は、ミキサ105の出力信号からベースバンド帯域外の妨害波を除去する。PGA110は、LPF109の出力信号を所望の振幅レベルまで増幅し、IQ信号として出力する。
ゲイン制御部107は、IQ信号のレベルが予め規定された所望のレベルになるようにPGA110のゲインを決定し、このゲインを指定する設定ゲイン値を加算部108を介してPGA110に出力する。この設定ゲイン値は、複数の信号周波数ポイントにおいて共通の値を有するものとして出力される。
また、ゲイン制御部107は、アンテナ113における受信電界強度を計算する機能を備え、計算した受信電界強度に応じてLNAゲイン切り替え信号を整合回路制御部103とLNA104とに出力する。ゲイン制御部107は、受信電界強度が所定の閾値を超える強電界のときはLNA104をLowゲインで動作させるように制御し、受信電界強度が閾値以下のときはLNA104をHighゲインで動作させるように制御する。受信電界強度は、例えばIQ信号レベルと受信回路100a全体のゲインとから計算することができる。
レジスタ112には、受信回路100aの個別のばらつきを吸収するために、アンテナ113からPGA110の入力までの受信回路100aのゲインの校正値が格納されている。ゲイン制御部107は、このレジスタ112に格納されたゲインの校正値とPGA110に設定したゲインとIQ信号レベルとを用いて、受信電界強度を計算することができる。ゲインの校正値は、受信回路100aの製造工程において個別に求められ、レジスタ112に格納されるものである。この校正値は、ある基準周囲温度、基準受信周波数において、LNA104のゲインがHighゲイン/Lowゲインの各場合について用意する必要がある。
ゲイン制御部107は、LNA104がHighゲイン状態であれば、Highゲインのときのゲイン校正値とPGA110に設定したゲインとIQ信号レベルとを用いて受信電界強度を計算し、LNA104がLowゲイン状態であれば、Lowゲインのときのゲイン校正値とPGA110に設定したゲインとIQ信号レベルとを用いて受信電界強度を計算する。
補正テーブル114には、周囲温度の変化による各デバイスのゲイン変動を補正するための補正データ、およびBPF101の周波数特性によるゲイン変動を補正するための補正データが格納されている。
ゲイン補正部111は、外部から入力される温度測定値が示す現在の周囲温度と、外部から入力される周波数設定値が示す受信周波数情報(RF周波数情報)と、補正テーブル114の補正データとを用いて、基準周囲温度および基準受信周波数の設定ゲイン値に対するゲイン補正値を複数の受信周波数ポイント毎に計算する。加算部108は、ゲイン制御部107から出力された設定ゲイン値とゲイン補正部111から出力されたゲイン補正値とを周波数ポイント毎に加算して、補正後の設定ゲイン値をPGA110に出力する。
周囲温度の変化による各デバイスのゲイン変動を補正するための補正データは、あらかじめ実験などで求められた値であり、基準周囲温度における望ましいゲイン値に対するデバイスのゲインの相対的なゲイン差分量を示している。この補正データは、周囲温度毎に補正テーブル114に格納されている。
BPF101の周波数特性によるゲイン変動を補正するための補正データは、受信回路100aの製造工程において個別に調整されて求められた値であり、LNA104をHighゲインにした状態での基準受信周波数における望ましいゲイン値に対するBPF101のゲインの相対的なゲイン差分量を周波数ポイント毎に示している。この補正データは、受信周波数ポイント毎に補正テーブル114に格納されている。
ゲイン補正部111は、これらの補正データを用いて、基準周囲温度および基準受信周波数の設定ゲイン値に対するゲイン補正値を複数の受信周波数ポイント毎に計算する。
設定ゲイン値とゲイン補正値とを加算部108で周波数ポイント毎に加算することにより、設定ゲイン値は動作中の受信周波数において望ましい値に補正される。
次に、図2、図3、図4、図5を参照して本発明の第2の実施の形態の動作について詳細に説明する。
第1の実施の形態と同様に、受信電界強度がある閾値以下のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をHighゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Lレベルの制御電圧Vlを出力する。これにより、整合回路102は、LNA104のHighゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第1のインピーダンスと呼ぶことにする。
BPF101の損失の周波数特性はゲイン補正部111によって補正されるため、アンテナ113での受信信号レベルが同じであれば、受信周波数にかかわらずゲイン制御部107は一定の設定ゲイン値を出力する。
次に、受信電界強度がある閾値以上のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をLowゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Hレベルの制御電圧Vhを出力する。これにより、整合回路102は、LNA104のLowゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第2のインピーダンスと呼ぶことにする。
第2のインピーダンスは、整合回路102によって第1のインピーダンスに一致するように調整されるため、LNA104のゲインの切り替えにかかわらずBPF101の周波数特性は安定したものとなる。
第1の実施の形態で説明したとおり、受信回路100aの周波数特性においてはBPF101の周波数特性が支配的となる。したがって、LNA104がHighゲイン状態のときに調整された補正テーブル114のデータをそのまま用いて、ゲイン補正部111がBPF101の周波数特性によるゲイン変動補正のためのゲイン補正値を算出しても、LNA104のゲイン状態に関係なく十分な周波数補正効果を得ることができる。こうして、本実施の形態では、第1の実施の形態で説明した効果を得ることができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図6は本発明の第3の実施の形態に係る受信回路の構成例を示すブロック図であり、図2と同一の構成には同一の符号を付してある。
本実施の形態の受信回路300は、第2の実施の形態と比べると、整合回路制御部103aに温度補正テーブル315が付加され、整合回路制御部103aと整合回路102aとの間にD/Aコンバータ316が付加され、さらに整合回路制御部103aに温度測定値が入力されることが異なる。その他の構成の機能は、第2の実施の形態と同様であるので、説明は省略する。
図7に整合回路102aの構成例を示す。整合回路102aは、D/Aコンバータ316から出力される電圧に応じて定数(ここでは容量)が変化するチューナブル可変素子3021と、整合回路制御部103aから出力されるH/Lいずれかの制御電圧に応じてインダクタンス値が変化する可変素子3022と、固定素子3023とから構成される。可変素子3022としては可変インダクタを用い、固定素子3023としてはインダクタを用いる。図7に示す回路構成は動作を説明するための1例であり、整合回路102aは実際に適用するLNA104に応じて適宜自由に構成可能である。
整合回路制御部103aは、第2の実施の形態と同様に、ゲイン制御部107から出力されるLNAゲイン切り替え信号に応じてH/Lいずれかの制御電圧を出力する。これにより、可変素子3022の定数(ここではインダクタンス値)を変化させることができる。また、整合回路制御部103aは、LNAゲイン切り替え信号に応じて、Highゲイン状態に対応する制御電圧のデジタル値とLowゲイン状態に対応する制御電圧のデジタル値のいずれかをD/Aコンバータ316に出力する。このデジタル値に応じて、D/Aコンバータ316は、チューナブル可変素子3021に電圧を印加する。これにより、チューナブル可変素子3021の定数(ここでは容量)を変化させることができる。
本実施の形態では、整合回路制御部103aから2値の制御電圧の他に、D/Aコンバータ316を介して任意の電圧を出力できるようになっている。こうして、本実施の形態では、第2のインピーダンスを第1のインピーダンスに一致させるような設計が容易になるという効果がある。
さらに、温度補正テーブル315には、チューナブル可変素子3021の温度特性データが格納されている。整合回路制御部103aは、外部から入力される温度測定値が示す現在の周囲温度と温度補正テーブル315に格納された温度特性データに基づいて、整合回路102aの整合定数が所望の値になるようにD/Aコンバータ316への出力電圧を補正する。これにより、本実施の形態では、チューナブル可変素子3021の定数の周囲温度による変化を補正することができ、周囲温度の変化に対してもLNA304の入力インピーダンスを安定に保つことができるという効果を有する。
本発明は、受信信号を増幅する増幅器がゲイン切り替え機能を有する無線携帯端末などの通信装置に適用することができる。
本発明の第1の実施の形態に係る受信回路の構成例を示すブロック図である。 本発明の第2の実施の形態に係る受信回路の構成例を示すブロック図である。 本発明の第2の実施の形態に係るLNAの構成の概略を示すブロック図である。 本発明の第2の実施の形態に係る整合回路の構成例を示す回路図である。 本発明の第2の実施の形態に係る整合回路の可変定数の特性例を示す図である。 本発明の第3の実施の形態に係る受信回路の構成例を示すブロック図である。 本発明の第3の実施の形態に係る整合回路の構成例を示す回路図である。 関連する受信回路の増幅器部分の構成例を示すブロック図である。
符号の説明
100,100a,300…受信回路、101…バンドパスフィルタ、102,102a…整合回路、103,103a…整合回路制御部、104…LNA、105…ミキサ、106…周波数シンセサイザ、107…ゲイン制御部、108…加算部、109…ローパスフィルタ、110…プログラマブルゲインアンプ、111…ゲイン補正部、112…レジスタ、113…アンテナ、114…補正テーブル、315…温度補正テーブル、316…D/Aコンバータ、1021,3022…可変素子、1022,1023,3023…固定素子、3021…チューナブル可変素子。

Claims (11)

  1. 整合定数の切り替えが可能で、アンテナで受信された受信信号が入力される整合回路と、
    2段階のゲインの切り替えが可能で、前記整合回路の出力信号を増幅する第1の増幅手段と、
    この第1の増幅手段の出力信号をベースバンド周波数の信号に変換する変換手段と、
    連続的なゲインの切り替えが可能で、前記変換手段の出力信号を増幅する第2の増幅手段と、
    この第2の増幅手段の出力信号が予め規定された所望のレベルになるようにゲインを指定する設定ゲイン値を前記第2の増幅手段に出力すると共に、受信電界強度が所定の閾値以下のときは第1のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力し、受信電界強度が前記閾値を超えるときは前記第1のゲインよりも小さい第2のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力するゲイン制御手段と、
    前記第1の増幅手段が前記第2のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスが、前記第1の増幅手段が前記第1のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスに一致するように、前記整合回路の整合定数を切り替える整合回路制御手段とを備えることを特徴とする受信回路。
  2. 請求項1記載の受信回路において、
    前記第1の増幅手段は、
    前記整合回路の出力信号が入力される増幅器と、
    前記ゲイン切り替え信号が前記第2のゲインを指定しているときに、前記増幅器を流れる電流をオフにする電流制御手段と、
    前記ゲイン切り替え信号が前記第2のゲインを指定しているときに、前記整合回路から入力された信号を前記増幅器を通過しない信号経路で出力する信号経路切替手段とから構成されることを特徴とする受信回路。
  3. 請求項1または2記載の受信回路において、
    前記整合回路は、前記整合定数の切り替えが可能な手段として、容量可変素子を備えることを特徴とする受信回路。
  4. 請求項3記載の受信回路において、
    前記容量可変素子は、可変容量ダイオードであることを特徴とする受信回路。
  5. 請求項3記載の受信回路において、
    前記整合回路制御手段は、前記ゲイン切り替え信号に応じて、前記第1のゲインに対応する制御電圧と前記第2のゲインに対応する制御電圧のいずれかにより、前記容量可変素子の容量を変化させることを特徴とする受信回路。
  6. 請求項3記載の受信回路において、
    さらに、前記整合回路制御手段と前記整合回路との間に、前記整合回路制御手段から出力されるデジタル値を制御電圧に変換して前記整合回路に出力するD/Aコンバータを備えることを特徴とする受信回路。
  7. 請求項6記載の受信回路において、
    前記整合回路制御手段は、前記ゲイン切り替え信号に応じて、前記第1のゲインに対応する制御電圧のデジタル値と前記第2のゲインに対応する制御電圧のデジタル値のいずれかを前記D/Aコンバータに出力すると共に、外部から入力される温度測定値が示す周囲温度に基づいて、前記整合回路の整合定数が所望の値になるように前記制御電圧のデジタル値を補正することを特徴とする受信回路。
  8. 請求項1または2記載の受信回路において、
    前記整合回路は、前記整合定数の切り替えが可能な手段として、可変インダクタンス素子を備えることを特徴とする受信回路。
  9. 請求項8記載の受信回路において、
    前記整合回路制御手段は、前記ゲイン切り替え信号に応じて、前記第1のゲインに対応する制御電圧と前記第2のゲインに対応する制御電圧のいずれかにより、前記可変インダクタンス素子のインダクタンスを変化させることを特徴とする受信回路。
  10. 請求項1乃至9のいずれか1項に記載の受信回路において、
    さらに、前記整合回路の入力側に設けられたバンドパスフィルタと、
    前記バンドパスフィルタの周波数特性によるゲイン変動を補正する第1の補正データが格納された補正テーブルと、
    前記第1の補正データに基づいて、受信回路の周波数特性が所望の特性になるように前記設定ゲイン値を補正するゲイン補正手段とを備えることを特徴とする受信回路。
  11. 請求項10記載の受信回路において、
    前記補正テーブルは、周囲温度の変化による受信回路のゲイン変動を補正する第2の補正データを記憶し、
    前記ゲイン補正手段は、外部から入力される温度測定値が示す周囲温度と前記第2の補正データに基づいて、前記設定ゲイン値を補正することを特徴とする受信回路。
JP2008256194A 2008-10-01 2008-10-01 受信回路 Expired - Fee Related JP5332468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008256194A JP5332468B2 (ja) 2008-10-01 2008-10-01 受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256194A JP5332468B2 (ja) 2008-10-01 2008-10-01 受信回路

Publications (2)

Publication Number Publication Date
JP2010087954A true JP2010087954A (ja) 2010-04-15
JP5332468B2 JP5332468B2 (ja) 2013-11-06

Family

ID=42251430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256194A Expired - Fee Related JP5332468B2 (ja) 2008-10-01 2008-10-01 受信回路

Country Status (1)

Country Link
JP (1) JP5332468B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015678A (ja) * 2010-06-30 2012-01-19 Icom Inc 高周波回路
US8264282B1 (en) 2011-05-19 2012-09-11 Renesas Mobile Corporation Amplifier
US8294515B1 (en) 2011-05-19 2012-10-23 Renesas Mobile Corporation Amplifier
GB2490979A (en) * 2011-05-19 2012-11-21 Renesas Mobile Corp A low-noise-amplifier with selectable internal or external impedance matching
US20120293250A1 (en) 2011-05-19 2012-11-22 Jari Heikkinen Amplifier
US8378748B2 (en) 2011-05-19 2013-02-19 Renesas Mobile Corporation Amplifier
US8427239B2 (en) 2011-09-02 2013-04-23 Renesas Mobile Corporation Apparatus and method for low noise amplification
US8432217B2 (en) 2011-05-19 2013-04-30 Renesas Mobile Corporation Amplifier
US8436684B2 (en) 2011-09-02 2013-05-07 Renesas Mobile Corporation Apparatus and method for low noise amplification
US8514021B2 (en) 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285803A (ja) * 1989-04-27 1990-11-26 Tech Res & Dev Inst Of Japan Def Agency 自動レベル制御回路
JP2000332545A (ja) * 1999-05-20 2000-11-30 Sony Corp 低雑音増幅器回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285803A (ja) * 1989-04-27 1990-11-26 Tech Res & Dev Inst Of Japan Def Agency 自動レベル制御回路
JP2000332545A (ja) * 1999-05-20 2000-11-30 Sony Corp 低雑音増幅器回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015678A (ja) * 2010-06-30 2012-01-19 Icom Inc 高周波回路
US8264282B1 (en) 2011-05-19 2012-09-11 Renesas Mobile Corporation Amplifier
US8294515B1 (en) 2011-05-19 2012-10-23 Renesas Mobile Corporation Amplifier
GB2490979A (en) * 2011-05-19 2012-11-21 Renesas Mobile Corp A low-noise-amplifier with selectable internal or external impedance matching
US20120293250A1 (en) 2011-05-19 2012-11-22 Jari Heikkinen Amplifier
US8319555B1 (en) 2011-05-19 2012-11-27 Renesas Mobile Corporation Amplifier
US8378748B2 (en) 2011-05-19 2013-02-19 Renesas Mobile Corporation Amplifier
US8432217B2 (en) 2011-05-19 2013-04-30 Renesas Mobile Corporation Amplifier
GB2490979B (en) * 2011-05-19 2013-05-29 Renesas Mobile Corp Amplifier
US8514021B2 (en) 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit
US8427239B2 (en) 2011-09-02 2013-04-23 Renesas Mobile Corporation Apparatus and method for low noise amplification
US8436684B2 (en) 2011-09-02 2013-05-07 Renesas Mobile Corporation Apparatus and method for low noise amplification

Also Published As

Publication number Publication date
JP5332468B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5332468B2 (ja) 受信回路
US7564302B2 (en) Method and system for gain control and power saving in broadband feedback low-noise amplifiers
KR100749899B1 (ko) 전력 증폭기
US8095082B2 (en) Dual band radio frequency transmitter
US9748993B2 (en) Radio frequency receiver front-end with gain control capability as well as improved impedance matching control capability
US7692494B2 (en) Low strain variable frequency amplifier
JP2014513902A (ja) 正帰還共通ゲート低雑音増幅器
US20100085490A1 (en) Multi-standard integrated television receiver
TW202027410A (zh) 可變功率放大器偏壓阻抗
JP2002076805A (ja) Agc増幅回路及びそれを用いた受信装置
US8063703B2 (en) Output circuit of radio-frequency transmitter
JP5109895B2 (ja) 増幅回路及び受信装置
US20150070055A1 (en) Receiver
WO2008044750A1 (fr) Amplificateur à faible bruit
JP5079595B2 (ja) フィルタ回路および無線機器
JP5365474B2 (ja) プログラマブル可変利得増幅器及び無線通信装置
US11146218B2 (en) Amplification circuit
JP3108712U (ja) 可変利得増幅回路
JP2002217660A (ja) 可変利得増幅回路
JP5742522B2 (ja) 可変利得増幅回路,および可変利得増幅回路を用いた通信装置
JP2007324918A (ja) アンテナアッテネータ回路
KR101412869B1 (ko) 전력 증폭기, 및 그 동작 방법
JP6449683B2 (ja) 無線機の同調回路
JP2007189569A (ja) 増幅器およびこれを用いた無線通信機器
JP2009290276A (ja) 携帯端末装置とその消費電力制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

LAPS Cancellation because of no payment of annual fees