JP2002217660A - 可変利得増幅回路 - Google Patents
可変利得増幅回路Info
- Publication number
- JP2002217660A JP2002217660A JP2001008583A JP2001008583A JP2002217660A JP 2002217660 A JP2002217660 A JP 2002217660A JP 2001008583 A JP2001008583 A JP 2001008583A JP 2001008583 A JP2001008583 A JP 2001008583A JP 2002217660 A JP2002217660 A JP 2002217660A
- Authority
- JP
- Japan
- Prior art keywords
- gain amplifier
- variable gain
- output
- input
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 可変利得増幅回路における可変利得増幅器
は、利得を下げると雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒ
ｅ）が劣化する。 【解決手段】 利得制御信号により増幅度を可変でき
る可変利得増幅器と、前記可変利得増幅器の入力側に接
続される入力側整合部と、前記可変利得増幅器の出力側
に接続される出力側整合部と、前記可変利得増幅器の出
力信号が入力され、前記利得制御信号と前記入力側整合
部及び前記出力側整合部を制御する整合制御信号を出力
する制御部とを備え、前記入力側整合部及び前記出力側
整合部はバリキャップコンデンサ及び可変コイルにより
構成される。
は、利得を下げると雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒ
ｅ）が劣化する。 【解決手段】 利得制御信号により増幅度を可変でき
る可変利得増幅器と、前記可変利得増幅器の入力側に接
続される入力側整合部と、前記可変利得増幅器の出力側
に接続される出力側整合部と、前記可変利得増幅器の出
力信号が入力され、前記利得制御信号と前記入力側整合
部及び前記出力側整合部を制御する整合制御信号を出力
する制御部とを備え、前記入力側整合部及び前記出力側
整合部はバリキャップコンデンサ及び可変コイルにより
構成される。
Description
【０００１】
【発明の属する技術分野】 可変利得増幅器の出力信号
の電力に応じて入出力の整合の制御を行うことが可能な
可変利得増幅回路に関する。
の電力に応じて入出力の整合の制御を行うことが可能な
可変利得増幅回路に関する。
【０００２】
【従来の技術】 利得制御信号により増幅器の利得を可
変する可変利得増幅回路は主にＡＧＣ（電圧利得制御）
回路等に使用される。
変する可変利得増幅回路は主にＡＧＣ（電圧利得制御）
回路等に使用される。
【０００３】 図７には従来の可変利得増幅回路の構成
例を示した。利得制御信号により利得を制御される可変
利得増幅器２は、入力端子１より入力された入力信号の
利得を増減する。制御部４は可変利得増幅器２より出力
された信号を入力し、その電力を測定して予め設定され
た基準電力と比較し、その比較結果に応じて利得制御信
号を出力する。
例を示した。利得制御信号により利得を制御される可変
利得増幅器２は、入力端子１より入力された入力信号の
利得を増減する。制御部４は可変利得増幅器２より出力
された信号を入力し、その電力を測定して予め設定され
た基準電力と比較し、その比較結果に応じて利得制御信
号を出力する。
【０００４】
【発明が解決しようとする課題】 しかしながら、上述
の従来技術には次のような問題点があった。前記可変利
得増幅回路における可変利得増幅器は、利得を下げると
雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ：以下ＮＦと記
す）が劣化する。このような可変利得増幅器を備えた可
変利得増幅回路を通信機器の受信部に使用した場合、こ
の可変利得増幅器のＮＦの劣化により受信部全体のＮＦ
が劣化し、通信機器自体の性能が劣化することになる。
の従来技術には次のような問題点があった。前記可変利
得増幅回路における可変利得増幅器は、利得を下げると
雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ：以下ＮＦと記
す）が劣化する。このような可変利得増幅器を備えた可
変利得増幅回路を通信機器の受信部に使用した場合、こ
の可変利得増幅器のＮＦの劣化により受信部全体のＮＦ
が劣化し、通信機器自体の性能が劣化することになる。
【０００５】
【発明を解決するための手段】 課題を解決するため
の本発明は、利得制御信号により増幅度を可変できる可
変利得増幅器と、前記可変利得増幅器の入力側に接続さ
れる入力側整合部と、前記可変利得増幅器の出力側に接
続される出力側整合部と、前記可変利得増幅器の出力信
号が入力され、前記利得制御信号と前記入力側整合部及
び前記出力側整合部を制御する整合制御信号を出力する
制御部とを備え、前記入力側整合部及び前記出力側整合
部はバリキャップコンデンサ及び可変コイルにより構成
されること特徴とする。
の本発明は、利得制御信号により増幅度を可変できる可
変利得増幅器と、前記可変利得増幅器の入力側に接続さ
れる入力側整合部と、前記可変利得増幅器の出力側に接
続される出力側整合部と、前記可変利得増幅器の出力信
号が入力され、前記利得制御信号と前記入力側整合部及
び前記出力側整合部を制御する整合制御信号を出力する
制御部とを備え、前記入力側整合部及び前記出力側整合
部はバリキャップコンデンサ及び可変コイルにより構成
されること特徴とする。
【０００６】
【発明の実施の形態】 本発明に係る可変利得増幅回路
の実施形態について、図面を用いて詳細に説明する。
の実施形態について、図面を用いて詳細に説明する。
【０００７】 図１に本発明に係る可変利得増幅回路の
１実施形態の構成図を示す。２は入力側整合部、３は可
変利得増幅器、４は出力側整合部、５は制御部を示して
いる。受信信号はまず２の入力側整合部で入力側インピ
ーダンス整合を最適な値とする。ここで入力側インピー
ダンス整合は、可変利得増幅器３より出力される出力信
号の電力に応じて制御部５より出力される入力側整合制
御信号によって制御される。入力側の整合を施された受
信信号は制御部５より出力される利得制御信号に応じた
利得で可変利得増幅器３により増幅される。増幅された
信号は出力側整合部４で出力側インピーダンス整合を最
適とする。ここで出力側インピーダンス整合は入力側と
同じく、可変利得増幅器３より出力される出力信号の電
力に応じて制御部５より出力される出力側整合制御信号
によって制御される。
１実施形態の構成図を示す。２は入力側整合部、３は可
変利得増幅器、４は出力側整合部、５は制御部を示して
いる。受信信号はまず２の入力側整合部で入力側インピ
ーダンス整合を最適な値とする。ここで入力側インピー
ダンス整合は、可変利得増幅器３より出力される出力信
号の電力に応じて制御部５より出力される入力側整合制
御信号によって制御される。入力側の整合を施された受
信信号は制御部５より出力される利得制御信号に応じた
利得で可変利得増幅器３により増幅される。増幅された
信号は出力側整合部４で出力側インピーダンス整合を最
適とする。ここで出力側インピーダンス整合は入力側と
同じく、可変利得増幅器３より出力される出力信号の電
力に応じて制御部５より出力される出力側整合制御信号
によって制御される。
【０００８】 図２は入力側整合部の一実施例図であ
る。 Ｃ１，Ｃ２及びＬ１は可変利得増幅器２の入力側
インピーダンス整合を最適なものとするためのバリキャ
ップコンデンサ及び可変コイルである。図３は出力側整
合部の一実施例図である。 Ｃ３，Ｃ４及びＬ２は可変
利得増幅器３の出力側インピーダンス整合を最適なもの
とするためのバリキャップコンデンサ及び可変コイルで
ある。なお、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｌ１，Ｌ２は後
述する整合制御信号により制御される。
る。 Ｃ１，Ｃ２及びＬ１は可変利得増幅器２の入力側
インピーダンス整合を最適なものとするためのバリキャ
ップコンデンサ及び可変コイルである。図３は出力側整
合部の一実施例図である。 Ｃ３，Ｃ４及びＬ２は可変
利得増幅器３の出力側インピーダンス整合を最適なもの
とするためのバリキャップコンデンサ及び可変コイルで
ある。なお、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｌ１，Ｌ２は後
述する整合制御信号により制御される。
【０００９】 図４は制御部５の一実施例図である。１
０はＡ／Ｄ変換器、１１はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）、１２，１３，１４，１５，１６はＤ
／Ａ変換器、１９，２０，２１，２２，２３，２４，２
５はＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）であ
る。
０はＡ／Ｄ変換器、１１はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）、１２，１３，１４，１５，１６はＤ
／Ａ変換器、１９，２０，２１，２２，２３，２４，２
５はＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）であ
る。
【００１０】 前記制御部５のＲＯＭ１１には、可変利
得増幅器３の出力に応じた利得制御信号データが記憶さ
れており、Ａ／Ｄ変換器１０によりアナログ／ディジタ
ル変換された可変利得増幅器３の出力に応じてＲＯＭ１
１より利得制御電圧データが出力され、Ｄ／Ａ変換器１
３によりディジタル／アナログ変換され、可変利得増幅
器３の利得を制御する。
得増幅器３の出力に応じた利得制御信号データが記憶さ
れており、Ａ／Ｄ変換器１０によりアナログ／ディジタ
ル変換された可変利得増幅器３の出力に応じてＲＯＭ１
１より利得制御電圧データが出力され、Ｄ／Ａ変換器１
３によりディジタル／アナログ変換され、可変利得増幅
器３の利得を制御する。
【００１１】 ここで、従来の技術における課題とし
て、可変利得増幅器の利得を下げるとＮＦが劣化する問
題があった。 そこで、予め可変利得増幅器の利得に応
じて最もＮＦが良好になるように、入力側整合部２及び
出力側整合部４のバリキャップコンデンサＣ１，Ｃ２，
Ｃ３，Ｃ４及び可変コイルＬ１，Ｌ２の制御電圧値を測
定し、それぞれの整合制御信号電圧値をＲＯＭ１１に記
憶しておく。具体的には、図５に示すスミスチャートに
２ｄＢのＮＦの指数円を示したが、利得制御電圧を変化
させてもこの２ｄＢの円内にＮＦが収まるようなバリキ
ャップコンデンサ及び可変コイルの制御電圧値を測定す
る。それぞれのバリキャップコンデンサＣ１，Ｃ２，Ｃ
３，Ｃ４及びＬ１，Ｌ２を制御する制御信号電圧値は利
得制御信号に応じて出力されるようにＲＯＭ１１に記憶
する。具体的にはバリキャップコンデンサＣ２，Ｃ３を
制御することにより図５に示すスミスチャート上ではＮ
Ｆはに示すように制御される。可変コイルＬ１，Ｌ２
を制御することによりＮＦはに示すように制御され
る。さらに、バリキャップコンデンサＣ１，Ｃ４を制御
することによりＮＦはに示すように制御される。
て、可変利得増幅器の利得を下げるとＮＦが劣化する問
題があった。 そこで、予め可変利得増幅器の利得に応
じて最もＮＦが良好になるように、入力側整合部２及び
出力側整合部４のバリキャップコンデンサＣ１，Ｃ２，
Ｃ３，Ｃ４及び可変コイルＬ１，Ｌ２の制御電圧値を測
定し、それぞれの整合制御信号電圧値をＲＯＭ１１に記
憶しておく。具体的には、図５に示すスミスチャートに
２ｄＢのＮＦの指数円を示したが、利得制御電圧を変化
させてもこの２ｄＢの円内にＮＦが収まるようなバリキ
ャップコンデンサ及び可変コイルの制御電圧値を測定す
る。それぞれのバリキャップコンデンサＣ１，Ｃ２，Ｃ
３，Ｃ４及びＬ１，Ｌ２を制御する制御信号電圧値は利
得制御信号に応じて出力されるようにＲＯＭ１１に記憶
する。具体的にはバリキャップコンデンサＣ２，Ｃ３を
制御することにより図５に示すスミスチャート上ではＮ
Ｆはに示すように制御される。可変コイルＬ１，Ｌ２
を制御することによりＮＦはに示すように制御され
る。さらに、バリキャップコンデンサＣ１，Ｃ４を制御
することによりＮＦはに示すように制御される。
【００１２】 前記ＲＯＭ１１に記憶された整合制御信
号は、利得制御電圧に応じてそれぞれのバリキャップコ
ンデンサ及び可変コイルに出力され、各利得で最もＮＦ
の劣化が少ないように入力側整合部２、出力側整合部４
を制御する。
号は、利得制御電圧に応じてそれぞれのバリキャップコ
ンデンサ及び可変コイルに出力され、各利得で最もＮＦ
の劣化が少ないように入力側整合部２、出力側整合部４
を制御する。
【００１３】 図６には可変コイルＬ１，Ｌ２の構成例
を示した。２６と２９は分布常数がそれぞれ異なるコイ
ルである。２７，２８，３０は整合制御信号により切替
を行う切替器である。該切替器を前記整合制御信号によ
り切替を行うことにより２６と２９のコイルを切替え可
変コイルを実現している。
を示した。２６と２９は分布常数がそれぞれ異なるコイ
ルである。２７，２８，３０は整合制御信号により切替
を行う切替器である。該切替器を前記整合制御信号によ
り切替を行うことにより２６と２９のコイルを切替え可
変コイルを実現している。
【００１４】
【発明の効果】 以上のように本発明によれば、可変利
得制御器の利得を下げてもＮＦの劣化を最小限に抑える
ことができる。本発明を通信機器の受信機に適用した場
合、利得を下げた場合の受信機の受信感度の劣化を最小
限に抑えることができる。
得制御器の利得を下げてもＮＦの劣化を最小限に抑える
ことができる。本発明を通信機器の受信機に適用した場
合、利得を下げた場合の受信機の受信感度の劣化を最小
限に抑えることができる。
【図１】本発明における可変利得増幅回路構成例図。
【図２】本発明における入力側整合部構成例図。
【図３】本発明における出力側整合部構成例図。
【図４】本発明における制御部構成例図。
【図５】等雑音指数円を示すスミスチャート。
【図６】本発明における可変コイル構成例図。
【図７】従来技術における可変利得増幅回路構成例図。
Claims (1)
- 【請求項１】 利得制御信号により増幅度を可変できる
可変利得増幅器と、前記可変利得増幅器の入力側に接続
される入力側整合部と、前記可変利得増幅器の出力側に
接続される出力側整合部と、前記可変利得増幅器の出力
信号が入力され、前記利得制御信号と前記入力側整合部
及び前記出力側整合部を制御する整合制御信号を出力す
る制御部とを備え、前記入力側整合部及び前記出力側整
合部はバリキャップコンデンサ及び可変コイルにより構
成されること特徴とする可変利得増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008583A JP2002217660A (ja) | 2001-01-17 | 2001-01-17 | 可変利得増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008583A JP2002217660A (ja) | 2001-01-17 | 2001-01-17 | 可変利得増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217660A true JP2002217660A (ja) | 2002-08-02 |
Family
ID=18876181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008583A Pending JP2002217660A (ja) | 2001-01-17 | 2001-01-17 | 可変利得増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217660A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009034659A1 (en) * | 2007-09-14 | 2009-03-19 | Fujitsu Limited | Tunable impedance matching circuit |
| JPWO2007043122A1 (ja) * | 2005-09-30 | 2009-04-16 | 富士通株式会社 | 可変利得増幅器及びその制御方法 |
| KR100968206B1 (ko) | 2008-06-13 | 2010-07-06 | 전자부품연구원 | 증폭 장치 및 그 대역폭 조절 방법 |
| JP2015510715A (ja) * | 2012-01-23 | 2015-04-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | チューナブル負荷整合を用いたマルチモードバイパスドライバ増幅器 |
| US9130535B2 (en) | 2012-12-20 | 2015-09-08 | Qualcomm Incorporated | Driver amplifier with asymmetrical T-coil matching network |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11289229A (ja) * | 1998-04-02 | 1999-10-19 | Kokusai Electric Co Ltd | 広帯域高周波増幅器 |
| JP2000323944A (ja) * | 1999-05-10 | 2000-11-24 | Sharp Corp | 高周波利得可変増幅器 |
-
2001
- 2001-01-17 JP JP2001008583A patent/JP2002217660A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11289229A (ja) * | 1998-04-02 | 1999-10-19 | Kokusai Electric Co Ltd | 広帯域高周波増幅器 |
| JP2000323944A (ja) * | 1999-05-10 | 2000-11-24 | Sharp Corp | 高周波利得可変増幅器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007043122A1 (ja) * | 2005-09-30 | 2009-04-16 | 富士通株式会社 | 可変利得増幅器及びその制御方法 |
| WO2009034659A1 (en) * | 2007-09-14 | 2009-03-19 | Fujitsu Limited | Tunable impedance matching circuit |
| JP2010537453A (ja) * | 2007-09-14 | 2010-12-02 | 富士通株式会社 | チューナブルインピーダンス整合回路 |
| KR100968206B1 (ko) | 2008-06-13 | 2010-07-06 | 전자부품연구원 | 증폭 장치 및 그 대역폭 조절 방법 |
| JP2015510715A (ja) * | 2012-01-23 | 2015-04-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | チューナブル負荷整合を用いたマルチモードバイパスドライバ増幅器 |
| EP2807744B1 (en) * | 2012-01-23 | 2020-03-18 | Qualcomm Incorporated | Multi-mode bypass driver amplifier with tunable load matching |
| US9130535B2 (en) | 2012-12-20 | 2015-09-08 | Qualcomm Incorporated | Driver amplifier with asymmetrical T-coil matching network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI330459B (en) | Power amplification circuit and method for supplying power at a plurality of desired power output levels | |
| US6369649B2 (en) | Transmission power amplification method and apparatus | |
| CN100533993C (zh) | 接收机 | |
| JP4204589B2 (ja) | 自動利得制御装置 | |
| JP5332468B2 (ja) | 受信回路 | |
| WO1999043083A1 (fr) | Amplificateur pour radiotransmission | |
| JP2005318212A (ja) | 通信機 | |
| JP2006094532A (ja) | 低ノイズ増幅器及びその方法 | |
| JP2004533154A (ja) | ディジタルオーディオプロセッサ | |
| JP2000013163A (ja) | 電力増幅器 | |
| JPS60121830A (ja) | 送信出力の制御方法 | |
| JP2002217660A (ja) | 可変利得増幅回路 | |
| JPH0537255A (ja) | 広帯域増幅器 | |
| JPH08316759A (ja) | 広帯域増幅器 | |
| JP4542482B2 (ja) | 残留ノイズ軽減回路 | |
| JP3315948B2 (ja) | 無線装置とその利得の制御方法 | |
| KR100303309B1 (ko) | 이동통신단말기에서전류제어를통한증폭기의선형성개선장치 | |
| JP3009857B2 (ja) | 送信電力制御回路 | |
| TWI683533B (zh) | 放大電路 | |
| JP3107006B2 (ja) | 音場拡大器 | |
| JP2002171177A (ja) | 中間周波数がゼロである構造の送信機で、ｈｔｂ技術によるパワー増幅器を使用可能にする制御方法および回路 | |
| JP2001203591A (ja) | 送信装置 | |
| JP2003017957A (ja) | 高周波増幅装置及びそれを用いた受信機 | |
| JP4103335B2 (ja) | 自動レベル制御回路 | |
| JP2002009651A (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100420 |