JP2004328555A - 高周波電力増幅用電子部品および無線通信システム - Google Patents

Abstract

【課題】高感度で使用環境の変化の影響を受けにくく出力ミスマッチを起こさない上、小型で挿入損失が少ない出力電力検出回路を備えた高周波電力増幅用電子部品およびそれを用いた無線通信システムを提供する。
【解決手段】高周波電力増幅回路（２１０）の最終段の電力増幅用トランジスタ（２１３）と出力端子との間に設けられているインピーダンス整合回路の中間ノードから容量素子（Ｃｉ）を介して取り出された電圧を制御端子に受け出力電力に比例した電流を流す出力検出用トランジスタと、該トランジスタの制御端子に動作点を与えるバイアス生成回路と、上記出力検出用トランジスタに流れる電流を転写するカレントミラー回路（２２１）と、転写された電流を電圧に変換する電流−電圧変換用トランジスタ（Ｑ４）とを設けるようにした。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等の無線通信システムに使用され高周波の送信信号を増幅して出力する高周波電力増幅回路を組み込んだ電子部品に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力電力の検出に利用して有効な技術に関する。
【０００２】
【従来の技術】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路が設けられている。従来の無線通信装置においては、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路もしくはアンテナの出力電力を検出して帰還をかけることが行なわれている（例えば、特許文献１参照）。そして、出力電力の検出は、従来は一般に、カプラや検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路として構成されることが多い。
【０００３】
また、カプラは、ディスクリート部品もしくは絶縁基板（モジュール基板）に形成された出力線（マイクロストリップライン）と並行に配設された導電体との間に形成される容量を介して出力電力を検出する素子であり、半導体チップ上に形成される素子に比べてサイズが大きい。なお、方向性結合器（カプラ）については、例えば総合電子出版社、１９９７年７月１０日発行「マイクロ波の基礎とその応用」Ｐ１９１〜Ｐ１９３に記載されている。また、工業調査会発行「電子材料」１９９９年４月号のＰ９１〜Ｐ９５には移動体通信用セラミック積層ロウパスフィルタおよび方向性結合器について記載されている。
【０００４】
【特許文献１】
特開２０００−１５１３１０号公報
【０００５】
【発明が解決しようとする課題】
カプラを使用した従来の高周波電力増幅回路の出力電力検出方式にあっては、カプラ自身の大きさもさることながら、その検出出力を検波するためダイオードが必要であり、高周波電力増幅回路とは別の半導体集積回路や電子部品を数多く使用しているため、モジュールの小型化を困難にしていた。さらに、カプラを使用する場合には、検出感度を向上させるためカプラの一端に基準電圧を印加することが行なわれることがあり、その場合基準電圧の最適設定および部品のばらつきに応じた電圧等の調整が必要になるため、セットメーカの負担が大きくなるという不具合がある。また、カプラを使用すると、電力損失も生じるという不具合がある。
【０００６】
さらに、近年の携帯電話機においては、８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。かかる携帯電話機に使用される高周波電力増幅モジュールでは、出力パワーアンプも各バンドに応じて設けられるため、その出力電力を検出するカプラも各バンドに応じてそれぞれ必要になる。そのため、一層モジュールの小型化が困難になる。
【０００７】
そこで、本出願人は、カプラを使用しない高周波電力増幅回路の出力電力の検出方式について検討した。無線通信システムにおける高周波電力増幅回路の出力電力検出回路に要求される特性のうち、特に重要な特性は次の５点である。第１に小型であること、第２に高感度であること、第３に挿入損失が低いこと、第４に電源電圧変動や温度変化など使用環境の変化の影響を受けにくいこと、第５に実際の電力増幅回路の出力状態とフィードバック制御による出力制御とのミスマッチにより電力増幅回路に異常な電流が流れたりそれによって電力増幅回路が破壊されないこと、である。
【０００８】
従来のカプラを用いた検出方式は、上記第２と第４および第５の特性については、ほぼ要求を満たすものであったが、第１の小型化と第３の低挿入損失に関しては、充分に要求を満たすものではなかった。
【０００９】
本発明の目的は、出力電力を検出してフィードバック制御を行なう無線通信システムにおいて、検出回路の小型化および低挿入損失化を達成することができる出力電力の検出技術を提供することにある。
本発明の他の目的は、高感度で使用環境の変化の影響を受けにくく出力ミスマッチを起こさない上、小型で挿入損失が少ない出力電力検出回路を備えた高周波電力増幅用電子部品およびそれを用いた無線通信システムを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本願の第１の発明は、高周波電力増幅回路の最終段の電力増幅用トランジスタと出力端子との間に設けられているインピーダンス整合回路の中間ノードから、抵抗および容量素子を介して取り出された電圧を制御端子に受け出力電力に比例した電流を流す出力検出用トランジスタと、該トランジスタの制御端子に動作点を与えるバイアス生成回路と、上記出力検出用トランジスタに流れる電流を転写するカレントミラー回路と、転写された電流を電圧に変換する電流−電圧変換回路とを設けるようにしたものである。
【００１１】
ここで、望ましくは、上記バイアス生成回路は、上記トランジスタをＢ級増幅動作させるようなバイアス電圧を与えるように構成する。また、上記電流−電圧変換回路で変換された検出電圧と上記バイアス回路より与えられるバイアス電圧との差分をとる減算回路を設ける。さらに、上記インピーダンス整合回路として、モジュール基板に形成されたマイクロストリップラインと該ラインに接続された２つの容量素子とから構成されるπ型整合回路を使用し、出力電力をモニタする抵抗および容量素子が接続される上記インピーダンス整合回路のノードの位置は、上記マイクロストリップラインの途中であって２つの容量素子の接続点の間の位置とする。
【００１２】
上記した手段によれば、カプラを使用せず容量素子で出力電力をモニタすることができるとともに、検出回路を構成するバイアス生成回路とカレントミラー回路と電流−電圧変換回路は半導体集積回路として１つの半導体チップ上に形成することができるため、検出回路の小型化を図ることができる。また、インピーダンス整合回路から高周波電力増幅回路の出力電力をモニタする電圧を取り出す場合、交流成分を抽出すれば良いので容量素子のみでも可能であるが、この容量素子とインピーダンス整合回路の接続ノードとの間に抵抗素子を設けることにより、最終段の電力増幅用トランジスタからは抵抗の先の容量が見えにくくなるので、挿入損失を低減することができる。
【００１３】
さらに、検出電流を転写するカレントミラー回路を設けているため、検出用トランジスタの特性（特にしきい値電圧）のばらつきによる影響を相殺した検出出力を得ることができる。また、電流−電圧変換回路で変換された検出電圧と検出用トランジスタのバイアス電圧との差分をとる減算回路とを設けることにより、減算回路によって検出信号から直流成分を差し引いた信号が得られるため、出力電力の検出感度の高い検出回路を実現することができるようになる。
【００１４】
本願の第２の発明は、出力電力のフィードバック制御に必要な出力電力の検出を、最終段の電力増幅用トランジスタと同一の入力信号を制御端子に受け縮小比例した電流を流すトランジスタと、該トランジスタに流れる電流を転写するカレントミラー回路と、転写された電流を電圧に変換する電流−電圧変換回路と、上記入力信号の直流成分を抽出するロウパスフィルタと、上記電流−電圧変換回路で変換された電圧と上記ロウパスフィルタにより抽出された入力信号の直流成分と差分をとる減算回路とを設けるようにしたものである。
【００１５】
上記した手段によれば、最終段の電力増幅用トランジスタとアンテナ端との間に出力電力検出回路が設けられていないので挿入損失がないとともに、最終段の電力増幅用トランジスタと同一の入力信号に基づいて電流検出方式で検出された交流成分と直流成分を含む検出信号から直流成分を減算した信号が減算回路より得られるため、出力電力の検出感度の高い検出回路を実現することができるようになる。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明の第１の検出方式の出力電力検出回路を適用した高周波電力増幅器（以下、パワーモジュールと称する）の実施例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００１７】
この実施例のパワーモジュール２００は、入力高周波信号Ｐｉｎを増幅する電力増幅ＦＥＴを含む高周波電力増幅部２１０と、該高周波電力増幅回路２１０の出力電力を検出する出力電力検出回路２２０と、前記高周波電力増幅部２１０の各段の電力増幅ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２３０とからなる。
【００１８】
特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。
【００１９】
電力増幅用素子２１１〜２１３として、この実施例ではＭＯＳＦＥＴが使用されているが、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等他のトランジスタを用いても良い。
【００２０】
各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれインダクタンス素子Ｌ１，Ｌ２，Ｌ３を介して電源電圧Ｖｄｄが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｉｎとの間には、インピーダンス整合回路２４１および直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ２１１のゲート端子に入力される。
【００２１】
初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には、インピーダンス整合回路２４２および直流カットの容量素子Ｃ２が接続されている。また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には、インピーダンス整合回路２４３および直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４４および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐｏｕｔを出力する。
【００２２】
この実施例の出力電力検出回路２２０は、最終段の電力増幅ＥＦＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとの間に設けられたインピーダンス整合回路２４４の内部ノードに一方の端子が接続された抵抗Ｒｉおよび該抵抗と直列に接続された容量Ｃｉと、該容量Ｃｉの他方の端子がゲートに接続されたＮチャネルＭＯＳトランジスタＱ１と、該トランジスタＱ１と直列に接続されたＰチャネルＭＯＳトランジスタＱ２と、該トランジスタＱ２とカレントミラー接続されたＭＯＳトランジスタＱ３と、該トランジスタＱ３と直列に接続された電流−電圧変換用ＭＯＳトランジスタＱ４と、変換された電圧をインピーダンス変換して次段に供給するバッファ回路２２２と、上記ＭＯＳトランジスタＱ１にゲートバイアス電圧を与えるバイアス生成回路２２３と、該バイアス生成回路２２３で生成されたバイアス電圧をインピーダンス変換して次段に供給するバッファ回路２２４と、バッファ回路２２２の出力からバッファ回路２２４の出力を差し引いた電圧を出力する減算回路２２５とから構成されている。バッファ回路２２２と２２４には、ボルテージフォロワを用いることができる。
上記抵抗Ｒｉの抵抗値としては３０〜３ｋΩ程度が、また容量Ｃｉの容量値としては２〜１００ｐＦ程度が望ましい。
【００２３】
バイアス生成回路２２３は、電源電圧端子Ｖｄｄ１との接地点との間に直列に接続された抵抗Ｒ１およびＭＯＳトランジスタＱ５と、該ＭＯＳトランジスタＱ５のゲート端子と上記出力検出用ＭＯＳトランジスタＱ１のゲート端子との間に接続された抵抗Ｒ２と、前記ＭＯＳトランジスタＱ５のゲート端子と接地点との間に接続された容量Ｃ１１とからなる。ＭＯＳトランジスタＱ５は、そのゲート端子とドレイン端子とが結合されてダイオードとして作用するように構成されており、抵抗Ｒ１とトランジスタＱ５のオン抵抗の比でＶｄｄ１を分割した電圧を出力検出用ＭＯＳトランジスタＱ１のゲート端子にバイアス電圧として付与する。
【００２４】
本実施例では、このバイアス電圧の値として、上記出力検出用ＭＯＳトランジスタＱ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳトランジスタＱ１には、容量Ｃｉを介して入力される交流波形に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流は入力交流信号の振幅に比例した直流成分を含むようにされる。
【００２５】
このトランジスタＱ１のドレイン電流ＩｄがＱ２とＱ３のカレントミラー回路２２１によりＱ３側に転写され、Ｑ４によって電圧に変換される。ここで、ＭＯＳトランジスタＱ１とＱ４およびＱ２とＱ３は、それぞれ所定のサイズ比になるように設定されている。これにより、例えば製造バラツキでＭＯＳトランジスタＱ１とＱ２の特性（特にしきい値電圧）がばらつくと、これらと対を成すＭＯＳトランジスタＱ４とＱ３の特性も同じようにばらつく。
【００２６】
その結果、特性ばらつきによる影響が相殺され、ＭＯＳトランジスタＱ４のドレイン端子にはＭＯＳトランジスタのばらつきの影響を受けない出力検出電圧が現われるようになる。また、温度変化によりＭＯＳトランジスタＱ１とＱ２の特性が変化すると、これらと対を成すＭＯＳトランジスタＱ４とＱ３の特性も同じように変化する。その結果、特性変化による影響が相殺され、ＭＯＳトランジスタＱ４のドレイン端子には温度変動の影響を受けない出力検出電圧が現われるようになる。
【００２７】
また、この実施例においては、バッファ回路２２４の入力端子に、上記バイアス生成回路２２３のＭＯＳトランジスタＱ５のゲート端子と抵抗Ｒ２との接続ノードＮ１の電位Ｖｎ１１が入力されている。抵抗Ｒ２と容量Ｃ１１は、容量Ｃｉを介して取り込まれた出力電力の交流成分がバッファ回路２２４の入力に回り込むのを防止する。そして、このバイアス生成回路２２３で生成され出力検出用ＭＯＳトランジスタＱ１のゲート端子に印加されるバイアス電圧と同一の電圧がバッファ回路２２４を介して減算回路２２５に供給され、出力検出電圧からバイアス電圧を差し引いた電圧が減算回路２２５から出力される。これにより、減算回路２２５の出力は、バイアス生成回路２２３により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧Ｖｄｅｔとなる。しかも、温度変化によりトランジスタＱ１のゲートバイアス電圧が変化しても、減算回路２２５の出力は温度変動の影響を受けない電圧となる。
上記抵抗Ｒ２の抵抗値としては１０ｋ〜３０ｋΩ程度が、また容量Ｃ１１の容量値としては１０〜５０ｐＦ程度が望ましい。
【００２８】
なお、この実施例のパワーモジュール２００は、破線で囲まれた部分が半導体集積回路化されている。すなわち電力増幅部２１０の各素子（インダクタンス素子Ｌ１〜Ｌ３およびインピーダンス整合回路２４４を除く）およびバイアス回路２３０の各素子と、出力電力検出回路２２０の各素子（抵抗Ｒｉおよび容量ｉを除く）が単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成されている。そして、この半導体チップＩＣ１と、電力増幅部２１０のインダクタンス素子Ｌ１〜Ｌ３およびインピーダンス整合回路２４４と、出力電力検出回路２２０の抵抗Ｒｉおよび容量ｉとが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。
【００２９】
このように、本実施例の出力電力検出方式を適用したパワーモジュールにおいては、カプラを使用しないためモジュールを小型化できるとともに、出力電力検出回路２２０を電力増幅部２１０およびそのバイアス回路２３０の主要部とともに半導体集積回路化することが容易となるため、部品点数を減らしモジュールを小型化することができるようになる。
【００３０】
図２は、図１の実施例の変形例を示す。この変形例は、図１の実施例と半導体集積回路の構成の仕方が異なる。すなわち、電力増幅部２１０の初段ＥＦＴ２１１および２段目ＦＥＴ２１２と、バイアス回路と２３０と、出力電力検出回路２２０とを１つの半導体集積回路ＩＣ１’として構成したものである。つまり、電力増幅部２１０の最終段のＦＥＴ２１３とインピーダンス整合回路２４１〜２４４とインダクタンス素子Ｌ１〜Ｌ３はＩＣ外とされる。この変形例は、図１の実施例に比べてモジュールの実装密度は若干劣るものの、インピーダンス整合回路２４１〜２４３や最終段のＦＥＴ２１３としてオンチップのものに比べて特性がすぐれたものを使用できるため、回路の性能を向上させることができるという利点がある。
【００３１】
次に、図１や図２の実施例のパワーモジュールにおける出力電力検出回路２２０による出力電力の監視点の最適な位置について、図３〜図６を用いて説明する。図１に示されているように本実施例のパワーモジュールにおいては、出力電力検出回路２２０の抵抗Ｒｉおよび容量Ｃｉをインピーダンス整合回路２４４に接続して、インピーダンス整合回路２４４から出力電力検出回路２２０へ出力電力を取り出すようにしている。
【００３２】
上記インピーダンス整合回路２４４は等価回路で表わすと、図３に示されているように、最終段の電力増幅用ＦＥＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとの間に直流カットの容量Ｃ４と直列に接続されたマイクロストリップラインＭＳ１〜ＭＳ４と、ＭＳ１とＭＳ２の接続ノードと接地点との間に接続された容量Ｃ２１およびＭＳ３とＭＳ４の接続ノードと接地点との間に接続された容量Ｃ２２とからなるいわゆるπ型の整合回路である。よって、インピーダンス整合回路２４４から出力電力を取り出すといっても、図３に符号Ａ，Ｂ，Ｃ，Ｄで示されているように、マイクロストリップラインＭＳ１〜ＭＳ４のどこから取り出すかによって４つの場合が考えられる。
【００３３】
本発明者等は、これら４つのポイントのうちどのポイントから出力電力を取り出すのが望ましいかを検討した。なお、図３においては、整合回路２４４には４つのマイクロストリップラインＭＳ１〜ＭＳ４が含まれるように示されているが、実際のモジュールでは連続した導電体層で形成される場合もある。また、マイクロストリップラインは集中定数素子で表わすと、直列形態のインダクタンス素子と各インダクタンス素子の接続ノードと接地点との間に接続された容量素子との連続体と見ることができる。
【００３４】
整合回路２４４は、始端である最終段の電力増幅用ＦＥＴ２１３のドレイン端でのインピーダンスが１〜５Ωに対して、終端の出力端子ＯＵＴでのインピーダンスが５０Ωとなるように設計される。しかるに、インピーダンス整合回路２４４は、出力端子ＯＵＴにロウパスフィルタ等を介して接続されているアンテナの負荷が変動すると、アンテナ端で反射しマイクロストリップラインＭＳ１〜ＭＳ４へ戻ってくる反射波の位相が変化してしまう。そして、反射波の位相が変化するとマイクロストリップラインからなるインピーダンス整合回路２４４の各点の電力が変化することとなる。しかも、反射波の位相の変化により生じる電力の変化はマイクロストリップラインからなるインピーダンス整合回路２４４の各点で異なるため、出力電力検出回路２２０による検出電圧Ｖｄｅｔの大きさも各点で異なると考えられる。
【００３５】
そこで、本発明者等は、図３のようなインピーダンス整合回路２４４の各点Ａ〜Ｄにおいて、反射波の位相を変化させたときに出力電力検出回路２２０により検出される電圧Ｖｄｅｔの大きさをシミュレーションによって算出してみた。なお、上記シミュレーションでは、負荷変動の影響を調べるため、図４に示すように、アンテナの代わりに３ｄＢのアッテネータＡＴＴを接続し出力端でのＶＳＷＭ（電圧定在波比Ｓ）を９：１に設定するとともに、電力増幅回路ＰＡとアッテネータＡＴＴとの間に位相シフタＰＳＦを設けて反射波の位相を回して、検出電圧Ｖｄｅｔの大きさをシミュレーションした。ここで、進行波の電圧をＶＦ、反射波の電圧をＶＲ、反射係数Γとおくと、Γ＝ＶＲ／ＶＦ，Ｓ＝（１＋｜Γ｜）／（１−｜Γ｜）で表わされる。
【００３６】
上記シミュレーションの結果を図５に示す。このうち図５（Ａ）は出力電力Ｐｏｕｔの変化、図５（Ｂ）は（Ａ）のように出力電力Ｐｏｕｔが変化する時にＦＥＴ２１３のドレイン端子に近い点Ａよりモニタ電圧を取り出すようにした場合に検出される電圧Ｖｄｅｔ、図５（Ｃ）は点Ｂまたは点Ｃよりモニタ電圧を取り出すようにした場合に検出される電圧Ｖｄｅｔ、図５（Ｄ）は出力端子ＯＵＴに近い点Ｄよりモニタ電圧を取り出すようにした場合に検出される電圧Ｖｄｅｔを、それぞれ示す。
【００３７】
図５（Ｂ）〜（Ｄ）より、ＦＥＴ２１３のドレイン端子に近い点Ａよりモニタ電圧を取り出すようにした場合の検出電圧Ｖｄｅｔの負荷変動に対する大きさの変動の方が、出力端子ＯＵＴに近い点Ｄよりモニタ電圧を取り出すようにした場合の検出電圧Ｖｄｅｔの負荷変動に対する大きさの変動よりも小さいことが分かる。従って、変動の観点からは点Ｄよりも点Ａからモニタ電圧を取り出すようにするのが望ましい。
【００３８】
一方、図５（Ｂ）から分かるように、点Ａよりモニタ電圧を取り出すようにした場合には検出電圧Ｖｄｅｔの位相と出力電力Ｐｏｕｔの位相とのずれが大きいが、図５（Ｃ），（Ｄ）から分かるように、点ＣやＤよりモニタ電圧を取り出すようにした場合の検出電圧Ｖｄｅｔの位相と出力電力Ｐｏｕｔの位相とのずれは小さい。さらに、本発明者等は、検出電圧Ｖｄｅｔの大きさが一定になるように入力信号Ｐｉｎを変化させ反射波の位相を回してパワーアンプに流れる電流Ｉｃｃをシミュレーションにより求めた。その結果を図６に示す。
【００３９】
図６において、曲線ａは図４の点Ａよりモニタ電圧を取り出すようにした場合の電流Ｉｃｃの変化を、また曲線ｃは図４の点Ｃよりモニタ電圧を取り出すようにした場合の電流Ｉｃｃの変化を示す。図６より、点Ｃよりモニタ電圧を取り出す方が、点Ａよりモニタ電圧を取り出すよりも電流の変化が小さいことが分かる。かかる電流の変化が小さいということは、負荷変動に対する電流の変化が小さい、つまり出力電力検出回路２２０がアンテナの負荷変動に過剰に反応してパワーアンプに対して必要以上に大きな電流を流す出力ミスマッチを起こすおそれが少ないことを意味している。
【００４０】
なお、ＦＥＴ２１３のドレイン端での電流変化の方がアンテナ端での電流変化よりも大きくなるのは、アンテナ端でのインピーダンスが５０Ωであるのに対し、ＦＥＴ２１３のドレイン端のインピーダンスはそれりもずっと小さな１〜５Ωであり、アンテナ端では電力の変化は電圧の変化して現われ易く、ＦＥＴ２１３のドレイン端では電力の変化は電流の変化して現われ易いためである。
【００４１】
以上の検証から、本実施例においては、点Ｃ（図４の実施例では点Ｂでも可）からモニタ電圧を取り出すようにした。なお、図４の点Ａよりモニタ電圧を取り出す場合よりも、点Ｄよりモニタ電圧を取り出す場合の方が、検出電圧Ｖｄｅｔの変化が大きくなるのは、以下のような理由によるものと考えられる。
【００４２】
図３の回路において、出力端ＯＵＴに接続される負荷が５０ΩのときＤ点のインピーダンスは５０Ωで、ＦＥＴ２１３のドレイン端であるＡ点のインピーダンスは、整合回路２４４によって図７に示すスミスチャート上で矢印Ｘのように２Ω程度に変換される。出力端ＯＵＴに接続される負荷のインピーダンスが５０Ωの点を中心とする図７に符号Ｚ１のような円周に沿って変化した時、Ｄ点のインピーダンスも当然同じように円周Ｚ１に沿って変化する。このとき、Ａ点のインピーダンスは、５０Ω負荷時のＡ点インピーダンス（２Ω）を中心とする円周Ｚ２に沿って変化する。Ｄ点とＡ点とを比較すると、Ａ点のほうが低インピーダンス側にあるので半径の小さな円周Ｚ２に沿って変化することとなる。そのため、負荷変動に対する電圧変動は、Ａ点よりもＤ点の方が大きくなる。
【００４３】
図８には、実施例のパワーモジュール２００のデバイス構造を示す。なお、図８は実施例のＲＦパワーモジュールの構造を正確に表わしたものではなく、その概略が分かるように一部の部品や配線などを省略した構造図として表わしたものである。
図８に示されているように、本実施例のモジュールの本体１０は、アルミナなどのセラミック板からなる複数の誘電体層１１を積層して一体化した構造にされている。各誘電体層１１の表面または裏面には、所定のパターンに形成し表面に金メッキを施した銅などの導電体からなる導体層１２が設けられている。１２ａ〜１２ｄは導体層１２からなる配線パターンである。また、各誘電体層１１の表裏の導体層１２もしくは配線パターン同士を接続するために、各誘電体層１１にはスルーホールと呼ばれる孔１３が設けられ、この孔内には導電体が充填されている。
【００４４】
図８の実施例のモジュールでは、５枚の誘電体層１１が積層されており、上から第１層目と第３層目と第５層目の裏面側にはほぼ全面にわたって導体層１２が形成され、それぞれ接地電位ＧＮＤを供給するグランド層とされている。そして、残りの各誘電体層１１の表裏面の導体層１２は、伝送線路等を構成するのに使用されている。この導体層１２の幅と誘電体層１１の厚みを適宜に設定することにより、伝送線路はインピーダンスが５０Ωとなるように形成される。
【００４５】
第１層目の誘電体層１１上には、前記半導体チップＩＣ１が実装され、半導体チップＩＣ１の上面の電極と誘電体層１１表面の所定の導体層（１２ａ，１２ｂ）とはボンディングワイヤ３１により電気的に接続されている。また、第１層目の誘電体層１１の表面には、図４に示されている整合回路を構成するマイクロストリップラインＭＳ１，ＭＳ２，ＭＳ３等を構成する導電パターン１２ｂ，１２ｃ，１２ｄが形成されているとともに、整合回路から出力電力検出回路へモニタ電圧を取り出すための抵抗素子Ｒｉや容量素子Ｃｉなどとして用いられるディスクリート部品３２、インダクタンス素子Ｌ３として用いられる部品３３などが搭載されている。
【００４６】
図８には、図４においてインダクタンス素子Ｌ３が接続されているマイクロストリップラインＭＳ３を構成する導電層１２ｄに、半導体チップＩＣ１内の出力電力検出回路へモニタ電圧を取り出すための抵抗素子Ｒｉが接続されている様子が示されている。つまり、図４の符号Ｃの端子からモニタ電圧の取り出すように接続が成されている。なお、上記素子のうち容量素子は、ディスクリート部品を使用せずに誘電体層１１の表裏面の導体層を利用して基板内部に形成することも可能である。
【００４７】
図９は、本発明を適用した無線通信システムにおける第２の検出方式の出力電力検出回路による高周波電力増幅回路（パワーモジュール）の実施例を示したものである。この実施例のパワーモジュールは、最終段のＦＥＴ２１３に流れる電流を検出して出力電力を検出するようにしたものである。最終段のＦＥＴ２１３に流れる電流を検出するためこの実施例においては、検出用ＭＯＳトランジスタＱ１のゲート端子に、最終段のＦＥＴ２１３のゲート端子に入力される信号と同一の信号が入力されるようにされた検出用ＭＯＳトランジスタＱ１が設けられている。
【００４８】
検出用ＭＯＳトランジスタＱ１は、電力増幅用ＦＥＴ２１３よりも素子サイズの小さなトランジスタにより構成されており、ＦＥＴ２１３のドレイン電流を比例縮小した電流がＱ１に流されるようにされている。また、この実施例の出力電力検出回路２２０には、第１の実施例と同様なカレントミラー回路２２１と、バッファ回路２２２および減算回路２２５が設けられている。また、カレントミラー回路２２１を構成するトランジスタＱ２とＱ３のサイズ比はほぼ１：１である。
【００４９】
本実施例の出力電力検出回路２２０が第１の実施例の出力電力検出回路２２０と異なる点は、検出用ＭＯＳトランジスタＱ１のゲート端子に入力される信号が抵抗Ｒ２と容量Ｃ１１とからなるロウパスフィルタを通してバッファ回路２２５に入力され、バッファ回路２２２の出力である検出電圧からバッファ回路２２４の出力である検出入力の直流成分を差し引いた電圧が減算回路２２５から出力されるように構成されている点にある。
【００５０】
無線通信システムにおいて、出力電力を検出してＡＰＣ回路と呼ばれる回路（図１０参照）で出力要求レベルと比較して出力電力をフィードバック制御する方式として、ＡＰＣ回路により生成された制御電圧を図１のバイアス回路２３０に供給してＦＥＴ２１１〜２１３のゲートバイアス電圧を制御して出力電力を制御する入力固定バイアス可変方式の他に、ＡＰＣ回路からの制御電圧を高周波電力増幅回路の前段に設けられている利得可変アンプに供給してそのゲインを変化させて、入力高周波信号Ｐｉｎの振幅を変化させる入力可変バイアス固定方式が考えられる。
【００５１】
上記入力可変バイアス固定方式の無線通信システムにあっては、バイアス電圧が固定であるため、出力要求レベルが低い場合に電力増幅部の最終段ＦＥＴ２１３のゲートバイアス電圧が相対的に大きくなり、検出用ＭＯＳトランジスタＱ１のゲート端子に入力される信号の直流成分が相対的に大きくなって検出感度が低下するおそれがある。しかるに、本実施例のように、検出電圧から検出入力の直流成分を差し引いた電圧を出力検出電圧Ｖｄｅｔとして減算回路２２５から出力させるように構成することにより、検出感度を高くすることができる。そのため、本実施例の出力電力検出回路２２０は、特に入力可変バイアス固定方式の無線通信システムに有効な出力電力検出回路であるといえる。
【００５２】
図１０は、本発明を適用して有効な無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。
図１０において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調や復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する高周波信号処理回路（ベースバンド回路）１１０や受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２が１つの半導体チップ上に形成されてなる高周波信号処理用半導体集積回路（ベースバンドＩＣ）と送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されてなる電子デバイス（以下、ＲＦデバイスと称する）である。Ｔｘ‐ＭＩＸ１，Ｔｘ−ＭＩＸ２は各々ＧＳＭとＤＣＳの送信信号をアップンコンバートするミキサ、Ｒｘ‐ＭＩＸ１，Ｒｘ−ＭＩＸ２は各々ＧＳＭとＤＣＳの受信信号をダウンコンバートするミキサである。
【００５３】
また、図１０において、２００はベースバンドＩＣ１００から供給される高周波信号を増幅する前記実施例のパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュール、４００は出力電力検出回路２２０からの検出電圧ＶｄｅｔとベースバンドＩＣ１１０からのパワー制御信号ＰＣＳとに基づいてベースバンドＩＣ１１０内の利得制御アンプＧＣＡ１，ＧＣＡ２に対する出力制御信号Ｖａｐｃを生成する自動パワー制御回路（ＡＰＣ回路）である。
【００５４】
ＡＰＣ回路４００は、この実施例では半導体集積回路として構成され、ベースバンドＩＣ１１０などと共にＲＦデバイス１００の基板に実装されているが、パワーアンプ２１０ａ，２１０ｂや出力電力検出回路２２０、バイアス回路２３０などが実装されたパワーモジュール２００の基板、またはフロントエンド・モジュール３００の基板に実装されても良い。
【００５５】
図１０に示されているように、この実施例では、パワーモジュール２００内のＧＳＭ用パワーアンプ２１０ａとＤＣＳ用パワーアンプ２１０ｂのバイアス電流Ｉｃｏｎｔ１Ｈ，Ｉｃｏｎｔ１ＬがＲＦデバイス１００のベースバンドＩＣ１１０から供給される。このうちＩｃｏｎｔ１ＨはＧＳＭ送信モードの際に供給される電流、Ｉｃｏｎｔ１ＬはＤＣＳ送信モードの際に供給される電流である。ベースバンドＩＣ１１０から供給される電流Ｉｃｏｎｔ１Ｈ，Ｉｃｏｎｔ１Ｌによって、パワーアンプ２１０ａと２１０ｂの利得が決定される。電流Ｉｃｏｎｔ１Ｈ，Ｉｃｏｎｔ１Ｌはどちらか一方がパワーモジュール２００に供給され、同時に供給されることはない。
【００５６】
また、ベースバンドＩＣ１１０からバイアス回路２３０に対してＧＳＭかＤＣＳかを示すモード選択信号Ｖｍｏｄｅが供給され、バイアス回路２３０はこの制御信号Ｖｍｏｄｅに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１０ａと２１０ｂのいずれかに供給する。バイアス回路２３０は、ＲＦデバイス１００から電流Ｉｃｏｎｔ１ＨまたはＩｃｏｎｔ１Ｌのいずれが供給されているか判定し、それに応じてバイアス回路２３０内の切替えを行なうように構成しても良い。
【００５７】
図１０から分かるように、この実施例では、ベースバンドＩＣ１１０から供給される電流Ｉｃｏｎｔ１Ｈ，Ｉｃｏｎｔ１Ｌによってパワーアンプ２１０ａと２１０ｂの利得が一定に保持された状態で、ＡＰＣ回路４００から出力される出力制御信号ＶａｐｃがベースバンドＩＣ１１０内の利得制御アンプＧＣＡ１，ＧＣＡ２に供給され、利得制御アンプＧＣＡ１，ＧＣＡ２のゲインが出力制御信号Ｖａｐｃによって制御されることにより、パワーアンプ２１０ａ，２１０ｂの入力電力が変化され、これに応じてパワーアンプ２１０ａ，２１０ｂの出力電力が変化するように制御される。
【００５８】
利得制御アンプＧＣＡ１，ＧＣＡ２を設けてパワーモジュール２００に入力される送信信号の振幅を制御する代わりに、ベースバンドＩＣからパワーモジュール２００に入力される送信信号の振幅を一定にして、ＡＰＣ回路４００から出力される出力制御信号Ｖａｐｃをパワーモジュール２００のバイアス回路２３０に供給し、バイアス回路２３０が出力制御信号Ｖａｐｃに応じてパワーアンプ２１０ａ，２１０ｂのバイアス電流を可変制御してパワーアンプ２１０ａ，２１０ｂのゲインを制御するように構成しても良い。
【００５９】
なお、この実施例では、バンドパスフィルタＢＰＦ１〜ＢＰＦ４はベースバンドＩＣ（１１０）に対して外付けされた容量素子や抵抗素子で構成されているが、バンドパスフィルタＢＰＦ１〜ＢＰＦ４を構成する素子をベースバンド回路１１０と同一の半導体チップ上に形成することも可能である。また、図１０には示されていないが、上記デバイスやモジュール以外に、ＲＦデバイス１００に対する制御信号やパワー制御信号ＰＣＳの基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ（ＣＰＵ）を設けるようにしても良い。
【００６０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば図４においては、インピーダンス整合回路２４４内のマイクロストリップラインＭＳ１とＭＳ２との間のノードに容量Ｃ２１が、またＭＳ２とＭＳ３との間のノードにインダクタＬ３が接続されているが、インダクタＬ３と容量Ｃ２１の接続ノードを入れ替える変形例も考えられる。その場合、出力電力検出回路２２０によるモニタ電圧は端子Ｂよりも端子Ｃ（容量Ｃ２１とＣ２２との間の位置）から取り出すようにするのが良い。また、前記実施例の高周波電力増幅回路では、電力増幅ＦＥＴを３段接続しているが、２段構成としたり、４段以上の構成としても良い。
【００６１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳの２つの通信方式による送受信が可能なデュアルモードの無線通信システムを構成するパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、他の通信方式や、ＧＭＳとＤＣＳとＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）など３以上の通信方式による送受信が可能なマルチモードの携帯電話機や移動電話機などの無線通信システムを構成するパワーモジュールに利用することができる。
【００６２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、高感度で使用環境の変化の影響を受けにくく出力ミスマッチを起こさない上、小型で挿入損失が少ない出力電力検出回路を備えた高周波電力増幅用電子部品およびそれを用いた無線通信システムを実現することができる。
【図面の簡単な説明】
【図１】本発明を適用した無線通信システムにおける第１の検出方式の出力電力検出回路による高周波電力増幅器（パワーモジュール）の実施例を示す回路構成図である。
【図２】実施例のパワーモジュールの変形例を示す回路構成図である。
【図３】インピーダンス整合回路から出力電力検出回路への出力電力を取出し方の例を示した整合回路の回路図である。
【図４】実施例における出力電力を取出し方の相違を調べるためのシミュレーション用の回路の例を示す回路図である。
【図５】インピーダンス整合回路における出力電力検出回路へのモニタ電圧の取出し口を変えた時の反射波位相に対する出力電力Ｐｏｕｔおよび検出電圧Ｖｄｅｔの変化の様子を示すグラフである。
【図６】負荷変動に対して検出電圧の大きさが一定になるように入力信号を変化させたときの反射波位相に対するパワーアンプの電流の変化を示すグラフである。
【図７】モニタ電圧の取出し口を出力端側にした場合の方が検出電圧の変化が大きくなる理由を説明するインピーダンス整合回路の特性を示すスミスチャートである。
【図８】実施例のパワーモジュールのデバイス構造を示す一部断面斜視図である。
【図９】本発明を適用した無線通信システムにおける第２の検出方式の出力電力検出回路を備えたパワーモジュールの実施例を示す回路構成図である。
【図１０】本発明を適用したＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示すブロック図である。
【符号の説明】
１００ ＲＦデバイス
１１０ ベースバンド回路
２００ パワーモジュール
２１０，２１０ａ，２１０ｂ 高周波電力増幅回路
２１１，２１２，２１３ 電力増幅用ＦＥＴ
２４１〜２４４ インピーダンス整合回路
２２０ 出力電力検出回路
２２１ カレントミラー回路
２２２，２２４ バッファ回路
２２３ ロウパスフィルタ
２２５ 減算回路
２３０ バイアス回路
３００ フロントエンド・モジュール
４００ 自動パワー制御回路（ＡＰＣ回路）

Claims (13)

1. 変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の出力電力の大きさを検出し前記電力増幅回路の出力電力をフィードバック制御するための信号を出力する出力電力検出回路とを備える高周波電力増幅用電子部品であって、前記出力電力検出回路は、前記電力増幅回路の出力側に設けられるインピーダンス整合回路からのモニタ電圧を、容量素子を介して受けて電力増幅回路の出力電力を検出することを特徴とする高周波電力増幅用電子部品。
2. 前記容量素子とインピーダンス整合回路のモニタ電圧取出し点との間には、前記容量素子と直列形態に抵抗素子が接続されていることを特徴とする請求項１に記載の高周波電力増幅用電子部品。
3. 前記インピーダンス整合回路は、前記電力増幅回路の最終段の増幅素子の出力端子に一端が接続された導電体層からなるマイクロストリップ配線と各々該マイクロストリップ配線の一部と定電位点との間に接続された第１と第２の容量素子とからなり、前記モニタ電圧の取出し点は、前記マイクロストリップ配線の前記第１の容量素子が接続された部位と前記第２の容量素子が接続された部位との間に設定されていることを特徴とする請求項１または２に記載の高周波電力増幅用電子部品。
4. 前記出力電力検出回路は、前記容量素子を介して供給されるモニタ電圧が制御端子に印加された第１トランジスタと、該第１トランジスタと直列に接続された第２トランジスタと、該第２トランジスタとカレントミラー接続された第３トランジスタと、該第３トランジスタと直列に接続された電流−電圧変換用トランジスタと、前記第１トランジスタの制御端子に動作点を与えるバイアス生成回路と、前記電流−電圧変換用トランジスタにより変換された電圧と前記バイアス生成回路により前記第１トランジスタに付与される電圧との差に応じた電圧を検出信号として出力する減算回路とを備えていることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅用電子部品。
5. 前記電力増幅回路にバイアスを与えるバイアス回路を有することを特徴とする請求項１〜４のいずれかに記載の高周波電力増幅用電子部品。
6. 前記バイアス回路は、前記第１トランジスタをＢ級増幅動作させるようなバイアス電圧を与えるように構成されていることを特徴とする請求項５に記載の高周波電力増幅用電子部品。
7. 前記電力増幅回路と前記出力電力検出回路は１つの半導体チップ上に形成されていることを特徴とする請求項１〜５のいずれかに記載の高周波電力増幅用電子部品。
8. 変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の入力信号を受け電力増幅回路の電流を検出する出力検出用トランジスタを有する電流検出回路と、該電流検出回路の検出電流を電圧に変換する電流−電圧変換手段とを備え、前記電力増幅回路の出力電力をフィードバック制御するための信号を出力する高周波電力増幅用電子部品であって、前記電流検出回路は、前記電力増幅回路の入力信号を制御端子に受ける第１トランジスタと、該第１トランジスタと直列に接続された第２トランジスタと、該第２トランジスタとカレントミラー接続された第３トランジスタとを有し、前記電流−電圧変換手段は前記第３トランジスタと直列に接続された第４トランジスタを具備していることを特徴とする高周波電力増幅用電子部品。
9. 前記電流検出回路は、前記入力信号の直流成分を抽出するロウパスフィルタと、前記第４トランジスタにより変換された電圧と前記ロウパスフィルタにより抽出された前記入力信号の直流成分との差に応じた電圧を検出信号として出力する減算回路とを備えていることを特徴とする請求項８に記載の高周波電力増幅用電子部品。
10. 前記電力増幅回路にバイアスを与えるバイアス回路を有することを特徴とする請求項８または９に記載の高周波電力増幅用電子部品。
11. 請求項１〜１０のいずれかに記載の高周波電力増幅用電子部品と、送信信号と受信信号の切替えを行なう送受信切替え回路を備えた第２電子部品と、送信する信号を変調して前記高周波電力増幅用電子部品へ入力する第３電子部品と、を備え、
    前記第３電子部品は、前記高周波電力増幅用電子部品へ供給される送信信号の振幅を制御可能な利得制御増幅回路と、前記出力電力検出回路から供給される前記電力増幅回路の出力電力の検出信号と出力レベル指示信号とを比較して前記利得制御増幅回路に制御信号を付与し利得を変化させる出力レベル制御回路とを有することを特徴とする無線通信システム。
12. 請求項５または１０に記載の高周波電力増幅用電子部品と、送信信号と受信信号の切替えを行なう送受信切替え回路を備えた第２電子部品と、送信する信号を変調して前記高周波電力増幅用電子部品へ入力する第３電子部品と、前記出力電力検出回路から供給される前記電力増幅回路の出力電力の検出信号と出力レベル指示信号とを比較して前記バイアス回路に制御信号を付与し前記電力増幅回路に与えるバイアスを変化させる出力レベル制御回路とを有することを特徴とする無線通信システム。
13. 前記高周波電力増幅用電子部品は第１周波数帯の信号を増幅する第１電力増幅回路と第２周波数帯の信号を増幅する第２電力増幅回路を備え、前記第２電子部品は第１周波数帯の信号と第２周波数帯の信号の切替えを行なう信号切替え手段を備え、前記第３電子部品は第１周波数帯の信号を変調する回路と第２周波数帯の信号を変調する回路を備え、前記出力電力検出回路は前記第１電力増幅回路と第２電力増幅回路に対して共通の回路として設けられていることを特徴とする請求項１１または１２に記載の無線通信システム。

Images