JP2002057599A

JP2002057599A - 高周波送受信回路

Info

Publication number: JP2002057599A
Application number: JP2000245605A
Authority: JP
Inventors: Toshiki Seshimo; 下敏樹瀬; Yoshiko Ikeda; 田佳子池
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-08-14
Filing date: 2000-08-14
Publication date: 2002-02-22

Abstract

(57)【要約】【課題】可及的に小型化が可能であるとともに、歩留
まりの低下を可及的に防止することを可能にする。【解決手段】少なくとも１段のトランジスタを有し、
送信信号を増幅する送信用増幅器１０と、受信用増幅器
４０と、送信用増幅器の最終段のトランジスタの出力端
子に一端が接続され、第１の制御信号に基づいて、最終
段のトランジスタ１６の出力端子から出力される送信信
号を送出する送信側トランスファゲートＦＥＴ２２と、
この送信側トランスファゲートＦＥＴの出力端に一端が
接続され、他端がアンテナポート３０に接続された整合
回路２４と、アンテナポートから送られてくる受信信号
を第２の制御信号に基づいて受信用増幅器に送出する受
信側トランスファゲートＦＥＴ２５と、を有するＳＰＤ
Ｔスイッチ２０と、を備え、搬送波周波数における送信
用増幅器の最終段トランジスタの出力インピーダンスの
リアル成分がアンテナインピーダンスと、ＳＰＤＴスイ
ッチの送信側トランスファゲートＦＥＴのオン抵抗との
和よりも高くなるように構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波送受信回路
に関する。

【０００２】

【従来の技術】近年、会社等において、ＬＡＮ（ローカ
ルエリアネットワーク）は必須なシステムとなっている
が、構内での移動等に対応しやすい、無線ＬＡＮの需要
が急増している。無線ＬＡＮの大きなメリットは、ノー
トパソコン等に無線ＬＡＮの端末装置を取り付けること
により、構内のどこに移動してもネットワークにアクセ
ス可能となるという利便性にある。そのような無線ＬＡ
Ｎの端末装置には必然的に、小型化、低コスト化が強く
求められている。

【０００３】無線ＬＡＮは一般に２ＧＨｚ以上の高い搬
送波周波数を用いており、送受信回路には高周波特性に
優れた化合物半導体が広く用いられている。化合物半導
体は最も一般に用いられるシリコン半導体に比べ半導体
基板の単価が高い。よって、低コスト化のためには集積
回路（以下、ＩＣともいう）の面積を極力小さくする必
要がある。また、端末の小型化には部品点数の削減が有
効であり、そのために回路の集積化が進んでいる。

【０００４】今、送信用電力増幅器とＳＰＤＴ（Single
-Pole Double-Thru）スイッチをＩＣチップのモノリシ
ックマイクロ波集積回路（ＭＭＩＣ）上に集積すること
を想定しよう。無線ＬＡＮは移動体通信システム用端末
（いわゆる携帯電話）に比べて送信電力は小さい。よっ
て、送信用電力増幅器に用いられるトランジスタ（以
下、ＧａＡｓＭＥＳＦＥＴを想定する）のサイズは携
帯電話等の電力増幅器に比べると桁違いに小さいものと
なる。一方、ＳＰＤＴスイッチは一般に小さい通過損失
が要求されるため、大きいサイズのトランスファゲート
ＦＥＴが必要となる。ＳＰＤＴスイッチに大きい損失を
許せば、その損失増加を補償するだけの電力増加を電力
増幅器に課さなければならない。これはすなわち送信回
路全体の電力効率の低下を意味し、避けるべきことであ
る。さて、スイッチの通過損失を決定するファクターは
アンテナインピーダンス（通常は５０Ω）とトランスフ
ァゲートＦＥＴのオン抵抗であり、送信電力には依存し
ない。よって、送信電力の小さい無線ＬＡＮ用であって
も、携帯電話用と同等の大きいサイズのＦＥＴを搭載し
たスイッチが必要となる。

【０００５】ところで、一般的に言える事であるが、従
来、別々のチップで構成していたものを集積すると、全
体の歩留まりが低下しコスト増を招くが、ここで想定し
ているＭＭＩＣではそれが深刻なものとなる。

【０００６】従来の高周波送受信回路の構成を図５に示
す。この従来の高周波送受信回路は送信用電力増幅器１
１と、ＳＰＤＴスイッチ２１と、アンテナポート３０
と、受信用低雑音増幅器４０とを備えている。

【０００７】電力増幅回路１１は、ソースが接地され、
ゲートが送信信号入力端子Ｔｘに接続されたＦＥＴ１２
と、このＦＥＴ１２のドレインに一端が接続された整合
回路（以下、ＭＣともいう）１４と、このＭＣ１４の他
端にゲートが接続され、ソースが接地されたＦＥＴ１６
と、このＦＥＴ１６のドレインに一端が接続されたＭＣ
１７とを備えている。すなわち、この電力増幅回路１１
は２段構成となっている。

【０００８】ＳＰＤＴスイッチ２１は、ソースがＭＣ１
７の他端に接続され、ゲートが高抵抗２３を介してコン
トロール端子Ｖｃに接続され、ドレインがアンテナポー
ト３０に接続された送信側トランスファゲート２２と、
ソースがアンテナポート３０に接続され、ゲートが高抵
抗２６を介してコントロール端子Ｖｃ/に接続された受
信側トランスファゲート２５と、を備えている。

【０００９】低音雑音増幅器４０は、一端がＦＥＴ２５
のドレインに接続されたＭＣ４２と、このＭＣの他端に
ゲートが接続され、ソースが接地され、ドレインが受信
信号出力端子Ｒｘに接続されたＦＥＴ４４とを備えてい
る。なお、ＭＣ１４，１７，４２は受動素子から構成さ
れる。

【００１０】次にこの従来の高周波送受信回路の動作を
説明する。

【００１１】送信時には、コントロール端子Ｖｃにはハ
イレベルの制御信号が入力されるとともにコントロール
端子Ｖｃ/にはローレベルの制御信号が入力されて、Ｆ
ＥＴ２２がＯＮ状態、ＦＥＴ２５がＯＦＦ状態になる。
このとき、送信信号入力端子Ｔｘから入力された送信信
号は電力増幅器１１に増幅され、ＳＰＤＴスイッチ２１
のＦＥＴ２２を経てアンテナポート３０に出力される。

【００１２】一方受信時には、コントロール端子Ｖｃに
はローレベルの制御信号が入力されるとともにコントロ
ール端子Ｖｃ/にはハイレベルの制御信号が入力され
て、ＦＥＴ２２がＯＦＦ状態、ＦＥＴ２５がＯＮ状態に
なる。このとき、アンテナポート３０を介して入力され
た受信信号はＳＰＤＴスイッチ２１のＦＥＴ２５を経
て、低雑音増幅器４０に送られる。そして低雑音増幅器
で増幅された受信信号はＲｘ端子より出力される。

【００１３】

【発明が解決しようとする課題】このように高周波送受
信回路においては、ＳＰＤＴスイッチ２１はＦＥＴ２
２，２５のＯＮ状態とＯＦＦ状態を使って機能させるデ
ジタル的な回路であるのに対して、電力増幅器１１はア
ナログ回路である。このため、後者は前者に比べ、わず
かな素子特性の変動が利得や最大出力電力といった特性
変動を引き起こしてしまう。よって、一般に、ＳＰＤＴ
スイッチ２１よりも電力増幅器１１の方が歩留まりが低
い。一方、ＳＰＤＴスイッチ２１のチップ面積は大き
い。このように、歩留まりの低い電力増幅器１１と大き
い面積を必要とするＳＰＤＴスイッチ２１を集積する
と、それぞれを別チップで製造した場合に比べて、単位
ロットから得られる良品数は大幅に減少してしまうこと
になる。

【００１４】このように、従来技術では、小型化を実現
しようとしてＲＦ(Radio-Frequency)部の回路を集積し
ようとすると歩留まりの低下、すなわち、高コスト化を
招いてしまうといった問題があった。

【００１５】本発明は上記事情を考慮してなされたもの
であって、可及的に小型化が可能であるとともに、歩留
まりの低下を可及的に防止することのできる高周波送受
信回路を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明による高周波送受
信回路は、少なくとも１段のトランジスタを有し、送信
信号を増幅する送信用増幅器と、受信信号を増幅する受
信用増幅器と、前記送信用増幅器の最終段のトランジス
タの出力端子に一端が接続され、第１の制御信号に基づ
いて、前記最終段のトランジスタの前記出力端子から出
力される送信信号を送出する送信側トランスファゲート
ＦＥＴと、この送信側トランスファゲートＦＥＴの出力
端に一端が接続され、他端がアンテナポートに接続され
た整合回路と、前記アンテナポートから送られてくる受
信信号を第２の制御信号に基づいて前記受信用増幅器に
送出する受信側トランスファゲートＦＥＴと、を有する
ＳＰＤＴスイッチと、を備え、搬送波周波数における前
記送信用増幅器の最終段トランジスタの出力インピーダ
ンスのリアル成分がアンテナインピーダンスと、前記Ｓ
ＰＤＴスイッチの前記送信側トランスファゲートＦＥＴ
のオン抵抗との和よりも高くなるように構成されている
ことを特徴とする高周波送受信回路。

【００１７】なお、前記送信用増幅器の最終段のトラン
ジスタの出力端子と、高周波接地との間にインダクタ素
子を設けるように構成しても良い。

【００１８】なお、前記受信用増幅器は入力整合回路を
有し、この入力整合回路は、受信モード時に、前記アン
テナポートから送信側回路を見たときに見える前記ＳＰ
ＤＴスイッチの整合回路のインピーダンスを考慮して設
計されていることが好ましい。

【００１９】なお、前記第１および第２の制御信号は、
前記ＳＰＤＴスイッチが動作しているときには値が反転
していることが好ましい。なお、前記送信用増幅器、前
記ＳＰＤＴスイッチ、および前記受信用増幅器はＭＭＩ
Ｃ上で形成されように構成することが好ましい。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２１】（第１の実施の形態）本発明による高周波
送受信回路の第１の実施の形態の構成を図１に示す。こ
の実施の形態の高周波送受信回路は、電力増幅器１０
と、ＳＰＤＴスイッチ２０と、アンテナポート３０と、
低雑音増幅器４０と、を備えており、ＭＭＩＣとして実
現されている。

【００２２】電力増幅器１０は、ソースが接地され、ゲ
ートが送信信号入力端子Ｔｘに接続されたＦＥＴ１２
と、このＦＥＴ１２のドレインに一端が接続された整合
回路（以下、ＭＣともいう）１４と、このＭＣの他端に
ゲートが接続され、ソースが接地されたＦＥＴ１６とを
備えている。すなわち、この実施の形態に係る電力増幅
器１０は、図５に示す従来の高周波送受信回路に係る電
力増幅回路１１において、ＭＣ１７を削除した構成とな
っている。

【００２３】ＳＰＤＴスイッチ２０は、ソースがＦＥＴ
１６のドレインに接続され、ゲートが高抵抗２３を介し
てコントロール端子Ｖｃに接続されたトランスファゲー
トＦＥＴ２２と、このＦＥＴ２２のドレインに一端が接
続され、他端がアンテナポート３０に接続されたＭＣ２
４と、ソースがアンテナポート３０に接続され、ゲート
が高抵抗２６を介してコントロール端子Ｖｃ/に接続さ
れたトランスファゲートＦＥＴ２５と、を備えている。
この実施の形態に係るＳＰＤＴスイッチ２０は、図５に
示す従来の高周波送受信回路に係るＳＰＤＴスイッチ２
１において、トランスファゲート２２とアンテナポート
３０との間にＭＣ２４を設けた構成となっている。

【００２４】低雑音増幅器４０はトランスファゲート２
５のドレインに一端が接続されたＭＣ４２と、このＭＣ
４２の他端にゲートが接続され、ソースが接地され、ド
レインが送信信号出力端子Ｒｘに接続されたＦＥＴ４４
とを備えている。

【００２５】なお、本実施の形態においては、回路の主
要部分のみを示しており、電源回路やゲートバイアス回
路等、発明のコンセプトに直接関らない要素は割愛して
いる。特に、ＳＰＤＴスイッチ２０に関しては、スルー
ＦＥＴ２２，２５のみで構成されたものとなっている
が、シャントＦＥＴが付加された一般的な構成であって
もかまわない。あるいは、スルーＦＥＴ２２，２５に並
列にインダクタが設けられた、いわゆる共振型であって
もよい。

【００２６】なお、ＭＣ１４，２４，４２は各々受動素
子から構成されている。

【００２７】次に本実施の形態の回路動作を簡単に説明
する。送信モードの時、コントロール端子Ｖｃにはハイ
レベルが、Ｖｃ/にはローレベルが入力され、送信側ト
ランスファゲートＦＥＴ２２はオン状態となり、受信側
トランスファゲートＦＥＴ２５はオフとなる。この時、
送信信号入力端子Ｔｘから入力された送信信号は電力増
幅器１０により増幅され、ＳＰＤＴスイッチ２０を経て
アンテナポート３０へ出力される。

【００２８】一方、受信モードの時、コントロール端子
Ｖｃにはローレベルが、Ｖｃ/にはハイレベルが入力さ
れ、ＦＥＴ２２はオフ状態となり、ＦＥＴ２５はオンと
なる。この時、アンテナからの受信信号がアンテナポー
ト３０に入力され、ＳＰＤＴスイッチ２０を経て低雑音
増幅器４０に入力される。低雑音増幅器４０で増幅され
た受信信号はＲｘ端子より出力される。

【００２９】なお、本実施の形態における電力増幅器は
２段構成、低雑音増幅器は１段構成となっているが、そ
れぞれの段数は本発明の適用にあたって制約を受けるも
のではない。

【００３０】本実施の形態が従来例と異なる点は出力用
電力増幅器１０の出力整合回路がＳＰＤＴスイッチ２０
の送信側トランスファゲートＦＥＴ２２とアンテナポー
ト３０の間に設けられている点である。この構成によ
り、従来例よりも、ＦＥＴ２２での損失を低減できるの
である。ただし、従来例に対してその効果が得られるた
めには、送信用電力増幅器１０における最終段ＦＥＴ１
６の出力インピーダンスのリアル成分がアンテナインピ
ーダンスとスイッチ２０のオン抵抗の和よりも大きくな
ければならない。すなわち不等式（１）が成り立つ必要
がある。

【００３１】Ｒｅ［Ｚｏ］＞Ｒｓｗ＋Ｒａｎｔ（１）ここで、各記号の意味は以下のとおりである。

【００３２】Ｒｅ［Ｘ］：複素数Ｘのリアル成分Ｚｏ：送信用電力増幅器の最終段ＦＥＴの出力インピー
ダンスＲｓｗ：ＳＰＤＴスイッチの送信側トランスファゲート
ＦＥＴのオン抵抗Ｒａｎｔ：アンテナのインピーダンス（一般に５０Ω）このように、本実施の形態は電力増幅器１０の出力イン
ピーダンスがアンテナインピーダンスよりも高い場合に
適用されるわけであるが、電力増幅器１０の出力信号を
低インピーダンスに変換する前に、高インピーダンスの
ままスイッチ２０のトランスファゲートを通過させてい
るので損失を低減できるのである。

【００３３】さて、無線ＬＡＮとしては不等式（１）が
成り立つ場合が多い。その理由は、無線ＬＡＮは送信電
力が比較的小さいため、電力増幅器の最終段ＦＥＴのゲ
ート幅は小さく、Ｒｅ［Ｚｏ］は大きくなるからであ
る。よって、本発明は無線ＬＡＮ用送受信回路に広く適
用できるものである。

【００３４】具体的な値を示して説明する。利得圧縮１
ｄＢポイントの出力電力として１３．５ｄＢｍが要求さ
れるとすると、標準的なＧａＡｓＭＥＳＦＥＴでは必
要なゲート幅Ｗｇは３２０μｍとなる。携帯電話等の電
力増幅器の最終段ＦＥＴに比べると、１桁から２桁小さ
いサイズである。この時のＲｅ［Ｚｏ］は１５０Ωであ
った。一方、アンテナインピーダンスＲａｎｔは一般に
５０Ωであり、Ｒｓｗは５０Ωに比べて十分小さい値、
たとえば３Ω程度であるから、不等式（１）は成立す
る。よって、このような具体例に対して本発明は有効で
ある。

【００３５】引き続き、本発明の効果について数式を用
いて説明する。

【００３６】Ｒｓｗの存在によって生じる損失電力比を
下記の比で表す事にする。

【００３７】（Ｒｓｗで消費される電力）／（電力増幅
器で発生される電力）そうすると、本発明による損失電力比は式（２）で表さ
れることになる。

【００３８】本発明の損失電力比＝｛Ｒｓｗ／Ｒｏ｝｛（Ｒｏ^２＋Ｘｏ^２）／Ｘｏ^２｝（２）なお、新たに導入された記号、ＲｏおよびＸｏは次で定
義されるものである。すなわち、純抵抗Ｒｏとリアクタ
ンスＸｏ（一般に容量性であるので負の値）の並列接続
により、出力インピーダンスＺｏが構成されているもの
とした。式で示せば下記の関係が成立する。

【００３９】Ｚｏ＝Ｒｏと（Ｘｏｊ）の並列接続インピーダンス＝Ｒｏ×Ｘｏｊ／（Ｒｏ＋Ｘｏｊ）ここで、ｊは虚数単位である。

【００４０】本実施の形態では、｜Ｘｏ｜≫Ｒｏが成り
立っていると想定する。そうすると、本実施の形態の損
失電力比は近似的に式（３）で表される。

【００４１】本実施の形態の電力損失比＝Ｒｓｗ／Ｒｏ（３）一方、従来例においては、スイッチでの損失はＲｓｗと
Ｒａｎｔのみで決定され、式（４）で与えられる。

【００４２】従来例の電力損失比＝Ｒｓｗ／（Ｒｓｗ＋Ｒａｎｔ）（４）ここで、本実施の形態の電力損失比が従来例の電力損失
比に一致するＲｓｗを求めてみる。そのために、本実施
の形態のＲｓｗをＲｓｗ＿１とし、従来例のそれをＲｓ
ｗ＿２として区別して表す。式（３）および式（４）よ
り式（５）を得る。

【００４３】Ｒｓｗ＿１／Ｒｏ＝Ｒｓｗ＿２／（Ｒｓｗ＿２＋Ｒａｎｔ）（５）式（５）をＲｓｗ＿１について解くと、下記の解を得る
ことができる。

【００４４】Ｒｓｗ＿１＝ＲｏＲｓｗ＿２／（Ｒｓｗ＿
２＋Ｒａｎｔ）前述の例で用いた値Ｒｅ［Ｚｏ］＝Ｒｏ＝１５０Ω、お
よびその他の変数に一般的な値の一例として、Ｒｓｗ＿２＝３Ω Ｒａｎｔ＝５０Ω を代入すると、Ｒｓｗ＿１＝８．４９ Ω ＝２．８３×Ｒｓｗ＿２となる。すなわち、ここで示した具体例では、ＳＰＤＴ
スイッチ２０を構成する出力側トランスファゲートＦＥ
Ｔ２２のＷｇを従来の１／２．８３倍、すなわち３５％
にまで縮小できることになる。上記の例では、出力側ト
ランスファゲートＦＥＴ２２のＷｇとして１ｍｍを想定
しており、これが、３５０μｍにまで低減できることに
なる。逆に言えば、従来はスイッチの送信側トランスフ
ァゲートＦＥＴ２２に電力増幅器２１の最終段ＦＥＴ１
６の約３倍もの大きさを必要としていたものが、本実施
の形態では同等の大きさにまで小さくできるのである。
すなわち、本実施の形態におけるＭＭＩＣは、従来チッ
プ面積の大きな部分を占めていたスイッチ部の面積が大
幅に減少するので、ＭＭＩＣ全体のチップ面積が減少
し、また、歩留まりも向上する。

【００４５】さて、本実施の形態では、電力増幅器の出
力整合回路がアンテナポートに接続されているので、受
信モードの時には低雑音増幅器の入力側に出力整合回路
が見えてしまう。よって、本実施の形態では、出力整合
回路の存在を考慮して、低雑音増幅器の入力整合回路が
設計されている。そのため受信特性に対してなんら不都
合は生じない。

【００４６】このことを詳細な回路図である図２を用い
て説明する。Ｑ１は送信側電力増幅器１０の最終段ＦＥ
Ｔである。ＳＰＤＴスイッチ２０の送信側トランスファ
ゲートＦＥＴ２２とアンテナ端子との間にインダクタン
スＬ１、容量Ｃ１とで構成された出力整合回路２４が設
けられている。Ｖｄｄは電源電圧であり、Ｌ１を介して
電源電圧がトランジスタＱ１のドレインに供給される。
Ｌ１、Ｃ１で構成される整合回路は、Ｒｏ＋Ｒｓｗ＿１
の値すなわち１５８．９Ωをアンテナインピーダンス５
０Ωに変換するように設計されている。本実施の形態の
動作周波数は２．４ＧＨｚであり、Ｌ１＝７．１４ｎＨＣ１＝０．９ｐＦに設定されている。

【００４７】Ｑ２は受信側低雑音増幅器の１段目ＦＥＴ
である。容量Ｃ２、インダクタンスＬ２によって入力整
合回路が構成されている。さらに、低雑音増幅器の設計
で一般に用いられる手法であるが、Ｑ２のソースとＧＮ
Ｄ間にソースインダクタンスＬ３が設けられている。Ｌ
３を付加することにより、ノイズマッチポイントとゲイ
ンマッチポイントを近づけることができる。

【００４８】次に、Ｃ２、Ｌ２の値に言及する。従来例
においては、Ｃ２およびＬ２で構成された低雑音増幅器
４０の入力整合回路は、アンテナインピーダンス５０Ω
とＦＥＴ２５のオン抵抗の和を低雑音増幅器に最適な入
力インピーダンスに変換することになる。しかし、本実
施の形態では、アンテナポートにＬ１とＣ１の直列回路
が付加されているので、実効的なアンテナインピーダン
スはＬ１とＣ１の直列インピーダンスと本来のアンテナ
インピーダンス（５０Ω）の並列接続のインピーダンス
となる。そのため、Ｃ２、Ｌ２の値は従来例とは異な
る。

【００４９】具体的な数値を明示すると、従来例ではＣ
２＝０．１８ｐＦ、Ｌ２＝１５．７ｎＨであったのに対
し、本実施の形態では、Ｃ２＝０．３１ｐＦ、Ｌ２＝
９．７ｎＨに設定されている。

【００５０】ここで、これまでの説明の理論的裏付けの
ために、上で用いた式の導出を行う。

【００５１】図３には本発明の回路構成の等価回路モデ
ルを表している。出力段ＦＥＴは電流源ＩとＲｏおよび
（Ｘｏｊ）の並列接続で表されてた出力インピーダンス
Ｚｏでモデル化されている。ＭＣは無損失整合回路であ
り、ＲｓｗとＲａｎｔはそれぞれＳＰＤＴスイッチの送
信側トランスファゲートＦＥＴのオン抵抗とアンテナの
インピーダンス（一般に５０Ω）である。整合回路ＭＣ
により整合が取れているので、出力段ＦＥＴのドレイン
端から出力側を見たインピーダンスはＺｏの複素共役Ｚ
ｏ^＊になっている。よって、スイッチ側へ流れ込む電流
Ｉａは次式で表される。

【００５２】Ｉａ＝ＩＺｏ／（Ｚｏ＋Ｚｏ^＊）（６）よって、Ｒｓｗで消費される電力Ｐｓｗは次式で与えら
れる。

【００５３】Ｐｓｗ＝Ｒｓｗ｜Ｉａ｜^２＝ＲｓｗＩ^２（Ｒｏ^２＋Ｘｏ^２）／（４Ｘｏ^２）（７）また、最終段ＦＥＴで生成される電力Ｐｏｕｔは次式で
与えられる。

【００５４】Ｐｏｕｔ＝ＲｏＩ^２／４（８）よって、本発明の損失電力比は次式で与えられる。

【００５５】本発明の損失電力比＝Ｐｓｗ／Ｐｏｕｔ＝｛Ｒｓｗ／Ｒｏ｝｛（Ｒｏ^２＋Ｘｏ^２）／Ｘｏ^２以上が式（２）の導出である。

【００５６】一方、図６は従来の回路構成の等価回路モ
デルを表している。この場合の損失電力比は抵抗分割比
から容易に求められ、前述の式（４）を得る。

【００５７】本発明の損失電力比が従来の損失電力比よ
りも小さくなる条件は次の不等式で表すことができる。

【００５８】｛Ｒｓｗ／Ｒｏ｝｛（Ｒｏ^２＋Ｘｏ^２）／
Ｘｏ^２｝＜Ｒｓｗ／（Ｒｓｗ＋Ｒａｎｔ）両辺の逆数をとり、Ｒｓｗで割ると次の不等式を得る。

【００５９】

【数１】ところで、図３が示すようにＺｏはＲｏとｊＸｏの並列
接続であるから、次式で表される。

【００６０】

【数２】上式は次のように変形できる。

【００６１】

【数３】式（１０）は不等式（９）の左辺に一致する。すなわ
ち、不等式（９）から不等式（１）が得られることがわ
かる。

【００６２】（第２の実施の形態）次に本発明による高
周波電力送受信回路の第２の実施の形態の構成を図４に
示す。

【００６３】第１の実施の形態では｜Ｘｏ｜≫Ｒｏが成
り立つことを想定し、その際に得られる優位性を述べ
た。しかし、｜Ｘｏ｜は周波数の上昇に伴って小さくな
り、周波数無限大の極限では｜Ｘｏ｜→０となってしま
う。すなわち、ある周波数以上の領域では、本発明を適
用するのに必要な条件である不等式（１）が成立しなく
なってしまう。これを解決したのが第２の実施の形態の
高周波電力送受信回路である。すなわち第２の実施の形
態の高周波送受信回路は、電力増幅器１０とＳＰＤＴス
イッチ２０との接続点と、接地との間に−Ｘｏｊのイン
ピーダンスを有する受動素子１９を設けた構成となって
いる。一般にＸｏは負である、すなわち容量性であるの
で、受動素子１９としてはインダクタ素子Ｌｐから構成
すれば良い。これにより、出力段ＦＥＴの出力インピー
ダンス成分（Ｘｏｊ）と付加された（−Ｘｏｊ）が相殺
され、Ｚｏのリアル成分のみが残ることになるからであ
る。

【００６４】なお、インダクタ素子Ｌｐは必ずしもＭＭ
ＩＣ上に集積する必要はなく、ワイヤーやリードの寄生
インダクタンスを含む外部素子によって形成することも
できる。そうすれば、ＭＭＩＣ自体のチップ面積の増加
を招かずに済む。

【００６５】この第２の実施の形態も可及的に小型化が
可能であるとともに、歩留まりの低下を防止することが
できる。

【００６６】

【発明の効果】以上述べたように、本発明によれば、可
及的に小型化が可能であるとともに、歩留まりの低下を
防止することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成を示す回路
図。

【図２】本発明の良好な受信特性を説明する回路図。

【図３】第１の実施の形態の等価回路図。

【図４】本発明の第２の実施の形態の構成を示す回路
図。

【図５】従来の高周波送受信回路の構成を示す回路図。

【図６】従来の高周波送受信回路の等価回路図。

【符号の説明】

１０，１１電力増幅回路１２，１６，４４ＦＥＴ１４，１７，２４，４２整合回路１９受動素子２０，２１ＳＰＤＴスイッチ２２，２５トランスファゲートＦＥＴ２３，２６高抵抗３０アンテナポート４０低雑音増幅器Ｔｘ送信信号入力端子Ｒｘ受信信号出力端子Ｖｃ，Ｖｃ/ コントロール端子

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J091 AA04 AA41 AA51 CA71 CA73 CA75 FA12 FA20 HA09 HA25 HA40 KA29 MA08 SA13 TA01 UW08 5K011 DA00 DA21 JA00 JA01 KA00

Claims

【特許請求の範囲】

【請求項１】少なくとも１段のトランジスタを有し、送
信信号を増幅する送信用増幅器と、受信信号を増幅する受信用増幅器と、前記送信用増幅器の最終段のトランジスタの出力端子に
一端が接続され、第１の制御信号に基づいて、前記最終
段のトランジスタの前記出力端子から出力される送信信
号を送出する送信側トランスファゲートＦＥＴと、この
送信側トランスファゲートＦＥＴの出力端に一端が接続
され、他端がアンテナポートに接続された整合回路と、
前記アンテナポートから送られてくる前記受信信号を第
２の制御信号に基づいて前記受信用増幅器に送出する受
信側トランスファゲートＦＥＴと、を有するＳＰＤＴス
イッチと、を備え、搬送波周波数における前記送信用増幅器の最終段トラン
ジスタの出力インピーダンスのリアル成分がアンテナイ
ンピーダンスと、前記ＳＰＤＴスイッチの前記送信側ト
ランスファゲートＦＥＴのオン抵抗との和よりも高くな
るように構成されていることを特徴とする高周波送受信
回路。
【請求項２】前記送信用増幅器の最終段のトランジスタ
の出力端子と、高周波接地との間にインダクタ素子を設
けたことを特徴とする請求項１記載の高周波送受信回
路。
【請求項３】前記受信用増幅器は入力整合回路を有し、
この入力整合回路は、受信モード時に、前記アンテナポ
ートから送信側回路を見たときに見える前記ＳＰＤＴス
イッチの整合回路のインピーダンスを考慮して設計され
ていることを特徴とする請求項１または２記載の高周波
送受信回路。
【請求項４】前記第１および第２の制御信号は、前記Ｓ
ＰＤＴスイッチが動作しているときには値が反転してい
ることを特徴とする請求項１乃至３のいずれかに記載の
高周波送受信回路。
【請求項５】前記送信用増幅器、前記ＳＰＤＴスイッ
チ、および前記受信用増幅器はＭＭＩＣ上で形成された
ことを特徴とする請求項１乃至４のいずれかに記載の高
周波送受信回路。