JP2801563B2 - 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機 - Google Patents

通信用無線機の送受信回路、半導体集積回路装置および通信用無線機

Info

Publication number
JP2801563B2
JP2801563B2 JP7198723A JP19872395A JP2801563B2 JP 2801563 B2 JP2801563 B2 JP 2801563B2 JP 7198723 A JP7198723 A JP 7198723A JP 19872395 A JP19872395 A JP 19872395A JP 2801563 B2 JP2801563 B2 JP 2801563B2
Authority
JP
Japan
Prior art keywords
transmission
amplifier
input
antenna
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7198723A
Other languages
English (en)
Other versions
JPH08307305A (ja
Inventor
順治 伊藤
和久 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP7198723A priority Critical patent/JP2801563B2/ja
Publication of JPH08307305A publication Critical patent/JPH08307305A/ja
Application granted granted Critical
Publication of JP2801563B2 publication Critical patent/JP2801563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、送信用の周波数及
び受信用の周波数として同一周波数を使用する通信用無
線機に適した送受信回路、該送受信回路を有する半導体
集積回路装置及び通信用無線機に関する。
【０００２】
【従来の技術】近年、通信用無線機、例えば携帯電話無
線機においては、小型化、軽量化及び低価格化が進み、
その利用者数が急増している。従来の通信方式において
は、送信用の周波数と受信用の周波数とを分ける方式が
採られている。ところで、さらに多くの利用者に対応す
るために通信用無線機のデジタル化が進められており、
このデジタル方式の通信用無線機によると、従来１回線
当たり２つの周波数が必要であったものを、送信と受信
とを時分割することによって、同一周波数により送信と
受信とを行なうことができる。
【０００３】また、デジタル方式の通信用無線機の送受
信回路における送信用増幅器、受信用低雑音増幅器、及
び送信と受信との切替えを行なう切替えスイッチには、
低電圧動作、高効率、低雑音特性及び高分離度特性を有
するガリウム砒素電界効果トランジスタ（以下、ＧａＡ
ｓＦＥＴと称する。）を有する回路がよく用いられてい
る。
【０００４】また、最近では携帯用無線機の普及に伴っ
て小型軽量化に対する要求が増えつつあり、送信用電力
増幅器、切替えスイッチ、受信用低雑音増幅器及び整合
回路などを含む送受信回路をそのまま半導体集積回路化
しようとする試みも盛んである。
【０００５】以下、図面を参照しながら、従来の送受信
回路の一例について説明する。
【０００６】図８はＦＥＴを用いた従来のデジタル方式
の無線通信機の送受信回路の構成を示しており、図８に
おいて、１０は送信用増幅器、２０は受信用低雑音増幅
器、３０は送信及び受信用のアンテナ、４０は送信用増
幅器１０とアンテナ３０との接続と受信用低雑音増幅器
２０とアンテナ３０との接続とを切り替える切替えスイ
ッチ、５１はアンテナ３０と切替えスイッチ４０とを接
続する特性インピーダンス５０Ωの第１の配線、５２は
送信用増幅器１０と切替えスイッチ４０とを接続する特
性インピーダンス５０Ωの第２の配線、５３は受信用低
雑音増幅器２０と切替えスイッチ４０とを接続する特性
インピーダンス５０Ωの第３の配線、６０Ｂは受信用低
雑音増幅器２０の入力整合をとるための受信側の整合回
路、７０Ｂは送信用増幅器１０の出力整合をとるための
送信側の整合回路、８１Ｂは送信用増幅器１０の出力と
送信側の整合回路７０Ｂの入力とをＡＣ的に結合する第
１の結合容量、８２Ｂは受信側の整合回路６０Ｂの出力
と受信用低雑音増幅器２０の入力とをＡＣ的に結合する
第２の結合容量である。
【０００７】また、図８において、１２は送信用増幅器
１０を構成する前段のＦＥＴ、１４は送信用増幅器１０
を構成する後段のＦＥＴ、１５Ｂは送信用増幅器１０の
電源端子、１６，１８は前段のＦＥＴ１２と後段のＦＥ
Ｔ１４との整合をとる整合回路１３を構成する容量、１
７は整合回路１３を構成するインダクタ、１９Ａは後段
のＦＥＴ１４のゲート端子とバイアス電圧電源Ｖg1との
間に接続されたインダクタ、１９Ｂは前段のＦＥＴ１２
及び後段のＦＥＴ１４の各電源端子１５Ｂと電源電圧Ｖ
dd1 との間に接続されたインダクタ、２４Ａは受信用低
雑音増幅器２０の低雑音ＦＥＴ２２のゲート端子とバイ
アス電圧Ｖg2との間に接続されたインダクタ、２４Ｂは
受信用低雑音増幅器２０の受信波出力端子２３Ｂと電源
電圧Ｖdd2 との間に接続されたインダクタ、６１，６２
は受信側の整合回路６０Ｂを構成するインダクタ、７
１，７３は送信側の整合回路７０Ｂを構成する容量、７
２は送信側の整合回路７０Ｂを構成するインダクタであ
る。
【０００８】以下、前記のように構成された送受信回路
の動作を説明する。
【０００９】まず、受信時の動作について説明する。
【００１０】受信時には、受信用低雑音増幅器２０の低
雑音ＦＥＴ２２にバイアス電圧Ｖg2が印加されると共に
受信波出力端子２３Ｂに電源電圧Ｖdd2 が印加されるこ
とにより、受信用低雑音増幅器２０に必要な電源電圧が
供給されて、アンテナ３０より入力された微弱な受信信
号が増幅される。この場合、送信用増幅器１０は動作さ
せる必要がないので、電池の節約のために電源電圧は印
加されない。
【００１１】アンテナ３０から入力された受信信号は特
性インピーダンス５０Ωの第１の配線５１を通って切替
えスイッチ４０のアンテナ側入出力端子４１Ｂに入力さ
れる。このとき、切替えスイッチ４０の内部において
は、スイッチ制御信号入力端子４２Ｂから入力された制
御電圧によって、送信側のシャントＦＥＴである第１の
ＦＥＴ４３及び受信側のスルーＦＥＴである第３のＦＥ
Ｔ４５には例えば０Ｖが印加されてオンにされていると
共に、送信側のスルーＦＥＴである第２のＦＥＴ４４及
び受信側のシャントＦＥＴである第４のＦＥＴ４６には
例えば−５Ｖが印加されてオフにされている。このた
め、アンテナ側入出力端子４１Ｂから入力された受信信
号はオン状態の第３のＦＥＴ４５を通って受信側に切り
替えられる。尚、送信側は、第２のＦＥＴ４４がオフ状
態であるためアンテナ側と電気的に切り放されており、
オン状態の第１のＦＥＴ４３によって短絡されている。
【００１２】オン状態の第３のＦＥＴ４５を通過した受
信信号は、切替えスイッチ４０の受信側端子４７から特
性インピーダンス５０Ωの第３の配線５３及び第２の結
合容量８２Ｂを介して受信側の整合回路６０Ｂに入力さ
れる。受信側の整合回路６０Ｂに入力された受信信号
は、２つのインダクタ６１，６２によってインピーダン
ス整合が行なわれた後、受信用低雑音増幅器２０の入力
端子２１に入力される。受信用低雑音増幅器２０に入力
された受信信号は、低雑音ＦＥＴ２２によって増幅され
た後、受信波出力端子２３Ｂから出力される。
【００１３】次に、送信時の動作について説明する。
【００１４】送信時には、送信用増幅器１０の前段のＦ
ＥＴ１２及び後段のＦＥＴ１４に電源電圧Ｖdd1 が印加
されると共に、後段のＦＥＴ１４にバイアス電圧Ｖg1が
印加されて、送信用増幅器１０に入力された変調信号は
アンテナ３０に供給できるレベルまで電力増幅される。
この場合、受信用低雑音増幅器２０は動作させる必要が
ないので、電池の節約のために電源電圧は印加されな
い。
【００１５】変調を受けた送信信号は送信波入力端子１
１Ｂに入力され、入力された送信信号は、前段のＦＥＴ
１２によって第１段階の電力増幅がされた後、整合回路
１３を介して後段のＦＥＴ１４に入力され、該後段のＦ
ＥＴ１４によって所要の電力にまで第２段階の増幅が行
なわれる。増幅された送信信号は、第１の結合容量８１
Ｂを介して送信側の整合回路７０Ｂに入力され、該送信
側の整合回路７０Ｂによってインピーダンス５０Ωに変
換された後、特性インピーダンス５０Ωの第２の配線５
２を介して切替えスイッチ４０の送信側端子４８に入力
される。このとき、切替えスイッチ４０の内部において
は、スイッチ制御信号入力端子４２Ｂから入力された制
御電圧によって、第２のＦＥＴ４４及び第４のＦＥＴ４
６には例えば０Ｖが印加されてオンにされていると共に
第１のＦＥＴ４３及び第３のＦＥＴ４５には例えば−５
Ｖが印加されてオフにされており、送信側端子４８から
入力された送信信号はオン状態の第２のＦＥＴ４４を通
ってアンテナ側に切り替えられる。アンテナ側に切り替
えられた送信信号は、特性インピーダンス５０Ωの第１
の配線５１を通ってアンテナ３０に入力された後、該ア
ンテナ３０から電波として出力される。
【００１６】
【発明が解決しようとする課題】しかしながら、前記従
来の構成によると、送信用増幅器１０及び受信用低雑音
増幅器２０は特性インピーダンス５０Ωの第２及び第３
の配線５２，５３を介して切替えスイッチ４０にそれぞ
れ接続されているため、送信用増幅器１０から出力され
る送信信号及び受信用低雑音増幅器２０に入力される受
信信号は、それぞれ５０Ωにインピーダンス変換される
必要がある。このため、送信用増幅器１０、受信用低雑
音増幅器２０及び切替えスイッチ４０を１つのチップに
集積する場合、受信側の整合回路６０Ｂ及び送信側の整
合回路７０Ｂも前記のチップに集積しなければならない
ので、集積するインダクタなどの受動素子の占有する面
積が非常に大きくなる。このため、チップ面積が著しく
増加するので、通信用無線機の小型化及び低価格化が困
難であるという問題を有している。新しい通信方式に適
合した小型で且つ低価格な通信用無線機を実現する送受
信回路、及びこのような送受信回路を集積した半導体集
積回路装置の出現が望まれるところである。
【００１７】また、切替えスイッチ４０における信号の
切り替えを低インピーダンスで行なうと、電圧が下が
り、送信−受信間のアイソレーションが向上するが、従
来は、前記のように５０Ωのインピーダンスで信号の切
替えを行なっているため、アイソレーション特性が悪
く、アイソレーション特性の良いＦＥＴを使わなければ
ならないという問題を有している。尚、アイソレーショ
ンとは、切替えスイッチ４０が送信用増幅器１０からの
送信信号をアンテナ３０に出力する状態にあるときに、
送信用増幅器１０からアンテナ３０に正しく流れる信号
と送信用増幅器１０から受信用低雑音増幅器２０に流れ
る信号との比であって、アイソレーションが良いという
ことは、送信用増幅器１０から受信用低雑音増幅器２０
に流れる信号が少ないことを意味する。ところが、実際
には、送信用増幅器１０から受信用低雑音増幅器２０に
流れる信号は若干存在する。
【００１８】本発明は、前記の問題点を一挙に解決し、
通信用無線機の小型化を図ることができるようにすると
共に、送信−受信間のアイソレーション特性を向上させ
ることを目的とする。
【００１９】
【課題を解決するための手段】前記の目的を達成するた
め、請求項１〜５の発明は、切替えスイッチよりも反ア
ンテナ側においては、送信用増幅器の出力インピーダン
スと受信用増幅器の入力インピーダンスとの整合のみを
とることにより切替えスイッチよりも反アンテナ側にお
ける特性インピーダンスを小さくし、切替えスイッチよ
りも反アンテナ側の特性インピーダンスと、切替えスイ
ッチとアンテナとを接続する配線の特性インピーダンス
との整合は切替えスイッチと配線との間に設ける整合回
路によってとるものである。
【００２０】具体的に請求項１の発明が講じた解決手段
は、通信用無線機の送受信回路を、入力された送信信号
を増幅して出力する送信用増幅器と、入力された受信信
号を増幅して出力する受信用増幅器と、送信信号を所定
の特性インピーダンスを有する配線を介してアンテナに
出力すると共に受信信号をアンテナから前記配線を介し
て入力するためのアンテナ側入出力端子を有し、前記送
信用増幅器から出力された送信信号が整合回路を介する
ことなく入力され、入力された送信信号を前記アンテナ
側入出力端子に出力する第１の接続状態と前記アンテナ
側入出力端子から入力された受信信号を前記受信用増幅
器に出力する第２の接続状態との切替えを行なう切替え
スイッチと、前記切替えスイッチと前記受信用増幅器と
の間に接続され、前記受信用増幅器の入力インピーダン
スと前記送信用増幅器の出力インピーダンスとの整合を
とる受信側整合回路と、前記配線と前記切替えスイッチ
との間に接続され、前記配線の特性インピーダンスと前
記送信用増幅器の出力インピーダンスとの整合をとるア
ンテナ側整合回路とを備えている構成とするものであ
る。
【００２１】前記の構成により、送信用増幅器から出力
された送信信号は整合回路を介することなく切替えスイ
ッチに入力される一方、切替えスイッチから出力された
受信信号は、受信側整合回路を介して受信用増幅器に入
力されるので、切替えスイッチの内部において、送信用
増幅器の出力インピーダンスと受信用増幅器の入力イン
ピーダンスとが一致している共に、切替えスイッチの内
部における前記の出力インピーダンス及び入力インピー
ダンスは共に小さい。
【００２２】また、配線の特性インピーダンスと送信用
増幅器の出力インピーダンスとの整合はアンテナ整合回
路によってとられるので、受信側整合回路は受信用増幅
器の入力インピーダンスを送信用増幅器の出力インピー
ダンスに一致させる機能を持つだけでよい。
【００２３】また、アンテナ側整合回路は配線と切替え
スイッチとの間に接続されているため、送信用増幅器、
受信用増幅器及び切替えスイッチを１チップ化する場
合、アンテナ側整合回路を前記チップの外部に設けるこ
とができる。
【００２４】請求項２の発明は、請求項１の構成に、前
記送信用増幅器と前記切替えスイッチとの間に接続され
た第１の結合容量と、前記切替えスイッチと前記受信側
整合回路との間に接続された第２の結合容量とを備えて
いるという構成を付加するものである。
【００２５】前記の構成により、送信用増幅器と切替え
スイッチとは第１の結合容量を介して接続されているた
め、送信用増幅器と切替えスイッチとの結合状態が安定
し、切替えスイッチと受信側整合回路とは第２の結合容
量を介して接続されているため、切替えスイッチと受信
側整合回路との結合状態が安定する。
【００２６】請求項３の発明は、請求項１の構成に、前
記アンテナ側整合回路は前記アンテナ側入出力端子に直
接に接続されているという構成を付加するものである。
【００２７】前記の構成により、アンテナ側整合回路
を、送信用増幅器、受信用増幅器及び切替えスイッチと
同一のチップに搭載することができる。
【００２８】請求項４の発明は、請求項１の構成に、前
記切替えスイッチは、直列に接続された送信側スルーＦ
ＥＴ及び送信側シャントＦＥＴと、直列に接続された受
信側スルーＦＥＴ及び受信側シャントＦＥＴとを有し、
前記送信用増幅器は、入力された送信信号を増幅する少
なくとも１つの増幅用ＦＥＴを有し、前記送信用増幅器
の最終段の増幅用ＦＥＴは、前記切替えスイッチの送信
側シャントＦＥＴを兼ねているという構成を付加するも
のである。
【００２９】前記の構成により、送信用増幅器の最終段
の増幅用ＦＥＴが切替えスイッチの送信側シャントＦＥ
Ｔを兼ねているため、切替えスイッチの送信側シャント
ＦＥＴを設ける必要がないので通信用無線機の送受信回
路が簡略になる。
【００３０】請求項５の発明が講じた解決手段は、通信
用無線機の送受信回路を、入力された送信信号を増幅し
て出力する送信用増幅器と、入力された受信信号を増幅
して出力する受信用増幅器と、送信信号を所定の特性イ
ンピーダンスを有する配線を介してアンテナに出力する
と共に受信信号をアンテナから前記配線を介して入力す
るためのアンテナ側入出力端子を有し、前記送信用増幅
器から入力された送信信号を前記アンテナ側入出力端子
に出力する第１の接続状態と前記アンテナ側入出力端子
から入力された受信信号を整合回路を介することなく前
記受信用増幅器に出力する第２の接続状態との切替えを
行なう切替えスイッチと、前記送信用増幅器と前記切替
えスイッチとの間に接続され、前記送信用増幅器の出力
インピーダンスと前記受信用増幅器の入力インピーダン
スとの整合をとる送信側整合回路と、前記配線と前記切
替えスイッチとの間に接続され、前記配線の特性インピ
ーダンスと前記受信用増幅器の入力インピーダンスとの
整合をとるアンテナ側整合回路とを備えている構成とす
るものである。
【００３１】前記の構成により、送信用増幅器から出力
された送信信号は送信側整合回路を介して切替えスイッ
チに入力される一方、切替えスイッチから出力された受
信信号は整合回路を介することなく受信用増幅器に入力
されるので、切替えスイッチの内部において、送信用増
幅器の出力インピーダンスと受信用増幅器の入力インピ
ーダンスとが一致している共に、切替えスイッチの内部
における前記の出力インピーダンス及び入力インピーダ
ンスは共に小さい。
【００３２】また、配線の特性インピーダンスと受信用
増幅器の入力インピーダンスとの整合はアンテナ側整合
回路によってとられるので、送信側整合回路は送信用増
幅器の出力インピーダンスを受信用増幅器の入力インピ
ーダンスに一致させる機能を持つだけでよいと共に、ア
ンテナ側整合回路は配線と切替えスイッチとの間に接続
されているため、送信用増幅器、受信用増幅器及び切替
えスイッチを１チップ化する場合、アンテナ側整合回路
を前記チップの外部に設けることができる。
【００３３】請求項６の発明は、送信用増幅器の出力イ
ンピーダンス及び受信用増幅器の入力インピーダンスを
それぞれ切替えスイッチに最適な特性インピーダンスに
整合させるものである。
【００３４】具体的に請求項６の発明が講じた解決手段
は、通信用無線機の送受信回路を、入力された送信信号
を増幅して出力する送信用増幅器と、入力された受信信
号を増幅して出力する受信用増幅器と、送信信号を所定
の特性インピーダンスを有する配線を介してアンテナに
出力すると共に受信信号をアンテナから前記配線を介し
て入力するためのアンテナ側入出力端子を有し、前記送
信用増幅器から入力された送信信号を前記アンテナ側入
出力端子に出力する第１の接続状態と前記アンテナ側入
出力端子から入力された受信信号を前記受信用増幅器に
出力する第２の接続状態との切替えを行なう切替えスイ
ッチと、前記送信用増幅器と前記切替えスイッチとの間
に接続され、前記送信用増幅器の出力インピーダンスと
前記切替えスイッチに最適な特性インピーダンスとの整
合をとる送信側整合回路と、前記切替えスイッチと前記
受信用増幅器との間に接続され、前記受信用増幅器の入
力インピーダンスと前記切替えスイッチに最適な特性イ
ンピーダンスとの整合をとる受信側整合回路と、前記配
線と前記切替えスイッチとの間に接続され、前記配線の
特性インピーダンスと前記切替えスイッチに最適な特性
インピーダンスとの整合をとるアンテナ側整合回路とを
備えている構成とするものである。
【００３５】前記の構成により、送信用増幅器から出力
された送信信号は送信側整合回路を介して切替えスイッ
チに入力される一方、切替えスイッチから出力された受
信信号は受信側整合回路を介して受信用増幅器に入力さ
れるので、切替えスイッチの内部において、送信用増幅
器の出力インピーダンスと受信用増幅器の入力インピー
ダンスとが一致している共に、切替えスイッチの内部に
おける前記の出力インピーダンス及び入力インピーダン
スは共に小さい。
【００３６】また、送信側整合回路は送信用増幅器の出
力インピーダンスを切替えスイッチに最適な特性インピ
ーダンスに一致させる機能を持つだけでよく、受信側整
合回路は受信用増幅器の入力インピーダンスを切替えス
イッチに最適な特性インピーダンスに一致させる機能を
持つだけでよい。
【００３７】また、アンテナ側整合回路は配線と切替え
スイッチとの間に接続されているため、送信用増幅器、
受信用増幅器及び切替えスイッチを１チップ化する場
合、アンテナ側整合回路を前記チップの外部に設けるこ
とができる。
【００３８】請求項７の発明は、送信用増幅器が少なく
とも１つの増幅用ＦＥＴを有し、切替えスイッチが直列
に接続された送信側スルーＦＥＴ及び送信側シャントＦ
ＥＴと直列に接続された受信側スルーＦＥＴ及び受信側
シャントＦＥＴとを有する場合に、送信用増幅器の最終
段の増幅用ＦＥＴに切替えスイッチの送信側シャントＦ
ＥＴを兼ねさせるものである。
【００３９】具体的に請求項７の発明が講じた解決手段
は、通信用無線機の送受信回路を、入力された送信信号
を増幅する少なくとも１つの増幅用ＦＥＴを有する送信
用増幅器と、入力された受信信号を増幅して出力する受
信用増幅器と、送信信号をアンテナに出力すると共に受
信信号をアンテナから入力するためのアンテナ側入出力
端子と、直列に接続された送信側スルーＦＥＴ及び送信
側シャントＦＥＴと、直列に接続された受信側スルーＦ
ＥＴ及び受信側シャントＦＥＴとを有し、前記送信用増
幅器から入力された送信信号を前記アンテナ側入出力端
子に出力する第１の接続状態と前記アンテナ側入出力端
子から入力された受信信号を前記受信用増幅器に出力す
る第２の接続状態との切替えを行なう切替えスイッチと
を備え、前記送信用増幅器の最終段の増幅用ＦＥＴは、
前記切替えスイッチの送信側シャントＦＥＴを兼ねてい
る構成とするものである。
【００４０】前記の構成により、請求項４の構成と同様
に、送信用増幅器の最終段の増幅用ＦＥＴが切替えスイ
ッチの送信側シャントＦＥＴを兼ねているため、切替え
スイッチの送信側シャントＦＥＴを特に設ける必要がな
い。
【００４１】請求項８の発明が講じた解決手段は、半導
体集積回路装置を、半導体基板と、該半導体基板上に形
成されており、入力された送信信号を増幅して出力する
送信用増幅器と、前記半導体基板上に形成されており、
入力された受信信号を増幅して出力する受信用増幅器
と、前記半導体基板上に形成されており、送信信号を所
定の特性インピーダンスを有する配線及び該配線の特性
インピーダンスと前記送信用増幅器の出力インピーダン
スとの整合をとるアンテナ側整合回路を介してアンテナ
に出力すると共に受信信号をアンテナから前記配線及び
前記アンテナ側整合回路を介して入力するためのアンテ
ナ側入出力端子を有し、前記送信用増幅器から出力され
た送信信号が整合回路を介することなく入力され、入力
された送信信号を前記アンテナ側入出力端子に出力する
第１の接続状態と前記アンテナ側入出力端子から入力さ
れた受信信号を前記受信用増幅器に出力する第２の接続
状態との切替えを行なう切替えスイッチと、前記半導体
基板上に形成されており、前記受信用増幅器と前記切替
えスイッチとの間に接続され、前記受信用増幅器の入力
インピーダンスと前記送信用増幅器の出力インピーダン
スとの整合をとる受信側整合回路とを備えている構成と
するものである。
【００４２】前記の構成により、一の半導体基板上に、
請求項１の送受信回路の送信用増幅器、受信用増幅器、
切替えスイッチ及び受信側整合回路が形成されているた
め、これら送受信回路の送信用増幅器、受信用増幅器、
切替えスイッチ及び受信側整合回路を確実に１チップ化
できる。
【００４３】請求項９の発明は、請求項８の構成に、前
記アンテナ側整合回路は前記半導体基板上に形成されて
いるという構成を付加するものである。
【００４４】前記の構成により、送受信回路の送信用増
幅器、受信用増幅器、切替えスイッチ、受信側整合回路
及びアンテナ側整合回路を１チップ化することができ
る。
【００４５】請求項１０の発明は、請求項８の構成に、
前記切替えスイッチは、直列に接続された送信側スルー
ＦＥＴ及び送信側シャントＦＥＴと、直列に接続された
受信側スルーＦＥＴ及び受信側シャントＦＥＴとを有
し、前記送信用増幅器は、入力された送信信号を増幅す
る少なくとも１つの増幅用ＦＥＴを有し、前記送信用増
幅器の最終段の増幅用ＦＥＴは、前記切替えスイッチの
送信側シャントＦＥＴを兼ねている構成とするものであ
る。
【００４６】前記の構成により、請求項４の構成と同様
に、送信用増幅器の最終段の増幅用ＦＥＴが切替えスイ
ッチの送信側シャントＦＥＴを兼ねているため、切替え
スイッチの送信側シャントＦＥＴを特に設ける必要がな
い。
【００４７】請求項１１の発明が講じた解決手段は、半
導体集積回路装置を、半導体基板と、該半導体基板上に
形成されており、入力された送信信号を増幅する少なく
とも１つの増幅用ＦＥＴを有する送信用増幅器と、前記
半導体基板上に形成されており、送信信号をアンテナに
出力すると共に受信信号をアンテナから入力するための
アンテナ側入出力端子と、直列に接続された送信側スル
ーＦＥＴ及び送信側シャントＦＥＴと、直列に接続され
た受信側スルーＦＥＴ及び受信側シャントＦＥＴとを有
し、前記送信用増幅器から入力された送信信号を前記ア
ンテナ側入出力端子に出力する第１の接続状態と前記ア
ンテナ側入出力端子から入力された受信信号を受信用増
幅器に出力する第２の接続状態との切替えを行なう切替
えスイッチとを備え、前記送信用増幅器の最終段の増幅
用ＦＥＴは、前記切替えスイッチの送信側シャントＦＥ
Ｔを兼ねている構成とするものである。
【００４８】前記の構成により、請求項４の構成と同様
に、送信用増幅器の最終段の増幅用ＦＥＴが切替えスイ
ッチの送信側シャントＦＥＴを兼ねているため、切替え
スイッチの送信側シャントＦＥＴを特に設ける必要がな
い。
【００４９】請求項１２の発明が講じた解決手段は、無
線用通信機を、アンテナと、前記アンテナに接続された
所定の特性インピーダンスを有する配線と、入力された
送信信号を増幅して出力する送信用増幅器と、入力され
た受信信号を増幅して出力する受信用増幅器と、送信信
号を前記配線を介して前記アンテナに出力すると共に受
信信号を前記アンテナから前記配線を介して入力するた
めのアンテナ側入出力端子を有しており、前記送信用増
幅器から出力された送信信号が整合回路を介することな
く入力され、入力された送信信号を前記アンテナ側入出
力端子に出力する第１の接続状態と前記アンテナ側入出
力端子から入力された受信信号を前記受信用増幅器に出
力する第２の接続状態との切替えを行なう切替えスイッ
チと、前記受信用増幅器と前記切替えスイッチとの間に
接続され、前記受信用増幅器の入力インピーダンスと前
記送信用増幅器の出力インピーダンスとの整合をとる受
信側整合回路と、前記配線と前記切替えスイッチとの間
に接続され、前記配線の特性インピーダンスと前記送信
用増幅器の入力インピーダンスとの整合をとるアンテナ
側整合回路とを備えている構成とするものである。
【００５０】請求項１３の発明が講じた解決手段は、無
線用通信機を、アンテナと、前記アンテナに接続された
所定の特性インピーダンスを有する配線と、入力された
送信信号を増幅して出力する送信用増幅器と、入力され
た受信信号を増幅して出力する受信用増幅器と、送信信
号を前記配線を介して前記アンテナに出力すると共に受
信信号を前記アンテナから前記配線を介して入力するた
めのアンテナ側入出力端子を有しており、前記送信用増
幅器から入力された送信信号を前記アンテナ側入出力端
子に出力する第１の接続状態と前記アンテナ側入出力端
子から入力された受信信号を整合回路を介することなく
前記受信用増幅器に出力する第２の接続状態との切替え
を行なう切替えスイッチと、前記送信用増幅器と前記切
替えスイッチとの間に接続され、前記送信用増幅器の出
力インピーダンスと前記受信用増幅器の入力インピーダ
ンスとの整合をとる送信側整合回路と、前記配線と前記
切替えスイッチとの間に接続され、前記配線の特性イン
ピーダンスと前記受信用増幅器の入力インピーダンスと
の整合をとるアンテナ側整合回路とを備えている構成と
するものである。
【００５１】請求項１４の発明が講じた解決手段は、無
線用通信機を、アンテナと、前記アンテナに接続された
所定の特性インピーダンスを有する配線と、入力された
送信信号を増幅して出力する送信用増幅器と、入力され
た受信信号を増幅して出力する受信用増幅器と、送信信
号を前記配線を介して前記アンテナに出力すると共に受
信信号を前記アンテナから前記配線を介して入力するた
めのアンテナ側入出力端子を有し、前記送信用増幅器か
ら入力された送信信号を前記アンテナ側入出力端子に出
力する第１の接続状態と前記アンテナ側入出力端子から
入力された受信信号を前記受信用増幅器に出力する第２
の接続状態との切替えを行なう切替えスイッチと、前記
送信用増幅器と前記切替えスイッチとの間に接続され、
前記送信用増幅器の出力インピーダンスと前記切替えス
イッチに最適な特性インピーダンスとの整合をとる送信
側整合回路と、前記切替えスイッチと前記受信用増幅器
との間に接続され、前記受信用増幅器の入力インピーダ
ンスと前記切替えスイッチに最適な特性インピーダンス
との整合をとる受信側整合回路と、前記配線と前記切替
えスイッチとの間に接続され、前記配線の特性インピー
ダンスと前記切替えスイッチに最適な特性インピーダン
スとの整合をとるアンテナ側整合回路とを備えている構
成とするものである。
【００５２】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。
【００５３】（第１実施形態）図１（ａ）は従来の通信
用無線機の送受信回路の概略構成を示し、図１（ｂ）は
第１実施形態に係る通信用無線機の送受信回路の概略構
成を示している。
【００５４】図１（ａ）の構成においては、従来技術の
項においても説明したように、アンテナと切替えスイッ
チと、送信用増幅器と切替えスイッチと、及び受信用低
雑音増幅器と切替えスイッチとを特性インピーダンス５
０Ωの配線によってそれぞれ接続しているため、送信用
増幅器と特性インピーダンス５０Ωの配線との間、及び
受信用低雑音増幅器と特性インピーダンス５０Ωの配線
との間にそれぞれ整合回路を介在させている。
【００５５】これに対して、図１（ｂ）の構成において
は、アンテナと切替えスイッチとは特性インピーダンス
５０Ωの配線によって接続されているが、送信用増幅器
と切替えスイッチと、及び受信用低雑音増幅器と切替え
スイッチとは特性インピーダンス５０Ωの配線によって
接続されていない。また、受信用低雑音増幅器と切替え
スイッチとの間には受信側整合回路が介在しているが、
送信用増幅器と切替えスイッチとの間には整合回路は介
在していない。図１（ｂ）の構成においては、送信用増
幅器と特性インピーダンス５０Ωの配線と間のインピー
ダンス整合は特性インピーダンス５０Ωの配線と切替え
スイッチとの間に設けられたアンテナ側の整合回路によ
ってとられており、送信用増幅器と受信用低雑音増幅器
との間のインピーダンス整合は受信側の整合回路によっ
てとられている。
【００５６】以下、第１実施形態に係る通信用無線機の
送受信回路の具体的構成について図２を参照しながら説
明する。
【００５７】図２において、１０は送信用増幅器、２０
は受信用低雑音増幅器、３０は送信及び受信用のアンテ
ナ、４０は送信用増幅器１０とアンテナ３０との接続
と、受信用低雑音増幅器２０とアンテナ３０との接続と
を切り替える切替えスイッチ、５１はアンテナ３０と切
替えスイッチ４０とを接続する特性インピーダンス５０
Ωの第１の配線、６０Ａは受信用低雑音増幅器２０の入
力インピーダンスを送信用増幅器１０の出力インピーダ
ンスに整合させる受信側の整合回路、７０Ａは受信側の
整合回路６０Ａによって送信用増幅器１０の出力インピ
ーダンスに整合された受信用低雑音増幅器２０の入力イ
ンピーダンス及び送信用増幅器１０の出力インピーダン
スと、第１の配線５１の特性インピーダンス５０Ωとの
整合をとるアンテナ側の整合回路、８１Ａは送信用増幅
器１０の出力と切替えスイッチ４０の入力とを直接に結
合する第１の結合容量、８２Ａは受信側の整合回路６０
Ａと切替えスイッチ３０とを直接に結合する第２の結合
容量である。図２において、１３は前段のＦＥＴ１２と
後段のＦＥＴ１４との整合をとる整合回路であって、該
整合回路１３は本発明のポイントとは直接に関係がな
い。
【００５８】以上説明した、送信用増幅器１０、受信用
低雑音増幅器２０、切替えスイッチ４０及び受信側の整
合回路６０Ａが１つの半導体基板１の上にそれぞれ形成
されている。
【００５９】また、図２において、１２は送信用増幅器
１０を構成する前段のＦＥＴ、１４は送信用増幅器１０
を構成する後段のＦＥＴ、１５Ａは送受信一体回路１の
電源端子、１６，１８は前段のＦＥＴ１２と後段のＦＥ
Ｔ１４との整合をとる整合回路１３を構成する容量、１
７は整合回路１３を構成するインダクタ、１９Ａは後段
のＦＥＴ１４のゲート端子とバイアス電圧Ｖg1との間に
接続されたインダクタ、１９Ｂは電源端子１５Ａと電源
電圧Ｖdd1 との間に接続されたインダクタ、２３Ａは送
受信一体回路１の受信波出力端子、２４Ａは受信用低雑
音増幅器２０の低雑音ＦＥＴ２２のゲート端子とバイア
ス電圧Ｖg2との間に接続されたインダクタ、２４Ｂは受
信波出力端子２３Ａと電源電圧Ｖdd2 との間に接続され
たインダクタ、７１，７３はアンテナ側の整合回路７０
Ａを構成する容量、７２はアンテナ側の整合回路７０Ａ
を構成するインダクタである。
【００６０】以下、前記のように構成された通信用無線
機の送受信回路の動作を図２及び図３を参照しながら説
明する。
【００６１】図３は、スミス図により表した送信用増幅
器１０の出力整合状態及び受信用低雑音増幅器２０の入
力整合状態を示すものであって、通常ＧａＡｓＦＥＴを
用いた受信用低雑音増幅器２０の入力インピーダンスは
Ａ点付近にあり、送信用増幅器１０の出力インピーダン
スはＢ点付近（１７−ｊ８．８）Ωにある。
【００６２】従来の送受信回路においては、図８に基づ
き説明したように、受信用低雑音増幅器２０への入力を
受信側の整合回路６０Ｂにより５０Ωのインピーダンス
に整合させる共に、送信用増幅器１０からの出力を送信
側の整合回路７０Ｂにより５０Ωのインピーダンスに整
合させていた。つまり、Ａ点にある受信用低雑音増幅器
２０のインピーダンスを受信側の整合回路６０Ｂにより
Ｃ点に合わせると共に、Ｂ点にある送信用増幅器１０の
インピーダンスを送信側の整合回路７０ＢによりＣ点に
合わせていた。これは受信用低雑音増幅器２０の入力イ
ンピーダンス及び送信用増幅器１０の出力インピーダン
スを特性インピーダンス５０Ωの配線のインピーダンス
に合わせるためであった。
【００６３】ところが、第１実施形態においては、受信
用低雑音増幅器２０の入力インピーダンスを受信側の整
合回路６０Ａによって送信用増幅器１０の出力インピー
ダンス（Ｂ点）に合わせている。Ｂ点における抵抗は、
（１７−ｊ８．８）Ωであり、第１の配線５１の特性イ
ンピーダンスである５０Ωよりも著しく小さい。
【００６４】そして、Ｂ点にある送信用増幅器１０の出
力インピーダンス及び受信用低雑音増幅器２０の入力イ
ンピーダンスをアンテナ側の整合回路７０Ａによって第
１の配線の特性インピーダンス（５０Ω）に整合させて
いる。つまり、Ａ点からＢ点への矢印が受信側の整合回
路６０Ａによる整合を表し、Ｂ点からＣ点（５０Ω）へ
の矢印がアンテナ側の整合回路７０Ａによる整合を表し
ている。第１実施形態のポイントは、Ｂ点に合わされた
受信用低雑音増幅器２０の入力インピーダンス及びＢ点
にある送信用増幅器１０の出力インピーダンスを共にア
ンテナ側の整合回路７０ＡによってＣ点に合わせている
ことである。
【００６５】次に、受信時の動作について説明する。
【００６６】アンテナ３０から入力された受信信号は、
特性インピーダンス５０Ωの第１の配線５１を通った
後、アンテナ側の整合回路７０Ａによってインピーダン
ス変換されて、アンテナ側入出力端子４１Ａに入力され
る。このとき、切替えスイッチ４０の内部においては、
従来技術の項で説明したのと同様に、スイッチ制御信号
入力端子４２Ａから入力された制御信号によって、送信
側のシャントＦＥＴである第１のＦＥＴ４３及び受信側
のスルーＦＥＴである第３のＦＥＴ４５がオンされてい
ると共に送信側のスルーＦＥＴである第２のＦＥＴ４４
及び受信側のシャントＦＥＴである第４のＦＥＴ４５が
オフされている。このため、アンテナ側入出力端子４１
Ａから入力された受信信号はオン状態の第３のＦＥＴ４
５を通って受信側に切り替えられる。また、送信側は、
第２のＦＥＴ４４がオフ状態であるためアンテナ側と電
気的に切り放されており、オン状態の第１のＦＥＴ４３
によって短絡されている。
【００６７】オン状態の第３のＦＥＴ４５を通過した受
信信号は、第２の結合容量８２Ａを介して受信側の整合
回路６０Ａに入力される。受信側の整合回路６０Ａに入
力された受信信号は、２つのインダクタ６１，６２によ
ってインピーダンス整合を行なわれた後、受信用低雑音
増幅器２０の低雑音ＦＥＴ２２によって増幅された後、
受信波出力端子２３Ａから出力される。
【００６８】次に、送信時の動作について説明する。
【００６９】変調を受けた送信波は送信波入力端子１１
Ａに入力される。入力された送信信号は、前段のＦＥＴ
１２によって第１段階の電力増幅がされた後、整合回路
１３を介して後段のＦＥＴ１４に入力され、該後段のＦ
ＥＴ１４によって所要の電力に第２段階の増幅が行なわ
れる。増幅された送信信号は、第１の結合容量８１Ａを
介して切替えスイッチ４０の第２のＦＥＴ４４に直接入
力される。このとき、切替えスイッチ４０の内部におい
ては、受信時と逆の動作が行なわれ、スイッチ制御信号
入力端子４２Ａから入力された制御信号によって第２の
ＦＥＴ４４及び第４のＦＥＴ４６がオンされていると共
に第１のＦＥＴ４３及び第３のＦＥＴ３３がオフされて
おり、第１の結合容量８１Ａを通って入力された送信信
号はオン状態の第２のＦＥＴ４４を通ってアンテナ側に
切り替えられる。このとき、受信側は、第３のＦＥＴ４
５がオフ状態であるため送信側と電気的に切り放されて
おり、オン状態の第４のＦＥＴ４６によって短絡されて
いる。そして、アンテナ側に切り替えられた送信信号
は、アンテナ側の整合回路７０Ａに入力され、該アンテ
ナ側の整合回路７０Ａによって特性インピーダンス５０
Ωにインピーダンス変換された後、第１の配線５１を通
ってアンテナ３０に入力され、該アンテナ３０から電波
として出力される。
【００７０】以上のように第１実施形態によると、受信
側の整合回路６０Ａにより受信用低雑音増幅器２０の入
力インピーダンスを送信用増幅器１０の出力インピーダ
ンスに整合させることによって、送信用増幅器１０と切
替えスイッチ４０との間の整合回路を不要とし、送信用
増幅器１０と切替えスイッチ４０とを直結できるように
なったので、切替えスイッチ４０における特性インピー
ダンスを５０Ωよりも下げることが可能になった。この
結果、アンテナ側の整合回路７０Ａよりも切替えスイッ
チ４０側の特性インピーダンスを５０Ωよりも小さくで
きるので、切替えスイッチ４０が送信用増幅器１０とア
ンテナ３０とを接続するように切り替わっているとき
に、送信用増幅器１０から受信用低雑音増幅器２０に漏
れてしまう信号が少なくなり、アイソレーション特性の
向上が図られることになる。また、切替えスイッチ４０
により受信用低雑音増幅器２０とアンテナ３０とが接続
されているときに、受信用低雑音増幅器２０から送信用
増幅器１０に漏れてしまう信号も少なくなる。
【００７１】また、アンテナ側の整合回路７０Ａをアン
テナ側入出力端子４１Ａよりもアンテナ３０側に配置す
ることが可能になるため、アンテナ側の整合回路７０Ａ
を送受信一体回路１の外部にとり出すことができるの
で、集積するチップの面積が小さくなり、送受信回路の
小型化及び低コスト化が可能となる。
【００７２】さらに、アンテナ側の整合回路７０Ａを送
信時及び受信時の両方で共用することによって、受信側
の整合回路６０Ａの大きさを小さくすることができるの
で、チップの小型化及び低コスト化を一層向上させるこ
とができる。
【００７３】尚、第１の実施形態に代えて、アンテナの
整合回路７０Ａを送受信一体回路１と一体に設けてもよ
い。
【００７４】（第２実施形態）以下、本発明の第２実施
形態に係る半導体集積回路装置について図面を参照しな
がら説明する。第２実施形態に係る半導体集積回路装置
は、第１実施形態に係る通信用無線機の送受信回路を実
現するものであって、その動作は第１実施形態と同様で
ある。
【００７５】図３は第２実施形態に係る半導体集積回路
装置のレイアウトを示している。尚、図３においては、
図２に示す第１実施形態の送受信回路と同一の構成要素
については同一の符号を付すことにより説明を省略す
る。尚、送信用増幅器１０の前段のＦＥＴ１２は、左側
から順次図示するドレイン、ゲート、ソース、ゲート及
びドレインによって構成されている。
【００７６】図３において、１０１はグランド端子のパ
ッド、１０２は電源端子１５Ａのパッド、１０３はアン
テナ側入出力端子４１Ａのパッド、１０４は切替えスイ
ッチ４０の第３のＦＥＴ４５に接続されたスイッチ制御
入力端子４２Ａのパッド、１０５はグランド端子及び送
信用増幅器１０の前段のＦＥＴ１２のソース端子のパッ
ド、１０６は送信波入力端子１１Ａ及び送信用増幅器１
０の前段のＦＥＴ１２のゲート端子のパッド、１０７は
切替えスイッチ４０の第２のＦＥＴ４４のゲート端子の
パッド、１０８は切替えスイッチ４０の第１のＦＥＴ４
３に接続されたスイッチ制御入力端子４２Ａのパッド、
１０９は切替えスイッチ４０の第４のＦＥＴ４６に接続
されたスイッチ制御入力端子４２Ａのパッド、１１０は
グランド端子のパッド、１１１は受信波出力端子２３Ａ
のパッドである。
【００７７】以上のように、送受信回路を構成するすべ
ての素子を１チップに集積する場合、第１実施形態の回
路構成をとることによって、従来ではチップ内に集積し
なければならなかったアンテナ側の整合回路７０Ａをチ
ップ外に配置することも可能になる。
【００７８】また、アンテナ側の整合回路７０Ａを送信
時と受信時の両方で共用することによって、受信側の整
合回路６０Ｂを構成するインダクタ６１，６２の大きさ
を小さくすることができるので、半導体集積回路装置の
小型化及び低価格化が実現できる。
【００７９】尚、第１実施形態においては、送信用増幅
器１０、受信用低雑音増幅器２０及び切替えスイッチ４
０においては、ＧａＡｓＦＥＴを用いたが、これに代え
て、シリコンＭＯＳＦＥＴを用いてもよい。
【００８０】（第３実施形態）以下、本発明の第３実施
形態に係る通信用無線機の送受信回路について図面を参
照しながら説明する。
【００８１】図５（ａ）は、第３実施形態に係る通信用
無線機の送受信回路の概略構成を示しており、第３実施
形態は、第１実施形態と異なって、送信用増幅器と切替
えスイッチとの間に送信側の整合回路が設けられている
一方、受信用低雑音増幅器と切替えスイッチとの間には
整合回路が設けられていない。
【００８２】このような構成を採用するためには、受信
用低雑音増幅器にシリコンバイポーラトランジスタを用
いる一方、送信用増幅器にＧａＡｓのＦＥＴを用い、前
記シリコンバイポーラトランジスタの入力インピーダン
スをＧａＡｓのＦＥＴの入力インピーダンスよりも低く
する必要がある。そして、この場合には、送信用増幅器
の入力インピーダンスを、送信側側の整合回路によって
低くして、受信用低雑音増幅器の出力インピーダンスと
合わせる必要がある。
【００８３】（第４実施形態）以下、本発明の第４実施
形態に係る通信用無線機の送受信回路について図面を参
照しながら説明する。
【００８４】図５（ｂ）は、第４実施形態に係る通信用
無線機の送受信回路の概略構成を示しており、第４実施
形態においては、送信用増幅器と切替えスイッチとの間
に送信側の整合回路が設けられ、受信用低雑音増幅器と
切替えスイッチとの間に受信側の整合回路が設けられて
いる。この構成は、一見すると、従来の送受信回路と同
様であるが、次の点で異なる。すなわち、第４実施形態
においては、アンテナ側の整合回路よりもアンテナ側に
おいては特性インピーダンスが５０Ωであり、アンテナ
側の整合回路よりも切替えスイッチ側においては特性イ
ンピーダンスは切替えスイッチに最適な値に設定されて
いる。
【００８５】このように、第４実施形態においては、ア
ンテナ側の整合回路よりも切替えスイッチ側を切替えス
イッチに最適なインピーダンスに設定し、この最適なイ
ンピダンスに合わせるために、送信用増幅器と切替えス
イッチとの間に送信側の整合回路を設けると共に、受信
用低雑音増幅器と切替えスイッチとの間に受信側の整合
回路を配置しているのである。
【００８６】以下、アンテナ側の整合回路よりも切替え
スイッチ側を切替えスイッチに最適なインピーダンスに
設定する意義について、図６を参照しながら説明する。
【００８７】図６において、１０は送信用増幅器、２０
は受信用低雑音増幅器、３０は送信及び受信用のアンテ
ナ、４０は切替えスイッチ、５１はアンテナ３０と切替
えスイッチ４０とを接続する特性インピーダンス５０Ω
の第１の配線、６０Ｃは送信用増幅器１０の出力インピ
ーダンスと切替えスイッチ４０に最適な特性インピーダ
ンスとの整合をとる送信側の整合回路、６０Ｄは受信用
低雑音増幅器２０の入力インピーダンスと切替えスイッ
チ４０に最適な特性インピーダンスとの整合をとる受信
側の整合回路、７０Ａは切替えスイッチ４０に最適な特
性インピーダンスと第１の配線５１の特性インピーダン
ス５０Ωとの整合をとるアンテナ側の整合回路、８１Ａ
は送信側の整合回路６０Ｃと切替えスイッチ４０とを結
合する第１の結合容量、８２Ａは受信用低雑音増幅器２
０と切替えスイッチ３０とを結合する第２の結合容量で
ある。
【００８８】まず、切替えスイッチ３０が送信用増幅器
１０とアンテナ３０とを接続している場合において、送
信側のスルーＦＥＴである第２のＦＥＴ４４の挿入損失
について検討する。
【００８９】第２のＦＥＴ４４の挿入損失をＬとする
と、 Ｌ＝１０×log （（２Ｚ0 ＋Ｒon）／２×Ｚ0 ）2 ｄＢ……（１） 但し、Ｚ0 は第２のＦＥＴ４４が挿入される配線５４の
特性インピーダンス、Ｒonは第２のＦＥＴ４４のオン抵
抗である。
【００９０】従来の構成においては、配線５４の特性イ
ンピーダンスＺ0 は、第１の配線５１の特性インピーダ
ンスと同じく５０Ωであるから、Ｌ＝１０×log （（１
００＋Ｒon）／１００）2 ｄＢとなり、挿入損失：Ｌは
第２のＦＥＴの特性（Ｒon）によって決定される。
【００９１】ところが、第４実施形態においては送信側
の整合回路６０Ｃが設けられているため、配線４４の特
性インピーダンスを切替えスイッチ４０に最適な特性イ
ンピーダンスに設定することができる。具体的には、Ｚ
0 を大きくすることにより、（２Ｚ0 ＋Ｒon）／２×Ｚ
0 ）2 を小さくして、第２のＦＥＴの挿入損失：Ｌを小
さくすることができる。
【００９２】また、第２のＦＥＴの挿入損失：Ｌを一定
にすると、第２のＦＥＴ４４のゲート幅を小さくするこ
とができる。すなわち、（１）式において、Ｚ0 ＝５０
Ωのときのオン抵抗をＲon1 とし、Ｚ0 ＝１００Ωのと
きのオン抵抗をＲon2 とし、第２のＦＥＴの挿入損失：
Ｌが一定であるとすると、Ｌ＝１０×log （（２×５０
＋Ｒon1 ）／２×５０）2＝１０×log （（２×１００
＋Ｒon2 ）／２×１００）2 となるから、Ｒon2 ＝２×
Ｒon1 となる。
【００９３】ＦＥＴのオン抵抗：Ｒonとゲート幅Ｗg と
は反比例するので、オン抵抗：Ｒonが２倍になるとゲー
ト幅：Ｗg は１／２になる。つまり、送受信回路におい
ては切替えスイッチ４０が最も面積をとるので、切替え
スイッチ４０の特性インピダンスを最適化して切替えス
イッチ４０の第２のＦＥＴ４４を小さくすると、切替え
スイッチ４０の面積を小さくすることができる。このた
め、送信用側の整合回路６０Ｃ及び受信側の整合回路６
０Ｄの面積が若干大きくなっても、それ以上に切替えス
イッチ４０の面積を小さくできるので、送受信回路の全
体面積が小さくなり、送受信回路の小型化を図ることが
できる。
【００９４】さらに、前記と同様の理由により、第２の
ＦＥＴ４４のゲート幅：Ｗg を一定にすると、該第２の
ＦＥＴ４４の挿入損失：Ｌを１／２にすることができ
る。
【００９５】以上説明したように、切替えスイッチ４０
の特性インピーダンスを最適化することにより、第２の
ＦＥＴの挿入ロスを小さくでき、また、第２のＦＥＴの
挿入損失を一定にして第２のＦＥＴのゲート幅ひいては
第２のＦＥＴの面積を小さくすることが可能になる。
【００９６】（第５実施形態）以下、本発明の第５実施
形態に係る通信用無線機の送受信回路について図７を参
照しながら説明する。
【００９７】図７において、１０は送信用増幅器、２０
は受信用低雑音増幅器、３０は送信及び受信用のアンテ
ナ、４０は送信用増幅器１０とアンテナ３０との接続
と、受信用低雑音増幅器２０とアンテナ３０との接続と
を切り替える切替えスイッチ、６０Ａは受信用低雑音増
幅器２０の入力インピーダンスを送信用増幅器１０の出
力インピーダンスと同じ値に整合させる受信側の整合回
路、７０Ａは受信側の整合回路６０Ａによって送信用増
幅器１０の出力インピーダンスと同じ値に整合された受
信用低雑音増幅器２０の入力インピーダンス及び送信用
増幅器１０の出力インピーダンスと、アンテナ３０に接
続される配線の特性インピーダンス５０Ωとの間の整合
をとるアンテナ側の整合回路、８１Ａは送信用増幅器１
０の出力と切替えスイッチ４０の入力とを直接に結合す
る第１の結合容量、８２Ａは受信側の整合回路６０Ａに
よって送信用増幅器１０の出力インピーダンスと同じ値
になった受信用低雑音増幅器２０の入力と切替えスイッ
チ３０の出力とを直接に結合する第２の結合容量であ
る。
【００９８】以上説明した、送信用増幅器１０及び切替
えスイッチ４０が１つの半導体基板１の上に形成されて
いる。
【００９９】第５実施形態の特徴として、切替えスイッ
チ３０は、送信側シャントＦＥＴとして機能する送信用
増幅器１０の後段のＦＥＴ１４と、送信側スルーＦＥＴ
として機能する第２のＦＥＴ４４と、受信側スルーＦＥ
Ｔとして機能する第３のＦＥＴ４５と、受信側シャント
ＦＥＴとして機能する第４のＦＥＴ４６とから構成され
ている。
【０１００】まず、送信時の動作について説明する。
【０１０１】送信時には、送信用増幅器１０の前段のＦ
ＥＴ１２及び後段のＦＥＴ１４のゲート端子にそれぞれ
バイアス電圧Ｖg1，Ｖg2が印加されると共に、前段のＦ
ＥＴ１２及び後段のＦＥＴ１４のソース端子に電源電圧
Ｖddが印加され、送信用増幅器１０に入力された変調信
号は、アンテナ３０に供給できるレベルにまで電力増幅
される。また、切替えスイッチ４０においては、送信側
がオン状態、受信側がオフ状態になるように制御電圧Ｖ
c1，Ｖc2が印加される。例えば、第２のＦＥＴ４４及び
第４のＦＥＴ４６のゲート端子には制御電圧Ｖc1として
０Ｖが印加され、第３のＦＥＴ４５のゲート端子には制
御電圧Ｖc2として−５Ｖが印加される。この際、受信用
低雑音増幅器２０は動作させる必要が無いため該受信用
低雑音増幅器２０には電源電圧は印加されない。
【０１０２】次に、受信時の動作について説明する。
【０１０３】受信時には、受信用低雑音増幅器２０に必
要な電源電圧が印加され、アンテナ３０より、アンテナ
側の整合回路７０Ａ、切替えスイッチ４０、第２の結合
容量８２Ａ及び受信側の整合回路６０Ａを介して受信用
低雑音増幅器２０に入力される微弱な受信信号を増幅で
きる状態となる。この際、受信用低雑音増幅器２０に入
力される高周波信号は、第１実施形態で示したようにア
ンテナ側の整合回路７０Ａ及び受信側の整合回路６０Ａ
によってインピーダンス整合されていることは言うまで
もない。また、切替えスイッチ４０においては、送信側
がオフ状態、受信側がオン状態になるように制御電圧Ｖ
c1，Ｖc2及びＶg2が印加される。例えば、第２のＦＥＴ
４４及び第４のＦＥＴ４６には制御電圧Ｖc1として−５
Ｖが印加され、第３のＦＥＴ４５には制御電圧Ｖc2とし
て０Ｖが印加される。
【０１０４】また、送信側シャントＦＥＴとして機能す
る送信用増幅器１０の後段のＦＥＴ１４には０Ｖが印加
される。受信時には送信用増幅器１０は電池を節約する
ために電源電圧が印加されていないため、後段のＦＥＴ
１４を接地との間でオン状態としてもドレイン電流は流
れることがないので、高周波的には接地が可能となる。
このようにして、送信用増幅器１０の後段のＦＥＴ１４
は切替えスイッチ４０の送信側シャントＦＥＴとしての
役割を担うことが可能となる。すなわち、送信用増幅器
１０の後段のＦＥＴ１４は、送信時には送信用増幅器１
０の最終段のＦＥＴとして機能するためゲート端子に例
えば−５Ｖのバイアス電圧Ｖg2が印加され、受信時には
切替えスイッチ４０の送信側シャントＦＥＴとして機能
するためゲート端子に例えば０ＶのバイアスＶg2が印加
されることになる。
【０１０５】このように、第５実施形態によると、通信
用無線機の送受信回路の構成を簡素化できるのみなら
ず、該送受信回路を半導体集積回路化した場合には、部
品点数の削減、通信用無線機の小型化、半導体集積回路
の小面積化、高周波部の無調整化、ひいてはコスト削減
に寄与することができる。
【０１０６】
【発明の効果】請求項１の発明に係る通信用無線機の送
受信回路によると、送信用増幅器から出力された送信信
号は整合回路を介することなく切替えスイッチに入力さ
れる一方、切替えスイッチから出力された受信信号は受
信側整合回路を介して受信用増幅器に入力されるため、
切替えスイッチの内部における送信用増幅器の出力イン
ピーダンス及び受信用増幅器の入力インピーダンスは小
さく、切替えスイッチの面積を小さくできると共に、受
信側整合回路は受信用増幅器の入力インピーダンスを送
信用増幅器の出力インピーダンスに一致させる機能を持
つだけでよく、受信側整合回路の面積を小さくできるの
で、送信用増幅器、受信用増幅器及び切替えスイッチを
有するチップひいては該チップを備えた通信用無線機の
小型化及び低コスト化を図ることができる。
【０１０７】また、前述したように、切替えスイッチの
内部における送信用増幅器の出力インピーダンス及び受
信用増幅器の入力インピーダンスを小さくできるので、
切替えスイッチにおけるアイソレーション特性を向上さ
せることができる。
【０１０８】さらに、配線の特性インピーダンスと送信
用増幅器の出力インピーダンスとの整合をとるアンテナ
側整合回路は配線と切替えスイッチとの間に接続されて
いるため、送信用増幅器、受信用増幅器及び切替えスイ
ッチを１チップ化する場合、アンテナ側整合回路をチッ
プの外部に設けることが可能になるので、チップひいて
は該チップを備えた通信機用無線機の小型化及び低コス
ト化を一層促進できる。
【０１０９】請求項２の発明に係る通信用無線機の送受
信回路によると、送信用増幅器と切替えスイッチとを第
１の結合容量を介して接続したため、送信用増幅器と切
替えスイッチとの結合状態を安定させることができ、ま
た、切替えスイッチと受信側整合回路とを第２の結合容
量を介して接続したため、切替えスイッチと受信側整合
回路との結合状態を安定させることができる。
【０１１０】請求項３の発明に係る通信用無線機の送受
信回路によると、アンテナ側整合回路を切替えスイッチ
のアンテナ側入出力端子に直接に接続したため、アンテ
ナ側整合回路を、送信用増幅器、受信用増幅器及び切替
えスイッチと同一のチップに搭載できるので、無線用通
信機をさらに一層小型化することができる。
【０１１１】請求項４の発明に係る通信用無線機の送受
信回路によると、切替えスイッチの送信側シャントＦＥ
Ｔを特に設ける必要がないため、通信用無線機の送受信
回路が簡略になる。このため、部品点数が減少するの
で、通信用無線機の小型化が促進されると共に信頼性が
向上する。
【０１１２】請求項５の発明に係る通信機用無線機の送
受信回路によると、送信用増幅器から出力された送信信
号は送信側整合回路を介して切替えスイッチに入力され
る一方、切替えスイッチから出力された受信信号は整合
回路を介することなく受信用増幅器に入力されるので、
切替えスイッチの内部における送信用増幅器の出力イン
ピーダンス及び受信用増幅器の入力インピーダンスは小
さく、切替えスイッチの面積を小さくできると共に、送
信側整合回路は送信用増幅器の出力インピーダンスを受
信用増幅器の入力インピーダンスに一致させる機能を持
つだけでよく、送信側整合回路の面積を小さくできるの
で、送信用増幅器、受信用増幅器及び切替えスイッチを
有するチップひいては該チップを備えた通信用無線機の
小型化及び低コスト化を図ることができる。
【０１１３】また、請求項１の発明と同様に、切替えス
イッチの内部における送信用増幅器の出力インピーダン
ス及び受信用増幅器の入力インピーダンスを小さくでき
るので、切替えスイッチにおけるアイソレーション特性
を向上させることができると共に、配線の特性インピー
ダンスと受信用増幅器の入力インピーダンスとの整合を
とるアンテナ側整合回路は配線と切替えスイッチとの間
に接続されているため、送信用増幅器、受信用増幅器及
び切替えスイッチを１チップ化する場合、アンテナ側整
合回路をチップの外部に設けることができるので、チッ
プひいては該チップを備えた通信機用無線機の小型化及
び低コスト化を一層促進できる。
【０１１４】請求項６の発明に係る通信機用無線機の送
受信回路によると、送信用増幅器から出力された送信信
号は送信側整合回路を介して切替えスイッチに入力さ
れ、切替えスイッチから出力された受信信号は受信側整
合回路を介して受信用増幅器に入力されるので、切替え
スイッチの特性インピーダンスを該切替えスイッチに最
適なものにできるので、切替えスイッチの面積を小さく
したりスルーＦＥＴの挿入損失を小さくしたりできると
共に、送信側整合回路は送信用増幅器の出力インピーダ
ンスを切替えスイッチに最適な特性インピーダンスに一
致させる機能を持つだけでよく、受信側整合回路は受信
用増幅器の入力インピーダンスを切替えスイッチに最適
な特性インピーダンスに一致させる機能を持つだけでよ
いので、送信側整合回路及び受信側整合回路の面積を共
に小さくできるので、送信用増幅器、受信用増幅器及び
切替えスイッチを有するチップひいては該チップを備え
た通信用無線機の小型化及び低コスト化を図ることがで
きる。
【０１１５】また、請求項１の発明と同様に、切替えス
イッチの内部における送信用増幅器の出力インピーダン
ス及び受信用増幅器の入力インピーダンスを小さくでき
るので、切替えスイッチにおけるアイソレーション特性
を向上させることができると共に、配線の特性インピー
ダンスと切替えスイッチに最適な特性インピーダンスと
の整合をとるアンテナ側整合回路は配線と切替えスイッ
チとの間に接続されているため、送信用増幅器、受信用
増幅器及び切替えスイッチを１チップ化する場合、アン
テナ側整合回路をチップの外部に設けることができるの
で、チップひいては該チップを備えた通信機用無線機の
小型化及び低コスト化を一層促進できる。
【０１１６】請求項７の発明に係る通信機用無線機の送
受信回路によると、請求項４の発明と同様に、切替えス
イッチの送信側シャントＦＥＴを特に設ける必要がない
ため、通信用無線機の送受信回路が簡略になる。このた
め、部品点数が減少するので、通信用無線機の小型化が
促進されると共に信頼性が向上する。
【０１１７】請求項８の発明に係る半導体集積回路装置
によると、請求項１の発明に係る通信用無線機の送受信
回路における送信用増幅器、受信用増幅器、切替えスイ
ッチ及び受信側整合回路を確実に１チップ化することが
できる。
【０１１８】請求項９の発明に係る半導体集積回路装置
によると、送信用増幅器、受信用増幅器、切替えスイッ
チ、受信側整合回路及びアンテナ側整合回路を１チップ
化することができる。
【０１１９】請求項１０の発明に係る半導体集積回路装
置によると、切替えスイッチの送信側シャントＦＥＴを
特に設ける必要がないため、通信用無線機の送受信回路
が簡略になるので、部品点数の削減を図ることができ、
従来多大の労力を要した送受信回路の調整を解消なくす
ことができ、通信用無線機の小型化の促進及び信頼性の
向上を図ることができると共に、送信用増幅器、受信用
増幅器、切替えスイッチ及び受信側整合回路を容易且つ
確実に１チップ化することができる。
【０１２０】請求項１１の発明に係る半導体集積回路装
置によると、請求項１０の発明と同様に、通信用無線機
の送受信回路が簡略になるので、部品点数の削減を図る
ことができ、従来多大の労力を要した送受信回路の調整
を解消なくすことができ、通信用無線機の小型化の促進
及び信頼性の向上を図ることができると共に、送信用増
幅器及び切替えスイッチを容易且つ確実に１チップ化す
ることができる。
【０１２１】請求項１２〜１４の発明に係る通信用無線
機によると、小型化及び低コスト化を図ることができる
と共に、切替えスイッチにおけるアイソレーション特性
を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）は従来の通信用無線機の送受信回路の概
略構成図であり、（ｂ）は本発明の第１実施形態に係る
通信用無線機の送受信回路の概略構成図である。
【図２】前記第１実施形態に係る通信用無線機の送受信
回路の具体的な構成を示す図である。
【図３】前記第１実施形態に係る通信用無線機の送受信
回路の動作を説明するためのインピーダンスの整合状態
を表したスミス図である。
【図４】本発明の第２実施形態に係る通信用無線機の送
受信回路の概略構成図である。
【図５】（ａ）は本発明の第３実施形態に係る通信用無
線機の送受信回路の概略構成図であり、（ｂ）は本発明
の第４実施形態に係る通信用無線機の送受信回路の概略
構成図ある。
【図６】前記第４実施形態に係る通信用無線機の送受信
回路において、切替えスイッチに最適な特性インピーダ
ンスを説明する図である。
【図７】本発明の第５実施形態に係る通信用無線機の送
受信回路の具体的構成を示す図である。
【図８】従来の通信用無線機の送受信回路の具体的構成
を示す図である。
【符号の説明】
１ 半導体基板 １０ 送信用増幅器 １１Ａ 送信波入力端子 １２ 前段のＦＥＴ １３ 整合回路 １４ 後段のＦＥＴ １５Ａ 電源端子 ２０ 受信用低雑音増幅器 ２２ 低雑音ＦＥＴ ２３Ａ 受信波出力端子 ３０ アンテナ ４０ 切替えスイッチ ４１Ａ アンテナ側入出力端子 ４２Ａ スイッチ制御信号入力端子 ４３ 第１のＦＥＴ（送信側シャントＦＥＴ） ４４ 第２のＦＥＴ（送信側スルーＦＥＴ） ４５ 第３のＦＥＴ（受信側スルーＦＥＴ） ４６ 第４のＦＥＴ（受信側シャントＦＥＴ） ５１ 第１の配線 ６０Ａ 受信側の整合回路 ６０Ｃ 送信側の整合回路 ６０Ｄ 受信側の整合回路 ７０Ａ アンテナ側の整合回路 ８１Ａ 第１の結合容量 ８２Ａ 第２の結合容量
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 1/38 - 1/58 H01P 1/15 H03F 3/24

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力された送信信号を増幅して出力する
    送信用増幅器と、 入力された受信信号を増幅して出力する受信用増幅器
    と、 送信信号を所定の特性インピーダンスを有する配線を介
    してアンテナに出力すると共に受信信号をアンテナから
    前記配線を介して入力するためのアンテナ側入出力端子
    を有し、前記送信用増幅器から出力された送信信号が整
    合回路を介することなく入力され、入力された送信信号
    を前記アンテナ側入出力端子に出力する第１の接続状態
    と前記アンテナ側入出力端子から入力された受信信号を
    前記受信用増幅器に出力する第２の接続状態との切替え
    を行なう切替えスイッチと、 前記切替えスイッチと前記受信用増幅器との間に接続さ
    れ、前記受信用増幅器の入力インピーダンスと前記送信
    用増幅器の出力インピーダンスとの整合をとる受信側整
    合回路と、 前記配線と前記切替えスイッチとの間に接続され、前記
    配線の特性インピーダンスと前記送信用増幅器の出力イ
    ンピーダンスとの整合をとるアンテナ側整合回路とを備
    えていることを特徴とする通信用無線機の送受信回路。
  2. 【請求項２】 前記送信用増幅器と前記切替えスイッチ
    との間に接続された第１の結合容量と、前記切替えスイ
    ッチと前記受信側整合回路との間に接続された第２の結
    合容量とを備えていることを特徴とする請求項１に記載
    の通信用無線機の送受信回路。
  3. 【請求項３】 前記アンテナ側整合回路は前記アンテナ
    側入出力端子に直接に接続されていることを特徴とする
    請求項１に記載の通信用無線機の送受信回路。
  4. 【請求項４】 前記切替えスイッチは、直列に接続され
    た送信側スルーＦＥＴ及び送信側シャントＦＥＴと、直
    列に接続された受信側スルーＦＥＴ及び受信側シャント
    ＦＥＴとを有し、 前記送信用増幅器は、入力された送信信号を増幅する少
    なくとも１つの増幅用ＦＥＴを有し、 前記送信用増幅器の最終段の増幅用ＦＥＴは、前記切替
    えスイッチの送信側シャントＦＥＴを兼ねていることを
    特徴とする請求項１に記載の通信用無線機の送受信回
    路。
  5. 【請求項５】 入力された送信信号を増幅して出力する
    送信用増幅器と、 入力された受信信号を増幅して出力する受信用増幅器
    と、 送信信号を所定の特性インピーダンスを有する配線を介
    してアンテナに出力すると共に受信信号をアンテナから
    前記配線を介して入力するためのアンテナ側入出力端子
    を有し、前記送信用増幅器から入力された送信信号を前
    記アンテナ側入出力端子に出力する第１の接続状態と前
    記アンテナ側入出力端子から入力された受信信号を整合
    回路を介することなく前記受信用増幅器に出力する第２
    の接続状態との切替えを行なう切替えスイッチと、 前記送信用増幅器と前記切替えスイッチとの間に接続さ
    れ、前記送信用増幅器の出力インピーダンスと前記受信
    用増幅器の入力インピーダンスとの整合をとる送信側整
    合回路と、 前記配線と前記切替えスイッチとの間に接続され、前記
    配線の特性インピーダンスと前記受信用増幅器の入力イ
    ンピーダンスとの整合をとるアンテナ側整合回路とを備
    えていることを特徴とする通信用無線機の送受信回路。
  6. 【請求項６】 入力された送信信号を増幅して出力する
    送信用増幅器と、 入力された受信信号を増幅して出力する受信用増幅器
    と、 送信信号を所定の特性インピーダンスを有する配線を介
    してアンテナに出力すると共に受信信号をアンテナから
    前記配線を介して入力するためのアンテナ側入出力端子
    を有し、前記送信用増幅器から入力された送信信号を前
    記アンテナ側入出力端子に出力する第１の接続状態と前
    記アンテナ側入出力端子から入力された受信信号を前記
    受信用増幅器に出力する第２の接続状態との切替えを行
    なう切替えスイッチと、 前記送信用増幅器と前記切替えスイッチとの間に接続さ
    れ、前記送信用増幅器の出力インピーダンスと前記切替
    えスイッチに最適な特性インピーダンスとの整合をとる
    送信側整合回路と、 前記切替えスイッチと前記受信用増幅器との間に接続さ
    れ、前記受信用増幅器の入力インピーダンスと前記切替
    えスイッチに最適な特性インピーダンスとの整合をとる
    受信側整合回路と、 前記配線と前記切替えスイッチとの間に接続され、前記
    配線の特性インピーダンスと前記切替えスイッチに最適
    な特性インピーダンスとの整合をとるアンテナ側整合回
    路とを備えていることを特徴とする通信用無線機の送受
    信回路。
  7. 【請求項７】 入力された送信信号を増幅する少なくと
    も１つの増幅用ＦＥＴを有する送信用増幅器と、 入力された受信信号を増幅して出力する受信用増幅器
    と、 送信信号をアンテナに出力すると共に受信信号をアンテ
    ナから入力するためのアンテナ側入出力端子と、直列に
    接続された送信側スルーＦＥＴ及び送信側シャントＦＥ
    Ｔと、直列に接続された受信側スルーＦＥＴ及び受信側
    シャントＦＥＴとを有し、前記送信用増幅器から入力さ
    れた送信信号を前記アンテナ側入出力端子に出力する第
    １の接続状態と前記アンテナ側入出力端子から入力され
    た受信信号を前記受信用増幅器に出力する第２の接続状
    態との切替えを行なう切替えスイッチとを備え、 前記送信用増幅器の最終段の増幅用ＦＥＴは、前記切替
    えスイッチの送信側シャントＦＥＴを兼ねていることを
    特徴とする通信用無線機の送受信回路。
  8. 【請求項８】 半導体基板と、 該半導体基板上に形成されており、入力された送信信号
    を増幅して出力する送信用増幅器と、 前記半導体基板上に形成されており、入力された受信信
    号を増幅して出力する受信用増幅器と、 前記半導体基板上に形成されており、送信信号を所定の
    特性インピーダンスを有する配線及び該配線の特性イン
    ピーダンスと前記送信用増幅器の出力インピーダンスと
    の整合をとるアンテナ側整合回路を介してアンテナに出
    力すると共に受信信号をアンテナから前記配線及び前記
    アンテナ側整合回路を介して入力するためのアンテナ側
    入出力端子を有し、前記送信用増幅器から出力された送
    信信号が整合回路を介することなく入力され、入力され
    た送信信号を前記アンテナ側入出力端子に出力する第１
    の接続状態と前記アンテナ側入出力端子から入力された
    受信信号を前記受信用増幅器に出力する第２の接続状態
    との切替えを行なう切替えスイッチと、 前記半導体基板上に形成されており、前記受信用増幅器
    と前記切替えスイッチとの間に接続され、前記受信用増
    幅器の入力インピーダンスと前記送信用増幅器の出力イ
    ンピーダンスとの整合をとる受信側整合回路とを備えて
    いることを特徴とする半導体集積回路装置。
  9. 【請求項９】 前記アンテナ側整合回路は前記半導体基
    板上に形成されていることを特徴とする請求項８に記載
    の半導体集積回路装置。
  10. 【請求項１０】 前記切替えスイッチは、直列に接続さ
    れた送信側スルーＦＥＴ及び送信側シャントＦＥＴと、
    直列に接続された受信側スルーＦＥＴ及び受信側シャン
    トＦＥＴとを有し、 前記送信用増幅器は、入力された送信信号を増幅する少
    なくとも１つの増幅用ＦＥＴを有し、 前記送信用増幅器の最終段の増幅用ＦＥＴは、前記切替
    えスイッチの送信側シャントＦＥＴを兼ねていることを
    特徴とする請求項８に記載の半導体集積回路装置。
  11. 【請求項１１】 半導体基板と、 該半導体基板上に形成されており、入力された送信信号
    を増幅する少なくとも１つの増幅用ＦＥＴを有する送信
    用増幅器と、 前記半導体基板上に形成されており、送信信号をアンテ
    ナに出力すると共に受信信号をアンテナから入力するた
    めのアンテナ側入出力端子と、直列に接続された送信側
    スルーＦＥＴ及び送信側シャントＦＥＴと、直列に接続
    された受信側スルーＦＥＴ及び受信側シャントＦＥＴと
    を有し、前記送信用増幅器から入力された送信信号を前
    記アンテナ側入出力端子に出力する第１の接続状態と前
    記アンテナ側入出力端子から入力された受信信号を受信
    用増幅器に出力する第２の接続状態との切替えを行なう
    切替えスイッチとを備え、 前記送信用増幅器の最終段の増幅用ＦＥＴは、前記切替
    えスイッチの送信側シャントＦＥＴを兼ねていることを
    特徴とする半導体集積回路装置。
  12. 【請求項１２】 アンテナと、 前記アンテナに接続された所定の特性インピーダンスを
    有する配線と、 入力された送信信号を増幅して出力する送信用増幅器
    と、 入力された受信信号を増幅して出力する受信用増幅器
    と、 送信信号を前記配線を介して前記アンテナに出力すると
    共に受信信号を前記アンテナから前記配線を介して入力
    するためのアンテナ側入出力端子を有しており、前記送
    信用増幅器から出力された送信信号が整合回路を介する
    ことなく入力され、入力された送信信号を前記アンテナ
    側入出力端子に出力する第１の接続状態と前記アンテナ
    側入出力端子から入力された受信信号を前記受信用増幅
    器に出力する第２の接続状態との切替えを行なう切替え
    スイッチと、 前記受信用増幅器と前記切替えスイッチとの間に接続さ
    れ、前記受信用増幅器の入力インピーダンスと前記送信
    用増幅器の出力インピーダンスとの整合をとる受信側整
    合回路と、 前記配線と前記切替えスイッチとの間に接続され、前記
    配線の特性インピーダンスと前記送信用増幅器の入力イ
    ンピーダンスとの整合をとるアンテナ側整合回路とを備
    えていることを特徴とする通信用無線機。
  13. 【請求項１３】 アンテナと、 前記アンテナに接続された所定の特性インピーダンスを
    有する配線と、 入力された送信信号を増幅して出力する送信用増幅器
    と、 入力された受信信号を増幅して出力する受信用増幅器
    と、 送信信号を前記配線を介して前記アンテナに出力すると
    共に受信信号を前記アンテナから前記配線を介して入力
    するためのアンテナ側入出力端子を有しており、前記送
    信用増幅器から入力された送信信号を前記アンテナ側入
    出力端子に出力する第１の接続状態と前記アンテナ側入
    出力端子から入力された受信信号を整合回路を介するこ
    となく前記受信用増幅器に出力する第２の接続状態との
    切替えを行なう切替えスイッチと、 前記送信用増幅器と前記切替えスイッチとの間に接続さ
    れ、前記送信用増幅器の出力インピーダンスと前記受信
    用増幅器の入力インピーダンスとの整合をとる送信側整
    合回路と、 前記配線と前記切替えスイッチとの間に接続され、前記
    配線の特性インピーダンスと前記受信用増幅器の入力イ
    ンピーダンスとの整合をとるアンテナ側整合回路とを備
    えていることを特徴とする通信用無線機。
  14. 【請求項１４】 アンテナと、 前記アンテナに接続された所定の特性インピーダンスを
    有する配線と、 入力された送信信号を増幅して出力する送信用増幅器
    と、 入力された受信信号を増幅して出力する受信用増幅器
    と、 送信信号を前記配線を介して前記アンテナに出力すると
    共に受信信号を前記アンテナから前記配線を介して入力
    するためのアンテナ側入出力端子を有し、前記送信用増
    幅器から入力された送信信号を前記アンテナ側入出力端
    子に出力する第１の接続状態と前記アンテナ側入出力端
    子から入力された受信信号を前記受信用増幅器に出力す
    る第２の接続状態との切替えを行なう切替えスイッチ
    と、 前記送信用増幅器と前記切替えスイッチとの間に接続さ
    れ、前記送信用増幅器の出力インピーダンスと前記切替
    えスイッチに最適な特性インピーダンスとの整合をとる
    送信側整合回路と、 前記切替えスイッチと前記受信用増幅器との間に接続さ
    れ、前記受信用増幅器の入力インピーダンスと前記切替
    えスイッチに最適な特性インピーダンスとの整合をとる
    受信側整合回路と、 前記配線と前記切替えスイッチとの間に接続され、前記
    配線の特性インピーダンスと前記切替えスイッチに最適
    な特性インピーダンスとの整合をとるアンテナ側整合回
    路とを備えていることを特徴とする通信用無線機。
JP7198723A 1994-08-30 1995-08-03 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機 Expired - Fee Related JP2801563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7198723A JP2801563B2 (ja) 1994-08-30 1995-08-03 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP20507394 1994-08-30
JP4947495 1995-03-09
JP7-49474 1995-03-09
JP6-205073 1995-03-09
JP7198723A JP2801563B2 (ja) 1994-08-30 1995-08-03 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機

Publications (2)

Publication Number Publication Date
JPH08307305A JPH08307305A (ja) 1996-11-22
JP2801563B2 true JP2801563B2 (ja) 1998-09-21

Family

ID=27293650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7198723A Expired - Fee Related JP2801563B2 (ja) 1994-08-30 1995-08-03 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機

Country Status (1)

Country Link
JP (1) JP2801563B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153803B2 (en) 2016-09-20 2018-12-11 Kabushiki Kaisha Toshiba Receiving circuit, wireless communication module, and wireless communication device

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303640A (ja) * 1997-04-25 1998-11-13 Nippon Telegr & Teleph Corp <Ntt> アンテナ装置
JP3107035B2 (ja) * 1998-03-18 2000-11-06 日本電気株式会社 低雑音増幅器及びその制御回路
US7613442B1 (en) 2001-10-10 2009-11-03 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7796969B2 (en) 2001-10-10 2010-09-14 Peregrine Semiconductor Corporation Symmetrically and asymmetrically stacked transistor group RF switch
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP2003298305A (ja) 2002-03-28 2003-10-17 Fujitsu Quantum Devices Ltd 高周波スイッチ装置及びこれを用いた電子装置
JP2004088400A (ja) * 2002-08-27 2004-03-18 Alps Electric Co Ltd 切替回路
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP1774620B1 (en) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integrated rf front end
EP1815604B1 (en) * 2004-11-19 2008-11-26 Koninklijke Philips Electronics N.V. Device comprising a load line coupled to an output of an amplifier stage
US7619462B2 (en) 2005-02-09 2009-11-17 Peregrine Semiconductor Corporation Unpowered switch and bleeder circuit
WO2006109731A1 (ja) * 2005-04-08 2006-10-19 Matsushita Electric Industrial Co., Ltd. 高周波増幅器、および送受信システム
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP3346611B1 (en) 2008-02-28 2021-09-22 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
EP2330735A3 (en) 2008-07-18 2012-04-04 Peregrine Semiconductor Corporation Operational transconductance amplifier
US9030248B2 (en) 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
JP5447060B2 (ja) * 2010-03-23 2014-03-19 三菱電機株式会社 半導体スイッチ
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8829967B2 (en) 2012-06-27 2014-09-09 Triquint Semiconductor, Inc. Body-contacted partially depleted silicon on insulator transistor
US8729952B2 (en) 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8913976B2 (en) * 2012-10-23 2014-12-16 Qualcomm Incorporated Amplifiers with shunt switches
US8847672B2 (en) 2013-01-15 2014-09-30 Triquint Semiconductor, Inc. Switching device with resistive divider
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US8923782B1 (en) 2013-02-20 2014-12-30 Triquint Semiconductor, Inc. Switching device with diode-biased field-effect transistor (FET)
US8977217B1 (en) 2013-02-20 2015-03-10 Triquint Semiconductor, Inc. Switching device with negative bias circuit
US9203396B1 (en) 2013-02-22 2015-12-01 Triquint Semiconductor, Inc. Radio frequency switch device with source-follower
US9379698B2 (en) 2014-02-04 2016-06-28 Triquint Semiconductor, Inc. Field effect transistor switching circuit
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153803B2 (en) 2016-09-20 2018-12-11 Kabushiki Kaisha Toshiba Receiving circuit, wireless communication module, and wireless communication device

Also Published As

Publication number Publication date
JPH08307305A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
JP2801563B2 (ja) 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機
EP0700169B1 (en) Transmit-receive switch circuit for radiocommunication apparatus
US8838042B2 (en) RF front-end with integrated T/R switch
US8359067B2 (en) Radio frequency device and mobile communication terminal using the same
US20200021257A1 (en) Combined output matching network and filter for power amplifier with concurrent functionality
US6341216B1 (en) Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device
US7589588B2 (en) High-frequency power amplifier and radio communication equipment using the same
US20040192230A1 (en) Duplexer structure for coupling a transmitter and a receiver to a common antenna
US6798314B2 (en) Transmit/receive combiner using shunt admittance elements for isolation
EP1625667B1 (en) Antenna switches including field effect transistors
US7373116B2 (en) High output power radio frequency integrated circuit
US6996376B2 (en) Antenna switch
JPH11205188A (ja) 送受信切り換え回路
KR20040021610A (ko) 다중 레벨 전력 증폭기
CN110995310B (zh) 一种射频前端电路及其控制方法
US7031689B2 (en) Differential radio
US6392486B1 (en) Low-noise common-gate amplifier for wireless communications
US20220385330A1 (en) Transceiver having radio-frequency front-end circuit, dedicated radio-frequency front-end circuit, and switchable matching circuit integrated in same chip
CN112272045A (zh) 一种接收通道带bypass功能的射频前端模组
CN113972927A (zh) 射频集成电路以及整合出射频集成电路的方法
US20070063767A1 (en) Bypassable low noise amplifier topology with multi-tap transformer
US20230030709A1 (en) Broadband low noise amplifier using multiple cascode stages
JP4841670B2 (ja) 送受信回路
US20050136847A1 (en) Communication semiconductor integrated circuit device and electrical apparatus
US7508260B2 (en) Bypassable low noise amplifier topology with multi-tap transformer

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070710

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees