JP2015524204A - 温度補償付き電力検出器 - Google Patents

温度補償付き電力検出器 Download PDF

Info

Publication number
JP2015524204A
JP2015524204A JP2015515204A JP2015515204A JP2015524204A JP 2015524204 A JP2015524204 A JP 2015524204A JP 2015515204 A JP2015515204 A JP 2015515204A JP 2015515204 A JP2015515204 A JP 2015515204A JP 2015524204 A JP2015524204 A JP 2015524204A
Authority
JP
Japan
Prior art keywords
gain
power detector
bias voltage
voltage
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015515204A
Other languages
English (en)
Other versions
JP5932145B2 (ja
Inventor
シンウェイ・ワン
ヨンロン・ズオ
シャンドン・ジャン
マーク・ジェラルド・ディシコ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015524204A publication Critical patent/JP2015524204A/ja
Application granted granted Critical
Publication of JP5932145B2 publication Critical patent/JP5932145B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R11/00—Electromechanical arrangements for measuring time integral of electric power or current, e.g. of consumption
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/10—Arrangements for measuring electric power or power factor by using square-law characteristics of circuit elements, e.g. diodes, to measure power absorbed by loads of known impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/14—Compensating for temperature change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0871—Complete apparatus or systems; circuits, e.g. receivers or amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/465—Power sensing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

温度補償付きの、温度による精度を改善した電力検出器が開示される。本開示のある態様では、電力検出器内のMOSトランジスタのゲート電圧とドレイン電圧の両方を変化させることによって、温度による電力検出器利得の変動を減少させる。ある例示的な設計では、装置は、入力信号を受信して、電力検出利得に基づいて入力信号の電力を検出して、入力信号の電力を示す出力信号を提供する、少なくとも1つのMOSトランジスタを含む。温度による電力検出利得の変動を減少させるために、少なくとも1つのMOSトランジスタに可変ゲートバイアス電圧および可変ドレインバイアス電圧を適用される。少なくとも1つの追加のMOSトランジスタは、第2の可変ゲートバイアス電圧を受信することができ、また少なくとも1つのMOSトランジスタに可変ドレインバイアス電圧を提供することができる。

Description

本出願は、本出願の譲受人に譲渡され、その全体が参照により本明細書に組み込まれる、2012年6月1日に出願された米国仮出願第61/654,655号「POWER DETECTOR WITH TEMPERATURE COMPENSATION」の優先権を主張する。
本開示は、一般に電子機器に関し、より具体的には電力検出器に関する。
ワイヤレスデバイス(たとえば、セルラー電話またはスマートフォン)は、ワイヤレス通信システムで双方向通信のためにデータを送受信することができる。ワイヤレスデバイスは、データ送信のための送信機、およびデータ受信のための受信機を含み得る。データ送信のために、送信機は、変調された無線周波数(RF)信号を取得するためにデータを有する局部発振器(LO)信号を変調および送信して、適切な出力電力レベルを有する出力RF信号を取得するために変調されたRF信号を増幅して、出力されるRF信号を、アンテナを介して基地局に送信することができる。データ受信のために、受信機は、受信されたRF信号を、アンテナを介して取得して、受信されたRF信号を受信されたLO信号で増幅およびダウンコンバートして、基地局によって送信されたデータを回復するためにダウンコンバートされた信号を処理することができる。
ワイヤレスデバイスは、RF信号の電力を測定するための電力検出器を含むことができる。電力検出器は、入力信号の二乗関数でよい出力信号を提供することができ、二乗検出器と呼ばれ得る。電力検出器は、相補型金属酸化膜半導体(CMOS)トランジスタで実装することができ、入力信号電力を出力電流に変換するために、CMOSトランジスタのドレイン電流とゲート電圧の間の二乗関係を使用することができる。電力検出器は、出力電流と入力信号電力との間の変換利得である、電力検出器利得に関連付けられる。電力検出器利得は電子移動度に比例し得、それは温度の関数であり得る。したがって、電力検出器利得は温度によって変化し、たとえばいくつかの集積回路(IC)処理では最大7デシベル(dB)変化する。温度による電力検出器利得の変動は、温度によって電力検出器の精度に悪影響を与える。
温度による精度を改善した温度補償付きの電力検出器が本明細書に開示される。また、これらの電力検出器は、IC処理、電源電圧等の変動について補償され得る。
本開示のある態様では、電力検出器内のMOSトランジスタのゲート電圧とドレイン電圧の両方を変化させることによって、温度による電力検出器利得の変動を減少させることができる。ある例示的な設計では、装置(たとえば、ワイヤレスデバイスまたはIC)は、入力信号を受信し、電力検出利得に基づいて入力信号の電力を検出し、入力信号の電力を示す出力信号を提供することができる、少なくとも1つのMOSトランジスタを含むことができる。入力信号は入力RF信号を備えることができ、出力信号は入力RF信号の電力を示すエンベロープ信号を備えることができる。温度による電力検出利得の変動を減少させるために、少なくとも1つのMOSトランジスタに可変ゲートバイアス電圧および可変ドレインバイアス電圧を適用することができる。本装置は、少なくとも1つのMOSトランジスタに結合された少なくとも1つの追加のMOSトランジスタをさらに含むことができる。少なくとも1つの追加のMOSトランジスタに第2の可変ゲートバイアス電圧を適用することができ、また少なくとも1つのMOSトランジスタに可変ドレインバイアス電圧を提供することができる。
本開示の別の態様では、電力検出器の電力検出器利得を推定することができ、電力検出器利得の変動を考慮するために、電力検出器の前、または電力検出器の後のいずれかに、補償を実行することができる。ある例示的な設計では、装置は、電力検出器、利得推定回路、および信号補償回路を含むことができる。電力検出器は、入力信号を受信し出力信号を提供することができ、また温度に依存する利得を有することができる。利得推定回路は、電力検出器の利得を推定することができる。信号補償回路は、電力検出器の推定された利得に基づいて、入力信号および/または出力信号を補償することができる。
以下で、本開示の様々な態様および特徴について、さらに詳細に説明する。
ワイヤレス通信デバイスのブロック図である。 電力検出器の概略図である。 温度補償付きの電力検出器の概略図である。 温度依存性電力検出器利得の補償付きの、電力検出モジュールの例示的な設計である。 温度依存性電力検出器利得の補償付きの、電力検出モジュールの例示的な設計である。 温度依存性電力検出器利得の補償付きの、電力検出モジュールの例示的な設計である。 利得推定回路の例示的な設計を示す図である。 電力検出を実行するための処理を示す図である。 補償付きの電力検出を実行するための処理を示す図である。
以下で説明される詳細な説明は、本開示の例示的な設計を説明することを意図するものであり、本開示を実施することができる唯一の設計を表すことを意図するものではない。本明細書では「例示的な(exemplary)」という用語は、「例(example)、事例(instance)、または例示(illustration)として役立つ」を意味するために使用される。「例示的」として本明細書に記載される任意の設計は、必ずしも他の設計よりも好ましい、または有利であると見なされるべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を提供するための特定の詳細を含む。本明細書に記載の例示的な設計はこれらの特定の詳細なしに実施することができることが、当業者には明らかであろう。いくつかの例では、本明細書に提示される例示的な設計の新規性を曖昧にすることを避けるために、よく知られている構造およびデバイスがブロック図の形式で示されている。
性能を改善した温度補償付きの電力検出器が本明細書に開示される。また、これらの電力検出器は、IC処理、電源電圧等の変動について補償され得る。これらの電力検出器は、ワイヤレス通信デバイス、スマートフォン、タブレット、携帯情報端末(PDA)、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ(WLL)ステーション、ブルートゥースデバイス、家庭用電子機器などの、様々な電子デバイスのために使用され得る。明確にするために、以下で、ワイヤレス通信デバイスにおける電力検出器の使用について説明する。
図1は、ワイヤレス通信デバイス100の例示的な設計のブロック図を示している。この例示的な設計では、ワイヤレスデバイス100は、データプロセッサ/コントローラ110、およびアンテナ148に結合されたトランシーバ120を含む。トランシーバ120は、双方向ワイヤレス通信をサポートする送信部130および受信部150を含む。一般的に、ワイヤレスデバイス100は、任意の数の通信システム、任意の数の周波数帯域、および任意の数のアンテナのために、任意の数の送信機と任意の数の受信機を含み得る。
送信経路では、データプロセッサ110が、送信されるべきデータを処理して、アナログ出力ベースバンド信号を送信部130に提供することができる。送信部130内で、アナログ出力ベースバンド信号が、増幅器(Amp)132によって増幅されて、デジタル‐アナログ変換によって生じたイメージを削除するためにローパスフィルタ134によってフィルタリングされて、可変利得増幅器(VGA)136によって増幅されて、アップコンバータ138によってベースバンドからRFにアップコンバートされ得る。アップコンバートされた信号は、フィルタ140によってフィルタリングされて、電力増幅器(PA)142によって増幅されて、方向性結合器144およびアンテナインターフェース回路146を通じてルーティングされて、アンテナ148を介して送信され得る。
受信経路では、アンテナ148が、基地局および/または他の送信機ステーションから信号を受信することができ、また受信されたRF信号を提供することができ、RF信号はアンテナインターフェース回路146を通じてルーティングされて、受信部150に提供され得る。受信部150内で、受信されたRF信号が、低雑音増幅器(LNA)152によって増幅されて、バンドパスフィルタ154によってフィルタリングされて、ダウンコンバータ156によってRFからベースバンドにダウンコンバートされ得る。ダウンコンバートされた信号は、アナログ入力ベースバンド信号を取得するために、VGA158によって増幅されて、ローパスフィルタ160によってフィルタリングされて、増幅器162によって増幅されてよく、その信号はデータプロセッサ110に提供され得る。
LO生成器170は、アップコンバータ138への送信LO信号を生成することができる。LO生成器176は、ダウンコンバータ156への受信LO信号を生成することができる。位相同期回路(PLL)172および174は、適切な周波数で送信LO信号および受信LO信号を生成するために、データプロセッサ110から制御情報を受信して、LO生成器170およびLO生成器176にそれぞれ制御信号を提供することができる。
電力検出器180は、方向性結合器144の1つまたは複数のポートに結合されてよく、方向性結合器144の入力ポート、出力ポート、結合されたポート、および/または反映されたポートでRF信号電力を測定することができる。電力検出器182はLNA152の入力に結合されてもよく(図1に示されるように)、LNA152の出力に結合されてもよく(図1には示されない)、受信パス内のいくつかのポイントに結合されてもよい。電力検出器182は、受信されたRF信号のRF信号電力を検出することができる。電力検出器180および/または電力検出器182から検出されたRF信号電力は、トランシーバ120の動作を制御するために使用することができる。
図1は、送信部130と受信部150の例示的な設計を示している。一般的に、送信機および受信機内の信号の調整は、増幅器、フィルタ、ミキサ等の1つまたは複数の段階によって実行され得る。これらの回路は、図1に示される構成とは異なるように配置することができる。さらに、図1には示されていない他の回路も、送信部および受信部内で使用することができる。たとえば、図1の様々な能動回路を整合させるために、整合回路を使用することができる。また、図1のいくつかの回路が省略されてよい。トランシーバ120のすべてまたはいくつかが、1つまたは複数のアナログIC、RF IC(RFIC)、混合信号IC等に実装されてよい。たとえば、電力検出器180および/または電力検出器182がRFICに実装され得る。
データプロセッサ/コントローラ110は、ワイヤレスデバイス100によって送信されるデータおよび受信されるデータの処理などの、ワイヤレスデバイス100の様々な機能を実行することができる。メモリ112は、データプロセッサ110のためのプログラムコードおよびデータを格納することができる。データプロセッサ/コントローラ110は、1つまたは複数の特定用途向け集積回路(ASIC)および/または他のICに実装され得る。
温度補償付きの電力検出器は、様々な方法で実装することができる。そのような電力検出器のいくつかの例示的な設計について、以下で説明する。
図2は、電力検出器200の例示的な設計の概略図を示している。電力検出器200は、差動対として結合された1組のNチャネル金属酸化膜半導体(NMOS)トランジスタ220とNチャネル金属酸化膜半導体トランジスタ230とを含む。NMOSトランジスタ220は、接地回路に結合されたソース、抵抗器214の一端に結合されたゲート、および第1の出力電流(I1)を提供するドレインを有する。NMOSトランジスタ230は、接地回路に結合されたソース、抵抗器216の一端に結合されたゲート、および第2の出力電流(I2)を提供するドレインを有する。抵抗器214および抵抗器216の他の端は互いに結合されており、ゲートバイアス電圧(Vbias)を適用される。AC結合キャパシタ212は、入力信号(Vin)を受信する一端と、NMOSトランジスタ220のゲートに結合された他の端を有する。キャパシタ224は、NMOSトランジスタ220のドレインと接地回路との間に結合されている。
電力検出器200は、NMOSトランジスタ220のゲートでVin信号を受信して、NMOSトランジスタ220およびNMOSトランジスタ230のドレインから差動出力電流(Iout)を提供する。Iout電流とVin信号の二乗(Vin 2)との間の伝達関数は、以下のように表すことができる。
Figure 2015524204
上式で、Tは温度を示し、
VGSは、NMOSトランジスタ220およびNMOSトランジスタ230の各々のゲートソース間電圧を示し、
VDSは、各NMOSトランジスタのドレインソース間の電圧を示し、
Vth(T)は、温度の関数として各NMOSトランジスタのしきい値電圧を示し、
WおよびLは、それぞれ、各NMOSトランジスタの幅および長さであり、
μ0(T)は、温度の関数として電子移動度を示し、
θ(VGS+Vth(T))は、VGSおよびVth(T)の関数を示し、
Cox(T)は、温度の関数として酸化膜容量を示し、
Kpdは、電力検出器200の電力検出器利得である。
電力検出器利得は、電力検出器の利得または実効利得とも呼ばれ得る。電力検出器利得は、利得トランジスタ(たとえば、NMOSトランジスタ220およびNMOSトランジスタ230)の小信号利得、および場合によっては電力検出器の他の特性に依存し得る。
電力検出器の電力検出器利得が固定された/一定の値であり、電力検出器の出力信号が、電力検出器の入力信号の二乗に比例するのが理想的である。しかしながら、式(1)に示されるように、電力検出器利得は温度の関数であるいくつかの条件に依存する。これらの温度依存条件は、電子移動度μ0(T)、酸化膜容量Cox(T)、しきい値電圧Vth(T)、および関数θ(VGS+Vth(T))を含む。電力検出器利得は、電子移動度μ0(T)、酸化膜容量Cox(T)、しきい値電圧Vth(T)、ならびに幅Wおよび長さLを含む、IC処理に依存するいくつかの条件にも依存する。電力検出器利得は、温度依存条件のために温度とともに変化して、次いで電力検出器200に温度依存エラーを発生させる。たとえば、電子移動度が温度とともに減少するので、電力検出器利得はより高い温度で減少する。さらに、しきい値電圧は、温度とともに、たとえば約1ミリボルト/度(1mV/deg)減少する。これにより、しきい値電圧が温度とともに減少するために、VGS-Vth(T)のオーバードライブ電圧が温度とともに上昇することになる。温度によるオーバードライブ電圧がより高いほど、それだけ温度による電子移動度の減少がさらに大きくなる。
温度による電力検出器利得をほぼ一定に維持するためにVbias1電圧を変えることによって、温度補償が電力検出器200に実行され得る。NMOSトランジスタ220およびNMOSトランジスタ230のVGS電圧はVbias1電圧によって決定される。変化したVGS電圧のためのθ(VGS+Vth(T))関数における変化が、温度による条件Vth(T)、μ0(T)、およびCox(T)への変化を考慮できるように、Vbias1電圧は温度の関数として変化されてよい。たとえば、Vbias1電圧がより高い温度で減少されてよく、次いで温度が上昇するにつれてオーバードライブ電圧を減少させ得る。より低いオーバードライブ電圧は、より高い温度で電子移動度を上昇させることができ、温度による電子移動度における減少を補償することができる。
本開示のある態様では、電力検出器内のMOSトランジスタのゲート電圧とドレイン電圧の両方を変化させることによって、温度による電力検出器利得の変動を減少させることができる。次いで、電力検出器利得は、NMOSトランジスタの可変ゲート電圧および可変ドレイン電圧を介して温度によってほぼ一定に維持され得る。
図3は、温度による電力検出器利得をほぼ一定に維持するために可変ゲート電圧および可変ドレイン電圧を適用することによる、温度補償付きの電力検出器300の例示的な設計の概略図を示している。電力検出器300は、差動対として結合された2つの利得NMOSトランジスタ320および330を含む。NMOSトランジスタ320は、接地回路に結合されたソース、抵抗器314の一端に結合されたゲート、およびカスコードMOSトランジスタ322のソースに結合されたドレインを有する。NMOSトランジスタ330は、接地回路に結合されたソース、抵抗器316の一端に結合されたゲート、およびカスコードNMOSトランジスタ332のソースに結合されたドレインを有する。抵抗器314および抵抗器316の他の端は互いに結合されており、第1のゲートバイアス電圧(Vbias1)が適用される。NMOSトランジスタ322は、第2のバイアス電圧(Vbias2)を受信するゲート、および第1の出力電流(I1)を提供するドレインを有する。NMOSトランジスタ332は、Vbias2電圧を受信するゲート、および第2の出力電流(I2)を提供するドレインを有する。AC結合キャパシタ312は、入力信号(Vin)を受信する一端と、NMOSトランジスタ320のゲートに結合された他の端を有する。キャパシタ324は、NMOSトランジスタ320のドレインと接地回路との間に結合されている。キャパシタ326は、NMOSトランジスタ322のドレインと接地回路との間に結合されている。キャパシタ324とキャパシタ326は、高周波数スプリアス成分をフィルタリングする。バイアス電圧発生器340は、NMOSトランジスタ320およびNMOSトランジスタ330のためのVbias1電圧、ならびにNMOSトランジスタ322およびNMOSトランジスタ332のためのVbias2電圧を生成する。
ある例示的な設計では、第1の電流ソース(図3には示されていない)が、電源(VDD)とNMOSトランジスタ322のドレインとの間に結合されてよく、第2の電流ソース(やはり図3には示されていない)が、VDD電源とNMOSトランジスタ332のドレインとの間に結合されてよい。第1の電流ソースは、Ibias1の第1のバイアス電流をNMOSトランジスタ322に提供することができ、第2の電流ソースは、Ibias2の第2のバイアス電流をNMOSトランジスタ332に提供することができる。第1のバイアス電流は第2のバイアス電流と等しく、したがってIbias1=Ibias2であってもよく、第2のバイアス電流と異なっていてもよい。I1出力電流は、NMOSトランジスタ322のIbias1電流とドレイン電流との間の差と等しくてよい。同様に、I2出力電流は、NMOSトランジスタ332のIbias2電流とドレイン電流との間の差と等しくてよい。また、NMOSトランジスタ320、322、330、および332のバイアス電流は、他の方法で提供されてよい。
電力検出器300は、NMOSトランジスタ320のゲートでVin信号を受信して、NMOSトランジスタ322およびNMOSトランジスタ332のドレインから差動出力電流(Iout)を提供する。Iout電流とVin信号の二乗(Vin 2)との間の伝達関数は、式(1)に示されるように表すことができる。
温度による電力検出器利得をほぼ一定に維持するためにVbias1電圧およびVbias2電圧を変えることによって、温度補償が電力検出器300に実行され得る。Vbias1電圧は関数θ(VGS+Vth(T))に影響を与え、Vbias2電圧は関数(1+λ・VDS)に影響を与える。θ(VGS+Vth(T))および(1+λ・VDS)関数における変化が、温度による条件Vth(T)、μ0(T)、およびCox(T)への変化を考慮できるように、Vbias1電圧およびVbias2電圧は温度の関数として変化されてよい。
Vbias1電圧およびVbias2電圧は、電力検出器利得が温度によってできるだけ変化しないように様々な方法で生成され得る。ある例示的な設計では、所望の電力検出器利得の異なる温度で適切なVbias1電圧およびVbias2電圧を決定するために、コンピュータシミュレーションが実行され得る。別の例示的な設計では、適切なVbias1電圧およびVbias2電圧は、電力検出器利得の経験的測定、または電力検出器利得に関する量によって、所望の電力検出器利得の異なる温度で決定され得る。また、所望の電力検出器利得の異なる温度の適切なVbias1電圧およびVbias2電圧は、他の方法でも決定され得る。ルックアップテーブルは、所望の電力検出器利得の異なる温度のVbias1電圧およびVbias2電圧(または、対応する回路/制御設定)のセットを格納することができる。また、ルックアップテーブルは、異なる電力検出器利得の異なる温度のVbias1電圧およびVbias2電圧の複数のセットを格納することができる。その後、特定の温度の所望の電力検出器利得のVbias1電圧およびVbias2電圧(または、対応する回路/制御設定)が、ルックアップテーブルから検索され得る。次いで、Vbias1電圧およびVbias2電圧は、ルックアップテーブルから検索された値に基づいて、電力検出器300のために生成され得る。
一般的に、Vbias1電圧およびVbias2電圧は、それぞれ絶対温度比例(PTAT)である、または絶対温度相補(CTAT)である、または温度によって固定されるように生成され得る。ある例示的な設計では、Vbias1電圧は、CTATに基づいて温度とともに減少するように生成され得る。ある例示的な設計では、Vbias2電圧は、PTATに基づいて温度とともに増加するように生成され得る。ある例示的な設計では、Vbias1電圧およびVbias2電圧は、NMOSトランジスタ320およびNMOSトランジスタ330の各々を流れるバイアス電流が、特定の範囲内、たとえば、240マイクロアンペア(μA)から440μAの間で維持されるように生成され得る。バイアス電流の変動を制限することによって、電圧クリッピングと電力検出器300の線形性に関連する、起こり得る問題を回避することができる。
図3の電力検出器300は、広帯域操作(たとえば、1つの例示的な設計では、500MHzから2.7 GHzまで)、広ダイナミックレンジ、および低消費電流などの様々な利点を有し得る。しかしながら、電力検出器300の利得は、IC処理、電源電圧、および温度(PVT)によって変化する場合があり、特に温度によって変化し得る。可変Vbias1電圧および可変Vbias2電圧に基づく補償は、温度による電力検出器利得の変動を大幅に減少させることができる。
電力検出器利得の変動に対して、図2の電力検出器200および図3の電力検出器300の温度を比較するために、コンピュータシミュレーションが実行された。コンピュータシミュレーションは、電力検出器300の電力検出器利得の温度による変動は、電力検出器200の電力検出器利得よりも少ないことを示した。
本開示の別の態様では、電力検出器の電力検出器利得を推定することができ、電力検出器利得の変動を考慮するために、電力検出器の前、または電力検出器の後のいずれかに、補償を実行することができる。電力検出器利得は、温度、IC処理、および電源電圧によって変化してよく、また利得推定回路によってオンチップで推定され得る。
図4Aは、温度依存性電力検出器利得のアナログ検出前補償(analog pre-detection compensation)を備えた電力検出モジュール400の例示的な設計を示している。電力検出モジュール400は、信号補償回路410、電力検出器420、および利得推定回路430を含む。信号補償回路410は、入力RF信号、および電力検出器420の推定された利得(Kest)を受信する。信号補償回路410は、電力検出器420の電力検出器利得の変動を考慮するために、推定された利得に基づいて入力RF信号を補償して、補償された入力RF信号を提供する。電力検出器420は、補償された入力RF信号の電力を測定して、入力RF信号の電力を示す出力エンベロープ信号を提供する。利得推定回路430は、電力検出器420の電力検出器利得を推定して、推定された利得を提供する。信号補償回路410、電力検出器420、および/または利得推定回路430は、連続的に動作することができる。エンベロープ信号は、入力RF信号の瞬時電力を示してよい。
図4Bは、温度依存性電力検出器利得のアナログ検出後補償(analog post-detection compensation)を備えた電力検出モジュール402の例示的な設計を示している。電力検出モジュール402は、電力検出器420、利得推定回路430、および信号補償回路440を含む。電力検出器420は、入力RF信号の電力を測定して、出力エンベロープ信号を提供する。利得推定回路430は、電力検出器420の電力検出器利得を推定して、推定された利得を提供する。ユニット432は、推定された利得を受信および二乗して、補正係数を提供する。信号補償回路440は、エンベロープ信号および補正係数を受信して、電力検出器420の電力検出器利得の変動を考慮するために補正係数に基づいてエンベロープ信号を補償して、入力RF信号の瞬時電力を示す補償されたエンベロープ電力を提供する。
図4Cは、温度依存性電力検出器利得のデジタル検出後補償を備えた電力検出モジュール404の例示的な設計を示している。電力検出モジュール404は、電力検出器420、利得推定回路430、アナログ‐デジタル変換器(ADC)450、および信号補償回路460を含む。電力検出器420は、入力RF信号の電力を測定して、エンベロープ信号を提供する。利得推定回路430は、電力検出器420の電力検出器利得を推定して、推定された利得を提供する。ADC450は、エンベロープ信号をデジタル化して、サンプルを備えた、デジタル化されたエンベロープ信号を提供する。また、ADC450は、推定された利得をデジタル化して、デジタル化された利得を提供する。信号補償回路460は、デジタル化されたエンベロープ信号、およびデジタル化された利得を受信する。信号補償回路460は、電力検出器420の電力検出器利得の変動を考慮するために、デジタル化された利得に基づいてデジタル化されたエンベロープ信号を補償して、入力RF信号の瞬時電力を示す出力エンベロープ電力を提供する。
図4Aから図4Cは、電力検出器420の温度依存性電力検出器利得を補償することができる、3つの例示的な設計を示している。図4Aに示される例示的な設計では、電力検出器420の温度依存性電力検出器利得を考慮するために、推定された利得に基づいて入力RF信号を補償することができる。図4Bに示される例示的な設計では、推定された利得に基づいて電力検出器420からのエンベロープ信号を補償することができる。図4Cに示される例示的な設計では、電力検出器420からのエンベロープ信号がデジタル化されてよく、また推定された利得に基づいて、デジタル化されたエンベロープ信号を補償することができる。電力検出器420の温度依存性電力検出器利得は、他の方法でも補償され得る。
図5は、図4Aから図4Cの利得推定回路430の例示的な設計の概略図を示している。この設計では、利得推定回路430は、NMOSトランジスタ520およびNMOSトランジスタ530、ならびに電圧検出器540を含む。NMOSトランジスタ520はダイオードとして接続されており、接地に結合されたソース、そのドレインに結合されたゲート、およびI1の電流を受信するドレインを有する。NMOSトランジスタ530もダイオードとして接続されており、接地に結合されたソース、そのドレインに結合されたゲート、およびI2の電流を受信するドレインを有する。電圧検出器540は、NMOSトランジスタ520のドレインに結合された第1の入力と、NMOSトランジスタ530のドレインに結合された第2の入力と、その2つの入力で検出された電圧間の差を提供する出力とを有する。
NMOSトランジスタのドレイン電流とVGS電圧との間の理想的な伝達関数は、以下のように表すことができる。
Figure 2015524204
式(2)および(3)は、飽和領域で動作するNMOSトランジスタに適用される。
NMOSトランジスタ520はM1/Lの寸法を有し、NMOSトランジスタ530はM2/Lの寸法を有し、ここでM1およびM2は各NMOSトランジスタ520およびNMOSトランジスタ530の幅を示し、Lは各NMOSトランジスタの長さを示す。ある例示的な設計では、NMOSトランジスタ520は、NMOSトランジスタ530の大きさのm倍の大きさを有し、したがってM1=m*M2であり、この式でmは1よりも大きい任意の値でよい。さらに、同じドレイン電流I1=I2は、NMOSトランジスタ520およびNMOSトランジスタ530の両方に適用され得る。この設計では、電力検出器利得は次のように推定され得る。
Figure 2015524204
上式で、VGS1およびVGS2は、それぞれNMOSトランジスタ520およびNMOSトランジスタ530のゲートソース間電圧を示し、
kaは倍率を示し、
Kestは、電力検出器の推定された利得を示す。
別の例示的な設計では、NMOSトランジスタ520およびNMOSトランジスタ530は同じ大きさを有し、したがってM1=M2であり、I1電流はI2電流のn倍であり、したがってI1=n*I2であり、この式でnは1よりも大きい任意の値でよい。この設計では、電力検出器利得は次のように推定され得る。
Figure 2015524204
別の例示的な設計では、NMOSトランジスタ520はNMOSトランジスタ530のm倍の大きさを有し、したがってM1=m*M2であり、I1電流はI2電流のn倍であり、したがってI1=n*I2である。この設計では、電力検出器利得は次のように推定され得る。
Figure 2015524204
図5は、利得推定回路430の例示的な設計を示している。利得推定回路は、他の方法でも実装され得る。たとえば、利得推定回路は、(i)NMOSトランジスタ520の代わりにスタックに結合された複数(M)のNMOSトランジスタ、および(ii)NMOSトランジスタ530の代わりにスタックに結合された複数(M)の追加のMOSトランジスタを含み得る。各NMOSトランジスタはダイオード接続されてよく、互いに結合されたゲートおよびドレインを有してよい。電圧の差を取得するために、2つのスタック内の最上位のNMOSトランジスタのドレイン電圧の間の差が検出されて、M(または、各スタック内のNMOSトランジスタの数)によって除されてよく、電力検出器利得を推定するためにそれを使用することができる。
ある例示的な設計では、装置(たとえば、ワイヤレスデバイス、IC、回路モジュール等)は、入力信号を受信して、電力検出利得に基づいて入力信号の電力を検出して、入力信号の電力を示す出力信号を提供することができる、少なくとも1つのMOSトランジスタ(たとえば、図3のNMOSトランジスタ320およびNMOSトランジスタ330)を含み得る。入力信号は、入力RF信号を備えることができ、出力信号は、入力RF信号の電力を示すエンベロープ信号を備えることができる。少なくとも1つのMOSトランジスタは、温度による電力検出利得の変動を減少させるために、可変ゲートバイアス電圧と可変ドレインバイアス電圧を適用することができる。本装置は、少なくとも1つのMOSトランジスタに結合された、少なくとも1つの追加のMOSトランジスタ(たとえば、NMOSトランジスタ322およびNMOSトランジスタ332)をさらに備え得る。少なくとも1つの追加のMOSトランジスタは、第2の可変ゲートバイアス電圧を適用することができ、また、少なくとも1つのMOSトランジスタに可変ドレインバイアス電圧を提供することができる。
ある例示的な設計では、少なくとも1つのMOSトランジスタは、第1のNMOSトランジスタおよび第2のNMOSトランジスタ(たとえば、図3のNMOSトランジスタ320およびNMOSトランジスタ322)を備え得る。第1のNMOSトランジスタは、接地回路に結合されたソース、可変ゲートバイアス電圧および入力信号を受信するゲート、ならびに可変ドレインバイアス電圧を受信するドレインを有し得る。第2のNMOSトランジスタは、接地回路に結合されたソース、可変ゲートバイアス電圧を受信するゲート、ならびに可変ドレインバイアス電圧を受信するドレインを有し得る。
ある例示的な設計では、少なくとも1つの追加のMOSトランジスタは、第3のNMOSトランジスタおよび第4のNMOSトランジスタ(たとえば、図3のNMOSトランジスタ322およびNMOSトランジスタ332)を備え得る。第3のNMOSトランジスタは、第1のNMOSトランジスタのドレインに結合されたソース、および第2の可変ゲートバイアス電圧を受信するゲートを有し得る。第4のNMOSトランジスタは、第2のNMOSトランジスタのドレインに結合されたソース、および第2の可変ゲートバイアス電圧を受信するゲートを有し得る。第3のNMOSトランジスタおよび第4のNMOSトランジスタは、第1のNMOSトランジスタおよび第2のNMOSトランジスタに可変ドレインバイアス電圧を提供することができる。また、第3のNMOSトランジスタおよび第4のNMOSトランジスタは、差動出力信号を提供することができる。
本装置は、第1のキャパシタおよび第2のキャパシタをさらに備え得る。第1のキャパシタ(たとえば、図3のキャパシタ324)は、第1のNMOSトランジスタのドレインと接地回路との間に結合され得る。第2のキャパシタ(たとえば、図3のキャパシタ326)は、第3のNMOSトランジスタのドレインと接地回路との間に結合され得る。
ある例示的な設計では、本装置は、バイアス生成器(たとえば、図3のバイアス生成器340)をさらに備え得る。バイアス生成器は、たとえばCTATに基づいて、少なくとも1つのMOSトランジスタの可変ゲートバイアス電圧を生成することができる。また、バイアス生成器は、たとえばPTATに基づいて、少なくとも1つの追加のMOSトランジスタの第2の可変ゲートバイアス電圧を生成することができる。ある設計では、バイアス生成器は、各可変ゲートバイアス電圧を、所定の電圧の範囲内になるように生成することができる。別の設計では、バイアス生成器は、各可変ゲートバイアス電圧を、各MOSトランジスタのバイアス電流を所定の範囲内に維持するように生成することができる。
図6は、電力検出を実行するための処理600の例示的な設計を示している。処理600は、ワイヤレスデバイスまたは他の何らかの装置によって実行され得る。入力信号の電力は、温度によって変化する電力検出利得に関連付けられる少なくとも1つのMOSトランジスタに基づいて検出され得る(ブロック612)。少なくとも1つのMOSトランジスタが温度による電力検出利得の変動を減少させるために、可変ゲートバイアス電圧および可変ドレインバイアス電圧が生成され得る(ブロック614)。
ブロック614のある設計では、少なくとも1つのMOSトランジスタの可変ドレインバイアス電圧を、少なくとも1つの追加のMOSトランジスタで生成することができ、それには第2の可変ゲートバイアス電圧が適用される。ある設計では、少なくとも1つのMOSトランジスタの可変ゲートバイアス電圧が、CTATに基づいて生成され得る。ある設計では、少なくとも1つの追加のMOSトランジスタの第2の可変ゲートバイアス電圧が、PTATに基づいて生成され得る。少なくとも1つのMOSトランジスタの可変ゲートバイアス電圧、および少なくとも1つの追加のMOSトランジスタの第2の可変ゲートバイアス電圧が、所定の電圧の範囲内になるように、および/または、各MOSトランジスタのバイアス電流を所定の範囲内に維持するように生成され得る。
別の例示的な設計では、装置(たとえば、ワイヤレスデバイス、IC、回路モジュール等)は、電力検出器、利得推定回路、および信号補償回路を含み得る。電力検出器(たとえば、図4Aから図4Cの電力検出器420)は、入力信号を受信して、出力信号を提供することができ、また、温度に依存する利得を有することができる。利得推定回路(たとえば、図4Aから図4Cの利得推定回路430)は、電力検出器の利得を推定することができる。信号補償回路(たとえば、信号補償回路410、440、または460)は、電力検出器の推定された利得に基づいて、入力信号および/または出力信号を補償することができる。
ある例示的な設計では、利得推定回路は、第1のMOSトランジスタおよび第2のMOSトランジスタ、ならびに電圧検出器を備えることができる。第1のMOSトランジスタ(たとえば、図5のNMOSトランジスタ520)は、第1のダイオードとして結合されてよく、接地回路に結合されたソース、ならびに互いに結合されたゲートおよびドレインを有してよい。第2のMOSトランジスタ(たとえば、図5のNMOSトランジスタ530)は、第2のダイオードとして結合されてよく、接地回路に結合されたソース、ならびに互いに結合されたゲートおよびドレインを有してよい。電圧検出器(たとえば、図5の電圧検出器540)は、第1のMOSトランジスタの第1のVGS電圧と、第2のMOSトランジスタの第2のVGS電圧を測定することができる。電力検出器の利得は、第1のVGS電圧および第2のVGS電圧に基づいて推定され得る。ある設計では、第1のNMOSトランジスタは第1の大きさを有することができ、第2のNMOSトランジスタは、第1の大きさのm倍である第2の大きさを有することができ、mは1よりも大きい任意の値でよい。別の設計では、第1のNMOSトランジスタおよび第2のNMOSトランジスタは同じ大きさを有していてよい。
ある例示的な設計では、信号補償回路(たとえば、図4Aの信号補償回路410)は、電力検出器の推定された利得に基づいて入力信号を受信および補償することができ、補償された入力信号を電力検出器に提供することができる。別の例示的な設計では、信号補償回路(たとえば、図4Bの信号補償回路440、または図4Cの信号補償回路460)は、電力検出器の推定された利得に基づいて出力信号を受信および補償して、補償された出力信号を提供することができる。信号補償回路は、たとえば図4Bに示されるように、電力検出器からの出力信号のアナログ補償を実行することができる。あるいは、信号補償回路は、たとえば図4Cに示されるように、電力検出器からの出力信号のデジタル補償を実行することができる。
図7は、補償付きの電力検出を実行するための処理700の例示的な設計を示している。処理700は、ワイヤレスデバイス、または他の何らかの装置によって実行され得る。出力信号を取得するために、入力信号の電力が電力検出器で検出され得る(ブロック712)。電力検出器は、温度に依存する利得を有し得る。電力検出器の利得を推定することができる(ブロック714)。電力検出器の推定された利得に基づいて、入力信号および/または出力信号を補償することができる(ブロック716)。
ブロック714のある設計では、第1のダイオードとして結合された第1のMOSトランジスタの第1のVGS電圧が測定され得る。第2のダイオードとして結合された第2のMOSトランジスタの第2のVGS電圧も測定され得る。電力検出器の利得は、たとえば式(4)、(6)、または(8)に示されるように、第1のVGS電圧および第2のVGS電圧に基づいて推定され得る。
ブロック716のある設計では、電力検出器の補償された入力信号を取得するために、電力検出器の推定された利得に基づいて入力信号を補償することができる。別の設計では、補償された出力信号を取得するために、電力検出器の推定された利得に基づいて、出力信号を補償する(たとえば、アナログ領域またはデジタル領域で)ことができる。
任意の様々な異なる技術および技法を使用して、情報および信号を表すことができることが、当業者なら理解できるだろう。たとえば、上記の説明を通じて参照され得るデータ、命令、コマンド、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場、光学粒子、もしくはそれらの任意の組合せによって表すことができる。
当業者はさらに、本明細書の開示に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップを、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装することができることが理解できるであろう。ハードウェアとソフトウェアのこの互換性について明確に説明するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、それらの機能の観点から一般的に上記で説明されている。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、システム全体に課された特定のアプリケーションおよび設計制約に依存する。当業者は、説明された機能を特定のアプリケーションごとに様々な方法で実装することができるが、そのような実装決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
本明細書の開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは本明細書に記載の機能を実行するように設計されたそれらの任意の組合せで実装または実行することができる。汎用プロセッサはマイクロプロセッサでもよいが、代替では、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。また、プロセッサはコンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと協働する1つまたは複数マイクロプロセッサ、もしくは他の任意のそのような構成として実装することができる。
本明細書の開示に関連して説明した方法またはアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその2つの組合せで実施することができる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている他の任意の形態の記憶媒体に常駐することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合されている。代替では、記憶媒体はプロセッサと一体であってよい。プロセッサおよび記憶媒体はASICに常駐することができる。ASICは、ユーザ端末に常駐することができる。代替では、プロセッサおよび記憶媒体は、ディスクリートコンポーネントとしてユーザ端末に常駐することができる。
1つまたは複数の例示的な設計では、説明された機能を、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せに実装することができる。ソフトウェアに実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に格納されてもよく、それを介して送信されてもよい。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む、コンピュータ記憶媒体および通信媒体の両方を含む。記憶媒体は、汎用コンピュータまたは専用コンピュータによってアクセスできる任意の利用可能な媒体でよい。例として、これに限定されないが、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、もしくは所望のプログラムコード手段を命令またはデータ構造の形式で搬送または格納するために使用することができる、および汎用コンピュータまたは専用コンピュータ、もしくは汎用プロセッサまたは専用プロセッサによってアクセスすることができる他の任意の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアがウェブサイト、サーバ、もしくは同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用する他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用されるディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク、およびブルーレイディスクを含み、ディスク(disk)は、通常データを磁気的に再生し、ディスク(disc)はレーザを用いてデータを光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
本開示の前述の説明は、任意の当業者が本開示を作成または使用することを可能にするために提供される。本開示に対する様々な修正形態は当業者には容易に明らかであり、本明細書に定義された一般的な原理は、本開示の趣旨または範囲から逸脱することなしに他の変形形態に適用され得る。したがって、本開示は、本明細書に記載された例および設計に限定されることを意図するものではなく、本明細書に開示された原理および新規な特徴と一致する最も広い範囲を与えられるべきである。
100 ワイヤレス通信デバイス
100 ワイヤレスデバイス
110 データプロセッサ/コントローラ
112 メモリ
120 トランシーバ
130 送信機
132 増幅器
134 ローパスフィルタ
136 可変利得増幅器
138 アップコンバータ
140 フィルタ
142 電力増幅器
144 方向性結合器
146 アンテナインターフェース回路
148 アンテナ
150 受信機
152 低雑音増幅器
154 バンドパスフィルタ
156 ダウンコンバータ
158 可変利得増幅器
160 ローパスフィルタ
162 増幅器
170 LO生成器
172 位相同期回路
174 位相同期回路
176 LO生成器
180 電力検出器
182 電力検出器
200 電力検出器
212 AC結合キャパシタ
214 抵抗器
216 抵抗器
220 Nチャネル金属酸化膜半導体トランジスタ
224 キャパシタ
230 Nチャネル金属酸化膜半導体トランジスタ
300 電力検出器
314 抵抗器
316 抵抗器
320 NMOSトランジスタ
322 カスコードMOSトランジスタ
330 NMOSトランジスタ
332 カスコードNMOSトランジスタ
340 バイアス生成器
400 電力検出モジュール
402 電力検出モジュール
404 電力検出モジュール
410 信号補償回路
420 電力検出器
430 利得推定回路
440 信号補償回路
450 アナログ‐デジタル変換器
460 信号補償回路
520 NMOSトランジスタ
530 NMOSトランジスタ
540 電圧検出器

Claims (30)

  1. 入力信号を受信し、電力検出利得に基づいて前記入力信号の電力を検出し、前記入力信号の前記電力を示す出力信号を提供するように構成された少なくとも1つの金属酸化膜半導体(MOS)トランジスタを備え、前記少なくとも1つのMOSトランジスタは、温度による前記電力検出利得の変動を減少させるために、可変ゲートバイアス電圧および可変ドレインバイアス電圧を適用される、ワイヤレス通信のための装置。
  2. 前記少なくとも1つのMOSトランジスタに結合された少なくとも1つの追加のMOSトランジスタをさらに備え、前記少なくとも1つの追加のMOSトランジスタは第2の可変ゲートバイアス電圧を適用されており、前記少なくとも1つのMOSトランジスタに前記可変ドレインバイアス電圧を提供している、請求項1に記載の装置。
  3. 前記少なくとも1つのMOSトランジスタが、
    接地回路に結合されたソース、前記可変ゲートバイアス電圧および前記入力信号を受信するゲート、ならびに前記可変ドレインバイアス電圧を受信するドレインを有する第1のN-チャネルMOS(NMOS)トランジスタと、
    接地回路に結合されたソース、前記可変ゲートバイアス電圧を受信するゲート、およびに前記可変ドレインバイアス電圧を受信するドレインを有する第2のNMOSトランジスタとを備え、前記第1のNMOSトランジスタおよび第2のNMOSトランジスタが差動出力信号を提供する、請求項1に記載の装置。
  4. 前記第1のNMOSトランジスタの前記ドレインに結合されたソース、および第2の可変ゲートバイアス電圧を受信するゲートを有する第3のNMOSトランジスタと、
    前記第2のNMOSトランジスタの前記ドレインに結合されたソース、および前記第2の可変ゲートバイアス電圧を受信するゲートを有する第4のNMOSトランジスタとをさらに備え、前記第3のNMOSトランジスタおよび第4のNMOSトランジスタが、前記第1のNMOSトランジスタおよび第2のNMOSトランジスタに前記可変ドレインバイアス電圧を提供する、請求項3に記載の装置。
  5. 前記第1のNMOSトランジスタの前記ドレインと接地回路との間に結合された第1のキャパシタと、
    前記第3のNMOSトランジスタの前記ドレインと接地回路との間に結合された第2のキャパシタとをさらに備える、請求項4に記載の装置。
  6. 前記少なくとも1つのMOSトランジスタの前記可変ゲートバイアス電圧、および前記少なくとも1つの追加のMOSトランジスタの前記第2の可変ゲートバイアス電圧を生成するように構成されたバイアス生成器をさらに備える、請求項2に記載の装置。
  7. 前記バイアス生成器が、絶対温度相補(CTAT)に基づいて、前記少なくとも1つのMOSトランジスタの前記可変ゲートバイアス電圧を生成するように構成される、請求項6に記載の装置。
  8. 前記バイアス生成器が、絶対温度比例(PTAT)に基づいて、前記少なくとも1つの追加のMOSトランジスタの前記第2の可変ゲートバイアス電圧を生成するように構成される、請求項6に記載の装置。
  9. 前記バイアス生成器が、前記少なくとも1つのMOSトランジスタの前記可変ゲートバイアス電圧、および前記少なくとも1つの追加のMOSトランジスタの前記第2の可変ゲートバイアス電圧を、所定の電圧の範囲内になるように生成するように構成される、請求項6に記載の装置。
  10. 前記バイアス生成器が、前記少なくとも1つのMOSトランジスタの前記可変ゲートバイアス電圧、および前記少なくとも1つの追加のMOSトランジスタの前記第2の可変ゲートバイアス電圧を、各MOSトランジスタのバイアス電流を所定の範囲内に維持するように生成するように構成される、請求項6に記載の装置。
  11. 温度によって変動する電力検出利得に関連付けられる少なくとも1つの金属酸化膜半導体(MOS)トランジスタに基づいて入力信号の電力を検出するステップと、
    温度による前記電力検出利得の変動を減少させるために、前記少なくとも1つのMOSトランジスタの可変ゲートバイアス電圧および可変ドレインバイアス電圧を生成するステップとを備える、電力検出を実行する方法。
  12. 可変ゲートバイアス電圧および可変ドレインバイアス電圧を生成する前記ステップが、第2の可変ゲートバイアス電圧を適用された少なくとも1つの追加のMOSトランジスタで前記少なくとも1つのMOSトランジスタの前記可変ドレインバイアス電圧を生成するステップを備える、請求項11に記載の方法。
  13. 可変ゲートバイアス電圧および可変ドレインバイアス電圧を生成する前記ステップが、絶対温度相補(CTAT)に基づいて前記少なくとも1つのMOSトランジスタの前記可変ゲートバイアス電圧を、または、絶対温度比例(PTAT)に基づいて前記少なくとも1つの追加のMOSトランジスタの前記第2の可変ゲートバイアス電圧を、または、その両方を生成するステップを備える、請求項12に記載の方法。
  14. 可変ゲートバイアス電圧および可変ドレインバイアス電圧を生成する前記ステップが、前記少なくとも1つのMOSトランジスタの前記可変ゲートバイアス電圧、および前記少なくとも1つの追加のMOSトランジスタ前記第2の可変ゲートバイアス電圧を、所定の電圧の範囲内になるように、または各MOSトランジスタのバイアス電流を所定の範囲内に維持するように、またはその両方になるように生成するステップを備える、請求項12に記載の方法。
  15. 入力信号を受信し、出力信号を提供するように構成された電力検出器であって、温度に依存する利得を有する前記電力検出器と、
    前記電力検出器の前記利得を推定するように構成された利得推定回路と、
    前記電力検出器の前記推定された利得に基づいて、前記入力信号、前記出力信号、またはその両方を補償するように構成された信号補償回路とを備える、ワイヤレス通信のための装置。
  16. 前記利得推定回路が、
    第1のダイオードとして結合された第1の金属酸化膜半導体(MOS)トランジスタと、
    第2のダイオードとして結合された第2のMOSトランジスタと、
    前記第1のMOSトランジスタの第1のゲートソース間電圧(VGS)、および前記第2のMOSトランジスタの第2のVGS電圧を測定するように構成された電圧検出器であって、前記電力検出器の前記利得が、前記第1のVGS電圧および第2のVGS電圧に基づいて推定される電圧検出器とを備える、請求項15に記載の装置。
  17. 前記第1のMOSトランジスタが、接地回路に結合されたソース、および前記第1のNMOSトランジスタのドレインに結合されたゲートを有する第1のNチャネルMOS(NMOS)トランジスタを備え、前記第2のMOSトランジスタが、接地回路に結合されたソース、および第2のNMOSトランジスタのドレインに結合されたゲートを有する前記第2のNMOSトランジスタを備える、請求項16に記載の装置。
  18. 前記信号補償回路が、前記電力検出器の前記推定された利得に基づいて前記入力信号を受信および補償し、補償された入力信号を前記電力検出器に提供するように構成される、請求項15に記載の装置。
  19. 前記信号補償回路が、前記電力検出器の前記推定された利得に基づいて前記出力信号を受信および補償して、補償された出力信号を提供するように構成される、請求項15に記載の装置。
  20. 前記信号補償回路が、前記電力検出器からの前記出力信号のアナログ補償を実行するように構成される、請求項15に記載の装置。
  21. 前記信号補償回路が、前記電力検出器からの前記出力信号のデジタル補償を実行するように構成される、請求項15に記載の装置。
  22. 出力信号を取得するために、電力検出器で入力信号の電力を検出するステップであって、前記電力検出器が温度に依存する利得を有するステップと、
    前記電力検出器の前記利得を推定するステップと、
    前記電力検出器の前記推定された利得に基づいて、前記入力信号、前記出力信号、またはその両方を補償するステップとを備える、電力検出を実行する方法。
  23. 前記電力検出器の前記利得を推定する前記ステップが、
    第1のダイオードとして結合された第1の金属酸化膜半導体(MOS)トランジスタの第1のゲートソース間電圧(VGS)を測定するステップと、
    第2のダイオードとして結合された第2のMOSトランジスタの第2のVGS電圧を測定するステップと、
    前記第1のVGS電圧および第2のVGS電圧に基づいて、前記電力検出器の前記利得を推定するステップとを備える、請求項22に記載の方法。
  24. 前記入力信号、前記出力信号、またはその両方を補償する前記ステップが、前記電力検出器の補償された入力信号を取得するために、前記電力検出器の前記推定された利得に基づいて前記入力信号を補償するステップを備える、請求項22に記載の方法。
  25. 前記入力信号、前記出力信号、またはその両方を補償する前記ステップが、補償された出力信号を取得するために、前記電力検出器の前記推定された利得に基づいて前記出力信号を補償するステップを備える、請求項22に記載の方法。
  26. 出力信号を取得するために、電力検出器利得に基づいて入力信号の電力を検出するための手段であって、前記電力検出器利得が温度に依存する、手段と、
    前記電力検出器利得を推定するための手段と、
    前記推定された電力検出器利得に基づいて、前記入力信号、前記出力信号、またはその両方を補償するための手段とを備える、ワイヤレス通信のための装置。
  27. 前記電力検出器利得を推定するための前記手段が、
    第1のダイオードとして結合された第1の金属酸化膜半導体(MOS)トランジスタの第1のゲートソース間電圧(VGS)を測定するための手段と、
    第2のダイオードとして結合された第2のMOSトランジスタの第2のVGS電圧を測定するための手段と、
    前記第1のVGS電圧および第2のVGS電圧に基づいて、前記電力検出器利得を推定するための手段とを備える、請求項26に記載の装置。
  28. 前記入力信号、前記出力信号、またはその両方を補償するための前記手段が、電力を検出するための前記手段のための補償された入力信号を取得するために、電力検出器の前記推定された利得に基づいて前記入力信号を補償するための手段を備える、請求項26に記載の装置。
  29. 前記入力信号、前記出力信号、またはその両方を補償するための前記手段が、補償された出力信号を取得するために、電力検出器の前記推定された利得に基づいて前記出力信号を補償するための手段を備える、請求項26に記載の装置。
  30. 少なくとも1つのプロセッサに、出力信号を取得するために、電力検出器利得に基づいて入力信号の電力の検出を指示させるためのコードであって、前記電力検出器利得が温度に依存する、コードと、
    前記少なくとも1つのプロセッサに、前記電力検出器利得の推定を指示させるためのコードと、
    前記少なくとも1つのプロセッサに、前記推定された電力検出器利得に基づいて、前記入力信号、前記出力信号、またはその両方の補償を指示させるためのコードとを備える、コンピュータプログラム。
JP2015515204A 2012-06-01 2013-05-30 温度補償付き電力検出器 Expired - Fee Related JP5932145B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261654655P 2012-06-01 2012-06-01
US61/654,655 2012-06-01
US13/828,714 US8897727B2 (en) 2012-06-01 2013-03-14 Power detector with temperature compensation
US13/828,714 2013-03-14
PCT/US2013/043445 WO2013181448A1 (en) 2012-06-01 2013-05-30 Power detector with temperature compensation

Publications (2)

Publication Number Publication Date
JP2015524204A true JP2015524204A (ja) 2015-08-20
JP5932145B2 JP5932145B2 (ja) 2016-06-08

Family

ID=49670821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015515204A Expired - Fee Related JP5932145B2 (ja) 2012-06-01 2013-05-30 温度補償付き電力検出器

Country Status (5)

Country Link
US (1) US8897727B2 (ja)
JP (1) JP5932145B2 (ja)
KR (1) KR101521186B1 (ja)
CN (1) CN104335485B (ja)
WO (1) WO2013181448A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9671812B2 (en) * 2014-12-17 2017-06-06 Tdk Corporation Apparatus and methods for temperature compensation of variable capacitors
CN104935282B (zh) * 2015-05-27 2017-11-07 西安空间无线电技术研究所 一种数模结合的行放增益温度补偿电路
US9473149B1 (en) * 2016-01-08 2016-10-18 Qualcomm Incorporated Temperature-compensated signal generator for supply voltage monitoring
US10230336B2 (en) 2016-11-22 2019-03-12 Infineon Technologies Ag RF power detector circuits
US10158354B2 (en) * 2017-02-10 2018-12-18 Silicon Laboratories Inc. Apparatus with electronic circuitry having reduced leakage current and associated methods
CN107769744B (zh) * 2017-10-26 2021-01-08 成都振芯科技股份有限公司 一种温度补偿均衡器
EP4296824A3 (en) * 2018-08-13 2024-03-20 Avago Technologies International Sales Pte. Limited System and method for controlling the impact of process and temperature in passive signal detector for automotive ethernet
CN111861067A (zh) * 2019-04-30 2020-10-30 北京金风科创风电设备有限公司 风电机组的损耗补偿控制方法和装置
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G
CN111769806B (zh) * 2020-06-05 2023-08-18 佛山市联动科技股份有限公司 一种功率放大器的功率稳定方法
KR20220009620A (ko) * 2020-07-16 2022-01-25 삼성전자주식회사 회로 결함 검출 방법 및 장치
CN114123984A (zh) * 2020-09-01 2022-03-01 深圳市中兴微电子技术有限公司 一种功率检波电路以及集成芯片
US11632105B2 (en) 2021-03-31 2023-04-18 Analog Devices International Unlimited Company Fast overcurrent detection in battery management system
CN112986669B (zh) * 2021-05-12 2021-08-10 成都信息工程大学 一种射频功率检测电路
US11755050B2 (en) * 2021-09-07 2023-09-12 Apple Inc. Adaptive current mirror circuit for current shaping with temperature
CN115144649A (zh) * 2022-06-30 2022-10-04 成都通量科技有限公司 一种基于功率检测计的自检测电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250510A (ja) * 1989-03-24 1990-10-08 Nec Corp 演算増幅器
US5079454A (en) * 1990-08-08 1992-01-07 Pacific Monolithics Temperature compensated FET power detector
JPH11186860A (ja) * 1997-10-15 1999-07-09 Nec Corp 差動増幅回路
WO2001093416A1 (fr) * 2000-05-31 2001-12-06 Sony Corporation Circuit de detection de puissance et demodulateur comprenant ledit circuit
WO2002103375A2 (en) * 2001-06-14 2002-12-27 Qualcomm Incorporated Integrated power detector with temperature compensation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004328555A (ja) * 2003-04-28 2004-11-18 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信システム
US7672648B1 (en) * 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
JP2006094075A (ja) * 2004-09-24 2006-04-06 Renesas Technology Corp 高周波電力増幅用半導体集積回路およびこれを搭載した電子部品
US7960997B2 (en) 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
US7970364B2 (en) 2008-05-30 2011-06-28 Infineon Technologies Ag Strategy for using the envelope information within a closed loop power control system
US8385854B2 (en) 2009-05-21 2013-02-26 Qualcomm Incorporated Adaptive parametric power amplifier protection circuit
US8089313B2 (en) 2009-10-19 2012-01-03 Industrial Technology Research Institute Power amplifier
KR101040544B1 (ko) * 2009-12-03 2011-06-16 주식회사 파이칩스 전력 검출기
KR101091719B1 (ko) * 2010-04-12 2011-12-09 주식회사 파이칩스 전력 검출기와 이를 포함하는 웨이크 업 장치
US8912851B2 (en) 2010-12-30 2014-12-16 Intel Mobile Communications GmbH Apparatus and method for providing amplifier linearity information
KR101155852B1 (ko) * 2011-05-18 2012-06-20 주식회사 파이칩스 전력 검출기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250510A (ja) * 1989-03-24 1990-10-08 Nec Corp 演算増幅器
US5079454A (en) * 1990-08-08 1992-01-07 Pacific Monolithics Temperature compensated FET power detector
JPH11186860A (ja) * 1997-10-15 1999-07-09 Nec Corp 差動増幅回路
WO2001093416A1 (fr) * 2000-05-31 2001-12-06 Sony Corporation Circuit de detection de puissance et demodulateur comprenant ledit circuit
WO2002103375A2 (en) * 2001-06-14 2002-12-27 Qualcomm Incorporated Integrated power detector with temperature compensation

Also Published As

Publication number Publication date
KR101521186B1 (ko) 2015-06-16
CN104335485B (zh) 2017-01-18
US20130324062A1 (en) 2013-12-05
CN104335485A (zh) 2015-02-04
WO2013181448A1 (en) 2013-12-05
JP5932145B2 (ja) 2016-06-08
US8897727B2 (en) 2014-11-25
KR20150016389A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
JP5932145B2 (ja) 温度補償付き電力検出器
US8994362B2 (en) RF power detection circuit with insensitivity to process, temperature and load impedance variation
JP6333809B2 (ja) 一定の入力容量を有するステップ減衰器
US9129140B2 (en) Squaring circuit, integrated circuit, wireless communication unit and method therefor
TW201608823A (zh) 具有低頻損失修正之包絡追蹤
US9692473B2 (en) Offset compensation in a receiver
US8237492B2 (en) Method and system for a process sensor to compensate SOC parameters in the presence of IC process manufacturing variations
US9819313B2 (en) Envelope detectors with high input impedance
US20140111252A1 (en) Threshold tracking bias voltage for mixers
US20230110327A1 (en) Devices and methods related to compensated power detector
US11709190B2 (en) Radio frequency (RF) power sensor
Kiela et al. Design of a linear-in-dB power detector in 65nm CMOS technology
US20230107547A1 (en) Robust Transistor Circuitry
Wu et al. A 65 nm CMOS broadband self‐calibrated power detector for the square kilometre array radio telescope
Ngo et al. A novel, low‐complexity, high‐speed envelope detector and its applications

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160427

R150 Certificate of patent or registration of utility model

Ref document number: 5932145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees